JP2000022179A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000022179A JP2000022179A JP10202687A JP20268798A JP2000022179A JP 2000022179 A JP2000022179 A JP 2000022179A JP 10202687 A JP10202687 A JP 10202687A JP 20268798 A JP20268798 A JP 20268798A JP 2000022179 A JP2000022179 A JP 2000022179A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- etching
- schottky contact
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ショットキーコンタクト孔の形成工程で、寄
生容量を増加させることなく、また段差を有する基板上
であっても、微小コンタクト孔を高精度で形成すること
ができる半導体装置の製造方法を提供する。 【解決手段】 （ａ）基板１上に第１導電型の半導体層
２、３を成長する工程、（ｂ）半導体層３上にＳｉx Ｎ
y からなる第１の絶縁膜４を堆積する工程、（ｃ）第１
の絶縁膜４にショットキーコンタクト孔５を形成する工
程、（ｄ）ショットキーコンタクト孔５を少なくとも含
む領域の周囲をエッチングして凸部を形成する工程、
（ｅ）酸化シリコンからなる第２の絶縁膜６を全面に堆
積する工程、（ｆ）第２の絶縁膜をエッチングすること
によりショットキーコンタクト孔５が露出するように開
口部７を設ける工程、および（ｇ）ショットキーコンタ
クト孔５内にショットキー電極８を形成する工程を有し
ている。
生容量を増加させることなく、また段差を有する基板上
であっても、微小コンタクト孔を高精度で形成すること
ができる半導体装置の製造方法を提供する。 【解決手段】 （ａ）基板１上に第１導電型の半導体層
２、３を成長する工程、（ｂ）半導体層３上にＳｉx Ｎ
y からなる第１の絶縁膜４を堆積する工程、（ｃ）第１
の絶縁膜４にショットキーコンタクト孔５を形成する工
程、（ｄ）ショットキーコンタクト孔５を少なくとも含
む領域の周囲をエッチングして凸部を形成する工程、
（ｅ）酸化シリコンからなる第２の絶縁膜６を全面に堆
積する工程、（ｆ）第２の絶縁膜をエッチングすること
によりショットキーコンタクト孔５が露出するように開
口部７を設ける工程、および（ｇ）ショットキーコンタ
クト孔５内にショットキー電極８を形成する工程を有し
ている。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波半導体装置
のような微小ショットキー電極コンタクト孔を有する半
導体装置の製造方法に関する。さらに詳しくは、ショッ
トキー電極の形成部に寄生容量が発生しないように、シ
ョットキーコンタクト孔の径を小さくしながら絶縁膜を
厚く形成することができる半導体装置の製造方法に関す
る。
のような微小ショットキー電極コンタクト孔を有する半
導体装置の製造方法に関する。さらに詳しくは、ショッ
トキー電極の形成部に寄生容量が発生しないように、シ
ョットキーコンタクト孔の径を小さくしながら絶縁膜を
厚く形成することができる半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】ショットキー接触を有する半導体装置の
ショットキー電極の製造方法は、図５に示されるよう
に、ＧａＡｓ基板４１上に半導体層４２をエピタキシャ
ル成長し、その上にＳｉＯ2 などからなる絶縁膜４３を
形成し、レジスト膜４５を設けてフォトリソグラフィ工
程によりパターニングをし、そのレジスト膜４５をマス
クとしてケミカルエッチングまたはメカニカルエッチン
グをすることによりコンタクト孔４４を形成している。
その後、レジスト膜４５を除去し、電極金属をスパッタ
リングなどにより設け、配線をパターニングすることに
よりショットキー電極を形成している。この場合、図５
に示されるように、ショットキー電極を形成する部分の
周囲がエッチングされて凸状部とされたメサ型構造を有
する半導体装置では、凸状部とその周囲に段差があり、
塗布されたレジスト膜４５は、段差の影響により非常に
不均一になりやすいため、その段差を充分に覆えるよう
に厚膜のフォトレジスト膜４５が設けられる。
ショットキー電極の製造方法は、図５に示されるよう
に、ＧａＡｓ基板４１上に半導体層４２をエピタキシャ
ル成長し、その上にＳｉＯ2 などからなる絶縁膜４３を
形成し、レジスト膜４５を設けてフォトリソグラフィ工
程によりパターニングをし、そのレジスト膜４５をマス
クとしてケミカルエッチングまたはメカニカルエッチン
グをすることによりコンタクト孔４４を形成している。
その後、レジスト膜４５を除去し、電極金属をスパッタ
リングなどにより設け、配線をパターニングすることに
よりショットキー電極を形成している。この場合、図５
に示されるように、ショットキー電極を形成する部分の
周囲がエッチングされて凸状部とされたメサ型構造を有
する半導体装置では、凸状部とその周囲に段差があり、
塗布されたレジスト膜４５は、段差の影響により非常に
不均一になりやすいため、その段差を充分に覆えるよう
に厚膜のフォトレジスト膜４５が設けられる。
【０００３】
【発明が解決しようとする課題】前述のショットキー電
極を有する高周波半導体装置のような場合、その寄生容
量は、ショットキー電極とボンディングパッド間の配線
金属面積が大きくなるとその面積に比例して大きくな
り、またショットキー電極パターンと半導体層との間の
絶縁膜４３が薄いとその厚さに反比例して大きくなり、
高周波特性が阻害される。そのため、絶縁膜４３を厚く
し、コンタクト孔４４の径を微小に形成する必要があ
る。一方、絶縁膜４３に微小なコンタクト孔４４を精度
よく得るためには、絶縁膜４３およびマスクとするレジ
スト膜４５の膜厚を薄くする必要がある。しかし前述の
ように、絶縁膜４３を薄くすると、図示しない電極パタ
ーンと半導体層４２との間に寄生容量が生成されるた
め、薄くすることができず、相反する現象になる。ま
た、レジスト膜４５も前述のようにメサ型構造にする半
導体装置では、その段差を充分に覆うためには、たとえ
ば１μｍ程度以上に厚くしなければならない。そのた
め、微小パターンの形成およびコンタクト孔径を正確に
は制御しにくいという問題がある。
極を有する高周波半導体装置のような場合、その寄生容
量は、ショットキー電極とボンディングパッド間の配線
金属面積が大きくなるとその面積に比例して大きくな
り、またショットキー電極パターンと半導体層との間の
絶縁膜４３が薄いとその厚さに反比例して大きくなり、
高周波特性が阻害される。そのため、絶縁膜４３を厚く
し、コンタクト孔４４の径を微小に形成する必要があ
る。一方、絶縁膜４３に微小なコンタクト孔４４を精度
よく得るためには、絶縁膜４３およびマスクとするレジ
スト膜４５の膜厚を薄くする必要がある。しかし前述の
ように、絶縁膜４３を薄くすると、図示しない電極パタ
ーンと半導体層４２との間に寄生容量が生成されるた
め、薄くすることができず、相反する現象になる。ま
た、レジスト膜４５も前述のようにメサ型構造にする半
導体装置では、その段差を充分に覆うためには、たとえ
ば１μｍ程度以上に厚くしなければならない。そのた
め、微小パターンの形成およびコンタクト孔径を正確に
は制御しにくいという問題がある。
【０００４】本発明はこのような問題を解決するために
なされたもので、ショットキーコンタクト孔の形成工程
で、寄生容量を増加させることなく、また段差を有する
半導体基板上であっても、微小コンタクト孔を高精度で
形成することができる半導体装置の製造方法を提供する
ことを目的とする。
なされたもので、ショットキーコンタクト孔の形成工程
で、寄生容量を増加させることなく、また段差を有する
半導体基板上であっても、微小コンタクト孔を高精度で
形成することができる半導体装置の製造方法を提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、（ａ）基板上に第１導電型の半導体層を
成長する工程、（ｂ）前記成長した半導体層上にチッ化
シリコン（Ｓｉx Ｎy）からなる第１の絶縁膜を堆積す
る工程、（ｃ）前記第１の絶縁膜にショットキーコンタ
クト孔を形成する工程、（ｄ）前記ショットキーコンタ
クト孔を少なくとも含む領域をマスクして少なくとも前
記第１の絶縁膜および半導体層をエッチングして凸部を
形成する工程、（ｅ）酸化シリコンからなる第２の絶縁
膜を全面に堆積する工程、（ｆ）前記第２の絶縁膜を選
択的にエッチングすることにより前記ショットキーコン
タクト孔が露出するように開口部を設ける工程、および
（ｇ）前記ショットキーコンタクト孔内にショットキー
電極を形成する工程、を有している。
の製造方法は、（ａ）基板上に第１導電型の半導体層を
成長する工程、（ｂ）前記成長した半導体層上にチッ化
シリコン（Ｓｉx Ｎy）からなる第１の絶縁膜を堆積す
る工程、（ｃ）前記第１の絶縁膜にショットキーコンタ
クト孔を形成する工程、（ｄ）前記ショットキーコンタ
クト孔を少なくとも含む領域をマスクして少なくとも前
記第１の絶縁膜および半導体層をエッチングして凸部を
形成する工程、（ｅ）酸化シリコンからなる第２の絶縁
膜を全面に堆積する工程、（ｆ）前記第２の絶縁膜を選
択的にエッチングすることにより前記ショットキーコン
タクト孔が露出するように開口部を設ける工程、および
（ｇ）前記ショットキーコンタクト孔内にショットキー
電極を形成する工程、を有している。
【０００６】ここに半導体層を成長する工程とは、１層
に限らず高不純物濃度の半導体層および低不純物濃度の
半導体層を積層する場合などを含む意味である。
に限らず高不純物濃度の半導体層および低不純物濃度の
半導体層を積層する場合などを含む意味である。
【０００７】この方法で行うことにより、絶縁膜が多層
膜で形成され、必要とされるショットキーコンタクト孔
の径は、メサ型構造にする前の平坦な状態で、しかも第
１の絶縁膜だけの状態で形成することができるため、第
１の絶縁膜を薄くすることにより非常に精度よく形成す
ることができ、さらにその上に開口部の精度を必要とし
ない第２の絶縁膜が厚く設けられることにより、ショッ
トキー電極パターンと半導体層との距離を充分に確保す
ることができ、その間の寄生容量の影響を無視すること
ができる。
膜で形成され、必要とされるショットキーコンタクト孔
の径は、メサ型構造にする前の平坦な状態で、しかも第
１の絶縁膜だけの状態で形成することができるため、第
１の絶縁膜を薄くすることにより非常に精度よく形成す
ることができ、さらにその上に開口部の精度を必要とし
ない第２の絶縁膜が厚く設けられることにより、ショッ
トキー電極パターンと半導体層との距離を充分に確保す
ることができ、その間の寄生容量の影響を無視すること
ができる。
【０００８】フッ酸を含有する水溶液からなるエッチン
グ液に対して、前記第１の絶縁膜のエッチングレートが
前記第２の絶縁膜のエッチングレートの１／１０以下に
なるような前記Ｓｉx Ｎy のｘとｙの組成で、前記第１
の絶縁膜を成膜し、該エッチング液により前記（ｆ）工
程のエッチングをすることにより、第１の絶縁膜のコン
タクト孔径に殆ど影響を及ぼすことなく第２の絶縁膜の
選択エッチングによりコンタクト孔部を露出させること
ができる。
グ液に対して、前記第１の絶縁膜のエッチングレートが
前記第２の絶縁膜のエッチングレートの１／１０以下に
なるような前記Ｓｉx Ｎy のｘとｙの組成で、前記第１
の絶縁膜を成膜し、該エッチング液により前記（ｆ）工
程のエッチングをすることにより、第１の絶縁膜のコン
タクト孔径に殆ど影響を及ぼすことなく第２の絶縁膜の
選択エッチングによりコンタクト孔部を露出させること
ができる。
【０００９】前記（ｄ）工程の後に、該（ｄ）工程のマ
スクを残したままプロトン、ボロン、および酸素のうち
の少なくとも１つのイオンを注入することにより凸部の
周辺部を絶縁化する工程をさらに有することにより、半
導体層のパッシベーションを充分に確保することがで
き、とくに高周波特性を安定させるのに好ましい。
スクを残したままプロトン、ボロン、および酸素のうち
の少なくとも１つのイオンを注入することにより凸部の
周辺部を絶縁化する工程をさらに有することにより、半
導体層のパッシベーションを充分に確保することがで
き、とくに高周波特性を安定させるのに好ましい。
【００１０】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置の製造方法について説明をする。本発明
による半導体装置の製造方法は、図１〜２にその一実施
形態の工程断面説明図が示されるように製造される。
明の半導体装置の製造方法について説明をする。本発明
による半導体装置の製造方法は、図１〜２にその一実施
形態の工程断面説明図が示されるように製造される。
【００１１】まず、図１（ａ）に示されるように、基板
１上に第１導電形の半導体層２、３をエピタキシャル成
長する。具体例としては、たとえば半絶縁性のＧａＡｓ
からなる基板１に、たとえばＭＯＣＶＤ法により不純物
濃度が１×１０18〜５×１０18ｃｍ-3程度のｎ+ 形Ｇａ
Ａｓ層２を２〜４μｍ程度、さらに不純物濃度が１×１
０17〜５×１０17ｃｍ-3程度のｎ- 形ＧａＡｓ層３を
０.２〜０.４μｍ程度それぞれエピタキシャル成長す
る。ここで、ｎ- 形層３が動作領域となる半導体層で、
所望の特性に応じて不純物濃度およびその厚さが定めら
れる。また、ｎ+ 形層２は、電極をオーミックコンタク
トさせるための半導体層である。
１上に第１導電形の半導体層２、３をエピタキシャル成
長する。具体例としては、たとえば半絶縁性のＧａＡｓ
からなる基板１に、たとえばＭＯＣＶＤ法により不純物
濃度が１×１０18〜５×１０18ｃｍ-3程度のｎ+ 形Ｇａ
Ａｓ層２を２〜４μｍ程度、さらに不純物濃度が１×１
０17〜５×１０17ｃｍ-3程度のｎ- 形ＧａＡｓ層３を
０.２〜０.４μｍ程度それぞれエピタキシャル成長す
る。ここで、ｎ- 形層３が動作領域となる半導体層で、
所望の特性に応じて不純物濃度およびその厚さが定めら
れる。また、ｎ+ 形層２は、電極をオーミックコンタク
トさせるための半導体層である。
【００１２】つぎに、図１（ｂ）に示されるように、前
記成長した半導体層３上にチッ化シリコン（Ｓｉ
x Ｎy ）からなる第１の絶縁膜４を堆積する。この第１
の絶縁膜４の厚さは、後述するショットキーコンタクト
孔の形成を精度よく形成することができると共に、印加
電圧に対して絶縁膜として機能する厚さに設けられてお
ればよく、０.２〜０.５μｍ程度の厚さに形成する。ま
た、Ｓｉx Ｎy のｘとｙの組成比は、後述する第２の絶
縁膜を選択エッチングする際に、この第１の絶縁膜４が
できるだけエッチングされないように、第２の絶縁膜と
選択比を大きくすることができる組成で形成する。第１
の絶縁膜４は、そのショットキーコンタクト孔の寸法精
度が１００ｎｍ程度のオーダの誤差内で要求され、その
上に設けられる第２の絶縁膜をエッチングすることによ
りこのショットキーコンタクト孔を露出させる際にショ
ットキーコンタクト孔の精度が前述のオーダで精度を維
持するためには、実験的に第２の絶縁膜のエッチングレ
ートの１／１０以下程度になるように設定する必要があ
る。たとえば、図３（ａ）に第２の絶縁膜としてＳｉＯ
2を使用したときのＳｉx Ｎy の屈折率に対するＳｉＯ
2 ／Ｓｉx Ｎy のエッチング８レートの関係が示される
ように、ＳｉＯ2 のエッチングレートを１０倍以上にな
るようにするには屈折率が１.９〜２の範囲にすること
が好ましい。ＳｉxＮy の屈折率を１.９〜２にするに
は、Ｓｉx Ｎy のｘ：ｙの比をたとえば３：４にすれば
よい。具体例としては、たとえばＣＶＤ法により、Ｓｉ
3 Ｎ4 膜（屈折率が２）を０.２〜０.５μｍ程度成膜す
る。
記成長した半導体層３上にチッ化シリコン（Ｓｉ
x Ｎy ）からなる第１の絶縁膜４を堆積する。この第１
の絶縁膜４の厚さは、後述するショットキーコンタクト
孔の形成を精度よく形成することができると共に、印加
電圧に対して絶縁膜として機能する厚さに設けられてお
ればよく、０.２〜０.５μｍ程度の厚さに形成する。ま
た、Ｓｉx Ｎy のｘとｙの組成比は、後述する第２の絶
縁膜を選択エッチングする際に、この第１の絶縁膜４が
できるだけエッチングされないように、第２の絶縁膜と
選択比を大きくすることができる組成で形成する。第１
の絶縁膜４は、そのショットキーコンタクト孔の寸法精
度が１００ｎｍ程度のオーダの誤差内で要求され、その
上に設けられる第２の絶縁膜をエッチングすることによ
りこのショットキーコンタクト孔を露出させる際にショ
ットキーコンタクト孔の精度が前述のオーダで精度を維
持するためには、実験的に第２の絶縁膜のエッチングレ
ートの１／１０以下程度になるように設定する必要があ
る。たとえば、図３（ａ）に第２の絶縁膜としてＳｉＯ
2を使用したときのＳｉx Ｎy の屈折率に対するＳｉＯ
2 ／Ｓｉx Ｎy のエッチング８レートの関係が示される
ように、ＳｉＯ2 のエッチングレートを１０倍以上にな
るようにするには屈折率が１.９〜２の範囲にすること
が好ましい。ＳｉxＮy の屈折率を１.９〜２にするに
は、Ｓｉx Ｎy のｘ：ｙの比をたとえば３：４にすれば
よい。具体例としては、たとえばＣＶＤ法により、Ｓｉ
3 Ｎ4 膜（屈折率が２）を０.２〜０.５μｍ程度成膜す
る。
【００１３】つぎに、図１（ｃ）に示されるように、レ
ジスト膜１１を設けてフォトリソグラフィ工程により開
口部１２を設け、レジスト膜１１をマスクとして露出す
る第１の絶縁膜４をエッチングし、ショットキーコンタ
クト孔５を形成する。具体例としては、ＳＦ6 ガスを用
いたドライエッチングにより数分程度浸漬することによ
りエッチングし、その後レジスト膜１１をレジスト剥離
液により剥離する。
ジスト膜１１を設けてフォトリソグラフィ工程により開
口部１２を設け、レジスト膜１１をマスクとして露出す
る第１の絶縁膜４をエッチングし、ショットキーコンタ
クト孔５を形成する。具体例としては、ＳＦ6 ガスを用
いたドライエッチングにより数分程度浸漬することによ
りエッチングし、その後レジスト膜１１をレジスト剥離
液により剥離する。
【００１４】つぎに、図１（ｄ）に示されるように、シ
ョットキーコンタクト孔５を少なくとも含む領域にレジ
スト膜１３を設け、そのレジスト膜１３をマスクして少
なくとも第１の絶縁膜４および半導体層３をエッチング
して凸部１０ａ〜１０ｃを形成する（メサ型形状にす
る）。具体例としては、レジストを全面に塗布して表面
にレジスト膜１３を設け、フォトリソグラフィ工程によ
りパターニングをして凸状部の形成場所のみにレジスト
膜１３を残存させ、たとえばバッファードフッ酸のエッ
チング液に数分程度浸漬することによりエッチングを
し、エピタキシャル成長した半導体層３、２の部分程度
の深さエッチングをした後、レジスト膜１３を剥離す
る。この例では、動作領域とするショットキーコンタク
ト孔５が設けられた部分およびその近傍を凸部１０ａに
すると共に、ショットキー電極およびオーミック電極の
電極パッドを設ける部分もそれぞれメサ型形状にして凸
部１０ｂ〜１０ｃを形成する構造にしてある。これは、
電極パッドを素子部分の高さと同じにするためである。
ョットキーコンタクト孔５を少なくとも含む領域にレジ
スト膜１３を設け、そのレジスト膜１３をマスクして少
なくとも第１の絶縁膜４および半導体層３をエッチング
して凸部１０ａ〜１０ｃを形成する（メサ型形状にす
る）。具体例としては、レジストを全面に塗布して表面
にレジスト膜１３を設け、フォトリソグラフィ工程によ
りパターニングをして凸状部の形成場所のみにレジスト
膜１３を残存させ、たとえばバッファードフッ酸のエッ
チング液に数分程度浸漬することによりエッチングを
し、エピタキシャル成長した半導体層３、２の部分程度
の深さエッチングをした後、レジスト膜１３を剥離す
る。この例では、動作領域とするショットキーコンタク
ト孔５が設けられた部分およびその近傍を凸部１０ａに
すると共に、ショットキー電極およびオーミック電極の
電極パッドを設ける部分もそれぞれメサ型形状にして凸
部１０ｂ〜１０ｃを形成する構造にしてある。これは、
電極パッドを素子部分の高さと同じにするためである。
【００１５】その後、図１（ｅ）に示されるように、酸
化シリコンからなる第２の絶縁膜６を全面に堆積する。
この第２の絶縁膜６は、その上に設けられるショットキ
ー電極のパターンと半導体層との間に寄生容量が生成さ
れない程度に間隔を広げるためのもので、１〜２μｍ程
度に設ける。また、後述する第２の絶縁膜６の選択エッ
チングの際に第１の絶縁膜４とのエッチングレートの比
を大きくするためには、ＳｉＯz のｚの値が２になるよ
うに形成することが好ましい。具体例としては、ＣＶＤ
法により、ＳｉＯ2 を１μｍ程度堆積する。
化シリコンからなる第２の絶縁膜６を全面に堆積する。
この第２の絶縁膜６は、その上に設けられるショットキ
ー電極のパターンと半導体層との間に寄生容量が生成さ
れない程度に間隔を広げるためのもので、１〜２μｍ程
度に設ける。また、後述する第２の絶縁膜６の選択エッ
チングの際に第１の絶縁膜４とのエッチングレートの比
を大きくするためには、ＳｉＯz のｚの値が２になるよ
うに形成することが好ましい。具体例としては、ＣＶＤ
法により、ＳｉＯ2 を１μｍ程度堆積する。
【００１６】さらに、図２（ｆ）に示されるように、全
面にレジスト膜１４を設け、ショットキーコンタクト孔
５の部分を露出させるようにパターニングをして、第２
の絶縁膜６を選択的にエッチングし、開口部７を形成す
ると共に、コンタクト孔５内の第２の絶縁膜６もエッチ
ングして半導体層３を露出させる。具体例としては、前
述と同様にフォトリソグラフィ工程によりレジスト膜１
４をパターニングし、フッ酸を含有するバッファードフ
ッ酸のエッチング溶液に１０分程度浸漬することによ
り、第１の絶縁膜４を殆どエッチングすることなく、露
出する第２の絶縁膜６のみをエッチングし、コンタクト
孔５およびそのコンタクト孔５により露出する半導体層
３部分が露出する。その後レジスト膜１４をレジスト剥
離液により除去する。
面にレジスト膜１４を設け、ショットキーコンタクト孔
５の部分を露出させるようにパターニングをして、第２
の絶縁膜６を選択的にエッチングし、開口部７を形成す
ると共に、コンタクト孔５内の第２の絶縁膜６もエッチ
ングして半導体層３を露出させる。具体例としては、前
述と同様にフォトリソグラフィ工程によりレジスト膜１
４をパターニングし、フッ酸を含有するバッファードフ
ッ酸のエッチング溶液に１０分程度浸漬することによ
り、第１の絶縁膜４を殆どエッチングすることなく、露
出する第２の絶縁膜６のみをエッチングし、コンタクト
孔５およびそのコンタクト孔５により露出する半導体層
３部分が露出する。その後レジスト膜１４をレジスト剥
離液により除去する。
【００１７】その後、図２（ｇ）に示されるように、シ
ョットキーコンタクト孔５内にショットキー電極８を形
成する。具体例としては、全面にたとえばチタン（Ｔ
ｉ）の金属をＥＢ蒸着により成膜し、図示しないレジス
ト膜を設けてパターニングし、エッチングすることによ
り必要な形状に電極パターンを形成して電極パッド８ａ
を形成する。さらに、オーミックコンタクト孔５の隣接
部分にｎ+ 形ＧａＡｓ層２を露出させ、ショットキー電
極８側およびオーミック電極を形成しない部分にレジス
ト膜を設けて、Ａｕ-Ｇｅ合金などの金属を蒸着により
設け、レジスト膜を除去することによるリフトオフ法に
よりオーミック電極９およびその電極パッド９ａを形成
する。その結果、図２（ｇ）に示されるようなショット
キー接合半導体装置が得られる。なお、図２（ｈ）は図
２（ｇ）の状態の平面図を示す図で、１５はメサ型形状
のエッチングによる段差部を示し、１６はパッシベーシ
ョン膜を示す。
ョットキーコンタクト孔５内にショットキー電極８を形
成する。具体例としては、全面にたとえばチタン（Ｔ
ｉ）の金属をＥＢ蒸着により成膜し、図示しないレジス
ト膜を設けてパターニングし、エッチングすることによ
り必要な形状に電極パターンを形成して電極パッド８ａ
を形成する。さらに、オーミックコンタクト孔５の隣接
部分にｎ+ 形ＧａＡｓ層２を露出させ、ショットキー電
極８側およびオーミック電極を形成しない部分にレジス
ト膜を設けて、Ａｕ-Ｇｅ合金などの金属を蒸着により
設け、レジスト膜を除去することによるリフトオフ法に
よりオーミック電極９およびその電極パッド９ａを形成
する。その結果、図２（ｇ）に示されるようなショット
キー接合半導体装置が得られる。なお、図２（ｈ）は図
２（ｇ）の状態の平面図を示す図で、１５はメサ型形状
のエッチングによる段差部を示し、１６はパッシベーシ
ョン膜を示す。
【００１８】本発明の製造方法によれば、ショットキー
コンタクト孔を形成する絶縁膜をエッチングレートの異
なる多層膜で形成し、コンタクト孔の径は薄く形成する
第１の絶縁膜により精度よく形成され、ショットキー電
極のパターンと半導体層との間は第２の絶縁膜により十
分な厚さを確保しており、寄生容量の生成を防止するこ
とができる。しかも、メサ型構造の半導体装置でも、メ
サ型構造にする前に第１の絶縁膜を設けて平坦な状態で
ショットキーコンタクト孔を形成しているため、非常に
精度よく微小なコンタクト孔を正確に形成することがで
きる。さらに、メサ型形状にした後に第２の絶縁膜を厚
く形成しているため、メサ型形状にした側縁部にも十分
に厚い酸化膜が設けられると共に、絶縁性などの信頼性
を低下させることもない。その結果、高周波用半導体装
置を形成する場合でも、寄生容量のない高性能な半導体
装置が得られる。
コンタクト孔を形成する絶縁膜をエッチングレートの異
なる多層膜で形成し、コンタクト孔の径は薄く形成する
第１の絶縁膜により精度よく形成され、ショットキー電
極のパターンと半導体層との間は第２の絶縁膜により十
分な厚さを確保しており、寄生容量の生成を防止するこ
とができる。しかも、メサ型構造の半導体装置でも、メ
サ型構造にする前に第１の絶縁膜を設けて平坦な状態で
ショットキーコンタクト孔を形成しているため、非常に
精度よく微小なコンタクト孔を正確に形成することがで
きる。さらに、メサ型形状にした後に第２の絶縁膜を厚
く形成しているため、メサ型形状にした側縁部にも十分
に厚い酸化膜が設けられると共に、絶縁性などの信頼性
を低下させることもない。その結果、高周波用半導体装
置を形成する場合でも、寄生容量のない高性能な半導体
装置が得られる。
【００１９】前述の例では、動作領域を凸状に残してメ
サ型構造にした後に、凸状部の山部およびエッチングさ
れた周辺部の全面に第２の絶縁膜６を直接成膜したが、
メサ型形状にした後の第２の絶縁膜を形成する前の工程
で、図４に示されるように、ボロン、プロトンまたは酸
素などのイオンをたとえばドーズ量が１０12ｃｍ-3程度
で打ち込むことにより、凸部の周辺部を絶縁化すれば、
より一層絶縁性が向上し、素子の高周波特性が向上す
る。
サ型構造にした後に、凸状部の山部およびエッチングさ
れた周辺部の全面に第２の絶縁膜６を直接成膜したが、
メサ型形状にした後の第２の絶縁膜を形成する前の工程
で、図４に示されるように、ボロン、プロトンまたは酸
素などのイオンをたとえばドーズ量が１０12ｃｍ-3程度
で打ち込むことにより、凸部の周辺部を絶縁化すれば、
より一層絶縁性が向上し、素子の高周波特性が向上す
る。
【００２０】なお、前述の各例では、絶縁膜を第１の絶
縁膜および第２の絶縁膜の２層により形成したが、さら
に第３の絶縁膜を設けて多層化してもよい。
縁膜および第２の絶縁膜の２層により形成したが、さら
に第３の絶縁膜を設けて多層化してもよい。
【００２１】
【発明の効果】本発明によれば、ショットキー接合を有
する半導体装置の微小なショットキーコンタクト孔を非
常に精密に形成することができ、しかも電極が設けられ
る部分の絶縁膜は充分に厚く形成されるため、寄生容量
を増加させることなく、高周波半導体装置でも非常に高
性能な半導体装置が得られる。
する半導体装置の微小なショットキーコンタクト孔を非
常に精密に形成することができ、しかも電極が設けられ
る部分の絶縁膜は充分に厚く形成されるため、寄生容量
を増加させることなく、高周波半導体装置でも非常に高
性能な半導体装置が得られる。
【図１】本発明の製造方法の一実施形態の製造工程を示
す断面説明図である。
す断面説明図である。
【図２】本発明の製造方法の一実施形態の製造工程を示
す断面説明図である。
す断面説明図である。
【図３】ＳｉＮの屈折率によるＳｉＯ2 とのエッチング
レートの関係を示す図である。
レートの関係を示す図である。
【図４】本発明の他の実施形態の製造方法の工程断面説
明図である。
明図である。
【図５】従来のショットキーコンタクト孔を有する半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
１ 基板 ２ ｎ+ 形ＧａＡｓ半導体層 ３ ｎ- 形ＧａＡｓ半導体層 ４ 第１の絶縁膜 ５ コンタクト孔 ６ 第２の絶縁膜 ８ ショットキー電極 ９ オーミック電極
Claims (3)
- 【請求項１】 （ａ）基板上に第１導電型の半導体層を
成長する工程、（ｂ）前記成長した半導体層上にチッ化
シリコン（Ｓｉx Ｎy ）からなる第１の絶縁膜を堆積す
る工程、（ｃ）前記第１の絶縁膜にショットキーコンタ
クト孔を形成する工程、（ｄ）前記ショットキーコンタ
クト孔を少なくとも含む領域をマスクして少なくとも前
記第１の絶縁膜および半導体層をエッチングして凸部を
形成する工程、（ｅ）酸化シリコンからなる第２の絶縁
膜を全面に堆積する工程、（ｆ）前記第２の絶縁膜を選
択的にエッチングすることにより前記ショットキーコン
タクト孔が露出するように開口部を設ける工程、および
（ｇ）前記ショットキーコンタクト孔内にショットキー
電極を形成する工程を有する半導体装置の製造方法。 - 【請求項２】 フッ酸を含有する水溶液からなるエッチ
ング液に対して、前記第１の絶縁膜のエッチングレート
が前記第２の絶縁膜のエッチングレートの１／１０以下
になるような前記Ｓｉx Ｎy のｘとｙの組成で、前記第
１の絶縁膜を成膜し、該エッチング液により前記（ｆ）
工程のエッチングをする請求項１記載の製造方法。 - 【請求項３】 前記（ｄ）工程の後に、該（ｄ）工程の
マスクを残したままプロトン、ボロン、および酸素のう
ちの少なくとも１つのイオンを注入することにより凸部
の周辺部を絶縁化する工程をさらに有する請求項１また
は２記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20268798A JP4072248B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20268798A JP4072248B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022179A true JP2000022179A (ja) | 2000-01-21 |
| JP4072248B2 JP4072248B2 (ja) | 2008-04-09 |
Family
ID=16461499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20268798A Expired - Lifetime JP4072248B2 (ja) | 1998-07-01 | 1998-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4072248B2 (ja) |
-
1998
- 1998-07-01 JP JP20268798A patent/JP4072248B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP4072248B2 (ja) | 2008-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0476496B2 (ja) | ||
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| US5786610A (en) | Field effect transistor | |
| JPS6323669B2 (ja) | ||
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| KR100499622B1 (ko) | 반도체소자의셀투사형마스크제조방법 | |
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPS60216580A (ja) | 半導体装置の製造方法 | |
| JPH02199825A (ja) | 電極の製造方法 | |
| KR100272577B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPH0621432A (ja) | 半導体装置の製造方法 | |
| JP2597703B2 (ja) | 半導体装置の製造方法 | |
| KR100257525B1 (ko) | 트랜지스터 형성방법 | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH02140939A (ja) | バイポーラトランジスタの製造方法 | |
| JPH02105541A (ja) | 半導体装置の製造方法 | |
| JPH0974073A (ja) | 電極・配線形成方法 | |
| JP2000183339A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |