JPH0974073A - 電極・配線形成方法 - Google Patents
電極・配線形成方法Info
- Publication number
- JPH0974073A JPH0974073A JP22895295A JP22895295A JPH0974073A JP H0974073 A JPH0974073 A JP H0974073A JP 22895295 A JP22895295 A JP 22895295A JP 22895295 A JP22895295 A JP 22895295A JP H0974073 A JPH0974073 A JP H0974073A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact
- electrode
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 寄生容量が小さい電極を形成する。
【解決手段】 メサ形状に素子を形成した半導体基板
（１０）上に絶縁膜（１２）を成膜する。その絶縁膜
（１２）をコンタクト形状（１３）に素子部まで開口す
る。その後、マスク（１５）を用いてコンタクト領域を
含めた絶縁膜（１２）の上部に配線形状（１４）を形成
する。そのマスク（１５）を引き続いて金属蒸着、リフ
トオフ法を用いることによりコンタクト・配線（１７）
を同時に形成する。
（１０）上に絶縁膜（１２）を成膜する。その絶縁膜
（１２）をコンタクト形状（１３）に素子部まで開口す
る。その後、マスク（１５）を用いてコンタクト領域を
含めた絶縁膜（１２）の上部に配線形状（１４）を形成
する。そのマスク（１５）を引き続いて金属蒸着、リフ
トオフ法を用いることによりコンタクト・配線（１７）
を同時に形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、金属電極の作製方
法に関する。
法に関する。
【０００２】
【従来の技術】半導体装置と他の装置との電気的な接触
のために、金属配線が必要である。この時、接続が必要
な部分以外での接触は避けなければならない。従って、
金属配線と半導体装置との間にＳｉＯ2 などの絶縁層を
配して接続部分にだけ絶縁層に窓を開ける手法が広く用
いられている。
のために、金属配線が必要である。この時、接続が必要
な部分以外での接触は避けなければならない。従って、
金属配線と半導体装置との間にＳｉＯ2 などの絶縁層を
配して接続部分にだけ絶縁層に窓を開ける手法が広く用
いられている。
【０００３】図４を参照して、従来の配線形成方法につ
いて説明する。まずメサ状に形成された半導体装置また
は半導体装置との接続部上にオーミックコンタクト３１
が形成された半導体基板３０の全面にＳｉＯ2 絶縁膜３
２を形成する（図４（ａ））。そのＳｉＯ2 絶縁膜３２
のオーミックコンタクト３１の上の一部分にフォトリソ
グラフィ及びエッチングによって窓３３を開ける（図４
（ｂ））。次にＳｉＯ2 絶縁膜３２にフォトリソグラフ
ィとエッチングによって配線形状３４を形成し、エッチ
ングマスクのレジスト３５を残す（図４（ｃ））。最後
に配線金属３６を蒸着法によって成膜し（図４
（ｄ））、リフトオフ法によって配線３７を形成する。
いて説明する。まずメサ状に形成された半導体装置また
は半導体装置との接続部上にオーミックコンタクト３１
が形成された半導体基板３０の全面にＳｉＯ2 絶縁膜３
２を形成する（図４（ａ））。そのＳｉＯ2 絶縁膜３２
のオーミックコンタクト３１の上の一部分にフォトリソ
グラフィ及びエッチングによって窓３３を開ける（図４
（ｂ））。次にＳｉＯ2 絶縁膜３２にフォトリソグラフ
ィとエッチングによって配線形状３４を形成し、エッチ
ングマスクのレジスト３５を残す（図４（ｃ））。最後
に配線金属３６を蒸着法によって成膜し（図４
（ｄ））、リフトオフ法によって配線３７を形成する。
【０００４】また、本発明に関連する他の先行技術とし
て、特開平４−４２５３４号公報（以下、先行技術１と
呼ぶ）に、メタル配線形状にメタル配線の厚み分まで絶
縁膜をエッチングし、メタル配線形状エッチング時のレ
ジストマスクを利用してメタル配線を形成することによ
り、メタル配線後の表面を平坦化し、多層配線時の段差
によるメタルの段切れ等を防止した「半導体装置の製造
方法」が開示されている。
て、特開平４−４２５３４号公報（以下、先行技術１と
呼ぶ）に、メタル配線形状にメタル配線の厚み分まで絶
縁膜をエッチングし、メタル配線形状エッチング時のレ
ジストマスクを利用してメタル配線を形成することによ
り、メタル配線後の表面を平坦化し、多層配線時の段差
によるメタルの段切れ等を防止した「半導体装置の製造
方法」が開示されている。
【０００５】図６にこの先行技術１に開示された第１の
実施例の製造工程を示す。所定の領域に不純物拡散処理
を施したＳｉウェハー５１上に膜厚１．５μｍのＳｉＯ
2 絶縁膜５２を全面に形成する（図６（ａ））。次に通
常のフォトリソグラフィ技術および酸化膜ドライエッチ
ング技術を用いてコンタクト窓形成部５３を、図のよう
にＡｌ配線の膜厚とほぼ同じ１μｍの膜厚が残るところ
まで０．５μｍエッチングし、レジストマスクを除去す
る（図６（ｂ））。次に、再びフォトリソグラフィ技術
および酸化膜ドライエッチング技術の異方性エッチング
を用いて、深さ１μｍののＡｌ配線埋込部５４を形成す
ると同時に、先程エッチングで形成したコンタクト窓形
成部５３をＳｉ表面を露出するまでエッチングする（図
６（ｃ））。これによって、Ａｌ配線がＳｉＯ2 絶縁膜
５２に埋め込まれる部分の形成とコンタクト窓開けと
が、同時に行われる。このとき異方性エッチングを用
い、さらにコンタクト窓開けを２段階のエッチングを用
いたのはコンタクト窓寸法が大きくなることを防ぐため
である。次に、このときのレジスト５５を残したまま、
Ａｌ層５６をスパッタ蒸着して形成する（図６
（ｄ））。次にリフトオフ法を用いてレジスト５５とと
もにその上のＡｌ層５６を除去し、Ａｌ配線５７を形成
する（図６（ｅ））。それとともにＡｌ配線５７はＳｉ
Ｏ2 膜５２に埋め込まれ、両者の高さがそろうため、Ａ
ｌ配線後の平坦化が実現する。
実施例の製造工程を示す。所定の領域に不純物拡散処理
を施したＳｉウェハー５１上に膜厚１．５μｍのＳｉＯ
2 絶縁膜５２を全面に形成する（図６（ａ））。次に通
常のフォトリソグラフィ技術および酸化膜ドライエッチ
ング技術を用いてコンタクト窓形成部５３を、図のよう
にＡｌ配線の膜厚とほぼ同じ１μｍの膜厚が残るところ
まで０．５μｍエッチングし、レジストマスクを除去す
る（図６（ｂ））。次に、再びフォトリソグラフィ技術
および酸化膜ドライエッチング技術の異方性エッチング
を用いて、深さ１μｍののＡｌ配線埋込部５４を形成す
ると同時に、先程エッチングで形成したコンタクト窓形
成部５３をＳｉ表面を露出するまでエッチングする（図
６（ｃ））。これによって、Ａｌ配線がＳｉＯ2 絶縁膜
５２に埋め込まれる部分の形成とコンタクト窓開けと
が、同時に行われる。このとき異方性エッチングを用
い、さらにコンタクト窓開けを２段階のエッチングを用
いたのはコンタクト窓寸法が大きくなることを防ぐため
である。次に、このときのレジスト５５を残したまま、
Ａｌ層５６をスパッタ蒸着して形成する（図６
（ｄ））。次にリフトオフ法を用いてレジスト５５とと
もにその上のＡｌ層５６を除去し、Ａｌ配線５７を形成
する（図６（ｅ））。それとともにＡｌ配線５７はＳｉ
Ｏ2 膜５２に埋め込まれ、両者の高さがそろうため、Ａ
ｌ配線後の平坦化が実現する。
【０００６】図７にこの先行技術１に開示された第２の
実施例の製造工程を示す。所定の領域に不純物拡散処理
を施したＳｉウェハー６０上に膜厚０．５μｍのＳｉＯ
2 絶縁膜６１を全面に形成し、その上に膜厚１．０μｍ
のプラズマ窒化膜（Ｐ−ＳｉＮ）６２を全面に形成する
（図７（ａ））。次に通常のフォトリソグラフィ技術お
よびドライエッチング技術を用いてコンタクト窓形成部
６３を、ＳｉＯ2 絶縁膜６１およびＰ−ＳｉＮ膜６２を
通してＳｉ表面が露出するまでエッチングし、レジスト
マスクを除去する（図７（ｂ））。次に、再びフォトリ
ソグラフィ技術および窒化膜のＳｉＯ2 に対する選択ド
ライエッチング技術を用いてＰ−ＳｉＮ膜６２をＳｉＯ
2 絶縁膜６１との界面６４までエッチングし、Ａｌ配線
埋込部６５を形成する（図７（ｃ））。選択エッチング
を用いるのは、この時、先程エッチングで形成したコン
タクト窓形成部６３を保持するとともに、ＳｉＯ2 絶縁
膜６１との界面６４でエッチングを止めるのを容易にす
るためで、このときのエッチングガスとしてＣＦ4 ＋Ｈ
2 ＋Ｎ2 を用いた。これによって、Ａｌ配線がＰ−Ｓｉ
Ｎ膜６２に埋め込まれる部分６５の形成が行われる。次
にこのときのレジスト６６を残したまま、Ａｌ層６７を
１μｍスパッタ蒸着する（図７（ｄ））。次にリフトオ
フ法を用いてレジスト６６とともにその上のＡｌ層６７
を除去し、Ａｌ配線６８を形成する（図７（ｅ））。そ
れとともにＡｌ配線６８はＰ−ＳｉＮ膜６２に埋め込ま
れ、両者の高さがそろうため、Ａｌ配線後の平坦化が実
現する。
実施例の製造工程を示す。所定の領域に不純物拡散処理
を施したＳｉウェハー６０上に膜厚０．５μｍのＳｉＯ
2 絶縁膜６１を全面に形成し、その上に膜厚１．０μｍ
のプラズマ窒化膜（Ｐ−ＳｉＮ）６２を全面に形成する
（図７（ａ））。次に通常のフォトリソグラフィ技術お
よびドライエッチング技術を用いてコンタクト窓形成部
６３を、ＳｉＯ2 絶縁膜６１およびＰ−ＳｉＮ膜６２を
通してＳｉ表面が露出するまでエッチングし、レジスト
マスクを除去する（図７（ｂ））。次に、再びフォトリ
ソグラフィ技術および窒化膜のＳｉＯ2 に対する選択ド
ライエッチング技術を用いてＰ−ＳｉＮ膜６２をＳｉＯ
2 絶縁膜６１との界面６４までエッチングし、Ａｌ配線
埋込部６５を形成する（図７（ｃ））。選択エッチング
を用いるのは、この時、先程エッチングで形成したコン
タクト窓形成部６３を保持するとともに、ＳｉＯ2 絶縁
膜６１との界面６４でエッチングを止めるのを容易にす
るためで、このときのエッチングガスとしてＣＦ4 ＋Ｈ
2 ＋Ｎ2 を用いた。これによって、Ａｌ配線がＰ−Ｓｉ
Ｎ膜６２に埋め込まれる部分６５の形成が行われる。次
にこのときのレジスト６６を残したまま、Ａｌ層６７を
１μｍスパッタ蒸着する（図７（ｄ））。次にリフトオ
フ法を用いてレジスト６６とともにその上のＡｌ層６７
を除去し、Ａｌ配線６８を形成する（図７（ｅ））。そ
れとともにＡｌ配線６８はＰ−ＳｉＮ膜６２に埋め込ま
れ、両者の高さがそろうため、Ａｌ配線後の平坦化が実
現する。
【０００７】また、本発明に関連する他の先行技術とし
て次に述べるものが知られている。例えば、特公昭６３
−４６９８３公報（以下、先行技術２と呼ぶ）には、レ
ジストを２層構造としてコンタクトホール窓開けと配線
パターンのリフトオフを行うことにより、コンタクトホ
ール窓と配線パターンの自己整合によって余裕部分を減
少させた「微細パターン形成方法」が開示されている。
この先行技術２では、半導体基板上に絶縁層を堆積し、
感光性或は感電子線レジスト層（第１のレジスト層）を
塗布する。次いで露光により配線パターンを形成し、こ
の第１のレジスト層と相互溶解を起さない第２のレジス
ト層を塗布する。次いでコンタクトホール窓パターンを
パターニングし、両パターンの共通部分を窓開けする。
次に第１および第２のレジスト層をマクスとして絶縁層
をエッチングしコンタクトホールを形成する。その後第
２のレジスト層を全面露光現像により除去し、第１のレ
ジスト層を用いたリフトオフ法により配線金属をパター
ニングする。この方法によりＬＳＩ等の高密度化が促進
される。
て次に述べるものが知られている。例えば、特公昭６３
−４６９８３公報（以下、先行技術２と呼ぶ）には、レ
ジストを２層構造としてコンタクトホール窓開けと配線
パターンのリフトオフを行うことにより、コンタクトホ
ール窓と配線パターンの自己整合によって余裕部分を減
少させた「微細パターン形成方法」が開示されている。
この先行技術２では、半導体基板上に絶縁層を堆積し、
感光性或は感電子線レジスト層（第１のレジスト層）を
塗布する。次いで露光により配線パターンを形成し、こ
の第１のレジスト層と相互溶解を起さない第２のレジス
ト層を塗布する。次いでコンタクトホール窓パターンを
パターニングし、両パターンの共通部分を窓開けする。
次に第１および第２のレジスト層をマクスとして絶縁層
をエッチングしコンタクトホールを形成する。その後第
２のレジスト層を全面露光現像により除去し、第１のレ
ジスト層を用いたリフトオフ法により配線金属をパター
ニングする。この方法によりＬＳＩ等の高密度化が促進
される。
【０００８】
【発明が解決しようとする課題】図５に図４に示した従
来の技術によって作製した素子と配線とを接続するため
のパッドコンタクト用メサ部を示す。この配線製造方法
では、次に述べる２回の目合わせをする必要がある。１
回目の目合わせは、パッドコンタクト用メサ４０および
素子部メサ４３とオーミックコンタクト４１との目合わ
せであり、２回目の目合わせは、オーミックコンタクト
４１と窓４２との目合わせである。いずれの目合わせに
おいても、目合わせずれがあるので、素子部メサ４３の
幅より広いパッドコンタクト用メサ４０が必要となる。
その結果、寄生容量が増える問題がある。
来の技術によって作製した素子と配線とを接続するため
のパッドコンタクト用メサ部を示す。この配線製造方法
では、次に述べる２回の目合わせをする必要がある。１
回目の目合わせは、パッドコンタクト用メサ４０および
素子部メサ４３とオーミックコンタクト４１との目合わ
せであり、２回目の目合わせは、オーミックコンタクト
４１と窓４２との目合わせである。いずれの目合わせに
おいても、目合わせずれがあるので、素子部メサ４３の
幅より広いパッドコンタクト用メサ４０が必要となる。
その結果、寄生容量が増える問題がある。
【０００９】例として、ヘテロ接合バイポーラトランジ
スタ（ＨＢＴ）のエミッタメサの場合について述べる。
エミッタメサにｐ−ｎ接合があるため、エミッタ容量は
面積に比例する。すなわち、素子の真性容量は素子部メ
サ４３の面積に比例し、パッドコンタクト用メサ４０の
寄生容量はパッドコンタクト用メサ４０の面積に比例す
る。図５に示すように、目合わせ許容値をδとし、窓の
幅をγとすれば、パッドコンタクト用メサ４０の最小面
積は（γ＋４δ）2 となる。コンタクトリソグラフィに
よればγはほぼ３μｍ程度必要であり、δはほぼ１μｍ
であるから、パッドコンタクト用メサ４０の面積は４９
μｍ2 となる。それに対して、代表的なエミッタメサ面
積は（５×２０）μｍ2 であるので、パッドコンタクト
用メサ４０の寄生容量はエミッタ真性容量の半分ぐらい
である。
スタ（ＨＢＴ）のエミッタメサの場合について述べる。
エミッタメサにｐ−ｎ接合があるため、エミッタ容量は
面積に比例する。すなわち、素子の真性容量は素子部メ
サ４３の面積に比例し、パッドコンタクト用メサ４０の
寄生容量はパッドコンタクト用メサ４０の面積に比例す
る。図５に示すように、目合わせ許容値をδとし、窓の
幅をγとすれば、パッドコンタクト用メサ４０の最小面
積は（γ＋４δ）2 となる。コンタクトリソグラフィに
よればγはほぼ３μｍ程度必要であり、δはほぼ１μｍ
であるから、パッドコンタクト用メサ４０の面積は４９
μｍ2 となる。それに対して、代表的なエミッタメサ面
積は（５×２０）μｍ2 であるので、パッドコンタクト
用メサ４０の寄生容量はエミッタ真性容量の半分ぐらい
である。
【００１０】本発明の課題は、コンタクト用電極と配線
金属とを同時に形成することにより、寄生容量の低い電
極・配線形成方法を提供することにある。
金属とを同時に形成することにより、寄生容量の低い電
極・配線形成方法を提供することにある。
【００１１】尚、先行技術１と２のいずれも、メタル配
線（配線金属）を形成する技術を開示するだけであり、
本発明のように、コンタクト用電極と配線金属とを同時
に形成する技術とは異なる。
線（配線金属）を形成する技術を開示するだけであり、
本発明のように、コンタクト用電極と配線金属とを同時
に形成する技術とは異なる。
【００１２】
【課題を解決するための手段】本発明による電極・配線
形成方法は、半導体基板の全面に形成した絶縁膜を、基
板の表面が露出するまで、所定のコンタクトの形状にエ
ッチングして、コンタクト領域を形成する工程と、露出
したコンタクト領域を含有した絶縁膜上部を、所定の配
線の形状にエッチングする工程と、所定の配線の形状の
エッチングに用いたマスクを用いて、リフトオフ法によ
り所定のコンタクトと所定の配線とを同時に形成する工
程とを含む。
形成方法は、半導体基板の全面に形成した絶縁膜を、基
板の表面が露出するまで、所定のコンタクトの形状にエ
ッチングして、コンタクト領域を形成する工程と、露出
したコンタクト領域を含有した絶縁膜上部を、所定の配
線の形状にエッチングする工程と、所定の配線の形状の
エッチングに用いたマスクを用いて、リフトオフ法によ
り所定のコンタクトと所定の配線とを同時に形成する工
程とを含む。
【００１３】本発明では、コンタクト用電極と配線金属
とを同じレジスト（マスク）を使用して同時に形成する
ため、自己整合となり、目合わせずれがないため、目合
わせ許容値は見込まなくてよい。
とを同じレジスト（マスク）を使用して同時に形成する
ため、自己整合となり、目合わせずれがないため、目合
わせ許容値は見込まなくてよい。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して詳細に説明する。図１を参照して、本発
明の一実施形態による電極・電極形成方法について説明
する。
図面を参照して詳細に説明する。図１を参照して、本発
明の一実施形態による電極・電極形成方法について説明
する。
【００１５】まず、図１（ａ）に示すように、エミッタ
幅５μｍ、高さ１．５μｍのメサ状のＨＢＴが形成され
たＧａＡｓ基板１０の全面に、膜厚２μｍのＳｉＯ2 絶
縁膜１２をＣＶＤ法により形成した。引き続いて、図１
（ｂ）に示すように、そのＳｉＯ2 絶縁膜１２のメサ上
の一部に、コンタクトマスクを用いたフォトリソグラフ
ィ及びバッファード弗酸（ＢＨＦ）を用いたエッチング
によって、オーミックコンタクト形状の窓１３を開け
た。
幅５μｍ、高さ１．５μｍのメサ状のＨＢＴが形成され
たＧａＡｓ基板１０の全面に、膜厚２μｍのＳｉＯ2 絶
縁膜１２をＣＶＤ法により形成した。引き続いて、図１
（ｂ）に示すように、そのＳｉＯ2 絶縁膜１２のメサ上
の一部に、コンタクトマスクを用いたフォトリソグラフ
ィ及びバッファード弗酸（ＢＨＦ）を用いたエッチング
によって、オーミックコンタクト形状の窓１３を開け
た。
【００１６】次に、図１（ｃ）に示すように、ＳｉＯ2
絶縁膜１２の上部を、コンタクトマスクを用いたフォト
リソグラフィとＢＨＦを用いたエッチングにより、深さ
０．５μｍの配線形状のパターン１４に形成した。この
とき使用したエッチングマスクのレジスト１５を次のリ
フトオフ工程のために残した。
絶縁膜１２の上部を、コンタクトマスクを用いたフォト
リソグラフィとＢＨＦを用いたエッチングにより、深さ
０．５μｍの配線形状のパターン１４に形成した。この
とき使用したエッチングマスクのレジスト１５を次のリ
フトオフ工程のために残した。
【００１７】図１（ｄ）に移って、オーミックコンタク
ト金属（コンタクト用電極）と配線金属とから成るオー
ミックコンタクト・配線金属１６を蒸着法によって成膜
した。本実施形態では、オーミックコンタクト金属は、
深さ２５ｎｍのＡｕＧｅ、深さ１０ｎｍのＮｉ、および
深さ１００ｎｍのＡｕから成る。また、配線金属は、深
さ５ｎｍのＴｉと、深さ１μｍのＡｌとから成る。図１
（ｅ）に移って、最後にリフトオフ法によってオーミッ
クコンタクト・配線１７を形成した。この方法によっ
て、一回の蒸着で、金属配線とオーミックコンタクト用
電極とを同時に作製した。
ト金属（コンタクト用電極）と配線金属とから成るオー
ミックコンタクト・配線金属１６を蒸着法によって成膜
した。本実施形態では、オーミックコンタクト金属は、
深さ２５ｎｍのＡｕＧｅ、深さ１０ｎｍのＮｉ、および
深さ１００ｎｍのＡｕから成る。また、配線金属は、深
さ５ｎｍのＴｉと、深さ１μｍのＡｌとから成る。図１
（ｅ）に移って、最後にリフトオフ法によってオーミッ
クコンタクト・配線１７を形成した。この方法によっ
て、一回の蒸着で、金属配線とオーミックコンタクト用
電極とを同時に作製した。
【００１８】
【実施例】上記実施形態により、製造工程を簡易化する
とともに、ＨＢＴのエミッタ・ベース容量を、バイアス
を印加しない状態では、０．２７ｐＦから０．２０ｐＦ
に減少させることができた。
とともに、ＨＢＴのエミッタ・ベース容量を、バイアス
を印加しない状態では、０．２７ｐＦから０．２０ｐＦ
に減少させることができた。
【００１９】また、図２に示すように、オーミックコン
タクトと窓（オーミックコンタクト・窓）２１を同じレ
ジスト層で形成することにより、オーミックコンタクト
幅と窓幅とはγに等しくなるので、パッドコンタクト用
メサ２０の幅を（γ＋２δ）までせまくすることができ
る。
タクトと窓（オーミックコンタクト・窓）２１を同じレ
ジスト層で形成することにより、オーミックコンタクト
幅と窓幅とはγに等しくなるので、パッドコンタクト用
メサ２０の幅を（γ＋２δ）までせまくすることができ
る。
【００２０】図３にＨＢＴのエミッタメサ面積と目合わ
せ許容値δの関係を示す。ここで真性エミッタコンタク
ト面積と窓幅をそれぞれ（３×２０）μｍ2 と３μｍの
実用的な値に仮定する。コンタクト用電極をコンタクト
リソグラフィで形成する場合、目合わせ許容値δは１μ
ｍである。したがって、従来技術によればエミッタ面積
は（３＋４）×（２０＋４）＝１６８μｍ2 、本発明に
よれば（３＋２）×（２０＋２）＝１１０μｍ2 とな
り、約１．５倍の差がある。真性エミッタコンタクト面
積とエミッタ面積との差分は寄生エミッタ容量となり、
デバイスの高周波特性を劣化させるので、差分は小さい
ば小さい程良い。
せ許容値δの関係を示す。ここで真性エミッタコンタク
ト面積と窓幅をそれぞれ（３×２０）μｍ2 と３μｍの
実用的な値に仮定する。コンタクト用電極をコンタクト
リソグラフィで形成する場合、目合わせ許容値δは１μ
ｍである。したがって、従来技術によればエミッタ面積
は（３＋４）×（２０＋４）＝１６８μｍ2 、本発明に
よれば（３＋２）×（２０＋２）＝１１０μｍ2 とな
り、約１．５倍の差がある。真性エミッタコンタクト面
積とエミッタ面積との差分は寄生エミッタ容量となり、
デバイスの高周波特性を劣化させるので、差分は小さい
ば小さい程良い。
【００２１】尚、上記実施形態では、コンタクト（コン
タクト用電極）がオーミックコンタクトの場合について
説明したが、ショットキーコンタクトやパッドコンタク
トでも良いのは勿論である。
タクト用電極）がオーミックコンタクトの場合について
説明したが、ショットキーコンタクトやパッドコンタク
トでも良いのは勿論である。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
コンタクト用電極と配線金属とを同じレジスト（マス
ク）を使用して同時に形成するため、自己整合となり、
それらの間の目合わせずれがないため、目合わせ許容値
を見込まなくて良いという利点がある。
コンタクト用電極と配線金属とを同じレジスト（マス
ク）を使用して同時に形成するため、自己整合となり、
それらの間の目合わせずれがないため、目合わせ許容値
を見込まなくて良いという利点がある。
【図１】本発明の一実施形態による電極・配線形成方法
の工程断面図である。
の工程断面図である。
【図２】本発明の効果を説明するためのメサ部を示す平
面図である。
面図である。
【図３】ＨＴＢのエミッタメサ面積と目合わせ許容値と
の関係を示す図である。
の関係を示す図である。
【図４】従来の電極形成方法の工程断面図である。
【図５】従来の技術の課題を説明するためのパッドコン
タクト用メサ部を示す平面図である。
タクト用メサ部を示す平面図である。
【図６】先行技術１（特開平４−４２５３４号公報）に
開示された第１の実施例の製造工程断面図である。
開示された第１の実施例の製造工程断面図である。
【図７】先行技術１（特開平４−４２５３４号公報）に
開示された第２の実施例の製造工程断面図である。
開示された第２の実施例の製造工程断面図である。
１０ ＧａＡｓ基板 １２ ＳｉＯ2 絶縁膜 １３ オーミックコンタクト形状の窓 １４ 配線形状のパターン １５ レジスト（マスク） １６ オーミックコンタクト・配線金属 １７ オーミックコンタクト・配線
Claims (8)
- 【請求項１】 半導体基板の全面に形成した絶縁膜を、
前記基板の表面が露出するまで、所定のコンタクトの形
状にエッチングして、コンタクト領域を形成する工程
と、 前記露出したコンタクト領域を含有した前記絶縁膜上部
を、所定の配線の形状にエッチングする工程と、 前記所定の配線の形状のエッチングに用いたマスクを用
いて、リフトオフ法により前記所定のコンタクトと前記
所定の配線とを同時に形成する工程とを含む電極・配線
形成方法。 - 【請求項２】 前記所定のコンタクトがショットキーコ
ンタクトである、請求項１記載の電極・配線形成方法。 - 【請求項３】 前記所定のコンタクトがオーミックコン
タクトである、請求項１記載の電極・配線形成方法。 - 【請求項４】 前記所定のコンタクトがパッドコンタク
トである、請求項１記載の電極・配線形成方法。 - 【請求項５】 メサ状のヘテロ接合バイポータダイオー
ドが形成されたＧａＡｓ基板（１０）の全面にＳｉＯ2
絶縁膜（１２）をＣＶＤ法により形成する工程と、 前記ＳｉＯ2 絶縁膜（１２）のメサ上の一部に、前記基
板（１０）の表面が露出するまで、第１のコンタクトマ
スクを用いたフォトリソグラフィ及びバッファード弗酸
を用いたエッチングによって、オーミックコンタクト形
状の窓（１３）を開ける工程と、 前記ＳｉＯ2 絶縁膜（１２）の上部を、第２のコンタク
トマスクを用いたフォトリソグラフィとバッファード弗
酸を用いたエッチングにより、配線形状のパターン（１
４）に形成する工程と、 前記第２のコンタクトマスクのレジスト（１５）を用い
て、オーミックコンタクト金属と配線金属とから成るオ
ーミックコンタクト・配線金属（１６）を蒸着法によっ
て成膜する工程と、 リフトオフ法によってオーミックコンタクト・配線（１
７）を形成する工程とを含む電極・配線形成方法。 - 【請求項６】 前記ＳｉＯ2 絶縁膜（１２）の膜厚が２
μｍである、請求項５記載の電極・配線形成方法。 - 【請求項７】 前記配線形状のパターン（１４）が０．
５μｍの深さをもつ、請求項６記載の電極・配線形成方
法。 - 【請求項８】 前記オーミックコンタクト金属は、深さ
２５ｎｍのＡｕＧｅ、深さ１０ｎｍのＮｉ、および深さ
１００ｎｍのＡｕから成り、前記配線金属は、深さ５ｎ
ｍのＴｉと深さ１μｍのＡｌから成る、請求項７記載の
電極・配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22895295A JPH0974073A (ja) | 1995-09-06 | 1995-09-06 | 電極・配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22895295A JPH0974073A (ja) | 1995-09-06 | 1995-09-06 | 電極・配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0974073A true JPH0974073A (ja) | 1997-03-18 |
Family
ID=16884435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22895295A Pending JPH0974073A (ja) | 1995-09-06 | 1995-09-06 | 電極・配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0974073A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142164A (ja) * | 2005-11-18 | 2007-06-07 | Toshiba Corp | 電界効果型半導体装置 |
| JP2012230408A (ja) * | 2004-01-29 | 2012-11-22 | Rohm & Haas Electronic Materials Llc | Ｔ−ゲート形成 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825229A (ja) * | 1981-08-08 | 1983-02-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH04162421A (ja) * | 1990-10-24 | 1992-06-05 | Nec Corp | 半導体装置の製造方法 |
| JPH0661431A (ja) * | 1992-08-04 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH06132313A (ja) * | 1992-10-16 | 1994-05-13 | Nec Corp | 半導体装置のゲート電極形成方法 |
-
1995
- 1995-09-06 JP JP22895295A patent/JPH0974073A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825229A (ja) * | 1981-08-08 | 1983-02-15 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH04162421A (ja) * | 1990-10-24 | 1992-06-05 | Nec Corp | 半導体装置の製造方法 |
| JPH0661431A (ja) * | 1992-08-04 | 1994-03-04 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH06132313A (ja) * | 1992-10-16 | 1994-05-13 | Nec Corp | 半導体装置のゲート電極形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012230408A (ja) * | 2004-01-29 | 2012-11-22 | Rohm & Haas Electronic Materials Llc | Ｔ−ゲート形成 |
| JP2007142164A (ja) * | 2005-11-18 | 2007-06-07 | Toshiba Corp | 電界効果型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4722910A (en) | Partially self-aligned metal contact process | |
| US5264382A (en) | Method of producing semiconductor device using dummy gate structure | |
| EP0166983A2 (en) | Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices | |
| JPH02148740A (ja) | 半導体装置及びその製造方法 | |
| JPH02103939A (ja) | 半導体装置の製造方法 | |
| TW536824B (en) | Method of fabricating HBT devices | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0974073A (ja) | 電極・配線形成方法 | |
| US6372613B2 (en) | Method of manufacturing a gate electrode with low resistance metal layer remote from a semiconductor | |
| JPH0770542B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH11214405A (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP2798041B2 (ja) | 半導体装置の製造方法 | |
| JPS6323669B2 (ja) | ||
| JP2001044217A (ja) | 化合物半導体装置およびその製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPH0645345A (ja) | エミッタ電極引出し配線およびその作製方法 | |
| JPH04363020A (ja) | 半導体装置の製造方法 | |
| JPH05267336A (ja) | 位置合わせマークを用いた配線層の形成方法 | |
| JPH0414228A (ja) | 半導体装置 | |
| JP2001093911A (ja) | エッチング方法及び化合物半導体装置の製造方法 | |
| JPH06132297A (ja) | 半導体装置の製造方法 | |
| JPS63204742A (ja) | 半導体装置の製造方法 | |
| JPS58169929A (ja) | 半導体装置の製造方法 | |
| JP2000269236A (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980325 |