JP2001093911A - エッチング方法及び化合物半導体装置の製造方法 - Google Patents
エッチング方法及び化合物半導体装置の製造方法Info
- Publication number
- JP2001093911A JP2001093911A JP26976499A JP26976499A JP2001093911A JP 2001093911 A JP2001093911 A JP 2001093911A JP 26976499 A JP26976499 A JP 26976499A JP 26976499 A JP26976499 A JP 26976499A JP 2001093911 A JP2001093911 A JP 2001093911A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- etching
- electrode
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 電極をマスクにしてＩｎＧａＰのエッチング
を行う際に、電極の表面がＡｕ等の貴金属である場合に
発生するＩｎＧａＰのエッチング不良を防止すること。 【解決手段】 化合物半導体からなる第１の半導体層１
４と、この第１の半導体層１４上に形成された導体層２
１とを備えた構造において、導体層２１の表面は標準電
極電位が負である金属、例えばＭｏで構成されており、
ＩｎxＧａ1-xＰ（０＜ｘ≦１）からなる第２の半導体層
１５ｂを、導体層２１の表面が露出した状態でエッチン
グすることを特徴とする。これにより、ＩｎＧａＰのエ
ッチング不良を防止することが可能となる。
を行う際に、電極の表面がＡｕ等の貴金属である場合に
発生するＩｎＧａＰのエッチング不良を防止すること。 【解決手段】 化合物半導体からなる第１の半導体層１
４と、この第１の半導体層１４上に形成された導体層２
１とを備えた構造において、導体層２１の表面は標準電
極電位が負である金属、例えばＭｏで構成されており、
ＩｎxＧａ1-xＰ（０＜ｘ≦１）からなる第２の半導体層
１５ｂを、導体層２１の表面が露出した状態でエッチン
グすることを特徴とする。これにより、ＩｎＧａＰのエ
ッチング不良を防止することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、エッチング方法化
合物及び半導体装置の製造方法に関する。
合物及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】ヘテロ接合バイポーラトランジスタ（Ｈ
ＢＴ）は、その高速性能を引き出すために、最近ますま
す素子サイズが縮小される傾向にある。その中でも、ベ
ース・コレクタ間容量の低減は、その性能向上のために
必須技術となる。
ＢＴ）は、その高速性能を引き出すために、最近ますま
す素子サイズが縮小される傾向にある。その中でも、ベ
ース・コレクタ間容量の低減は、その性能向上のために
必須技術となる。
【０００３】ベース・コレクタ間容量の低減のために
は、ベース領域の規定が重要となってくる。ベース領域
外部のベース層をエッチングにより除去する方法が一般
的である。究極的には、ベース電極をエッチングのマス
クとして、ベース電極より露出した外部のベース層をエ
ッチングすることが、容量低減のために有効である。こ
こで、ベース表面での再結合抑制のため、ベース層表面
保護層としてＩｎＧａＰ層がＬｅｄｇｅ層として多く用
いられている。また、従来のベース電極構造は、その後
の配線接続を考慮して、電極表面をＡｕ等の貴金属とし
ていた。
は、ベース領域の規定が重要となってくる。ベース領域
外部のベース層をエッチングにより除去する方法が一般
的である。究極的には、ベース電極をエッチングのマス
クとして、ベース電極より露出した外部のベース層をエ
ッチングすることが、容量低減のために有効である。こ
こで、ベース表面での再結合抑制のため、ベース層表面
保護層としてＩｎＧａＰ層がＬｅｄｇｅ層として多く用
いられている。また、従来のベース電極構造は、その後
の配線接続を考慮して、電極表面をＡｕ等の貴金属とし
ていた。
【０００４】ところが、ベース電極表面にＡｕを露出し
た状態で、Ｌｅｄｇｅ層であるＩｎＧａＰ層をエッチン
グしようとすると、ベース電極近傍のＩｎＧａＰ層のエ
ッチング不良が発生し、島状にエッチング残りが発生し
てしまうことが分かった。
た状態で、Ｌｅｄｇｅ層であるＩｎＧａＰ層をエッチン
グしようとすると、ベース電極近傍のＩｎＧａＰ層のエ
ッチング不良が発生し、島状にエッチング残りが発生し
てしまうことが分かった。
【０００５】この問題点を図８及び図９を用いて説明す
る。即ち、図８に示すように、コレクタコンタクト層１
１２上にコレクタ層１１３が形成され、このコレクタ層
１１３上にはベース層１１４が形成されている。ベース
層１１４上には、ｎ型ＩｎＧａＰ層１１５ａ及びｎ型Ｇ
ａＡｓ層１１６ａからなる積層パターン、並びにｎ型Ｉ
ｎＧａＰ層１１５ｂ及びｎ型ＧａＡｓ層１１６ｂからな
る積層パターンが形成されている（ここで、ＩｎＧａＰ
の組成は典型的にはＩｎ0.5Ｇａ0.5Ｐ）。これらの積層
パターンから露出するベース層１１４の表面にはベース
電極１２１が形成されている。さらに、ｎ型ＩｎＧａＰ
層１１５ａ及びｎ型ＧａＡｓ層１１６ａからなる積層パ
ターン上には、エミッタ層１１７、エミッタコンタクト
層１１８が下から順に積層されている。
る。即ち、図８に示すように、コレクタコンタクト層１
１２上にコレクタ層１１３が形成され、このコレクタ層
１１３上にはベース層１１４が形成されている。ベース
層１１４上には、ｎ型ＩｎＧａＰ層１１５ａ及びｎ型Ｇ
ａＡｓ層１１６ａからなる積層パターン、並びにｎ型Ｉ
ｎＧａＰ層１１５ｂ及びｎ型ＧａＡｓ層１１６ｂからな
る積層パターンが形成されている（ここで、ＩｎＧａＰ
の組成は典型的にはＩｎ0.5Ｇａ0.5Ｐ）。これらの積層
パターンから露出するベース層１１４の表面にはベース
電極１２１が形成されている。さらに、ｎ型ＩｎＧａＰ
層１１５ａ及びｎ型ＧａＡｓ層１１６ａからなる積層パ
ターン上には、エミッタ層１１７、エミッタコンタクト
層１１８が下から順に積層されている。
【０００６】ベース電極１２１の外部に存在するベース
層１１４は、ベース・コレクタ間容量の低減のためには
除去しておくべきものである。したがって、このベース
層１１４、並びにこの上に積層されたｎ型ＩｎＧａＰ層
１１５ｂ及びｎ型ＧａＡｓ層１１６ｂを除去する必要が
ある。ここで、エミッタ領域及びベース電極１２１をレ
ジストパターンで完全に覆って、ｎ型ＧａＡｓ層１１６
ｂ、ｎ型ＩｎＧａＰ層１１５ｂ、及びベース層１１４を
エッチングする場合には、ベース電極１２１に隣接する
これらの層の部分がレジストで覆われる場合があり、当
該部分を十分にエッチングできず、エッチング残りが生
じてしまう結果、ベース・コレクタ間容量の低減を充分
に実現できない場合がある。
層１１４は、ベース・コレクタ間容量の低減のためには
除去しておくべきものである。したがって、このベース
層１１４、並びにこの上に積層されたｎ型ＩｎＧａＰ層
１１５ｂ及びｎ型ＧａＡｓ層１１６ｂを除去する必要が
ある。ここで、エミッタ領域及びベース電極１２１をレ
ジストパターンで完全に覆って、ｎ型ＧａＡｓ層１１６
ｂ、ｎ型ＩｎＧａＰ層１１５ｂ、及びベース層１１４を
エッチングする場合には、ベース電極１２１に隣接する
これらの層の部分がレジストで覆われる場合があり、当
該部分を十分にエッチングできず、エッチング残りが生
じてしまう結果、ベース・コレクタ間容量の低減を充分
に実現できない場合がある。
【０００７】そこで、本願発明者らは、図８に示された
構造に対して、レジストパターン１３４をエミッタ領域
及びベース電極１２１の一部を覆うように形成し、この
レジストパターン１３４をマスクとして、ベース電極１
２１外部のｎ型ＧａＡｓ層１１６ｂ及びｎ型ＩｎＧａＰ
層１１５ｂのエッチングを行った。このエッチング方法
では、ベース電極１２１の一部を覆うようにレジストパ
ターン１３４を形成するので、隣接するｎ型ＧａＡｓ層
１１６ｂ及びｎ型ＩｎＧａＰ層１１５ｂがレジストで覆
われる恐れはなくなり、上記問題点を解決できる。
構造に対して、レジストパターン１３４をエミッタ領域
及びベース電極１２１の一部を覆うように形成し、この
レジストパターン１３４をマスクとして、ベース電極１
２１外部のｎ型ＧａＡｓ層１１６ｂ及びｎ型ＩｎＧａＰ
層１１５ｂのエッチングを行った。このエッチング方法
では、ベース電極１２１の一部を覆うようにレジストパ
ターン１３４を形成するので、隣接するｎ型ＧａＡｓ層
１１６ｂ及びｎ型ＩｎＧａＰ層１１５ｂがレジストで覆
われる恐れはなくなり、上記問題点を解決できる。
【０００８】しかしながら、図８に示すように、ベース
電極１２１表面をＡｕで構成した場合には、この状態で
ｎ型ＧａＡｓ層１１６ｂ、ｎ型ＩｎＧａＰ層１１５ｂ、
及びベース層１１４をエッチングしようとすると、ベー
ス電極１２１近傍のｎ型ＩｎＧａＰ層１１５ｂのエッチ
ング不良が発生し、ｎ型ＩｎＧａＰ層１１５ｂのエッチ
ング残りが島状に発生してしまうことが分かった。
電極１２１表面をＡｕで構成した場合には、この状態で
ｎ型ＧａＡｓ層１１６ｂ、ｎ型ＩｎＧａＰ層１１５ｂ、
及びベース層１１４をエッチングしようとすると、ベー
ス電極１２１近傍のｎ型ＩｎＧａＰ層１１５ｂのエッチ
ング不良が発生し、ｎ型ＩｎＧａＰ層１１５ｂのエッチ
ング残りが島状に発生してしまうことが分かった。
【０００９】本願発明者らは、ベース電極１２１をレジ
ストで完全に被覆した状態で上記エッチングを行った場
合には、ｎ型ＩｎＧａＰ層１１５ｂのエッチング残りが
発生しないことを確かめている。したがって、かかる場
合にはベース電極１２１をレジストで完全に被覆して、
エッチング中にベース電極１２１がエッチング液に露出
されない方法を取る必要が出てきてしまい、ベース・コ
レクタ間容量の低減を充分に実現できなかった。
ストで完全に被覆した状態で上記エッチングを行った場
合には、ｎ型ＩｎＧａＰ層１１５ｂのエッチング残りが
発生しないことを確かめている。したがって、かかる場
合にはベース電極１２１をレジストで完全に被覆して、
エッチング中にベース電極１２１がエッチング液に露出
されない方法を取る必要が出てきてしまい、ベース・コ
レクタ間容量の低減を充分に実現できなかった。
【００１０】このように、電極等の導体領域をマスクに
してＩｎＧａＰ等のエッチングをエッチング残りを生じ
ずに行う方法は、未だかつて得られていない。
してＩｎＧａＰ等のエッチングをエッチング残りを生じ
ずに行う方法は、未だかつて得られていない。
【００１１】
【発明が解決しようとする課題】以上のように、電極を
マスクにしてＩｎＧａＰ等のエッチングをエッチング残
りを生じずに行う方法は、未だかつて得られていない。
マスクにしてＩｎＧａＰ等のエッチングをエッチング残
りを生じずに行う方法は、未だかつて得られていない。
【００１２】本発明は、上記実情を鑑みてなされたもの
であり、電極等の導体領域をマスクにしてＩｎＧａＰ等
をエッチングするエッチング方法及び化合物半導体装置
の製造方法を提供することを目的とする。
であり、電極等の導体領域をマスクにしてＩｎＧａＰ等
をエッチングするエッチング方法及び化合物半導体装置
の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明の第１は、ＩｎxＧａ1-xＰ（０＜ｘ≦１）か
らなる化合物半導体層を、標準電極電位が負である金属
で構成されている金属領域が露出した状態でエッチング
することを特徴とするエッチング方法を提供する。
に、本発明の第１は、ＩｎxＧａ1-xＰ（０＜ｘ≦１）か
らなる化合物半導体層を、標準電極電位が負である金属
で構成されている金属領域が露出した状態でエッチング
することを特徴とするエッチング方法を提供する。
【００１４】かかる本発明の第１において、前記標準電
極電位が負である金属はＭｏ、Ｔｉ、Ｗ、Ｃｒ、Ａｌの
少なくとも一つの元素から構成されることが好ましい。
極電位が負である金属はＭｏ、Ｔｉ、Ｗ、Ｃｒ、Ａｌの
少なくとも一つの元素から構成されることが好ましい。
【００１５】また、前記標準電極電位が負である金属は
Ｍｏを主成分とする金属であることが好ましい。
Ｍｏを主成分とする金属であることが好ましい。
【００１６】また、本発明の第２は、化合物半導体から
なる第１の半導体層と、この第１の半導体層上に形成さ
れた導体層とを備えた構造において、前記導体層の表面
は標準電極電位が負である金属で構成されており、Ｉｎ
xＧａ1-xＰ（０＜ｘ≦１）からなる第２の半導体層を、
前記導体層の表面が露出した状態でエッチングすること
を特徴とする化合物半導体装置の製造方法を提供する。
なる第１の半導体層と、この第１の半導体層上に形成さ
れた導体層とを備えた構造において、前記導体層の表面
は標準電極電位が負である金属で構成されており、Ｉｎ
xＧａ1-xＰ（０＜ｘ≦１）からなる第２の半導体層を、
前記導体層の表面が露出した状態でエッチングすること
を特徴とする化合物半導体装置の製造方法を提供する。
【００１７】かかる本発明の第２において、以下の構成
がより好ましい。
がより好ましい。
【００１８】（１）前記標準電極電位が負である金属は
Ｍｏ、Ｔｉ、Ｗ、Ｃｒ、Ａｌの少なくとも一つの元素か
ら構成されること。
Ｍｏ、Ｔｉ、Ｗ、Ｃｒ、Ａｌの少なくとも一つの元素か
ら構成されること。
【００１９】（２）前記標準電極電位が負である金属は
Ｍｏを主成分とする金属であること。
Ｍｏを主成分とする金属であること。
【００２０】（３）前記導体層は電極配線層であり、前
記第１の半導体層とオーミック接触していること。
記第１の半導体層とオーミック接触していること。
【００２１】（４）前記第１の半導体層はｐ型ＧａＡｓ
からなり、バイポーラトランジスタのベース層を構成す
ること。
からなり、バイポーラトランジスタのベース層を構成す
ること。
【００２２】（５）前記第２の半導体層は前記第１の半
導体層上に前記導体層に隣接して形成されること。
導体層上に前記導体層に隣接して形成されること。
【００２３】（６）前記化合物半導体装置はバイポーラ
トランジスタであり、前記導体層はベース電極であっ
て、当該トランジスタのエミッタ領域をレジストで覆い
かつ前記ベース電極を露出した状態で、前記第２の半導
体層をエッチングすること。
トランジスタであり、前記導体層はベース電極であっ
て、当該トランジスタのエミッタ領域をレジストで覆い
かつ前記ベース電極を露出した状態で、前記第２の半導
体層をエッチングすること。
【００２４】また、上記した各発明において、ＩｎxＧ
ａ1-xＰ（０＜ｘ≦１）からなる化合物半導体層をエッ
チングする際に、塩酸を含むエッチャントを用いること
が好ましい。
ａ1-xＰ（０＜ｘ≦１）からなる化合物半導体層をエッ
チングする際に、塩酸を含むエッチャントを用いること
が好ましい。
【００２５】本発明によれば、電極表面をＡｕ等の貴金
属ではなく、Ｍｏ等の、標準電極電位が「負」である金
属で被覆した電極構造とした上で、ＩｎＧａＰのエッチ
ングを行う。このような構造の電極を用いることによ
り、電気化学的効果により、ＩｎＧａＰのエッチングが
電極周辺においてもエッチング残りを生じさせることな
くエッチングされるようになる。
属ではなく、Ｍｏ等の、標準電極電位が「負」である金
属で被覆した電極構造とした上で、ＩｎＧａＰのエッチ
ングを行う。このような構造の電極を用いることによ
り、電気化学的効果により、ＩｎＧａＰのエッチングが
電極周辺においてもエッチング残りを生じさせることな
くエッチングされるようになる。
【００２６】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しつつ詳細に説明する。
図面を参照しつつ詳細に説明する。
【００２７】本発明をＩｎＧａＰ／ＧａＡｓ系ＨＢＴに
適用した方法について説明する。図１乃至図７はこのＨ
ＢＴを作成する工程を示す断面図である。
適用した方法について説明する。図１乃至図７はこのＨ
ＢＴを作成する工程を示す断面図である。
【００２８】まず、図１に示すようにウェハの層構造は
次のようになっている。化合物半導体基板１１として半
絶縁性ＧａＡｓ基板が用いられ、このＧａＡｓ基板１１
上には下から順に、ｎ+型ＧａＡｓコレクタコンタクト
層１２、n型ＧａＡｓコレクタ層１３、高濃度に炭素ド
ープされたｐ+型ＧａＡｓベース層１４、ｎ型Ｉｎ0.5Ｇ
ａ0.5Ｐ層１５、ｎ型ＧａＡｓ層１６、ｎ型Ｉｎ0.5Ｇａ
0.5Ｐエミッタ層１７、はｎ+型ＩｎxＧａ1-xＡｓエミッ
タキャップ（コンタクト）層１８が積層して形成されて
いる。ここで、ｘはｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１
７からウエハ表面（図１の上方向）へかけてｘ＝０から
ｘ＝０．５へと漸増している。
次のようになっている。化合物半導体基板１１として半
絶縁性ＧａＡｓ基板が用いられ、このＧａＡｓ基板１１
上には下から順に、ｎ+型ＧａＡｓコレクタコンタクト
層１２、n型ＧａＡｓコレクタ層１３、高濃度に炭素ド
ープされたｐ+型ＧａＡｓベース層１４、ｎ型Ｉｎ0.5Ｇ
ａ0.5Ｐ層１５、ｎ型ＧａＡｓ層１６、ｎ型Ｉｎ0.5Ｇａ
0.5Ｐエミッタ層１７、はｎ+型ＩｎxＧａ1-xＡｓエミッ
タキャップ（コンタクト）層１８が積層して形成されて
いる。ここで、ｘはｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１
７からウエハ表面（図１の上方向）へかけてｘ＝０から
ｘ＝０．５へと漸増している。
【００２９】ここで例えば、ｎ+型ＧａＡｓコレクタコ
ンタクト層１２は５００ｎｍ、Ｓｉ濃度５×１０18ｃｍ
-3、n型ＧａＡｓコレクタ層１３は５００ｎｍ、Ｓｉ濃
度１×１０16ｃｍ-3、ｐ+型ＧａＡｓベース層１４は５
０ｎｍ、Ｃ濃度５×１０19ｃｍ-3、ｎ型Ｉｎ0.5Ｇａ0.5
Ｐ層１５は４０ｎｍ、Ｓｉ濃度３×１０17ｃｍ-3、ｎ型
ＧａＡｓ層１６は１０ｎｍ、Ｓｉ濃度３×１０18ｃ
ｍ-3、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１７は５０ｎ
ｍ、Ｓｉ濃度５×１０17ｃｍ-3、ｎ+型ＩｎxＧａ1-xＡ
ｓエミッタキャップ層１８は１００ｎｍ、Ｓｉ濃度３×
１０19ｃｍ-3とする。
ンタクト層１２は５００ｎｍ、Ｓｉ濃度５×１０18ｃｍ
-3、n型ＧａＡｓコレクタ層１３は５００ｎｍ、Ｓｉ濃
度１×１０16ｃｍ-3、ｐ+型ＧａＡｓベース層１４は５
０ｎｍ、Ｃ濃度５×１０19ｃｍ-3、ｎ型Ｉｎ0.5Ｇａ0.5
Ｐ層１５は４０ｎｍ、Ｓｉ濃度３×１０17ｃｍ-3、ｎ型
ＧａＡｓ層１６は１０ｎｍ、Ｓｉ濃度３×１０18ｃ
ｍ-3、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１７は５０ｎ
ｍ、Ｓｉ濃度５×１０17ｃｍ-3、ｎ+型ＩｎxＧａ1-xＡ
ｓエミッタキャップ層１８は１００ｎｍ、Ｓｉ濃度３×
１０19ｃｍ-3とする。
【００３０】次に、製造方法を順を追って説明する。ま
ず、図１の状態においてエミッタ電極部分を開口するよ
うにフォトレジスト（図示せず。）をパターニングし、
Ｔｉ膜を真空蒸着し、リフトオフを行う。次に、図２に
示すように、Ｔｉパターン３１をマスクとして、ｎ+型
ＩｎｘＧａ１−ｘＡｓエミッタキャップ層１８をエッチ
ングし、続いて、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１７
をエッチングする。
ず、図１の状態においてエミッタ電極部分を開口するよ
うにフォトレジスト（図示せず。）をパターニングし、
Ｔｉ膜を真空蒸着し、リフトオフを行う。次に、図２に
示すように、Ｔｉパターン３１をマスクとして、ｎ+型
ＩｎｘＧａ１−ｘＡｓエミッタキャップ層１８をエッチ
ングし、続いて、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１７
をエッチングする。
【００３１】ここで、ｎ+型ＩｎxＧａ1-xＡｓエミッタ
キャップ層１８に対するエッチャントとしては、燐酸／
過酸化水素／水の混合液を、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミ
ッタ層１７に対するエッチャントとしては、塩酸を用い
ている。ｎ+型ＩｎxＧａ1-xＡｓエミッタキャップ層１
８に対するエッチャントは、酸化剤と酸の混合系であれ
ば、燐酸／過酸化水素／水の混合液には限らない。ま
た、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１７に対するエッ
チャントも塩酸に限らず、塩酸と他の酸との混合液（例
えば、燐酸や酢酸）を用いてもよい。この際の断面形状
は、マスクであるＴｉパターン３１に対して、サイドエ
ッチングが入らない形状になり、側面が（１１１）Ａ面
で規定されるメサ形状となっている。
キャップ層１８に対するエッチャントとしては、燐酸／
過酸化水素／水の混合液を、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミ
ッタ層１７に対するエッチャントとしては、塩酸を用い
ている。ｎ+型ＩｎxＧａ1-xＡｓエミッタキャップ層１
８に対するエッチャントは、酸化剤と酸の混合系であれ
ば、燐酸／過酸化水素／水の混合液には限らない。ま
た、ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層１７に対するエッ
チャントも塩酸に限らず、塩酸と他の酸との混合液（例
えば、燐酸や酢酸）を用いてもよい。この際の断面形状
は、マスクであるＴｉパターン３１に対して、サイドエ
ッチングが入らない形状になり、側面が（１１１）Ａ面
で規定されるメサ形状となっている。
【００３２】次に、図３に示されるように、Ｔｉパター
ン３１を除去した後、全面にＳｉＯ 2膜３２を３００ｎ
ｍ堆積し、さらにベース電極パターンに対応するフォト
レジスト３３を形成する。次に、図４に示されるよう
に、このフォトレジスト３３をマスクとしてＳｉＯ2膜
３２を、反応性イオンエッチング（ＲＩＥ）若しくは弗
化アンモニウムを用いて、或いは両方を併用することに
よりエッチングする。さらに、フォトレジスト３３をマ
スクとしてｎ型ＧａＡｓ層１６及びｎ型Ｉｎ0.5Ｇａ0.5
Ｐ層１５をエッチングする。このエッチングにより、ｎ
+型ＧａＡｓ層１６ａ、１６ｂ及びｎ型Ｉｎ0.5Ｇａ0.5
Ｐ層１５ａ、１５ｂがパターン形成される。この時のエ
ッチャントとしては、ｎ型ＧａＡｓ層１６に対しては燐
酸／過酸化水素／水の混合液を、ｎ型Ｉｎ0.5Ｇａ0.5Ｐ
層１５に対しては塩酸を用いるが、この限りではない。
上記したようにｎ型Ｉｎ0.5Ｇａ0.5Ｐ層１５に対して
は、塩酸と他の酸との混合液（例えば、燐酸や酢酸）を
用いてもよい。
ン３１を除去した後、全面にＳｉＯ 2膜３２を３００ｎ
ｍ堆積し、さらにベース電極パターンに対応するフォト
レジスト３３を形成する。次に、図４に示されるよう
に、このフォトレジスト３３をマスクとしてＳｉＯ2膜
３２を、反応性イオンエッチング（ＲＩＥ）若しくは弗
化アンモニウムを用いて、或いは両方を併用することに
よりエッチングする。さらに、フォトレジスト３３をマ
スクとしてｎ型ＧａＡｓ層１６及びｎ型Ｉｎ0.5Ｇａ0.5
Ｐ層１５をエッチングする。このエッチングにより、ｎ
+型ＧａＡｓ層１６ａ、１６ｂ及びｎ型Ｉｎ0.5Ｇａ0.5
Ｐ層１５ａ、１５ｂがパターン形成される。この時のエ
ッチャントとしては、ｎ型ＧａＡｓ層１６に対しては燐
酸／過酸化水素／水の混合液を、ｎ型Ｉｎ0.5Ｇａ0.5Ｐ
層１５に対しては塩酸を用いるが、この限りではない。
上記したようにｎ型Ｉｎ0.5Ｇａ0.5Ｐ層１５に対して
は、塩酸と他の酸との混合液（例えば、燐酸や酢酸）を
用いてもよい。
【００３３】次に、図５に示されるように、電極金属層
を蒸着、リフトオフすることにより、ベース電極２１を
形成する。ベース電極２１の電極金属層の積層構造を下
から順に、Ｐｔ／Ｍｏ／Ａｕ／Ｍｏとしている。ここ
で、ベース電極金属層の最表面側をＭｏ層としているこ
とが本発明の特徴である。第１層のＰｔを５ｎｍ、第２
層のＭｏを５０ｎｍ、第３層のＡｕを１００ｎｍ、第４
層のＭｏを５ｎｍとした。
を蒸着、リフトオフすることにより、ベース電極２１を
形成する。ベース電極２１の電極金属層の積層構造を下
から順に、Ｐｔ／Ｍｏ／Ａｕ／Ｍｏとしている。ここ
で、ベース電極金属層の最表面側をＭｏ層としているこ
とが本発明の特徴である。第１層のＰｔを５ｎｍ、第２
層のＭｏを５０ｎｍ、第３層のＡｕを１００ｎｍ、第４
層のＭｏを５ｎｍとした。
【００３４】なお、最表面のＭｏ層の下の積層構造を上
記構造としたのは、次の理由による。即ち、第１層のＰ
ｔは、ｐ+型ＧａＡｓベース層１４とのショットキー障
壁が低いため、低接触抵抗が得られるという利点を持っ
ており、第２層のＭｏは、第３層のＡｕの拡散防止層と
しての役割を担っているためである。
記構造としたのは、次の理由による。即ち、第１層のＰ
ｔは、ｐ+型ＧａＡｓベース層１４とのショットキー障
壁が低いため、低接触抵抗が得られるという利点を持っ
ており、第２層のＭｏは、第３層のＡｕの拡散防止層と
しての役割を担っているためである。
【００３５】次に、図６に示されるように、エミッタ領
域に形成されたメサ形状領域、即ち真性エミッタ・ベー
ス接合を保護するようにフォトレジスト３４のパターニ
ングを行う。ここでは、ベース電極２１とｎ型Ｉｎ0.5
Ｇａ0.5Ｐ層１５ａとの間のｐ +型ＧａＡｓベース層１４
の表面領域、及びベース電極２１の一部表面領域をもフ
ォトレジスト３４で覆っている。
域に形成されたメサ形状領域、即ち真性エミッタ・ベー
ス接合を保護するようにフォトレジスト３４のパターニ
ングを行う。ここでは、ベース電極２１とｎ型Ｉｎ0.5
Ｇａ0.5Ｐ層１５ａとの間のｐ +型ＧａＡｓベース層１４
の表面領域、及びベース電極２１の一部表面領域をもフ
ォトレジスト３４で覆っている。
【００３６】次に、図６に示されるように、ベース領域
を規定するため、ｎ型ＧａＡｓ層１６ｂ、ｎ型Ｉｎ0.5
Ｇａ0.5Ｐ層１５ｂ、及びｐ+型ＧａＡｓベース層１４を
順にエッチングする。本実施形態では、ベース電極２１
の表面をＭｏとしているために、ｎ型Ｉｎ0.5Ｇａ0.5Ｐ
層１５ｂのエッチング残りが生じることなく、ベース領
域規定のエッチングを行うことが可能となる。図６では
n型ＧａＡｓコレクタ層１３の表面までオーバーエッチ
ングを行っている。ベース電極２１のエッジ下部に小さ
なえぐれができているのは、ｎ型ＧａＡｓ層１６ｂをエ
ッチングする際に、ベース電極２１とｎ型Ｉｎ0.5Ｇａ
0.5Ｐ層１５ｂとの間のｐ+型ＧａＡｓベース層１４表面
がわずかにエッチングされることによるものであるが、
本実施形態によるエッチング方法において問題となるも
のではない。
を規定するため、ｎ型ＧａＡｓ層１６ｂ、ｎ型Ｉｎ0.5
Ｇａ0.5Ｐ層１５ｂ、及びｐ+型ＧａＡｓベース層１４を
順にエッチングする。本実施形態では、ベース電極２１
の表面をＭｏとしているために、ｎ型Ｉｎ0.5Ｇａ0.5Ｐ
層１５ｂのエッチング残りが生じることなく、ベース領
域規定のエッチングを行うことが可能となる。図６では
n型ＧａＡｓコレクタ層１３の表面までオーバーエッチ
ングを行っている。ベース電極２１のエッジ下部に小さ
なえぐれができているのは、ｎ型ＧａＡｓ層１６ｂをエ
ッチングする際に、ベース電極２１とｎ型Ｉｎ0.5Ｇａ
0.5Ｐ層１５ｂとの間のｐ+型ＧａＡｓベース層１４表面
がわずかにエッチングされることによるものであるが、
本実施形態によるエッチング方法において問題となるも
のではない。
【００３７】次に、図示しないフォトレジストによりコ
レクタ電極パターンを形成し、n型ＧａＡｓコレクタ層
１３のエッチング、コレクタ電極金属層の蒸着及びリフ
トオフにより、コレクタ電極２２を形成する。また、エ
ミッタメサ積層構造の上部にエミッタ電極パターンを有
するように図示しないフォトレジストを形成し、エミッ
タ電極金属層の蒸着及びリフトオフにより、エミッタ電
極２３を形成する。さらに、素子全面を保護する意味
で、プラズマＣＶＤ法によりＳｉＮパッシベーション膜
２５を堆積する。
レクタ電極パターンを形成し、n型ＧａＡｓコレクタ層
１３のエッチング、コレクタ電極金属層の蒸着及びリフ
トオフにより、コレクタ電極２２を形成する。また、エ
ミッタメサ積層構造の上部にエミッタ電極パターンを有
するように図示しないフォトレジストを形成し、エミッ
タ電極金属層の蒸着及びリフトオフにより、エミッタ電
極２３を形成する。さらに、素子全面を保護する意味
で、プラズマＣＶＤ法によりＳｉＮパッシベーション膜
２５を堆積する。
【００３８】最後に、ポリイミドやＢＣＢ（ベンゾシク
ロブテン）やオレフィン系樹脂等の樹脂層２６を形成し
て、素子全体を平坦化し、ベース電極２１、コレクタ電
極２２、電極エミッタ電極２３上にコンタクトホールを
開口し、配線２４を形成することにより、ＨＢＴを完成
する。
ロブテン）やオレフィン系樹脂等の樹脂層２６を形成し
て、素子全体を平坦化し、ベース電極２１、コレクタ電
極２２、電極エミッタ電極２３上にコンタクトホールを
開口し、配線２４を形成することにより、ＨＢＴを完成
する。
【００３９】なお、本発明は上記実施形態に限定される
ことはない。例えば、本実施形態では、ベース電極の最
表面の金属をＭｏとしたが、必ずしもこれに限ることは
なく、Ｍｏ以外にも、Ｔｉ、Ｗ、Ｃｒ、Ａｌ等、標準還
元電位が「負」である金属を用いることにより、同様な
効果を得ることができる。このように標準還元電位が
「負」である金属を用いると良いのは、この方がＨＣｌ
（塩酸）の電離が進行しにくく、ＩｎＧａＰのエッチン
グに寄与できる分子状のＨＣｌが減少しないため、と考
えられる。この中で特に上記実施形態で挙げたＭｏが経
験的に好ましかった。
ことはない。例えば、本実施形態では、ベース電極の最
表面の金属をＭｏとしたが、必ずしもこれに限ることは
なく、Ｍｏ以外にも、Ｔｉ、Ｗ、Ｃｒ、Ａｌ等、標準還
元電位が「負」である金属を用いることにより、同様な
効果を得ることができる。このように標準還元電位が
「負」である金属を用いると良いのは、この方がＨＣｌ
（塩酸）の電離が進行しにくく、ＩｎＧａＰのエッチン
グに寄与できる分子状のＨＣｌが減少しないため、と考
えられる。この中で特に上記実施形態で挙げたＭｏが経
験的に好ましかった。
【００４０】また、ベース電極の金属層構造に関して
も、最表面の金属のみを規定するものであり、他の層構
造を自由に決定することができる。例えば、本実施形態
では、下から順にＰｔ／Ｍｏ／Ａｕ／Ｍｏの構造とした
が、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ／Ｍｏでも、ＡｕＺｎ／Ａ
ｕ／Ｍｏでも、さらに他の構造でも同様な効果が得られ
る。
も、最表面の金属のみを規定するものであり、他の層構
造を自由に決定することができる。例えば、本実施形態
では、下から順にＰｔ／Ｍｏ／Ａｕ／Ｍｏの構造とした
が、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕ／Ｍｏでも、ＡｕＺｎ／Ａ
ｕ／Ｍｏでも、さらに他の構造でも同様な効果が得られ
る。
【００４１】また、エッチングする第２の半導体層とし
て、本実施形態ではＩｎ0.5Ｇａ0.5Ｐを挙げたが、Ｉｎ
xＧａ1-xＰ（０＜ｘ≦１）に対して適用することが可能
であり、例えばＩｎＰをエッチングする場合にも本発明
を利用することができる。
て、本実施形態ではＩｎ0.5Ｇａ0.5Ｐを挙げたが、Ｉｎ
xＧａ1-xＰ（０＜ｘ≦１）に対して適用することが可能
であり、例えばＩｎＰをエッチングする場合にも本発明
を利用することができる。
【００４２】さらにまた、本実施形態ではベース電極に
対して適応した例を示したが、必ずしもベース電極に限
るわけではない。エミッタ電極やコレクタ電極に対して
も、上記電極をマスクにしてＩｎxＧａ1-xＰ（０＜ｘ≦
１）層をエッチングする場合にも、本発明は効果的であ
る。
対して適応した例を示したが、必ずしもベース電極に限
るわけではない。エミッタ電極やコレクタ電極に対して
も、上記電極をマスクにしてＩｎxＧａ1-xＰ（０＜ｘ≦
１）層をエッチングする場合にも、本発明は効果的であ
る。
【００４３】その他、本発明の趣旨を逸脱しない範囲で
種々変形して実施することが可能である。
種々変形して実施することが可能である。
【００４４】
【発明の効果】本発明によれば、導体領域をマスクにし
てＩｎxＧａ1-xＰ（０＜ｘ≦１）を制御性良くエッチン
グすることができ、素子サイズの縮小化が可能な化合物
半導体装置を良好に提供することが可能となる。
てＩｎxＧａ1-xＰ（０＜ｘ≦１）を制御性良くエッチン
グすることができ、素子サイズの縮小化が可能な化合物
半導体装置を良好に提供することが可能となる。
【図１】 本発明による化合物半導体装置の製造方法に
係る実施形態を示すＨＢＴの工程断面図。
係る実施形態を示すＨＢＴの工程断面図。
【図２】 図１に続くＨＢＴの工程断面図。
【図３】 図２に続くＨＢＴの工程断面図。
【図４】 図３に続くＨＢＴの工程断面図。
【図５】 図４に続くＨＢＴの工程断面図。
【図６】 図５に続くＨＢＴの工程断面図。
【図７】 図６に続くＨＢＴの工程断面図。
【図８】 従来の化合物半導体装置の製造方法を示す工
程断面図。
程断面図。
【図９】 図８に続く従来の化合物半導体装置の製造方
法を示す工程断面図。
法を示す工程断面図。
１１…半絶縁性ＧａＡｓ基板 １２…ｎ+型ＧａＡｓコレクタコンタクト層 １３…n型ＧａＡｓコレクタ層 １４…ｐ+型ＧａＡｓベース層 １５…ｎ型Ｉｎ0.5Ｇａ0.5Ｐ層 １６…ｎ型ＧａＡｓ層 １７…ｎ型Ｉｎ0.5Ｇａ0.5Ｐエミッタ層 １８…ｎ+型ＩｎxＧａ1-xＡｓエミッタキャップ層 ２１…ベース電極 ２２…コレクタ電極 ２３…エミッタ電極 ２４…引き出し配線 ２５…ＳｉＮ膜 ２６…ＢＣＢ等の樹脂層 ３１…Ｔｉパターン ３２…ＳｉＯ2膜 ３３…フォトレジスト ３４…フォトレジスト
Claims (10)
- 【請求項１】 ＩｎxＧａ1-xＰ（０＜ｘ≦１）からなる
化合物半導体層を、標準電極電位が負である金属で構成
されている金属領域が露出した状態でエッチングするこ
とを特徴とするエッチング方法。 - 【請求項２】 前記標準電極電位が負である金属はＭ
ｏ、Ｔｉ、Ｗ、Ｃｒ、Ａｌの少なくとも一つの元素から
構成されることを特徴とする請求項１記載のエッチング
方法。 - 【請求項３】 前記標準電極電位が負である金属はＭｏ
を主成分とする金属であることを特徴とする請求項１記
載のエッチング方法。 - 【請求項４】 化合物半導体からなる第１の半導体層
と、この第１の半導体層上に形成された導体層とを備え
た構造において、前記導体層の表面は標準電極電位が負
である金属で構成されており、ＩｎxＧａ1-xＰ（０＜ｘ
≦１）からなる第２の半導体層を、前記導体層の表面が
露出した状態でエッチングすることを特徴とする化合物
半導体装置の製造方法。 - 【請求項５】 前記標準電極電位が負である金属はＭ
ｏ、Ｔｉ、Ｗ、Ｃｒ、Ａｌの少なくとも一つの元素から
構成されることを特徴とする請求項４記載の化合物半導
体装置の製造方法。 - 【請求項６】 前記標準電極電位が負である金属はＭｏ
を主成分とする金属であることを特徴とする請求項４記
載の化合物半導体装置の製造方法。 - 【請求項７】 前記導体層は電極配線層であり、前記第
１の半導体層とオーミック接触していることを特徴とす
る請求項４乃至６記載の化合物半導体装置の製造方法。 - 【請求項８】 前記第１の半導体層はｐ型ＧａＡｓから
なり、バイポーラトランジスタのベース層を構成するこ
とを特徴とする請求項４乃至７記載の化合物半導体装置
の製造方法。 - 【請求項９】 前記第２の半導体層は前記第１の半導体
層上に前記導体層に隣接して形成されることを特徴とす
る請求項４乃至８記載の化合物半導体装置の製造方法。 - 【請求項１０】 前記化合物半導体装置はバイポーラト
ランジスタであり、前記導体層はベース電極であって、
当該トランジスタのエミッタ領域をレジストで覆いかつ
前記ベース電極を露出した状態で、前記第２の半導体層
をエッチングすることを特徴とする請求項４乃至９記載
の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26976499A JP2001093911A (ja) | 1999-09-24 | 1999-09-24 | エッチング方法及び化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26976499A JP2001093911A (ja) | 1999-09-24 | 1999-09-24 | エッチング方法及び化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001093911A true JP2001093911A (ja) | 2001-04-06 |
Family
ID=17476830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26976499A Pending JP2001093911A (ja) | 1999-09-24 | 1999-09-24 | エッチング方法及び化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001093911A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310519A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2016025176A (ja) * | 2014-07-18 | 2016-02-08 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
-
1999
- 1999-09-24 JP JP26976499A patent/JP2001093911A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310519A (ja) * | 2005-04-28 | 2006-11-09 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
| JP2016025176A (ja) * | 2014-07-18 | 2016-02-08 | 日本電信電話株式会社 | ヘテロ接合バイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368929B1 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| JPH04234130A (ja) | 自己整合ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| JP2007005406A (ja) | ヘテロ接合バイポーラトランジスタ及び製造方法 | |
| JP3470065B2 (ja) | 半導体集積回路とその製造方法 | |
| JPH06132298A (ja) | 半導体装置の製造方法 | |
| JP2001093911A (ja) | エッチング方法及び化合物半導体装置の製造方法 | |
| JP3349267B2 (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| US6828603B2 (en) | Hetero-bipolar transistor with a sub-collector layer having a first portion and plural second portions | |
| JPH09115919A (ja) | 半導体装置及びその製造方法 | |
| JP4606552B2 (ja) | 半導体装置 | |
| US20030096444A1 (en) | Heterobipolar transistor with T-shaped emitter terminal contact and method of manufacturing it | |
| JPH10303214A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP3624357B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2000082709A (ja) | 半導体装置 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2004288952A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2006210633A (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JP2003258004A (ja) | メサ型半導体装置及びその製造方法 | |
| JP3057507B2 (ja) | 化合物半導体装置の製法 | |
| JP2002043322A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法および送受信機 | |
| JPH0629517A (ja) | 半導体装置の製造方法 | |
| JPH10303213A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |