JP2015141979A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2015141979A JP2015141979A JP2014013369A JP2014013369A JP2015141979A JP 2015141979 A JP2015141979 A JP 2015141979A JP 2014013369 A JP2014013369 A JP 2014013369A JP 2014013369 A JP2014013369 A JP 2014013369A JP 2015141979 A JP2015141979 A JP 2015141979A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- layer
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体層上に第1の電極と第2の電極とを備える半導体装置の製造方法は、(A)第1の電極が形成された半導体層を用意する工程と、(B)第1の電極と、第2の電極が形成される領域とを、第1の電極と第2の電極の材料である第2の電極材料とが接触するように、第2の電極材料で纏めて同時に覆う工程と、(C)第2の電極材料に覆われた第1の電極上を覆う第1のマスクパターンと、第2の電極が形成される領域上を覆う第2のマスクパターンと、を同時に形成する工程と、(D)第1のマスクパターン及び第2のマスクパターンから露出した第2の電極材料をエッチングすることにより、第2の電極を形成する工程と、を備える。
【選択図】図2
Description
A1.半導体装置の構成:
図1は、第1実施形態における半導体装置18の構成を模式的に示す図である。図1には、本実施形態における半導体装置18の断面の一部を簡略化して示している。なお、図1は、半導体装置18の技術的特徴をわかりやすく示すための図であり、各部の寸法を正確に示すものではない。また、図1には、説明を容易にするために、相互に直交するXYZ軸が図示されている。図1には、二重波線を用いて、本実施形態における半導体装置18の領域(a)と領域(b)との間が省略された様子を示している。このことは、以降の図についても同様である。
図2は、第1実施形態における半導体装置の製造方法を示すフローチャートである。図3は、積層体11を示す図である。半導体装置を製造するには、まず、基板110上に第1半導体層120と第2半導体層130と第3半導体層140とが積層された積層体11が用意される(ステップS10)。積層体11は、MOCVD(Metal Organic Chemical Vapor Deposition)法による結晶成長によって、基板110に、第1半導体層120と第2半導体層130と第3半導体層140とを上方に順に積層することによって製造される。
次に、上述の方法によって製造された半導体装置のオン抵抗と、ソース電極240部分のコンタクト抵抗とを評価するための試験を行った。評価には、比較のために、上述の製造方法のうち、マスクパターンの形成工程(図2、ステップS60)を異ならせて製造された、評価試験用の半導体装置を用意した。
A4−1.効果1:
以上で説明した第1実施形態によれば、半導体装置の製造において、第1の電極245上と、ゲート電極275(第2の電極)が形成される領域上と、を覆うマスクパターン311,312が形成される。よって、ゲート電極275を形成するためのエッチングにおいて、第1の電極245が損傷することを抑制することができる。そのため、本実施形態のように、第1の電極245と第2の電極275とが同じ材料(Al)を含む場合であっても、第1の電極245のコンタクト抵抗を増加させることなく半導体装置を製造することができる。
さらに、第1の電極245上がゲート電極材料270(第2の電極材料)により覆われるので、第1の電極245が形成された半導体層上の電極を、厚く形成することができ、その結果、第1の電極245が形成された半導体層から、第1の電極245上に形成された配線電極330のためのコンタクトホール331までの抵抗を低減することができる。また、図12に示したように、第1の電極245上の配線電極330のためのコンタクトホール331とゲートとの距離L1が、第1の電極245が形成された半導体層とゲートとの距離L2よりも大きい場合には、第1の電極245が形成された半導体層から、第1の電極245上に形成された配線電極330のためのコンタクトホール331までの抵抗を、より低減することができる。
さらに、本実施形態の製造方法によれば、ゲート電極材料270が、第1の電極245よりも広い範囲、すなわち、第1の電極245上と第1の電極245周縁の絶縁膜260を介した半導体層(半導体装置)上とを一体的に覆うので、エッチングにより半導体層が損傷することを抑制することができる。また、ゲート電極材料270が第1の電極245上のすべてを覆っているので、第1の電極245が損傷することを確実に抑制することができる。
また、本実施形態の製造方法では、第1の電極245上と、ゲート電極275(第2の電極)が形成される領域上とに、マスクパターン311、312を同時に形成し、その後、エッチングを行った後に、これらのマスクパターン311、312を除去する。そのため、第1の電極245を保護するために、第1の電極245上にマスクパターン311ではなく保護膜(絶縁膜)を形成する方法よりも、図2のステップS90において配線電極330を形成するためのコンタクトホールを容易に形成することができる。第1の電極245上に保護膜を形成すると、配線電極330の形成に先立って、その保護膜(絶縁膜)上に、層間絶縁膜320(図9)が堆積されることになり、コンタクトホールを形成するために、保護膜と、堆積された層間絶縁膜320とをエッチングしなければならないのに対して、本実施形態では、第2のマスクパターン312を除去する際に、同時に、第1の電極245上の第1のマスクパターン311も除去されるので、コンタクトホール形成時に層間絶縁膜320だけをエッチングすればよいためである。よって、本実施形態によれば、コンタクトホールを容易に形成することができるので、製造工程を短縮化することが可能になる。
図17は、第1実施形態の第1変形例における半導体装置19の構成を模式的に示す図である。図17に示す半導体装置19は、上述の実施形態の半導体装置の製造方法(図2)により製造され、ステップS80においてマスクパターンが除去された半導体装置である。半導体装置19と上述の実施形態の半導体装置18とで異なる点は、第1の電極245のソース電極240の端部247が、ゲート電極材料270に覆われておらず露出している点と、端部247が絶縁膜260を介して第3半導体層140上に形成されている点である。このような半導体装置19であっても、上述の実施形態の効果1、2、4と同様の効果を奏する。また、ソース電極240の端部247が露出していても、第1の電極245のその他の領域は、ゲート電極材料270により覆われているので、エッチングによって第1の電極245におけるボディ電極230とソース電極240とが積層している領域が損傷することを抑制することができる。さらに、第1の電極245とゲート電極材料270との積層構造を上述の実施形態と比較して小さくすることができるので、半導体装置の微細化を図ることができる。また、露出したソース電極240の端部247は、絶縁膜260を介して第3半導体層140上に形成されているので、エッチングにより半導体層(第3半導体層140)が損傷することを抑制することができる。
図18は、第1実施形態の第2変形例における半導体装置30の構成を模式的に示す図である。図18に示す半導体装置30は、上述の実施形態の半導体装置の製造方法(図2)により製造され、ステップS80においてマスクパターンが除去された半導体装置である。半導体装置30と上述の実施形態の半導体装置10とで異なる点は、ソース電極240上に形成されたゲート電極材料270の端面279と、ソース電極240との端面249とが揃っている点である。このような半導体装置30であっても、上述の実施形態と同様の効果を奏する。また、第1の電極245とゲート電極材料270との積層構造を、上述の実施形態と比較して小さくすることができるので、半導体装置の微細化を図ることができる。
図19は、第1実施形態の第3変形例における半導体装置40の構成を模式的に示す図である。図19に示す半導体装置40は、上述の実施形態の半導体装置の製造方法(図2)により製造され、ステップS80においてマスクパターンが除去された半導体装置である。半導体装置40と上述の実施形態の半導体装置10とで異なる点は、ソース電極240の端部247が、ゲート電極材料270に覆われておらず露出している点である。このような半導体装置であっても、上述の実施形態の効果1、2、4と同様の効果を奏する。また、ソース電極240の端部247が露出していても、ソース電極240のその他の領域はゲート電極材料270により覆われているので、エッチングによって第1の電極245におけるボディ電極230とソース電極240とが積層している領域が損傷することを抑制することができる。さらに、第1の電極245とゲート電極材料270との積層構造を、上述の実施形態と比較して小さくすることができるので、半導体装置の微細化を図ることができる。
上述の実施形態では、第1の電極245は、Alからなる層とTiからなる層を積層した後、熱処理することによって形成されており、Tiからなる層が下方(第3半導体層140側)に位置する構造を有するソース電極240を備えている。これに対し、ソース電極240の積層構造は、Tiに代えて窒化チタン(TiN)、バナジウム(V)、ハフニウム(Hf)、ジルコニウム(Zr)などを用いて形成されてもよい。また、ソース電極240の積層構造は、上述の実施形態のAlに代えて、Alを90%以上含んだAlSi、AlCu、AlSiCu、AlSiTaなどを用いて形成されてもよい。さらに、これらの積層構造、例えばV/AlSi/Tiなどの3層以上の積層構造であってもよい。また、上述の実施形態では、ゲート電極275及びゲート電極材料270は、Alにより形成されている。これに対し、ゲート電極275及びゲート電極材料270は、上述の実施形態のAlに代えて、Alを90%以上含んだAlSi、AlCu、AlSiCu、AlSiTaなどを用いて形成されてもよい。また、上述の実施形態のAlに代えてNiを用いてもよい。さらに、上記Al、又はAlSi又はNiと、Ti、TiN、V、Hf、Zrなどとの積層構造、例えば、TiN/AlSi/TiNなどの積層構造であってもよい。このような構造であっても、上述の実施形態と同様の効果を奏する。
上述の実施形態において、第1の電極245と第2の電極(ゲート電極275)及びゲート電極材料270とは、同じエッチングガスもしくはウェットエッチング液に対して反応性の高い材料により構成されていてもよい。例えば、第1の電極245と第2の電極(ゲート電極275)及びゲート電極材料270とは、塩素系ガスとフッ酸系ウェットエッチングに対して反応性の高い、Al、AlSi、その他Alを90%以上含んだAlSi、AlCu、AlSiCu、AlSiTaや、Ti、TiN、V、Hf、Zrなどにより構成されていてもよい。また、塩素系ガスと塩酸系のウェットエッチングに対して、反応性の高いAl、AlSi、その他Alを90%以上含んだAlSi、AlCu、AlSiCu、AlSiTaや、Ni、Ti、TiN、V、Hf、Zrなどにより構成されていてもよい。このような構造であれば、上述の実施形態の効果をより向上させることができる。
B1.半導体装置の構成:
上述の第1実施形態では、縦型MOSFETの構成について説明した。これに対して、第2実施形態では、横型MISFET(Metal-Insulator-Semiconductor Field-Effect Transistor)の構成について説明する。
本実施形態における半導体装置の製造方法と上述の第1実施形態における半導体装置の製造方法とで異なる点は、第1実施形態のステップS20(図2)においては、リセス220及びトレンチ250を形成したのに対し、本実施形態においては、リセス252を形成する点である。また、第1実施形態のステップS40(図2)においては、第1の電極としてボディ電極230及びソース電極240を形成したのに対し、本実施形態においては、第1の電極としてソース電極242及びドレイン電極212を形成する点である。なお、ソース電極242とドレイン電極212とは同時に形成してもよく、別々に形成してもよい。本実施形態における半導体装置の製造方法のその他の点については、上述の第1実施形態の製造方法と同様である。
以上で説明した第2実施形態によれば、上述の第1実施形態と同様の効果を奏する。
図21は、第2実施形態の第1変形例における半導体装置60の構成を模式的に示す図である。図21に示す半導体装置60は、AlGaN/GaN系半導体からなる横型のMISHFET(Metal-Insulator-Semiconductor Heterostructure Field-Effect Transistor)である。図21に示す半導体装置60は、ゲート電極272がリセス252に形成されない点を除いて、上述の第2実施形態の半導体装置と同様の方法により製造され、第1のマスクパターン311及び第2のマスクパターン312が除去された半導体装置である。このような半導体装置であっても、上述の実施形態と同様の効果を奏する。
図22は、第2の実施形態の第2変形例における半導体装置70の構成を模式的に示す図である。図22に示す半導体装置70は、AlGaN/GaN系半導体からなる横型のHFET(Heterostructure Field-Effect Transistor)である。図22に示す半導体装置70は、障壁層142に接触するようにゲート電極272が形成される点を除いて、上述の第2実施形態の半導体装置と同様の方法により製造され、第1のマスクパターン311及び第2のマスクパターン312が除去された半導体装置である。このような半導体装置であっても、上述の実施形態と同様の効果を奏する。
図23は、第2実施形態の第3変形例における半導体装置80の構成を模式的に示す図である。図23に示す半導体装置80は、GaN系半導体からなる横型のMISFETである。半導体装置80は、基板113と、バッファ層123と、p−GaN層133と、ソース電極242と、ドレイン電極212と、絶縁膜262と、ゲート電極272と、ゲート電極材料274と、を備える。
上述の第2実施形態において、ソース電極242上のゲート電極材料274は、ソース電極242よりも広い範囲を覆っている。また、ドレイン電極212上のゲート電極材料274は、ドレイン電極212よりも広い範囲を覆っている。これに対し、ソース電極242の端部とドレイン電極212の端部の少なくとも一方は、上述の第1実施形態の第1変形例のように、ゲート電極材料274により覆われず露出し、かつ、端部が絶縁膜262を介して障壁層142上に形成されていてもよい。このような半導体装置であっても、上述の第1実施形態の第1変形例と同様の効果を奏する。
上述の第2実施形態において、ソース電極242上のゲート電極材料274は、ソース電極242よりも広い範囲を覆っている。また、ドレイン電極212上のゲート電極材料274は、ドレイン電極212よりも広い範囲を覆っている。これに対し、ソース電極242の端面とドレイン電極212の端面の少なくとも一方は、上述の第1実施形態の第2変形例のように、ゲート電極材料274の端面と揃っていてもよい。このような半導体装置であっても、上述の第1実施形態の第2変形例と同様の効果を奏する。
上述の第2実施形態において、ソース電極242上のゲート電極材料274は、ソース電極242よりも広い範囲を覆っている。また、ドレイン電極212上のゲート電極材料274は、ドレイン電極212よりも広い範囲を覆っている。これに対し、ソース電極242の端部とドレイン電極212の端部の少なくとも一方は、上述の第1実施形態の第3変形例のように、ゲート電極材料274により覆われず露出していてもよい。このような半導体装置であっても、上述の第1実施形態の第3変形例と同様の効果を奏する。
上述の実施形態では、第1の電極(ソース電極242及びドレイン電極212)は、Alからなる層とTiからなる層を積層した後、熱処理することによって形成されており、Tiからなる層が下方に位置する構造を有する。これに対し、第1の電極(ソース電極242及びドレイン電極212)の積層構造は、第1実施形態の第4変形例のような構造であってもよい。また、第1の電極と第2の電極(ゲート電極)及びゲート電極材料とは、上述の第1実施形態の第5変形例のように、同じエッチングガスもしくはウェットエッチング液に対して反応性の高い材料により構成されていてもよい。
C1.変形例1:
上述の種々の実施形態及び変形例では、ステップS80におけるドライエッチングにおいて、塩素系のガスであるBCl3とCl2の混合ガスが用いられている。これに対し、ドライエッチングは、例えば、塩素系ガスであるBCl3やCl2、CCl4、SiCl4のうちいずれか一つのガスを用いてもよく、BCl3とCl2の混合ガス以外の塩素系のガス同士の混合ガスでもよく、塩素系ガスと他のガス(例えばアルゴンガス)との混合ガスを用いてもよい。
上述の種々の実施形態では、絶縁膜260、262は、SiO2により形成されている。これに対し、絶縁膜260、262は、酸化アルミニウム(Al2O3)や窒化ケイ素(SiN)、酸化ハフニウム(HfO2)、酸化ジルコニウム(ZrO2)といった他の材料により形成されているとしてもよい。また、絶縁膜260、262は複数層構成であるとしてもよい。例えば、SiO2の上にZrO2を設けたZrO2/SiO2構成をはじめ、HfO2/SiO2構成、Al2O3/SiO2構成、SiO2/SiN構成といった2層構成や、SiNの上にSiO2を設け、さらにその上にZrO2を設けたZrO2/SiO2/SiN構成をはじめ、HfO2/Al2O3/SiO2構成といった3層構成であるとしてもよい。
上述の種々の実施形態及び変形例における各半導体層の形成材料はあくまで一例であり、他の材料を用いることも可能である。例えば、上述の実施形態では、各半導体層が主としてGaNにより構成されているとしている。これに対し、各半導体層は窒化アルミニウム(AlN)や窒化インジウム(InN)といった他の材料により構成されていてもよい。
上述の種々の実施形態及び変形例における半導体装置は、パワーデバイスに限らず、マイクロ波帯などの通信用の高周波デバイスや、ロジックIC用の高速デバイスなど他のデバイスに用いられてもよい。
27、28…評価試験用の半導体装置
11…積層体
110、112、113…基板
120…第1半導体層
122、123…バッファ層
130…第2半導体層
132…キャリア走行層
133…p−GaN層
140…第3半導体層
142…障壁層
210、212…ドレイン電極
220、252…リセス
230…ボディ電極
240、242…ソース電極
245…第1の電極
247…第1の電極の端部
249…第1の電極の端面
250…トレンチ
260、262…絶縁膜
270、274…ゲート電極材料
272、275…ゲート電極
279…ゲート電極材料の端面
280…n+GaN領域
290…n-GaN領域
311…第1のマスクパターン
312…第2のマスクパターン
320…層間絶縁膜
330…配線電極
331…コンタクトホール
Claims (8)
- 半導体層上に第1の電極と第2の電極とを備える半導体装置の製造方法であって、
(A)前記第1の電極が形成された半導体層を用意する工程と、
(B)前記第1の電極と、前記第2の電極が形成される領域とを、前記第1の電極と前記第2の電極の材料である第2の電極材料とが接触するように、前記第2の電極材料で纏めて同時に覆う工程と、
(C)前記第2の電極材料に覆われた前記第1の電極上の少なくとも一部を覆う第1のマスクパターンと、前記第2の電極が形成される領域上を覆う第2のマスクパターンと、を同時に形成する工程と、
(D)前記第1のマスクパターン及び前記第2のマスクパターンから露出した前記第2の電極材料をエッチングすることにより、前記第2の電極を形成する工程と、
を備える、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記第1の電極と前記第2の電極とは、同じ金属材料を含む、半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記同じ金属材料は、アルミニウム(Al)である、半導体装置の製造方法。 - 請求項1から請求項3までのいずれか一項に記載の半導体装置の製造方法であって、
前記半導体層として、窒化ガリウム(GaN)系の半導体層を用いる、半導体装置の製造方法。 - 請求項1から請求項4までのいずれか一項に記載の半導体装置の製造方法であって、
前記半導体装置はトランジスタであり、
前記第1の電極はソース電極及びドレイン電極の少なくとも一方であり、
前記第2の電極はゲート電極である、半導体装置の製造方法。 - 請求項1から請求項5までのいずれか一項に記載の半導体装置の製造方法により製造された、半導体装置。
- 請求項6に記載の半導体装置であって、
前記第1の電極上の前記第2の電極材料は、前記第1の電極よりも広い範囲を覆う、半導体装置。 - 請求項6に記載の半導体装置であって、
前記第2の電極材料は、前記第1の電極の端部が露出するように前記第1の電極上を覆っており、
前記第1の電極の端部は、保護膜を介して前記半導体層上に形成されている、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014013369A JP6176131B2 (ja) | 2014-01-28 | 2014-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014013369A JP6176131B2 (ja) | 2014-01-28 | 2014-01-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015141979A true JP2015141979A (ja) | 2015-08-03 |
JP6176131B2 JP6176131B2 (ja) | 2017-08-09 |
Family
ID=53772167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014013369A Active JP6176131B2 (ja) | 2014-01-28 | 2014-01-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6176131B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6901541B2 (ja) | 2019-11-28 | 2021-07-14 | 株式会社カプコン | ゲームプログラム、コンピュータ、及びゲームシステム |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52139368A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Semiconductor device |
JPS55128865A (en) * | 1979-03-27 | 1980-10-06 | Sumitomo Electric Ind Ltd | Semiconductor device |
JPS5929470A (ja) * | 1982-08-12 | 1984-02-16 | Nec Corp | 半導体装置の製造方法 |
JPS6020568A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 半導体装置 |
JPH03292744A (ja) * | 1990-01-24 | 1991-12-24 | Toshiba Corp | 化合物半導体装置およびその製造方法 |
JPH0536630A (ja) * | 1991-07-29 | 1993-02-12 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2001156081A (ja) * | 1999-09-16 | 2001-06-08 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2010192633A (ja) * | 2009-02-18 | 2010-09-02 | Furukawa Electric Co Ltd:The | GaN系電界効果トランジスタの製造方法 |
-
2014
- 2014-01-28 JP JP2014013369A patent/JP6176131B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52139368A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Semiconductor device |
JPS55128865A (en) * | 1979-03-27 | 1980-10-06 | Sumitomo Electric Ind Ltd | Semiconductor device |
JPS5929470A (ja) * | 1982-08-12 | 1984-02-16 | Nec Corp | 半導体装置の製造方法 |
JPS6020568A (ja) * | 1983-07-15 | 1985-02-01 | Hitachi Ltd | 半導体装置 |
JPH03292744A (ja) * | 1990-01-24 | 1991-12-24 | Toshiba Corp | 化合物半導体装置およびその製造方法 |
JPH0536630A (ja) * | 1991-07-29 | 1993-02-12 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2001156081A (ja) * | 1999-09-16 | 2001-06-08 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2010192633A (ja) * | 2009-02-18 | 2010-09-02 | Furukawa Electric Co Ltd:The | GaN系電界効果トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6176131B2 (ja) | 2017-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI663698B (zh) | 半導體裝置 | |
TWI548087B (zh) | 半導體裝置與其之製造方法 | |
JP5662367B2 (ja) | 窒化物半導体装置およびその製造方法 | |
JP6211804B2 (ja) | 半導体装置 | |
TWI525827B (zh) | 半導體結構及其形成方法、化合物半導體結構 | |
JP2017073506A (ja) | 窒化物半導体装置およびその製造方法 | |
US9559218B2 (en) | Semiconductor device and method of manufacturing the same | |
TW201528503A (zh) | 半導體裝置 | |
US20200357905A1 (en) | Iii-nitride transistor device with a thin barrier | |
JP7065370B2 (ja) | 半導体デバイス及びその製造方法 | |
JP2014045174A (ja) | 窒化物半導体装置 | |
WO2013108844A1 (ja) | 窒化物半導体装置 | |
US9711661B2 (en) | Semiconductor device and manufacturing method thereof | |
US9704952B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6149786B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
JP2019134041A (ja) | 窒化物半導体装置 | |
US9685348B2 (en) | Semiconductor device, method of manufacturing the same and power converter | |
JP2015204331A (ja) | 半導体装置、半導体装置の製造方法 | |
JP6176131B2 (ja) | 半導体装置の製造方法 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018160668A (ja) | 窒化物半導体装置 | |
CN105470304B (zh) | 半导体装置及其制造方法 | |
WO2023008308A1 (ja) | 半導体装置 | |
JP6171969B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6176131 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |