JPS5929470A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5929470A JPS5929470A JP14027182A JP14027182A JPS5929470A JP S5929470 A JPS5929470 A JP S5929470A JP 14027182 A JP14027182 A JP 14027182A JP 14027182 A JP14027182 A JP 14027182A JP S5929470 A JPS5929470 A JP S5929470A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- ohmic
- electrode
- window
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 7
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 229910021332 silicide Inorganic materials 0.000 abstract 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 abstract 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 13
- 229910052750 molybdenum Inorganic materials 0.000 description 13
- 239000011733 molybdenum Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 9
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 5
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ショットキーダイオード、特にオーミック電
極とショットキー電極を同一平面上に形成したショット
キーダイオードの製造方法に関するものである。
極とショットキー電極を同一平面上に形成したショット
キーダイオードの製造方法に関するものである。
近年、超高周波装置のマイクロ波ＩＣ化に伴い、複数個
のダイオードを集積化するに便利なオーミック電極とシ
ョットキー電極を同一平面上に形成した、いわゆる横形
のダイオード構造が提案されている。この構造のダイオ
ードの直列抵抗は、ショットキー電極からオーミック電
極への広がり抵抗が主となり、電極間隔が短かく、かつ
ショットキー電極の周囲長が長いものほど前記直列抵抗
が小さくなるという特徴がある。このような構造をつく
る技術としては、円形のショットキー電極を取り囲むよ
うにオーミック電極を配置したビームリード形や、第１
図に示すように半導体動作層に矩形状に接触する複数の
オーミック電極８と、これらオーミック電極間に位置し
、半導体動作層に矩形状に接触するショットキー電極７
’を備えた矩形ショットキーダイオードがある。かかる
構造のダイオードを得るための一般的な製造方法を第２
図〜４図に示す。
のダイオードを集積化するに便利なオーミック電極とシ
ョットキー電極を同一平面上に形成した、いわゆる横形
のダイオード構造が提案されている。この構造のダイオ
ードの直列抵抗は、ショットキー電極からオーミック電
極への広がり抵抗が主となり、電極間隔が短かく、かつ
ショットキー電極の周囲長が長いものほど前記直列抵抗
が小さくなるという特徴がある。このような構造をつく
る技術としては、円形のショットキー電極を取り囲むよ
うにオーミック電極を配置したビームリード形や、第１
図に示すように半導体動作層に矩形状に接触する複数の
オーミック電極８と、これらオーミック電極間に位置し
、半導体動作層に矩形状に接触するショットキー電極７
’を備えた矩形ショットキーダイオードがある。かかる
構造のダイオードを得るための一般的な製造方法を第２
図〜４図に示す。
まず、半導体基板１にこれと反対の導電型を呈する埋込
領域２を形成した後、通常の気相成長法により半導体基
板１と反対の導電型を呈するエピタキシャル７＊３に形
成する。次に酸化膜層４を形成した後、通常の写真蝕刻
法により酸化膜層４の一部全エッチング除去し、エピタ
キシャル層３を露出させた後（第２図）、そこから埋込
領域と同じ導電型の不純物を拡散しオーミック領域１１
を形成する。次に熱酸化してオーミック領域を酸化膜で
覆った後、さらに酸化膜層４の一部をエツチング除去し
、オーミック領域以外のエピタキシャル層３を算出させ
、ショットキー窓を開孔する。
領域２を形成した後、通常の気相成長法により半導体基
板１と反対の導電型を呈するエピタキシャル７＊３に形
成する。次に酸化膜層４を形成した後、通常の写真蝕刻
法により酸化膜層４の一部全エッチング除去し、エピタ
キシャル層３を露出させた後（第２図）、そこから埋込
領域と同じ導電型の不純物を拡散しオーミック領域１１
を形成する。次に熱酸化してオーミック領域を酸化膜で
覆った後、さらに酸化膜層４の一部をエツチング除去し
、オーミック領域以外のエピタキシャル層３を算出させ
、ショットキー窓を開孔する。
次に例えばシロットキーメタルとしてモリブデン６を蒸
着した稜、通常の写真蝕刻法によシショットキー窓上以
外のモリブデン全除去し、しかる後高温熱処理してモリ
ブデンシリサイド接触５を形成する（第３図）。次にオ
ーミック電極爪シ出し部上の酸化膜を除去して表面を露
出させ、電極となる金属を蒸着してオーミック電極８と
ショットキー電極７を形成する。（第４図）。
着した稜、通常の写真蝕刻法によシショットキー窓上以
外のモリブデン全除去し、しかる後高温熱処理してモリ
ブデンシリサイド接触５を形成する（第３図）。次にオ
ーミック電極爪シ出し部上の酸化膜を除去して表面を露
出させ、電極となる金属を蒸着してオーミック電極８と
ショットキー電極７を形成する。（第４図）。
かかる製法例では、埋込用拡散窓（オーミック拡散窓）
とショットキー窓が別々に形成されるため、必然的に位
置ズレを生じ、その結果、ショットキー窓と埋込用拡散
窓（オーミック拡散窓）の距離、すなわち雷５極間隔を
所望の値まで狭くできず、直列抵抗が比較的大となり高
周波特性？劣化させる原因となっていた。ショットキー
電極がモリブデン層表面の全体を覆う構造と々っている
ために、ショットキー電極の位置ズレが生じた場合には
、モリブテンシリサイド層が露出し、その結果ショット
キー特性の劣化及び信頼度の低下という問題をしばしば
引き起こしていた。
とショットキー窓が別々に形成されるため、必然的に位
置ズレを生じ、その結果、ショットキー窓と埋込用拡散
窓（オーミック拡散窓）の距離、すなわち雷５極間隔を
所望の値まで狭くできず、直列抵抗が比較的大となり高
周波特性？劣化させる原因となっていた。ショットキー
電極がモリブデン層表面の全体を覆う構造と々っている
ために、ショットキー電極の位置ズレが生じた場合には
、モリブテンシリサイド層が露出し、その結果ショット
キー特性の劣化及び信頼度の低下という問題をしばしば
引き起こしていた。
本発明の目的は、ショットキー窓とオーミック窓の位置
ズレをなくすると共に製造工程を簡略化した新規なる半
導体装置の製造方法を提供することである。
ズレをなくすると共に製造工程を簡略化した新規なる半
導体装置の製造方法を提供することである。
以下本発明の実施例につき図面を参照しながら詳細に説
明する。第５〜第８図は本発明の一実施例全示す製造工
程断面図である。従来と同一の部分は、同一番号を付し
ている。従来製法と同様にして、半導体基板１に埋込領
域２、エピタキシャル層３、酸化膜層４を形成した後、
通常の写真蝕刻法により酸化膜層４の一部をエツチング
除去し、エピタキシャル層３′ｌｔ露出させ、オーミッ
ク用窓及びショットキー窓を同時に開孔する（第５図）
、次にモリブデン６を蒸着した後、通常の写真蝕刻法に
より、ショットキー窓上以外のモリブデンをエツチング
除去する。次に埋込領域と同じ導電型の不純物を多量に
イオン注入し、オーミック領域１１奮形成する。このと
きモリブデンの表面は、モリブデンエツチング時のマス
クとして用いたホトレジスト９で保賎されているので、
ショットキ一部は伺ら影響全受けない。次にホトレジス
ト９を除去した後、通常の気相成長法により酸化膜層１
０を形成し、しかる後高温で熱処理すると、イオン注入
層がアニールされると同時に、モリブデンシリサイド層
５が形成さ悩。次に通常の写真蝕刻法を用いてショット
キー電極取り出し部上及びオーミック電極取り出し部上
の酸化膜１０を除去してモリブデン表面とオーミック拡
散層表面を露出させた後（第７図）、電極と々る金属を
蒸着してショットキー電極７及びオーミック電極８を形
成する（第８図）。
明する。第５〜第８図は本発明の一実施例全示す製造工
程断面図である。従来と同一の部分は、同一番号を付し
ている。従来製法と同様にして、半導体基板１に埋込領
域２、エピタキシャル層３、酸化膜層４を形成した後、
通常の写真蝕刻法により酸化膜層４の一部をエツチング
除去し、エピタキシャル層３′ｌｔ露出させ、オーミッ
ク用窓及びショットキー窓を同時に開孔する（第５図）
、次にモリブデン６を蒸着した後、通常の写真蝕刻法に
より、ショットキー窓上以外のモリブデンをエツチング
除去する。次に埋込領域と同じ導電型の不純物を多量に
イオン注入し、オーミック領域１１奮形成する。このと
きモリブデンの表面は、モリブデンエツチング時のマス
クとして用いたホトレジスト９で保賎されているので、
ショットキ一部は伺ら影響全受けない。次にホトレジス
ト９を除去した後、通常の気相成長法により酸化膜層１
０を形成し、しかる後高温で熱処理すると、イオン注入
層がアニールされると同時に、モリブデンシリサイド層
５が形成さ悩。次に通常の写真蝕刻法を用いてショット
キー電極取り出し部上及びオーミック電極取り出し部上
の酸化膜１０を除去してモリブデン表面とオーミック拡
散層表面を露出させた後（第７図）、電極と々る金属を
蒸着してショットキー電極７及びオーミック電極８を形
成する（第８図）。
以上の実施例かられかるように、本発明を適用した例え
ばタイオードにおいては、埋込用拡散窓とショットキー
窓が同時開孔されるため、従来製法と比較して写真蝕刻
工程が１回減少し、製造工程が簡略化されると共に、開
孔窓位置ズレの懸念がなくなり、その結果オーミック窓
とショットキー窓の距離全大巾に狭くすることが可能と
なり、良好な高周波特性が得られるようになった。さら
に又、ショットキー電極とモリブデン層の接触が、モリ
ブテン層上の酸化層に設けられた開孔部を介して成され
るのでショットキー電極の位置ズレが生じた場合でも、
従来製法のようにモリブデンシリサイド層が露出するこ
とはなく、ショット＝ｒ −特性不良及び信頼度低下等
の匍題を全くなくすることも可能となった。
ばタイオードにおいては、埋込用拡散窓とショットキー
窓が同時開孔されるため、従来製法と比較して写真蝕刻
工程が１回減少し、製造工程が簡略化されると共に、開
孔窓位置ズレの懸念がなくなり、その結果オーミック窓
とショットキー窓の距離全大巾に狭くすることが可能と
なり、良好な高周波特性が得られるようになった。さら
に又、ショットキー電極とモリブデン層の接触が、モリ
ブテン層上の酸化層に設けられた開孔部を介して成され
るのでショットキー電極の位置ズレが生じた場合でも、
従来製法のようにモリブデンシリサイド層が露出するこ
とはなく、ショット＝ｒ −特性不良及び信頼度低下等
の匍題を全くなくすることも可能となった。
尚、上に説明した実施例では埋込領域ケ用いているが、
本発明にとってこの埋込領域を使用することはとくに必
要なことではない。即ち、本発明はオーミック窓とショ
ットキー窓とを同時に開孔することにより、位置ずれ精
度？大きく向上させ、ショットキー電極とオーミック電
極との距＃を著しく短縮できるようにしたことである。
本発明にとってこの埋込領域を使用することはとくに必
要なことではない。即ち、本発明はオーミック窓とショ
ットキー窓とを同時に開孔することにより、位置ずれ精
度？大きく向上させ、ショットキー電極とオーミック電
極との距＃を著しく短縮できるようにしたことである。
したがって、ショットキー接触部とオーミック接触部と
が同一の半導体層に作られるものでもよい。しかも、シ
ョットキー金属を設けた後でオーミック接触用不純物領
域形成のための熱処理を行なえば、この時同時にショッ
トキー接触？作ることができる。
が同一の半導体層に作られるものでもよい。しかも、シ
ョットキー金属を設けた後でオーミック接触用不純物領
域形成のための熱処理を行なえば、この時同時にショッ
トキー接触？作ることができる。
従って少ない熱処理回数でオーミック領域とショットキ
ー領域と全形成することが可能となり、多熱処理によっ
て従来生じていた不要拡散や半導体結晶層の乱れ等も極
力抑制することができる。
ー領域と全形成することが可能となり、多熱処理によっ
て従来生じていた不要拡散や半導体結晶層の乱れ等も極
力抑制することができる。
また、オーミック電極形成時にショットキー金属（実施
例ではモリブデン）を５ｉＯｚで覆うため、オーミック
電極用窓あけと同時にショットキー金属の上表面↑０域
より小さい窓あけ全行なって、オーミック金属をショッ
トキー金属上にも設けるという構造を採用する場合、第
４図に示す従来のようにショットキー金属全体がオーミ
ック金属でカバーされてしまうことを回避することがで
きる。
例ではモリブデン）を５ｉＯｚで覆うため、オーミック
電極用窓あけと同時にショットキー金属の上表面↑０域
より小さい窓あけ全行なって、オーミック金属をショッ
トキー金属上にも設けるという構造を採用する場合、第
４図に示す従来のようにショットキー金属全体がオーミ
ック金属でカバーされてしまうことを回避することがで
きる。
即ち、従来のような構造（第４図１）であれば、ショッ
トキー金属の側面が上層のオーミック金属で覆われるた
め、この拳われた部分直下のＳｉＯ２膜が誘導体層とし
て働くため寄生ＭＯ８容址が増えるという高周波特性上
の大きな欠点があった。、しかし、本発明ではショット
キー金属の側面にオーミック金属が被ｆｋされることが
ない。これを具体的に説明すれは、第８図においてＳｉ
Ｏ２膜１０膜設０られた開孔部にオーミック金属が形成
されるわけであるから このオーミック金属が直下のシ
ョットキー金属上表ｉｋｌからはみ出さないように形成
することは容易で、この場合オーミック金属７を形成す
るが故に生じていた寄生容量は伺署発生しない。また、
例えオーミック金属がショットキー乍属表面から多少外
側にはみ出したとしても、はみ出し部分的１には５ｉＯ
２４＋ ５ｉＯ２１０の厚い絶縁膜が介在することにな
るので、高周波特性に大きな影響を与えるような寄生容
量は発生しない。
トキー金属の側面が上層のオーミック金属で覆われるた
め、この拳われた部分直下のＳｉＯ２膜が誘導体層とし
て働くため寄生ＭＯ８容址が増えるという高周波特性上
の大きな欠点があった。、しかし、本発明ではショット
キー金属の側面にオーミック金属が被ｆｋされることが
ない。これを具体的に説明すれは、第８図においてＳｉ
Ｏ２膜１０膜設０られた開孔部にオーミック金属が形成
されるわけであるから このオーミック金属が直下のシ
ョットキー金属上表ｉｋｌからはみ出さないように形成
することは容易で、この場合オーミック金属７を形成す
るが故に生じていた寄生容量は伺署発生しない。また、
例えオーミック金属がショットキー乍属表面から多少外
側にはみ出したとしても、はみ出し部分的１には５ｉＯ
２４＋ ５ｉＯ２１０の厚い絶縁膜が介在することにな
るので、高周波特性に大きな影響を与えるような寄生容
量は発生しない。
以上説明したように本発明によれば製造面および構造面
の両面から見て極めて優れた作用効果を有する半導体装
置が得られる。
の両面から見て極めて優れた作用効果を有する半導体装
置が得られる。
尚、本実施例においては、ショットキー接触形成用金属
としてモリブデンを用いたが、他の金属、例えばＴｉＰ
ｔ等でも同様な効果が得られることはいうまでもない。
としてモリブデンを用いたが、他の金属、例えばＴｉＰ
ｔ等でも同様な効果が得られることはいうまでもない。
またショットキー接合を必要とする他の半導体装ｔｖ１
１例えばトランジスタ等にも適用でき、その場合にはソ
ース−ドレイン間の距離を短縮することができる。
１例えばトランジスタ等にも適用でき、その場合にはソ
ース−ドレイン間の距離を短縮することができる。
第１図は横形ショットキーダイオードの平面図、第２図
乃至第４図は従来製法全適用した場合の各工程における
断ｒｋ図、第５図乃至第８図は本発明の一実施例による
各工程における断面図である。 ■・・・・・・半導体基板、２・・・・・・埋込拡散層
、３・・・・・・エピタキシャル層、４・・・・・・酸
化膜層、５・・・・・・モリブデンシリサイド層、６・
・・・・・モリブテン層、７・・・・・・ショットキー
電極、８・・・・・・オーミック電極、９・・・・・・
ホトレジスト層、１０・・・・・・酸化＠層、１１・・
・・・・イオン注入層。 ３０９ ］Ａ 猶１図 寮２図 ネＣ； 、う 図 第Ａ−圀 篠！５図 捲る閃 宅７図 寿６閃
乃至第４図は従来製法全適用した場合の各工程における
断ｒｋ図、第５図乃至第８図は本発明の一実施例による
各工程における断面図である。 ■・・・・・・半導体基板、２・・・・・・埋込拡散層
、３・・・・・・エピタキシャル層、４・・・・・・酸
化膜層、５・・・・・・モリブデンシリサイド層、６・
・・・・・モリブテン層、７・・・・・・ショットキー
電極、８・・・・・・オーミック電極、９・・・・・・
ホトレジスト層、１０・・・・・・酸化＠層、１１・・
・・・・イオン注入層。 ３０９ ］Ａ 猶１図 寮２図 ネＣ； 、う 図 第Ａ−圀 篠！５図 捲る閃 宅７図 寿６閃
Claims (1)
- 一導電型を呈する半導体基体表面に絶縁ｒｆ＆を形成す
る工程と、該絶縁層にショットキー接触窓とオーミック
接触窓とを同時に開孔する工程と、ショットキー接触用
金属を前記ショットキー接触窓を通して前記半導体基体
上に設ける工程と、前記オーミック接触窓から不純物を
導入してオーミック接触を形成する工程と、ショットキ
ー電極とオーミック電極とを形成する工程とを含むこと
を特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14027182A JPS5929470A (ja) | 1982-08-12 | 1982-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14027182A JPS5929470A (ja) | 1982-08-12 | 1982-08-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5929470A true JPS5929470A (ja) | 1984-02-16 |
Family
ID=15264887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14027182A Pending JPS5929470A (ja) | 1982-08-12 | 1982-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141979A (ja) * | 2014-01-28 | 2015-08-03 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669868A (en) * | 1979-11-12 | 1981-06-11 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1982
- 1982-08-12 JP JP14027182A patent/JPS5929470A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669868A (en) * | 1979-11-12 | 1981-06-11 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015141979A (ja) * | 2014-01-28 | 2015-08-03 | 豊田合成株式会社 | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0216021B2 (ja) | ||
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| US4443933A (en) | Utilizing multi-layer mask to define isolation and device zones in a semiconductor substrate | |
| JPH0951033A (ja) | 集積回路チップの製造方法 | |
| US6706573B2 (en) | Thin film transistor and method of manufacturing the same | |
| US4001048A (en) | Method of making metal oxide semiconductor structures using ion implantation | |
| JPS634683A (ja) | 電界効果トランジスタ | |
| JPS6331945B2 (ja) | ||
| EP0057135A2 (en) | Low resistance Schottky diode on polysilicon/metal-silicide | |
| US5089434A (en) | Mask surrogate semiconductor process employing dopant-opaque region | |
| JPS5860574A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5929470A (ja) | 半導体装置の製造方法 | |
| US5256583A (en) | Mask surrogate semiconductor process with polysilicon gate protection | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPS641063B2 (ja) | ||
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JPS622706B2 (ja) | ||
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPS6144473A (ja) | 半導体装置の製造方法 | |
| JPS6161268B2 (ja) | ||
| JPH01125975A (ja) | 半導体装置の製造方法 | |
| JPS5929456A (ja) | 半導体装置 |