JPS5929456A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5929456A
JPS5929456A JP14027382A JP14027382A JPS5929456A JP S5929456 A JPS5929456 A JP S5929456A JP 14027382 A JP14027382 A JP 14027382A JP 14027382 A JP14027382 A JP 14027382A JP S5929456 A JPS5929456 A JP S5929456A
Authority
JP
Japan
Prior art keywords
layer
schottky
electrode
metal
ohmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14027382A
Other languages
English (en)
Inventor
Satsuji Takashina
高階 札児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP14027382A priority Critical patent/JPS5929456A/ja
Publication of JPS5929456A publication Critical patent/JPS5929456A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、とくにショットキー電極として多
層金属を有する半導体装直に関するものである。
近年、超高周波装置のマイクロ波IC化に伴い、複数個
のダイオード全集積化するのに便オリなように矩形状の
オーミック電極と、これらオーミック電極間に位置する
矩形状のショットキー電極とを同一平面上に形成した、
横形のショットキーダイオードが提案されている(昭和
54年実用新案登録願49701号)。このような構造
をもつダイオードの1u列抵抗は、ショットキー電極か
らオーミック電極への広がり抵抗が主となり、電極間隔
が短かく、かつショットキー電極の周囲長が長いものほ
どそれが小さくなるという特徴がある。又一方、ショッ
トキーダイオードに要求される特性は、益々高周波化広
帯域化の様相を呈しておυ、そのために半導体結晶内の
直列抵抗、電極Tlj 極のMO8’Jgt[性引き出
し用オリード線のインダクタンス、及びパッケージの金
属間に存在する漂遊客月等の寄生菓子(バラスティク・
エレメント)全できるたり小さくすることが必要となっ
ている。
しかしながら第2図に示すような従来の横型ショットキ
ーダイオードでは、ショットキーバリアー形成用金属及
び電極金属によるMOS容おが比較的太きいため高周波
特性が劣化したり、周波数帯域が狭くなったシする現象
が発生し所望の特性を得るに困難であった。
即ち、第1図に平面図を示すようにショットキー電極1
2とオーミック電極13と全櫛歯状に並べた従来のショ
ットキーダイオードにおいて、その酊1面1ン1は第2
図のようになっている。今、断面図をみてその構造全説
明すると、QaAs基板3上にGaAs動作層(エピタ
キシャル層)2が設けられ、その表面に5i02膜1が
形成される。GaAs動作層2けショットキー接触部1
0とポーミック接触領域(高不純物画度領域)14とを
有しており、オーミック電極13としてオーミック金属
7が、甘だショットキー電極12としてショットキ−金
属5および場合によってはその上にさらにショットキー
金属保設用の金属層6が夫々設けられる。一般に、ブヨ
ットキー金視5とオーミック金属7とは別々の窓あけ工
程で形成され、いづれも5iOz膜1」二に延在された
形で作成される。オーミック金属7に関してはその下に
広い領域にわたってこれと同電位関係にあるオーミック
接触領域14が設けられているので、オーミック金属7
の周囲が5i02膜1上にはみ出したとしても、そのは
み出し部分直下には寄生MO3O3容量じる心配はない
。しかしながら、ショットキー金属、5に関しては、シ
ョットキー接触はショットキー金属とGaAs動作層と
の接触fall 10にほぼ限定されるため、ショット
キー金属5が8102膜1上にはみ出した部分11にお
いて、その直下の5i02膜がR11t5体として働き
、そこに寄生MO8容量が発生してしまう。甘た、第2
図のようにショットキー金属5をさらに他の金属6でカ
バーずれは、その分さらに寄生MO8容量は増加する。
本発明の目的は寄生容量全低減した半導体装II(全提
供す、ることにある。
本発明の半導体装置は半導体基体と接触するショットキ
ー金属を有し、このショットキー金属の少なくとも側面
全体が絶縁層で覆われ、当該ショットキー金属の側面に
他の金属が直接接触しないようにしたことを特徴とする
本発明によれば、絶縁層の上にショットキー金属がはみ
出す構造ではなく、シHットキー金A・ilを絶縁層に
よって包み込む構造としている。即ち、ショットキー金
属の側面はショットキー接触部の周囲に沿って設けられ
、ショットキー接触外に相当する位置には設けられてい
ない。従って従来に比べて寄生容J斗を大きく減少する
ことができ、高周波特性、全格段と向上させることがで
きる。
以下に本発明の一実施例について、その好適々製造方法
にそって図面音用いて説明する。
使用される製法の概略を説明すると、−導電型を呈する
半導体基板に他の4 Mi、型金呈するエピタキシャル
層を形成する工程と、該エピタキシャル層上にショット
キーバリアー形成用パターンに加工されたショットキー
金属層ケ形成する工程と、該ショットキー金属層と前記
エピタキシャル層と全綱1の絶縁層で被覆保護する工程
と、該第1の絶FM Iciの−)■をエツチング除去
してオーミック用窓全開孔し前記エピタキシャル層ヲ坏
出させる工程と、前記第1の絶縁層全マスクとして他の
導電型全車する不純物をイオン注入により打込みオーミ
ック拡散層を形成する工程と、前Rj7第1の絶縁層と
前記オーミック用窓を第2の絶縁層で被僚保時する工程
と、高温で熱処理しショットキー接触の形成と、イオン
注入層のアニールと全同時に行なう工程と、前記第2の
絶縁層の一部全エノヂング除去して、ショットキー電極
数9出し用窓とオーミック電極取り出し用窓を開孔し、
前記ショットキー金属層の表面の一部とオーミック拡散
層とを露出させる工程と、上面よシー電極金属を蒸着し
、ショットキー電極とオーミック電極とを形成する工程
ケ含む。
第3図乃至第6図はその一実施例金子す製造工程断面図
で、とくにショットキー電極とその近傍のオーミック1
1を極の部分を示している。
甘ず、半導体基板(例えばGaAs基板月基板上03上
と逆導電型金示すエピタキシャル層102を成長した後
、モリブデン層105 ’に形成する。次に通常の写真
蝕刻法によpX該モリブデン/e105にショットキー
バリアー形成用パターン(ショットキー接触領域として
望まれる形状)に加工した後(第3図)、全面全酸化膜
層104で被覆する。次に通常の写真蝕刻法によりオー
ミック用窓全開孔し、エヒリギシャル層102を露出し
た後、」二面より一、ff、ドーズイオン注入を行ない
、オーミック拡散層108孕形成する。(第4図)。次
に全面を再び酸化膜一層109で被覆した後、高温で熱
処理することにより、モリブデンシリザイド層110?
形成すると同時に前記イオン注入層のアニールを行ない
オーミック接触細織全形成−ノーる。次にモリブデン層
105−ヒ及びオーミックイオン注入層108上の酸化
膜層109の一部を除去し、ショットキー霜゛、極取り
出し用窓とオーミック電極取り出し用窓全開孔した後(
第5図〕、電極となる金属を上面よシ蒸着してショット
キー電極10G とオーミック電極10フイ形成する(
第6図)。
以上の実施例かられかるように本発明全適用したショッ
トキーダイオードにおいては、第2図に示す従来のよう
にモリブデン層及び電極金属層が酸化膜層合弁して半導
体基板とMO8容量を形成する部分11がない、即ち寄
生素子全作ってしまう構造’t i+tけているので寄
生容量音大きく減少させることが可能となる。せブこ、
ブヨットキー金属を形成するだめの窓あけ]二程がない
ので、・ン曹ットキー金属とオーミック金属との相対的
位置相席が向上し、両電極間隔金狭くすることができる
ので、高周波特性及び周波数イIV域+11が犬11]
に改善された。さらに又、?lil全極106がモリブ
デン層と接触する1]、すなわち露出したモリブデン層
の+lJが従来の1/2〜1/4程度と非常に狭くなっ
ているので、電極パターン形成時にしばしば発生したモ
リブデン層の露出によるやられ不jλを全くなくすこと
がU」能となり、ウエノ・−歩留、P/’、V’c大巾
に向上させることができるようになった。尚第6図のシ
ョットキーダイオードでは、モリブデン層と電極金属の
間に、新たにMO3構造が形成されるが、同゛口を位で
あるのでこの部分が寄生容量とはならない。
尚、ショットキー金属としてはモリブデン以外、白金や
金、アツベニウム等信のショットキー金属でもよいし、
ショットキー金属保睦用としての金属10Gはオーミッ
ク金属107とは異なるものでよいし、必要がなければ
設けなくともよい。さらに、本構造および製法はショッ
トキーFFJ1゛へ仝他の半導体装置にも同様に適用で
きる。
4、図面の欲1ハへ、な醜、明 第1図は、横形ショットキーダイオードの平面図、第2
図は従来製法に31e用した場合の部分断面図、第3〜
第6図は本発明の一実施例による半導体装直音その好適
な製法順に示した各工程での部分llr面図である。
1.102・・・・・・酸化膜層、2,102・・・・
・・エヒ。
タキシャル層、、3,103・・・・・・半導体基板、
104・・・・・・酸化膜j9イベ 5.105・・・
・・・モリブデン層、6.106・・・・・・保諜金属
層、7,107・・・・・・オーミック金属、14.1
08・・・・・・オーミック拡散lA109・・・・・
・酸化膜層、10・・・・・・モリブデンシ1ノツ゛イ
ド層、11・・・・・・MO8容量形成部分、12・・
・・・・ショットキー電極、13・・・・・・オーミッ
ク電4至。
代理人 弁理士  内 原   晋(・亨:f]A 箔1凶 第2閃

Claims (1)

    【特許請求の範囲】
  1. 半導体基体と接触するショットキー金属と、このショッ
    トキー金属の少なくとも1111面を覆うように設けら
    れた絶執膜とを有し、前記ショットキー金属が前記絶縁
    膜上に延在しないようなfi’?造にしたことを特徴と
    する半導体装置。
JP14027382A 1982-08-12 1982-08-12 半導体装置 Pending JPS5929456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14027382A JPS5929456A (ja) 1982-08-12 1982-08-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14027382A JPS5929456A (ja) 1982-08-12 1982-08-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS5929456A true JPS5929456A (ja) 1984-02-16

Family

ID=15264934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14027382A Pending JPS5929456A (ja) 1982-08-12 1982-08-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS5929456A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108676A (ja) * 2004-09-30 2006-04-20 Internatl Rectifier Corp Iii族窒化物マルチチャンネルヘテロ接合インターデジタル整流器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS493031A (ja) * 1972-03-23 1974-01-11
JPS50134582A (ja) * 1974-04-10 1975-10-24
JPS5119957A (ja) * 1974-08-09 1976-02-17 Nippon Electric Co
JPS5630701A (en) * 1979-08-21 1981-03-27 Nippon Electric Co Voltage nonnlinear resistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS493031A (ja) * 1972-03-23 1974-01-11
JPS50134582A (ja) * 1974-04-10 1975-10-24
JPS5119957A (ja) * 1974-08-09 1976-02-17 Nippon Electric Co
JPS5630701A (en) * 1979-08-21 1981-03-27 Nippon Electric Co Voltage nonnlinear resistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108676A (ja) * 2004-09-30 2006-04-20 Internatl Rectifier Corp Iii族窒化物マルチチャンネルヘテロ接合インターデジタル整流器
JP4686321B2 (ja) * 2004-09-30 2011-05-25 インターナショナル レクティフィアー コーポレイション Iii族窒化物マルチチャンネルヘテロ接合インターデジタル整流器
US8441030B2 (en) 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier

Similar Documents

Publication Publication Date Title
US6204105B1 (en) Method for fabricating a polycide semiconductor device
JPS5950567A (ja) 電界効果トランジスタの製造方法
JPS5860574A (ja) 電界効果トランジスタの製造方法
JPS5929456A (ja) 半導体装置
JPH0864801A (ja) 炭化けい素半導体素子およびその製造方法
US5686323A (en) Method of manufacturing a semiconductor device having an out diffusion preventing film
JPH0283920A (ja) 半導体装置の製造方法
JP2974839B2 (ja) 半導体装置の製造方法
JPS6273673A (ja) 電界効果トランジスタの製造方法
JPS6144473A (ja) 半導体装置の製造方法
JPS61140133A (ja) 半導体装置の製造方法
JPS5929470A (ja) 半導体装置の製造方法
JP3407763B2 (ja) 薄膜トランジスタの製造方法
JPH02122669A (ja) 半導体装置の製造方法
JPS6050966A (ja) 電界効果トランジスタの製造方法
JPS61156837A (ja) 半導体装置の製造方法
JP3280416B2 (ja) 半導体装置および半導体装置の製造方法
JPS5879770A (ja) シヨツトキゲ−ト電界効果トランジスタ
JPH01246830A (ja) 化合物半導体装置
JPS59191384A (ja) 半導体装置の製造方法
JPH045860A (ja) ショットキーダイオード
JPS58197876A (ja) 半導体装置
JPS5848460A (ja) 半導体装置の製造方法
JPS58135638A (ja) 半導体装置の製造方法
JPH04206842A (ja) パッド形成方法