CN1437765A - 用于不同深度的沟槽隔离的控制井泄漏的方法 - Google Patents
用于不同深度的沟槽隔离的控制井泄漏的方法 Download PDFInfo
- Publication number
- CN1437765A CN1437765A CN01810025A CN01810025A CN1437765A CN 1437765 A CN1437765 A CN 1437765A CN 01810025 A CN01810025 A CN 01810025A CN 01810025 A CN01810025 A CN 01810025A CN 1437765 A CN1437765 A CN 1437765A
- Authority
- CN
- China
- Prior art keywords
- groove
- insulating material
- depth
- thickness
- degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000002955 isolation Methods 0.000 title abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 239000011810 insulating material Substances 0.000 claims description 58
- 238000005516 engineering process Methods 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 claims description 31
- 238000002347 injection Methods 0.000 claims description 29
- 239000007924 injection Substances 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 15
- 239000000758 substrate Substances 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 12
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000712 assembly Effects 0.000 description 4
- 238000000429 assembly Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example oxide Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Element Separation (AREA)
Abstract
一种方法，其包括在半导体基底(10)中形成沟槽(22)以及在该沟槽(22)中形成绝缘材料(24)。该方法进一步包括确定该沟槽(22)的深度与该沟槽绝缘材料(24)的厚度的至少其中之一，并且确定离子注入工艺的能量等级，根据确定的该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一而通过该绝缘材料(24)执行该离子注入工艺。
Description
技术领域
本发明一般而言涉及半导体工艺领域，特别涉及一种在半导体器件中控制井泄漏(well leakge)的方法，其中该半导体器件具有不同深度的沟槽隔离。
背景技术
现今的集成电路装置包括形成在半导体基底(如硅)上的数以百万计的半导体组件，如晶体管。这些组件以非常密集的方式封装，亦即这些组件之间的空间非常少。这些组件、或者组件群，为执行其预定功能必须与其它的组件在电气上隔离。再者，若这些组件未经适当的隔离，可能发生不同的功能故障，例如可能建立短路路径等。
为了确保组件、或者组件群得到适当隔离，现今半导体工艺包括在基底的不同区域中形成浅沟槽隔离(shallow trench isolations，STI)。这些浅沟槽隔离一般通过在半导体基底中蚀刻沟槽、且随后以绝缘材料(亦即绝缘体，如二氧化硅、氮氧化硅、氮化硅，或其它类似材料)填充该沟槽而形成。
在形成沟槽隔离之后，通常执行离子注入工艺，以通过该沟槽隔离而将掺杂的离子注入至在沟槽隔离底之下的基底。此注入工艺的目的，有时称作“沟道阻挡”注入，在于帮助确保半导体器件得到适当隔离。简言之，此注入有助于避免所不希望的电子迁移超过特定界限。所使用的掺杂原子的类型以及离子注入工艺中所使用的不同能量等级，则依所构造的组件而有所不同。例如，对N沟道金属氧化物半导体(NMOS)组件而言，沟道阻挡注入可包括P型掺杂材料，如硼。对P沟道金属氧化物半导体(PMOS)组件而言，沟道阻挡注入可包括N型掺杂材料，如砷或磷。
希望以这种方式完成注入工艺：沟道阻挡注入的峰值浓度位于沟槽隔离的底部或稍低于沟槽隔离的底部。当然，后续的热处理工艺可导致掺杂原子在某种程度上迁移。形成沟道阻挡注入所使用的注入工艺的参数根据所设想的沟槽深度和/或绝缘材料(通过该绝缘材料来执行沟道阻挡注入)的厚度而定。然而，不同的制造参数可能从负面上影响可接受的(或者至少是较为有效的)沟道阻挡注入的形成。
例如由于操作者的误差、用以形成沟槽的蚀刻工具的差异等等原因，所形成的沟槽深度可能会大于或小于在所预期的数值，其中该蚀刻工具用以形成沟槽等。此外，由于在抛光或形成该绝缘材料中的误差等，形成于沟槽中的绝缘材料(通过该绝缘材料来执行该沟道阻挡注入工艺)的厚度可能比预期的较厚或者较薄。
上述各种差异(若未考虑到)会导致较无效的沟道阻挡注入的形成，并从而导致较无效的半导体器件的隔离的形成。例如，若所形成的沟槽的深度大于所预期的，和/或在沟槽中绝缘材料的厚度大于所预期的，根据沟槽深度与绝缘材料的厚度所使用的设计参数而执行的沟道阻挡注入工艺将导致注入无法穿透至基底，达到原本所希望的深度。相反地，若所形成的沟槽太浅和/或所形成的绝缘材料的厚度少于所预期的，最终在基底中所形成的沟道阻挡注入就会比原本所希望的更深。况且，在现今的半导体制造中(其中随着集成电路装置封装得更密集，沟槽隔离的宽度在减少)，沟道阻挡注入的适当形成变得甚至更为重要。
本发明目的在于一种构成半导体器件的方法，其将上述的若干问题或全部问题减至最少。
发明内容
本发明涉及一种控制井泄漏的方法，用于不同深度的沟槽隔离。在一实施例中，该方法包括在半导体基底中形成沟槽以及在该沟槽中形成绝缘材料。该方法进一步包括在该沟槽的深度与该沟槽绝缘材料的厚度中，确定至少其中之一，并且根据所确定的该沟槽深度与该绝缘材料厚度的至少其中之一而确定通过该绝缘材料所执行的离子注入工艺的能量等级。
附图简要说明
本发明可通过以下的说明并结合附图而了解，其中相同的参考数字表示相同的组件，并且其中：
图1为一个示例性的原有技术的半导体器件的剖面图，该半导体器件形成于半导体基底之上；
图2为沟槽隔离结构的一个示例性实施例的放大剖视图；
图3为一个流程图，其说明本发明的一个示例性实施例；以及
图4说明可与本发明一起使用的一个系统的示例性实施例。
虽然本发明易于有不同的变型与替代的型式，但仍通过附图来显示若干示例性的实施例并对其详加说明。然而，应了解本文中对特定实施例的说明并非意在将本发明限制为所描述的特定型式，相反地，本发明应涵盖由所附权利要求书所界定的本发明的精神与范畴内的所有变型、等效与替代方案。
发明实施方案
本发明的实施例说明如下。为了清楚起见，并非实际实施方案的所有特征均描述于本说明书中。当然应了解在开发任何这样的实际实施方案时，必须作出数目众多的依实施方案而定的决定，以达到开发人员的特定目标，如符合系统相关以及业务相关的限制，这种限制将依不同的实施方案而异。还应了解，这种开发工作可能是复杂并且耗时的，但是对从本文中获益的本领域一般技术人员而言，这种开发只是例行工作。
现在将参考图1～4而说明本发明。虽然说明于附图中的半导体器件的不同区域与结构具有非常精确、清楚的图案与外形，但实际上本领域技术人员知道这些区域与结构并非如附图所示的一样精确。此外，绘于附图中的不同图案的相对尺寸相较于已制造的装置上的图案大小的尺寸可能是夸大或不足的。然而，所附各图是用以说明并解释本发明的示例性实施例的。
一般而言，本发明为一种控制井泄漏的方法，其用于不同深度的沟槽隔离。对本领域技术人员而言，完整地读完本发明就会知道，本发明的方法显而易见地可适用于不同的技术(如NMOS、PMOS、CMOS等)，并且本发明易于适用至不同的装置，包括(但非限制至)逻辑装置、存储器装置等。
如图1中所显示，示例性半导体器件12形成在半导体基底10的表面11之上。装置12形成在基底10的有效区域(active area)13中，该有效区域13由该沟槽隔离21所界定。示于图1的示例性半导体器件12为NMOS晶体管，其包括栅极绝缘层16、栅极14、侧壁间隔物20及源极/漏极区18。示于图1的示例性晶体管的不同单元可以用不同技术形成，并且其可包括各种不同的材料。因此，用于形成示例性半导体器件12的特定技术、装置12的结构或材料，不应被视为对本发明的限制。
在开始时，沟槽隔离21形成在基底10中。图2为示例性的沟槽隔离21的放大剖面图。特别是，通过蚀刻工艺(如非各向等性的蚀刻工艺)在基底10中形成沟槽22。沟槽22具有底部28以界定沟槽22的深度。沟槽22的宽度、深度与外形可依在构造中的装置而定。因此，除了在所附权利要求书中特别提出之外，本文中所说明的沟槽22的特定结构、宽度与深度不应被视为本发明的限制。
接着，在沟槽22之中形成绝缘材料24。这可通过不同的技术完成，例如横越在半导体基底10的整个表面11与沟槽22中的沉积材料层或成长材料层。沟槽绝缘材料24可包括各种适合执行隔离半导体器件的功能的材料，例如氧化物、氧化氮(oxynitride)、氮化物、二氧化硅、氧氮化硅、氮化硅等。接着，可执行化学机械抛光操作以使沟槽绝缘材料24的表面23平坦，从而使得其大体与基底10的表面11共平面。或者，可执行平坦化操作以使得绝缘材料24的表面23大体上与另一工艺层(未显示)的表面共平面，所述另一工艺层在此之前形成于半导体基底10的表面之上。在所说明的实施例中，绝缘材料24具有顶部表面23，其大致上与基底10的表面11共平面。当然，如同本领域技术人员所知道，当沟槽隔离21的形成完成之后，绝缘材料24的顶部表面23可延伸至基底10的表面11之上。
在沟槽22中形成绝缘材料24之后，如箭头30所示，用离子注入工艺来形成图2中示意性地表示出的沟道阻挡注入26。掩模层31，例如光致抗蚀剂，形成于基底10上并且经过图案化处理，使沟槽隔离21曝露而受到离子注入处理30。用于形成沟道阻挡注入26的掺杂原子将依构造中的装置的类型(硼、磷、砷等)而异。
如同先前所说明的，注入的深度，特别是沟道阻挡注入的峰值浓度的宽度，将依沟槽22的深度与绝缘材料24的厚度而异，通过该绝缘材料来执行离子注入工艺以形成沟道阻挡注入。然而，为了确保沟道阻挡注入26更精确地定位，要确定在沟槽深度中的变化和/或绝缘材料24的厚度，并利用该信息来改变用于形成沟道阻挡注入26的离子注入工艺的能量等级。事实上，关于沟槽22的深度和/或绝缘材料24的厚度的信息可向前馈入，并且用来改变用于形成沟道阻挡注入26的离子注入工艺的能量等级。这一工作可以在逐组(lot-to-lot)的基础上完成或是在逐晶片的基础上完成。
例如，如果确定出沟槽22更深于所预期的、或者绝缘材料24更厚于所预期的，那么相应于原本所预期的沟槽22的深度和/或原本所预期的绝缘材料24的厚度，可增加用于离子注入工艺的能量等级。相反地，若确定出沟槽22的深度更浅于所预期的、或者绝缘材料24更薄于所预期的，则可降低离子注入工艺的能量等级。
图3以流程图形式来说明本发明的一示例性实施例。如该图中所示，本发明的方法包括在半导体基底中形成沟槽22——如方框32所示，以及在沟槽22中形成绝缘材料24——如方框34所示。本方法进一步包括在沟槽22的深度与绝缘材料24的厚度中，至少确定其中之一，如同方框36所示，并且确定用于离子注入工艺的注入能量，其中根据所确定的沟槽22的深度或者绝缘材料24的厚度的至少其中之一而通过该绝缘材料来执行该离子注入工艺。
如同先前所提出的，如方框32所示的形成沟槽22的步骤可通过不同的工艺来完成，例如各向异性蚀刻工艺。再者，最终的沟槽22可为任意的形状，并且可具有非常低或非常高的纵横比。如方框34所示，形成沟槽绝缘材料24亦可通过不同的技术完成，例如沉积、热成长等。另外，沟槽绝缘材料24可包括各种材料，例如氧化物、氧化氮等。
如同方框36所示，关于确定沟槽22的深度，这一工作可通过使用计量工具，例如阿尔法步骤系统工具(alpha step system tool)，通过测量沟槽的深度而完成。关于在图2中所说明的沟槽22的示例实施例，沟槽22的深度视为介于基底10的表面11与沟槽22的底部表面28之间的大致距离。如同方框36所示，使用计量工具，如椭圆仪、热波(Thermawave)工具，亦可确定绝缘材料24的厚度。所关心的绝缘材料24的厚度就是绝缘材料量，通过该绝缘材料来执行沟道阻挡离子注入工艺以形成沟道阻挡注入26。在图2中所说明的示例实施例，所关心的厚度尺寸为从绝缘材料24的表面23至沟槽22的底部表面28的尺寸。可在代表性的基底(例如，可作足够的测量以满足使用者用作为测量的准确性)测量沟槽22的深度和/或绝缘材料24的厚度。可使用该测量而在逐组基础上或逐晶片的基础上用于后续的晶片处理。
如同方框38所示，可以各种的技术完成确定用于沟道阻挡离子注入工艺的注入能量。例如，可发展关联沟槽22的确定的深度和/或绝缘材料24的确定的厚度至对应至用于沟道阻挡注入工艺的能量等级的数据库。或者，可根据沟槽22的确定的深度和/或绝缘材料24的厚度以计算能量等级。还可使用其它方法。接着，该方法经由在已确定的能量等级的绝缘材料24以持续执行离子注入工艺。
于本发明的一实施例中，根据沟槽22的深度和/或绝缘材料24的厚度以改变或调整沟道阻挡注入工艺的能量等级。在图4中说明可根据本发明所使用的示例说明的系统。如其中所显示，用于处理晶圆52的系统50包括计量工具44、自动化过程控制器48、与离子注入工具46。计量工具44可以是能够执行较佳的测量的任何型式的装置。
在一实施例中，自动化过程控制器48与计量工具44共接口以及与离子注入工具46共接口。根据如计量工具44所确定的沟槽22的深度和/或绝缘材料24的厚度，可使用控制器48以确定或控制离子注入工艺的能量等级，其中在离子注入工具46中执行该离子注入工艺。亦即，沟槽22的深度和/或绝缘材料24的厚度向前馈入至控制器48，并且根据这些参数的至少其中之一控制执行于离子注入工具46中的沟道阻挡注入工艺的能量等级。控制器48可以是单独存在的装置，它可以是系统的部分、或者它可以是离子注入工具46或另外的工艺工具(如化学机械抛光工具)的部分。再者，计量工具44可以是单独存在的装置或系统，或者它可与离子注入工具46、另一工艺工具(例如，化学机械抛光工具、蚀刻工具等)结合，或者包含两者的系统。
在示例说明的实施例中，自动过程控制器48通过软件而以计算机编程，从而实现所说明的功能。然而，如同本领域一般技术人员所了解，可使用设计以实现特定功能的硬件控制器(未显示)。本发明的部分与相对应的详细说明以软件、或算法以及在计算机内存中资料位上的操作的符号代表的方式呈现。这些说明与代表即为本领域一般技术人员有效地传输他们的工作内容至其它的本领域一般技术人员。一种算法，如同本文所使用的名词，并且如同一般的使用，表达为导致较佳的结果的步骤的首尾一致的顺序(self-consistent sequence)。该步骤为这些所需的物理量的物理操作。通常，虽然不是必须的，这些量以能够被储存、传递、结合、以及其它操作的光学的、电气的、或磁性的信号的型式出现。有时方便地证明，主要为一般使用的理由，对照这些信号为位、值、单元、符号、文字、术语、数字等。
然而，应知道所有这些以及类似的术语与合适的物理量有关并且仅为适用至这些量的便利符号。否则除非特别声明，或者从讨论中为显而易见的，术语诸如“处理(processing)”或“计算(computing)”或“计算(calculating)”或“确定(determining)”或“显示(displaying)”等，参照至计算机系统、或类似的电子计算装置的动作与处理，其中计算机系统或类似的电子计算装置处理并且转换代表为在计算机系统缓存器与内存中的物理量、电子量的资料至类似地代表为在计算机系统内存或缓存器或其它的如信息储存、传递或显示装置中的其它资料。
能够适用以执行自动过程控制器48的功能的一种示例的软件系统，如同所说明的，由ObjectSpace，Inc.所提供的对象空间触媒系统(ObiectSpace Catalyst system)。对象空间触媒系统使用半导体设备与国际材料(Semiconductor Equipment and Materials International，SEMI)计算机集成制造(Computer Integrated Manufacturing，CIM)架构顺从系统科技，并且根据进阶处理控制(Advanced Process Control，APC)架构。CIM(SEMI E81-0699-用于CIM架构领域结构的临时说明书)与APC(SEMI E93-0999-用于CIM架构进阶程序处理单元的临时说明书)说明书可从SEMI公开地获取。
经由使用本发明，虽然在沟槽深度中和/或绝缘材料的厚度有变化，但可完成有效的沟槽隔离。结果，可于现今的半导体器件中制造并且使用更有效的沟槽隔离。
以上揭示的特定实施例仅为示例而已，因为对于从本文指导中获益的本领域一般技术人员而言，显而易见的是可改动本发明并且以不同但等效的方式实施。再者，除了在所附权利要求书中特别加以说明之外，对于本文中所显示的结构或设计的细节并无限制。因此，明显可将以上所述的特定实施例加以改动或改变，并且所有的这些变型均可视为落入本发明的范畴与精神之内。因此，本发明寻求由权利要求书所提出的范围内的保护。
Claims (9)
1.一种方法，包括：
在半导体基底(10)中形成沟槽(22)，该沟槽具有深度；
在该沟槽(22)中形成绝缘材料(24)，该绝缘材料(24)具有厚度；
在该沟槽(22)的深度与该绝缘材料(24)的厚度中，确定至少其中之一；以及
根据所确定的该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一，确定通过该绝缘材料(24)而执行的离子注入工艺的能量等级。
2.如权利要求1的方法，其中在半导体基底(10)中形成沟槽(22)包括在半导体基底中蚀刻沟槽(22)。
3.如权利要求1的方法，其中在该沟槽(22)中形成沟槽绝缘材料(24)包括在该沟槽(22)中形成由氧化物、氧氮化物(oxynitride)以及氮化物的至少其中之一构成的沟槽绝缘材料(24)。
4.如权利要求1的方法，其中确定该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一包括测量该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一。
5.如权利要求1的方法，其中根据所确定的该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一，确定通过该绝缘材料(24)而执行的离子注入工艺的能量等级包括：根据所确定的该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一，计算通过该绝缘材料(24)而执行的离子注入工艺的能量等级。
6.如权利要求1的方法，其中根据所确定的该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一，确定通过该绝缘材料(24)而执行的离子注入工艺的能量等级包括：使得通过该绝缘材料(24)以而执行的离子注入工艺的能量等级关联于所确定的该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一。
7.如权利要求1的方法，进一步包括将所确定的该沟槽(22)的深度与该绝缘材料(24)的厚度的至少其中之一报告至控制器，该控制器控制用以通过该绝缘材料而执行离子注入工艺的离子注入工具的注入能量。
8.如权利要求1的方法，进一步包括使用所确定的能量等级执行该离子注入工艺。
9.一种系统，包括：
计量工具(44)，用于确定以下二者的其中之一：沟槽(22)的深度与形成在该沟槽中的绝缘材料(24)的厚度；
控制器(48)，用于根据所确定的深度与厚度的至少其中之一，确定通过该绝缘材料(24)所执行的离子注入工艺的能量等级；以及
离子注入工具(46)，用于在所确定的能量等级上执行该离子注入工艺。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57876000A | 2000-05-25 | 2000-05-25 | |
| US09/578,760 | 2000-05-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1437765A true CN1437765A (zh) | 2003-08-20 |
Family
ID=24314194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01810025A Pending CN1437765A (zh) | 2000-05-25 | 2001-04-16 | 用于不同深度的沟槽隔离的控制井泄漏的方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1295329A2 (zh) |
| JP (1) | JP2003535468A (zh) |
| KR (1) | KR20030005391A (zh) |
| CN (1) | CN1437765A (zh) |
| AU (1) | AU2001255414A1 (zh) |
| WO (1) | WO2001093311A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350588C (zh) * | 2003-09-25 | 2007-11-21 | 茂德科技股份有限公司 | 浅槽隔离区与动态随机存取存储器的结构及其制造方法 |
| CN100440519C (zh) * | 2003-03-03 | 2008-12-03 | 松下电器产业株式会社 | 固体摄像器件、制造方法及行间传递型ccd图像传感器 |
| CN101414554B (zh) * | 2007-10-17 | 2010-04-14 | 中芯国际集成电路制造(上海)有限公司 | 离子注入方法 |
| CN101728291B (zh) * | 2008-10-14 | 2012-03-28 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽内绝缘材料高度的确定方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11854688B2 (en) * | 2020-02-19 | 2023-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0165320B1 (ko) * | 1995-12-27 | 1999-02-01 | 김광호 | 반도체 산화 공정의 소크타임 설정 방법 |
| US5861338A (en) * | 1997-01-21 | 1999-01-19 | Advanced Micro Devices, Inc. | Channel stop implant profile shaping scheme for field isolation |
| US5937287A (en) * | 1997-07-22 | 1999-08-10 | Micron Technology, Inc. | Fabrication of semiconductor structures by ion implantation |
| US6055460A (en) * | 1997-08-06 | 2000-04-25 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
| US5972728A (en) * | 1997-12-05 | 1999-10-26 | Advanced Micro Devices, Inc. | Ion implantation feedback monitor using reverse process simulation tool |
| JPH11274418A (ja) * | 1998-03-25 | 1999-10-08 | Nec Corp | 半導体装置 |
-
2001
- 2001-04-16 JP JP2002500431A patent/JP2003535468A/ja not_active Withdrawn
- 2001-04-16 KR KR1020027015882A patent/KR20030005391A/ko not_active Application Discontinuation
- 2001-04-16 AU AU2001255414A patent/AU2001255414A1/en not_active Abandoned
- 2001-04-16 CN CN01810025A patent/CN1437765A/zh active Pending
- 2001-04-16 WO PCT/US2001/012360 patent/WO2001093311A2/en not_active Application Discontinuation
- 2001-04-16 EP EP01928571A patent/EP1295329A2/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440519C (zh) * | 2003-03-03 | 2008-12-03 | 松下电器产业株式会社 | 固体摄像器件、制造方法及行间传递型ccd图像传感器 |
| CN100350588C (zh) * | 2003-09-25 | 2007-11-21 | 茂德科技股份有限公司 | 浅槽隔离区与动态随机存取存储器的结构及其制造方法 |
| CN101414554B (zh) * | 2007-10-17 | 2010-04-14 | 中芯国际集成电路制造(上海)有限公司 | 离子注入方法 |
| CN101728291B (zh) * | 2008-10-14 | 2012-03-28 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽内绝缘材料高度的确定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001093311A3 (en) | 2002-04-11 |
| JP2003535468A (ja) | 2003-11-25 |
| EP1295329A2 (en) | 2003-03-26 |
| AU2001255414A1 (en) | 2001-12-11 |
| WO2001093311A2 (en) | 2001-12-06 |
| KR20030005391A (ko) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859746B1 (en) | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same | |
| US7584011B2 (en) | Method for optimizing an industrial product, system for optimizing an industrial product and method for manufacturing an industrial product | |
| US6409879B1 (en) | System for controlling transistor spacer width | |
| CN1258811C (zh) | 控制蚀刻选择性的方法和装置 | |
| US7504838B1 (en) | Methods of determining characteristics of doped regions on device wafers, and system for accomplishing same | |
| CN1729560A (zh) | 用于模型预测的动态适应性取样率 | |
| CN102184879A (zh) | 一种soi场效应晶体管的tcad仿真校准方法 | |
| US7188049B2 (en) | System and method for controlling manufacturing processes, and method for manufacturing a semiconductor device | |
| US6365422B1 (en) | Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same | |
| US20130125075A1 (en) | Method for rapid estimation of layout-dependent threshold voltage variation in a mosfet array | |
| US8241924B2 (en) | Method and system for controlling an implantation process | |
| WO2003081662A1 (en) | Method and structure for calibrating scatterometry-based metrology tool used to measure dimensions of features on a semiconductor device | |
| CN1437765A (zh) | 用于不同深度的沟槽隔离的控制井泄漏的方法 | |
| US20050032251A1 (en) | Method for manufacturing semiconductor devices by monitoring nitrogen bearing species in gate oxide layer | |
| US20020059011A1 (en) | Implant monitoring using multiple implanting and annealing steps | |
| US6426262B1 (en) | Method of analyzing the effects of shadowing of angled halo implants | |
| US6746882B1 (en) | Method of correcting non-linearity of metrology tools, and system for performing same | |
| US6258681B1 (en) | Use of a rapid thermal anneal process to control drive current | |
| US6822430B2 (en) | Method of assessing lateral dopant and/or charge carrier profiles | |
| US7033873B1 (en) | Methods of controlling gate electrode doping, and systems for accomplishing same | |
| US6778876B1 (en) | Methods of processing substrates based upon substrate orientation | |
| US6617258B1 (en) | Method of forming a gate insulation layer for a semiconductor device by controlling the duration of an etch process, and system for accomplishing same | |
| Rezzak | The effect of shallow trench isolation (STI) topology, sidewall doping and layout-related stress on radiation-induced leakage current | |
| CN1685494A (zh) | 互连阶段的工艺控制 | |
| US7867884B2 (en) | Sample wafer fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |