KR0165320B1 - 반도체 산화 공정의 소크타임 설정 방법 - Google Patents
반도체 산화 공정의 소크타임 설정 방법 Download PDFInfo
- Publication number
- KR0165320B1 KR0165320B1 KR1019950059505A KR19950059505A KR0165320B1 KR 0165320 B1 KR0165320 B1 KR 0165320B1 KR 1019950059505 A KR1019950059505 A KR 1019950059505A KR 19950059505 A KR19950059505 A KR 19950059505A KR 0165320 B1 KR0165320 B1 KR 0165320B1
- Authority
- KR
- South Korea
- Prior art keywords
- soak time
- oxide film
- data
- oxide
- thickness
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Abstract
반도체 제조 방법에 관한 것으로, 특히 반도체 산화 공정에서 최적의 산화막 두께를 얻기 위한 소크타임(Soak Time) 설정 방법에 관한 것이다.
일정 두께의 산화막을 성장하기 위한 반도체 장치의 소크타임(Soak Time) 계산 방법에 있어서, 산화막 성장 공정 후 측정된 산화막 두께를 컴퓨터에 저장하고 상기 저장된 데이타를 이용하여 상기 데이터와 타겟(Target)량을 비교하여 다음에 실시해야 할 산화막 성장 공정의 소크타임을 수(手)계산이 아닌 컴퓨터에 내장된 계산식을 이용하여 산출함으로써, 종래의 수(手)작업에 의한 소크타임 값으로 인한 매 배치마다의 산화막 두께 변동을 최소화하여 신뢰성을 향상시키고 공정을 단순화하여 생산성 또한 향상시킬 수 있다.
Description
제1도는 종래 기술에 의한 반도체 장치의 산화공정을 설명하기 위한 순서도(Flow Chart)이다.
제2도는 본 발명에 의한 반도체 장치의 산화 공정을 설명하기 위한 순서도(Flow Chart)이다.
제3도는 본 발명에 의한 반도체 장치의 산호 공정을 설명하기 위한 개략도이다.
본 발명은 반도체 제조 방법에 관한 것으로, 특히 반도체 산화 공정에서 최적의 산화막 두께를 얻기 위한 소크타임(Soak Time) 설정 방법에 관한 것이다.
반도체 장치의 제조공정에 있어서, 산화 공정은 소자분리나 절연 효과를 위해 자주 사용되는 공정으로 실리콘 웨이퍼를 산소와 반응시켜 실리콘 웨이퍼의 표면에 산화막(SiO2박막)을 형성하는 방법이다.
산화 공정의 한 방법인 습식 산화(wet oxidation)는, 수소 가스(H2)와 산소가스(O2)를 고온(850℃)에서 반응시켜 발생하는 순수한 수증기(H2O2)를 이용하여 웨이퍼를 산화시키는 공정이다.
상기 산화 공정을 위해서는 반응관(Pyro Unit), 프로세스 튜브(process tube)와 유량제어장치를 구비한 장비를 필요로 한다.
반응관(Pyro Unit)은 프로세스 튜브(process tube)와 유량제어장치 사이에 위치하며, 850℃ 정도의 고온에서 수소가스와 산소가스를 화학반응시켜서 생성된 수증기 상태의 순수한 물(H2O)을 프로세스 튜브로 공급한다.
프로세스 튜브는 650℃ 이상의 고온의 석영관으로서, 상기 반응관으로부터 공급되는 수증기를 이용하여 실리콘 웨이퍼 표면에 산화막을 성장시킨다.
제1도는 종래 기술에 의한 반도체 장치의 산화 공정을 설명하기 위한 순서도(Flow Chart)이다.
여기서 소크타임(Soak Time)이란 산화막을 성장시키기 위해 필요한 가스를 주입하는 시간을 나타낸다.
먼저 제1단계에서는 성장시키고자 하는 산화막의 두께 즉 타겟(Target)량에 맞는 소크타임을 결정하고 제2단계에서 상기 소크타임동안 프로세스 튜브에 가스를 주입하여 산화막을 성장시킨다.
이렇게 성장된 산화막은 제3단계에서 그 두께가 측정된 후 제4단계에서 상기 측정된 산화막 두께와 상기 타겟량을 비교한다.
이어서 제5단계에서는 상기 비교된 두께의 차이량만큼 산화막을 더 성장시키기 위한 소크타임을 계산한다.
상기 5단계에서 계산된 소크타임 값을 다시 제1단계로 피드백(Feedback)하여 소크타임을 수정한 후 제2단계에서 다시 수정된 소크타임 값으로 산화막 성장 공정을 진행한다.
이러한 산화막 성장 공정은 장비 자체의 다양한 조건으로 인해 매 배치(Batch)마다 산화막의 두께가 일정하지 않고, 매 배치 결과 성장시키고자 하는 산화막의 두께 즉 타겟(Target)량만큼 형성되지 않았을 때는 다시 소크타임(Soak Time)을 일일이 손으로 계산하여 산화막 성장 공정을 진행해야 하는 문제가 발생한다.
그리고 운용자마다의 소크타임(Soak Time) 계산 방식이 다르고 감각적 요소가 가미되므로 정확한 산출이 될 수 없고 매 배치마다 결과를 확인해야 하는 번거로움이 있었다.
따라서, 본 발명의 목적은 상기의 문제점을 제거하기 위한 반도체 장치의 산화 공정 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은, 일정 두께의 산화막을 성장하기 위한 반도체 장치의 소크타임(Soak Time) 계산 방법에 있어서, 상기 산화막 성장 공정후 측정된 산화막 두께를 컴퓨터에 저장하고 상기 저장된 데이터를 이용하여 상기 데이터와 타겟(Target)량을 비교하여 다음에 실시해야 할 산화막 성장 공정의 소크타임을 수(手) 계산이 아닌 컴퓨터에 내장된 계산식을 이용하여 산출하는 것을 특징으로 하는 반도체 산화 공정의 소크타임(Soak Time) 설정 방법을 제공한다.
바람직하게, 상기 소크타임(Soak Time)은
TCBS´ = TCBS-(TOXavg - T) / G
TPBS´ = TPBS-(TOXavg - T) / G
TNBS= (TCBS´ * R) + (TPBS´ * (1-R))
와 같은 식으로 계산되고, 상기 TNBS(Next Batch Soak Time)는 다음에 실시할 산화막 성장 공정에 필요한 소크타임을, TPBS(Previous Batch Soak Time)은 이전에 실시한 산화막 성장 공정의 소크타임을, TCBS(Current Batch Soak Time)은 이번에 실시하는 산화막 성장 공정의 소크타임을, R(Ratio)은 상기 TCBS와 상기TPBS의 적용 비율을, G는 산화막의 성장률을, TOXavg는 측정된 산화막 두께들의 데이타(PointRawData)중 디스턴스(Distance)가 가장 큰 2개의 데이터를 제외한 나머지 데이터의 평균을, T(Target)은 성장시키고자 하는 산화막 두께를 나타낸다.
상기 디스턴스(Distance)는 상기 측정된 산화막 두께들의 데이타(PointRawData)의 중심치와 상기 측정된 산화막 두께들의 데이타(PointRawData)의 차이이다.
또한, 상기 측정된 산화막 두께들의 데이타(PointRawData)가 스팬값(Span Value: S= T*X%)을 벗어날 경우 상기 TOXavg를 상기 스팬값으로 하여 계산하는 것이 바람직하다.
따라서 본 발명은 일정 두께의 산화막을 성장하기 위한 반도체 장치의 소크타임(Soak Time) 계산방법에 있어서, 산화막 성장 공정후 측정된 산화막 두께를 컴퓨터에 저장하고 상기 저장된 데이터를 이용하여 상기 데이터와 타겟(Target)량을 비교하여 다음에 실시해야할 산화막 성장공정의 소크타임을 수(手) 계산이 아닌 컴퓨터에 내장된 계산식을 이용하여 산출함으로써, 종래의 수(手)작업에 의한 소크타임 값으로 인한 매 배치마다의 산화막 두께 변동을 최소화하여 신뢰성을 향상시키고 공정을 단순화하여 생산성 또한 향상시킬 수 있다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 의한 반도체 장치의 산화 공정을 설명하기 위한 순서도(Flow Chart)이다.
먼저 제1단계에서는 성장시키고자 하는 산화막의 두께 즉 타겟(Target)량에 맞는 소크타임으로 프로세스 튜브에서 산화막을 성장시킨다.
제2단계에서는 상기 성장된 산화막의 두께를 측정하고 제3단계에서는 상기 측정값을 주 컴퓨터(Host Computer)에 저장한다.
제4단계에서는 상기 주 컴퓨터는 상기 측정값과 상기 타겟량을 비교하고 그 차이만큼의 산화막을 더 성장시키기 위한 최적의 소크타임을 계산한 후 그 값을 제1단계의 프로세스 튜브에 피드백(Feedback)시켜 산화막 성장 공정을 진행한다.
제3도는 본 발명에 의한 반도체 장치의 산화 공정을 설명하기 위한 개략도이다.
참조 번호 1은 주 컴퓨터(Host Computer)를, 2는 운용자의 터미널을, 3은 산화막 성장 공정을 위한 장비를, 4는 산화막 두께 측정 장비를 각각 나타낸다.
운용자가 주 컴퓨터(1)에 연결된 터미널(2)을 이용하여 소크타임을 요구(11)하면 상기 주 컴퓨터(1)는 산화막 성장 타겟량에 맞는 소크타임을 계산하여 상기 터미널(2)로 상기 소크타임 값으로 응답(12)한다.
운용자는 터미널(2)을 이용하여 산화막 성장 공정을 위한 장비(3)에 상기 소크타임 값을 다운로드(DownLoad, 13)한다.
이어서 운용자는 성장된 산화막의 두께를 측정하기 위해 테스트 웨이퍼(Test Wafer)를 산화막 두께 측정 장비(4)로 이동(14)시킨다.
상기 산화막 두께 측정 장비(14)에서 측정된 산화막 두께의 데이터는 상기 주 컴퓨터(1)로 피드백(Thickness RawData Feedback, 35) 된다.
상기 피드백된 데이터는 상기 주 컴퓨터(1)에서 상기 타겟량과 비교되고 그 차이만큼의 산화막을 더 성장시키는데 필요한 소크타임이 계산된 후, 상기 주 컴퓨터(1)에 저장되었다가 운용자의 요구(11)가 있을 때 응답(12)하여 상기의 과정이 반복된다.
이 때 소크타임(Soak Time) 산출 계산식은 아래와 같다.
TCBS´ = TCBS-(TOXavg - T) / G
TPBS´ = TPBS-(TOXavg - T) / G
TNBS= (TCBS´ * R) + (TPBS´ * (1-R))
상기 TNBS(Next Batch Soak Time)는 다음에 실시할 산화막 성장 공정에 필요한 소크타임을, TPBS(Previous Batch Soak Time)은 이전에 실시한 산화막 성장 공정의 소크타임을, TCBS(Current Batch Soak Time)은 이번에 실시하는 산화막 성장 공정의 소크타임을 나타낸다.
R(Ratio)은 상기 TCBS와 상기 TPBS의 적용 비율을, G는 산화막의 성장률 을, TOXavg는 측정된 산화막 두께들의 데이타(PointRawData)중 디스턴스(Distance)가 가장 큰 2개의 데이터를 제외한 나머지 데이터의 평균을, T(Target)은 성장시키고자 하는 산화막 두께를 나타낸다.
상기 디스턴스(Distance)는 상기 측정된 산화막 두께들의 데이타(PointRawData)의 중심치와 상기 측정된 산화막 두께들의 데이타(PointRawData)의 차이이다.
상기 측정된 산화막 두께들의 데이타(PointRawData)가 스팬값(Span Value: S= T*X%)을 벗어날 경우 상기 TOXavg를 상기 스팬값으로 하여 계산한다.
따라서 본 발명은 일정 두께의 산화막을 성장하기 위한 반도체 장치의 소크타임(Soak Time) 계산방법에 있어서, 산화막 성장 공정후 측정된 산화막 두께를 컴퓨터에 저장하고 상기 저장된 데이터를 이용하여 상기 데이터와 타겟(Target)량을 비교하여 다음에 실시해야할 산화막 성장공정의 소크타임을 수(手) 계산이 아닌 컴퓨터에 내장된 계산식을 이용하여 산출함으로써, 종래의 수(手)작업에 의한 소크타임 값으로 인한 매 배치마다의 산화막 두께 변동을 최소화하여 신뢰성을 향상시키고 공정을 단순화하여 생산성 또한 향상시킬 수 있다.
이상, 본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (4)
- 일정 두께의 산화막을 성장하기 위한 반도체 장치의 소크타임(Soak Time) 계산 방법에 있어서, 산화막 성장 공정 후 측정된 산화막 두께를 컴퓨터에 저장하고 상기 저장된 데이터를 이용하여 상기 데이터와 타겟(Target)량을 비교하여 다음에 실시해야 할 산화막 성장 공정의 소크타임을 수(手)계산이 아닌 컴퓨터에 내장된 계산식을 이용하여 산출하는 것을 특징으로 하는 반도체 산화 공정의 소크타임(Soak Time) 설정 방법.
- 제1항에 있어서, 상기 소크타임(Soak Time)은TCBS´ = TCBS-(TOXavg - T) / GTPBS´ = TPBS-(TOXavg - T) / GTNBS= (TCBS´ * R) + (TPBS´ * (1-R))와 같은 식으로 계산되고, 상기 TNBS(Next Batch Soak Time)는 다음에 실시할 산화막 성장 공정에 필요한 소크타임을, TPBS(Previous Batch Soak Time)은 이전에 실시한 산화막 성장 공정의 소크타임을, TCBS(Current Batch Soak Time)은 이번에 실시하는 산화막 성장 공정의 소크타임을, R(Ratio)은 상기 TCBS와 상기TPBS의 적용 비율을, G는 산화막의 성장률을, TOXavg는 측정된 산화막 두께들의 데이타(PointRawData)중 디스턴스(Distance)가 가장 큰 2개의 데이터를 제외한 나머지 데이터의 평균을, T(Target)은 성장시키고자 하는 산화막 두께를 나타내는 것을 특징으로 하는 반도체 산화 공정의 소크타임(Soak Time)설정 방법.
- 제2항에 있어서, 상기 디스턴스(Distance)는 상기 측정된 산화막 두께들의 데이타(PointRawData)의 중심치와 상기 측정된 산화막 두께들의 데이타(PointRawData)의 차이인 것을 특징으로 하는 반도체 산화 공정의 소크타임(Soak Time)설정 방법.
- 제2항에 있어서, 상기 측정된 산화막 두께들의 데이타(PointRawData)가 스팬값(Span Value: S= T*X%)을 벗어날 경우 상기 TOXavg를 상기 스팬값으로 하여 계산하는 것을 특징으로 하는 반도체 산화 공정의 소크타임(Soak Time)설정 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950059505A KR0165320B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 산화 공정의 소크타임 설정 방법 |
GB9625267A GB2308733B (en) | 1995-12-27 | 1996-12-04 | Apparatus and method for forming oxide film of semiconductor device |
DE1996152741 DE19652741B4 (de) | 1995-12-27 | 1996-12-18 | Vorrichtung und Verfahren zur Erzeugung eines Oxidfilms eines Halbleiterbauelementes |
TW85115714A TW401610B (en) | 1995-12-27 | 1996-12-19 | Apparatus and method for forming oxide film of semiconductor device |
JP34817896A JPH09186151A (ja) | 1995-12-27 | 1996-12-26 | 半導体素子の酸化装置及びこれを用いた酸化膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950059505A KR0165320B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 산화 공정의 소크타임 설정 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970054573A KR970054573A (ko) | 1997-07-31 |
KR0165320B1 true KR0165320B1 (ko) | 1999-02-01 |
Family
ID=19445217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950059505A KR0165320B1 (ko) | 1995-12-27 | 1995-12-27 | 반도체 산화 공정의 소크타임 설정 방법 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPH09186151A (ko) |
KR (1) | KR0165320B1 (ko) |
DE (1) | DE19652741B4 (ko) |
GB (1) | GB2308733B (ko) |
TW (1) | TW401610B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100474226B1 (ko) * | 2001-03-30 | 2005-03-08 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법, 반도체 장치의 제조 장치와 그제어 방법 및 제어 장치, 및 반도체 장치의 제조프로세스의 시뮬레이션 방법 및 시뮬레이션 장치 |
KR100768015B1 (ko) * | 2000-08-15 | 2007-10-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 미러 이미지 타겟에 기초한 반도체 처리툴 상에서의실행간 제어방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6033921A (en) * | 1998-04-06 | 2000-03-07 | Advanced Micro Devices, Inc. | Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface |
US6607926B1 (en) * | 1999-08-10 | 2003-08-19 | Advanced Micro Devices, Inc. | Method and apparatus for performing run-to-run control in a batch manufacturing environment |
US6405096B1 (en) * | 1999-08-10 | 2002-06-11 | Advanced Micro Devices, Inc. | Method and apparatus for run-to-run controlling of overlay registration |
AU2001255414A1 (en) * | 2000-05-25 | 2001-12-11 | Advanced Micro Devices Inc. | Method of controlling well leakage for trench isolations of differing depths |
-
1995
- 1995-12-27 KR KR1019950059505A patent/KR0165320B1/ko not_active IP Right Cessation
-
1996
- 1996-12-04 GB GB9625267A patent/GB2308733B/en not_active Expired - Lifetime
- 1996-12-18 DE DE1996152741 patent/DE19652741B4/de not_active Expired - Fee Related
- 1996-12-19 TW TW85115714A patent/TW401610B/zh not_active IP Right Cessation
- 1996-12-26 JP JP34817896A patent/JPH09186151A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100768015B1 (ko) * | 2000-08-15 | 2007-10-17 | 어플라이드 머티어리얼스, 인코포레이티드 | 미러 이미지 타겟에 기초한 반도체 처리툴 상에서의실행간 제어방법 |
KR100474226B1 (ko) * | 2001-03-30 | 2005-03-08 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법, 반도체 장치의 제조 장치와 그제어 방법 및 제어 장치, 및 반도체 장치의 제조프로세스의 시뮬레이션 방법 및 시뮬레이션 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR970054573A (ko) | 1997-07-31 |
GB2308733A (en) | 1997-07-02 |
JPH09186151A (ja) | 1997-07-15 |
GB2308733B (en) | 2000-07-05 |
DE19652741B4 (de) | 2007-07-05 |
TW401610B (en) | 2000-08-11 |
GB9625267D0 (en) | 1997-01-22 |
DE19652741A1 (de) | 1997-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101087855B1 (ko) | 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체 | |
US4388342A (en) | Method for chemical vapor deposition | |
JP2941943B2 (ja) | 半導体基板の水存在下におけるハライドエッチング法 | |
JP2896268B2 (ja) | 半導体基板の表面処理装置及びその制御方法 | |
US6803548B2 (en) | Batch-type heat treatment apparatus and control method for the batch-type heat treatment apparatus | |
KR20000019756A (ko) | 반도체 박막 공정에서의 박막 두께 제어 방법 | |
JP5049303B2 (ja) | 熱処理装置、熱処理装置の温度調整方法、及び、プログラム | |
KR0165320B1 (ko) | 반도체 산화 공정의 소크타임 설정 방법 | |
US20060217830A1 (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
KR100521706B1 (ko) | 온도제어방법 및 반도체 장치의 제조방법 | |
JPH0766256A (ja) | シリコン結晶中の水素濃度測定方法, 低水素濃度シリコン結晶及びその製造方法 | |
JP5049302B2 (ja) | 熱処理装置、熱処理装置の温度調整方法、及び、プログラム | |
US4362596A (en) | Etch end point detector using gas flow changes | |
KR100251134B1 (ko) | 반도체의 성막방법 및 그 장치 | |
KR20040101197A (ko) | 성막 방법 | |
JP3269463B2 (ja) | 薄膜成長温度の補正方法 | |
CN113252195B (zh) | 一种分子束外延设备中衬底温度的确定方法 | |
US7018482B1 (en) | Method of manufacturing electronic devices, and apparatus for carrying out such a method | |
JP4802019B2 (ja) | 基板処理装置の温度制御方法、基板処理装置および基板処理システム | |
JPH11186249A (ja) | 半導体プロセス制御装置及び制御方法 | |
JP2727106B2 (ja) | 膜形成方法 | |
EP1296132B1 (en) | Sensor cell for measuring the concentration of a component in a two component liquid mixture, apparatus and etching system | |
Wells et al. | Chemical Vapor Deposition of Silicon Nitride: I, Oxygen Contamination” | |
CA1037129A (en) | Method of and apparatus for plasma etching | |
KR100514524B1 (ko) | 반도체 소자의 산화막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080904 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |