KR20030005391A - 서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를제어하는 방법 - Google Patents

서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를제어하는 방법 Download PDF

Info

Publication number
KR20030005391A
KR20030005391A KR1020027015882A KR20027015882A KR20030005391A KR 20030005391 A KR20030005391 A KR 20030005391A KR 1020027015882 A KR1020027015882 A KR 1020027015882A KR 20027015882 A KR20027015882 A KR 20027015882A KR 20030005391 A KR20030005391 A KR 20030005391A
Authority
KR
South Korea
Prior art keywords
trench
insulating material
thickness
depth
determined
Prior art date
Application number
KR1020027015882A
Other languages
English (en)
Inventor
폴포드에이치.짐
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20030005391A publication Critical patent/KR20030005391A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Element Separation (AREA)

Abstract

반도체 기판(10)에서 트렌치(22)를 형성하는 단계와 상기 트렌치(22)에서 절연 물질을 형성하는 단계를 포함하는 방법이 개시된다. 상기 방법은 상기 트렌치(22)의 깊이와 상기 트렌치 절연 물질(24)의 두께 중 적어도 하나를 결정하는 단계와 상기 결정된 트렌치(22)의 깊이와 상기 결정된 절연 물질(24)의 두께 중 적어도 하나에 기초하여 상기 절연 물질(24)을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 결정하는 단계를 더 포함한다.

Description

서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를 제어하는 방법{METHOD OF CONTROLLING WELL LEAKAGE FOR TRENCH ISOLATIONS OF DIFFERING DEPTHS}
현대의 집적 회로 디바이스들은 수백만개의 반도체 디바이스들, 예를 들어, 실리콘과 같은 반도체 기판 위에 형성된 트랜지스터들로 구성되어 있다. 이 디바이스들은 매우 밀집하여 패키징된다. 즉, 디바이스들 사이에 공간이 거의 없다. 이 디바이스들, 또는 디바이스들의 그룹들은, 디바이스들이 그들의 의도된 기능을 수행하도록 다른 디바이스들로부터 전기적으로 분리되어야 한다. 또한, 상기 디바이스들이 적절하게 분리되지 않은 경우, 예를 들어, 쇼트(short) 회로 경로가 설정되는 등의 다양한 기능 장애가 발생할 수 있다.
상기 디바이스들, 또는 디바이스들의 그룹들이 적절하게 분리되도록 하기 위해서는, 현대의 반도체 공정은 기판의 다양한 영역에서 얕은 트렌치 절연부들(STI)의 형성을 필요로 한다. 이들 얕은 트렌치 절연부들은 전형적으로 반도체 기판에서트렌치를 식각하고, 그 다음에 절연 물질, 예를 들어, 실리콘 다이옥사이드, 실리콘 옥시나이트라이드, 실리콘 나이트라이드 또는 다른 유사 물질들과 같은 절연체로 상기 트렌치를 채움으로써 형성된다.
상기 트렌치 절연부들이 형성된 후에, 상기 트렌치 절연부들을 통해서, 그리고 상기 트렌치 절연부들의 바로 밑의 기판내로 불순물(dopant) 원자들을 주입하기 위해서 전형적으로 이온 주입 공정이 수행된다. 때때로 "채널-스톱(channel-stop)" 주입이라 불리는 이 주입 공정의 목적은 상기 반도체 디바이스가 적절하게 분리되도록 도와주는 것이다. 간단하게 말하면, 이 채널-스톱 주입은 어떤 규정된 한도의 범위를 넘어서 원하지 않는 전자의 이동을 방지하도록 도와준다. 상기 이온 주입 공정에서 이용되는 불순물 원자의 타입 뿐만 아니라 다양한 에너지 레벨은 공정 중의 디바이스에 따라 변할 것이다. 예를 들어, NMOS 디바이스들에 대해서는, 상기 채널-스톱 주입은 붕소(boron)와 같은 P-타입 불순물로 구성될 수 있다. PMOS 디바이스들에 대해서는, 상기 채널-스톱 주입은 비소(arsenic) 또는 인과 같은 N-타입 불순물로 구성될 수 있다.
상기 주입 공정은 상기 채널-스톱 주입의 최고 농도가 상기 트렌치 절연부의 바닥부에 또는 바닥부 약간 아래에 놓이게 하는 방식으로 수행되게 하고자 한다. 물론, 후속 열처리 공정들은 상기 불순물 원자들이 어떤 정도로 이동하도록 할 수 있다. 상기 채널-스톱 주입을 형성하는데 이용되는 주입 공정의 파라미터들은 가정된 트렌치의 깊이 및/또는 절연 물질의 두께를 기초로 하며, 이를 통해 상기 채널-스톱 주입이 수행될 것이다. 그러나, 다양한 제조 변형들은 허용가능한 또는 적어도 더 효과적인 채널-스톱 주입의 형성에 불리하게 영향을 미칠 수 있다.
예를 들어, 상기 트렌치의 깊이는 형성시 작업자의 에러, 상기 트렌치를 형성하는데 이용된 식각툴내에서의 변형들 및 기타 이유로 인해 예상보다 더 크거나 작을 수 있다. 또한, 상기 채널-스톱 주입 공정이 수행될 상기 트렌치에 형성된 절연 물질의 두께는 상기 절연 물질을 연마 또는 형성함에 있어서 에러들 및 다른 원인으로 인해 예상보다 더 두껍거나 얇을 수 있다.
상기 변형들은, 제거되지 않는 경우, 비효율적인 채널-스톱 주입의 형성의 원인이 될 수 있으며, 따라서, 비효율적인 반도체 디바이스의 절연부의 형성의 원인이 될 수 있다. 예를 들어, 상기 트렌치가 예상보다 더 깊게 형성되고/되거나 상기 절연 물질의 두께가 예상보다 더 큰 경우, 상기 트렌치의 깊이 및 상기 절연 물질의 두께에 대한 가정된 설계 파라미터들에 기초하여 채널-스톱 주입 공정을 수행하는 것은 주입이 원하는 만큼 깊게 기판안으로 침투하지 않는 결과를 초래할 것이다. 반대로, 상기 트렌치가 너무 얕게 형성되고/되거나 상기 절연 물질의 두께가 예상보다 더 작은 경우, 결과로서 생기는 채널-스톱 주입은 원하는 것보다 기판에 더 깊게 형성될 수 있다. 또한, 집적 회로 디바이스들이 더 밀집하게 채워짐에 따라, 채널-스톱 주입의 적절한 형성은 상기 트렌치 절연부의 폭이 감소하는 현대 반도체 제조에 있어서 훨씬 더 중요해진다.
본 발명은 앞서 언급한 문제점들 중 일부 또는 모두를 최소화하거나 줄이는 반도체 디바이스를 형성하는 방법을 목적으로 한다.
본 발명은 일반적으로 반도체 공정 분야에 관한 것으로, 특히 서로 다른 깊이의 트렌치 절연부들을 갖는 반도체 디바이스들에서 웰 리키지(well leakage)를 제어하는 방법에 관한 것이다.
본 발명은 첨부 도면들과 관련하는 하기의 설명을 참조하여 이해할 수 있으며, 동일한 참조 부호들은 동일한 요소들을 나타낸다.
도 1 은 반도체 기판 위에 형성된 예시적인 종래 기술 반도체 디바이스의 단면도이고;
도 2 는 트렌치 절연 구조의 하나의 예시적인 실시예의 확대 단면도이고;
도 3 은 본 발명의 하나의 예시적인 실시예를 도시하는 순서도이고; 그리고
도 4 는 본 발명에 이용될 수 있는 시스템의 예시적인 실시예를 도시한다.
본 발명은 다양한 수정들과 변형들을 갖지만, 본원에서는 특정 실시예들이 도면들에서 예시적으로 도시되고 상세히 설명된다. 그러나, 본원에서 특정 실시예들의 설명은 본 발명을 개시된 특정 형태들로 한정하고자 하는 것이 아니라, 첨부된 청구항들에 의해 정의되는 바와 같은 본 발명의 정신과 범위내에 있는 모든 수정들, 등가물들 및 대안들을 포함한다.
본 발명은 서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를 제어하는 방법을 목적으로 한다. 일 실시예에 있어서, 상기 방법은 반도체 기판에서 트렌치를 형성하는 단계와 상기 트렌치에서 절연 물질을 형성하는 단계를 포함한다. 또한, 상기 방법은 상기 트렌치의 깊이 및 상기 트렌치 절연 물질의 두께 중 적어도 하나를 결정하는 단계와 상기 트렌치의 결정된 깊이와 상기 절연 물질의 결정된 두께 중 적어도 하나에 기초하여 상기 절연 물질을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 결정하는 단계를 포함한다.
본 발명의 예시적인 실시예들이 하기에 설명된다. 명료함을 위하여, 본원에서는 실제 구현의 모든 특징들을 설명하지는 않는다. 물론, 어떠한 실제 실시예의 전개에 있어서, 실행마다 변하게 되는 시스템 관련 및 사업 관련 제약들과의 호환성과 같은 개발자의 특정 목표들을 달성하기 위해서는 많은 실행 지정 결정들이 이루어져야 한다는 것을 알 수 있을 것이다. 또한, 이러한 전개 노력은 복잡하고 시간 소모적이지만, 그럼에도 불구하고 본원의 개시의 이득을 갖는 이 기술 분야의 당업자들에게 있어서는 일상적인 일이라는 것을 알 수 있을 것이다.
이제 본 발명은 도 1 내지 4 를 참조하여 설명될 것이다. 비록 반도체 디바이스의 다양한 영역들 및 구조들이 매우 정확하고 예리한 구성들 및 단면들을 갖는 것처럼 도면들에 도시되어 있지만, 실제로 이 영역들 및 구조들이 도면들에 도시된 만큼 정확하지 않다는 것을 이 기술 분야의 당업자들은 알고 있다. 또한, 도면들에 도시된 다양한 최소 배선폭의 상대적인 크기는 제조된 디바이스들에서 그들의 최소 배선폭의 크기와 비교하여 늘이거나 줄일 수 있다. 그럼에도 불구하고, 상기 첨부 도면들은 본 발명의 예시적인 실시예들을 설명하기 위하여 포함된다.
일반적으로, 본 발명은 서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를 제어하는 방법을 목적으로 한다. 본 어플리케이션을 모두 읽은 이 기술 분야의 당업자들에게는 쉽게 명백해질 수 있는 바와 같이, 상기 방법은 다양한 기술들, 예를 들어, NMOS, PMOS, CMOS 등에 응용가능하며, 로직 디바이스들, 메모리 디바이스들 등에 한정되지 않는 다양한 디바이스들에 쉽게 응용가능하다.
도 1 에 도시된 바와 같이, 반도체 기판(10)의 표면(11) 위에 예시적인 반도체 디바이스(12)가 형성된다. 상기 디바이스(12)는 상기 트렌치 절연부(21)에 의해 정의되는 상기 기판(10)의 활성 영역(13)내에 형성된다. 도 1 에 도시된 상기 예시적인 반도체 디바이스(12)는 게이트 절연층(16), 게이트 전극(14), 측벽(sidewall) 스페이서(20) 및 소스/드레인 영역(18)으로 구성된 NMOS 트랜지스터이다. 도 1 에 도시된 예시적인 트랜지스터의 다양한 구성요소들은 다양한 기술들에 의해서 형성될 수 있으며, 다양한 서로 다른 물질들로 구성될 수 있다. 따라서, 상기 예시적인 반도체 디바이스(12)를 형성하는데 이용되는 특정 기술이나, 상기 디바이스(12)의 물질들 또는 구조는 본 발명을 그것으로만 제한하는 것으로 생각되어서는 안된다.
처음에, 상기 기판(10)에 트렌치 절연부들(21)이 형성된다. 도 2 는 예시적인 트렌치 절연부(21)의 확대 단면도이다. 특히, 비등방성 식각 공정과 같은 식각 공정에 의해 상기 기판(10)에 트렌치(22)가 형성된다. 상기 트렌치(22)는 상기 트렌치(22)의 깊이를 정의하는 바닥부(28)를 갖는다. 상기 트렌치(22)의 폭, 깊이 및 모양은 공정 중의 디바이스에 따라 변할 수 있다. 따라서, 본원에 도시된 상기 트렌치(22)의 특정 구성, 폭 및 깊이는 그것이 첨부된 청구항들에서 특정하게 제시되지 않는 한, 본 발명을 그것으로만 제한하는 것으로 생각되어서는 안된다.
이후, 상기 트렌치(22)에 절연 물질(24)이 형성된다. 이것은 다양한 기술들, 예를 들어, 상기 기판의 전체 표면(11)을 통해, 그리고 상기 트렌치(22)에 물질층을 증착 또는 성장시킴으로써 달성될 수 있다. 상기 트렌치 절연 물질(24)은 반도체 디바이스를 절연시키는 기능을 수행하는데 적합한 다양한 물질들, 예를 들어,옥사이드, 옥시나이트라이드, 나이트라이드, 실리콘 다이옥사이드, 실리콘 옥시나이트라이드, 실리콘 나이트라이드 등으로 구성될 수 있다. 이후, 상기 트렌치 절연 물질(24)의 표면(23)을 평탄화하기 위하여 화학 기계 연마 작용이 수행되어, 상기 기판(10)의 표면(11)과 대체로 평평해진다. 대안적으로, 평탄화 작용이 수행되어, 상기 절연 물질(24)의 표면(23)은 상기 기판(10)의 표면 위에 이전에 형성되었던 다른 공정층(미도시)의 표면과 거의 평평해진다. 상기 도시된 실시예에 있어서, 상기 절연 물질(24)은 상기 기판(10)의 표면(11)과 거의 평평한 윗면(top surface)(23)을 갖는다. 물론, 이 기술 분야의 당업자들이면 알 수 있는 바와 같이, 상기 트렌치 절연부(21)의 형성이 완료되면, 상기 절연 물질(24)의 윗면(23)은 상기 기판(10)의 표면(11) 위에서 확장될 수 있다.
도 2 에 도시된 바와 같이, 상기 트렌치(22)에 상기 절연 물질(24)이 형성된 후, 화살표(30)에 의해 표시된 바와 같은 이온 주입 공정은 개략적으로 도시된 채널-스톱 주입(26)을 형성하는데 이용된다. 상기 기판(10)에 마스킹층(31), 예를 들어, 포토레지스트가 형성되고, 상기 트렌치 절연부(21)가 상기 이온 주입 공정(30)에 노출되도록 마스킹층(31)이 패터닝된다. 상기 채널-스톱 주입(26)을 형성하는데 이용되는 불순물 원자들은 공정중의 디바이스 타입에 따라, 붕소, 인, 비소 등을 다양하게 할 것이다.
이전에 설명한 바와 같이, 주입의 깊이 및, 특히 상기 채널-스톱 주입의 최고 농도의 깊이는 상기 트렌치(22)의 깊이 및 상기 절연 물질(24)의 두께에 따라 변할 것이며, 이를 통해 상기 이온 주입 공정은 상기 채널-스톱 주입을 형성하기위해 수행될 것이다. 그러나, 상기 채널-스톱 주입(26)을 더 정확하게 위치시키는 것을 보증하기 위해서는, 상기 트렌치 깊이 및/또는 상기 절연 물질(24)의 두께에 있어서 변형들이 결정되고, 이 결정된 정보는 상기 채널-스톱 주입(26)을 형성하는데 이용되는 상기 이온 주입 공정의 에너지 레벨을 변화시키는데 이용된다. 사실상, 상기 트렌치(22)의 깊이 및/또는 상기 절연 물질(24)의 두께에 관한 상기 정보는 순방향으로 피드되어 상기 채널-스톱 주입(26)을 형성하기 위해 이용되는 상기 이온 주입 공정의 에너지 레벨을 변화시키는데 이용될 수 있다. 이것은 로트별(lot-by-lot) 방식 또는 웨이퍼별(wafer-by-wafer) 방식으로 행해질 수 있다.
예를 들어, 상기 트렌치(22)가 예상보다 더 깊거나, 상기 절연 물질(24)이 예상보다 더 두껍게 결정된 경우, 상기 이온 주입 공정에 대한 에너지 레벨은 만일 그렇지 못한 경우 예상되는 상기 트렌치(22)의 깊이 및/또는 상기 절연 물질(24)의 두께의 경우의 에너지 레벨에 비해 증가될 수 있다. 반대로, 상기 트렌치(22)가 예상보다 더 얕거나 상기 절연 물질(24)이 예상보다 더 얇게 결정된 경우, 상기 이온 주입 공정의 에너지 레벨은 줄어들 수 있다.
도 3 은 순서도 형태로 본 발명의 하나의 예시적인 실시예를 도시한다. 도시된 바와 같이, 본 발명의 방법은 블럭(32)에 표시된 바와 같이, 반도체 기판에 트렌치(22)를 형성하는 단계와 블럭(34)에 표시된 바와 같이, 상기 트렌치(22)에 절연 물질(24)을 형성하는 단계를 포함한다. 또한 상기 방법은 블럭(36)에 표시된 바와 같이, 상기 트렌치(22)의 깊이 및 상기 절연 물질(24)의 두께 중 적어도 하나를결정하는 단계와, 상기 결정된 트렌치(22)의 깊이와 상기 결정된 절연 물질(24)의 두께 중 적어도 하나에 기초하여 상기 절연 물질을 통해 수행될 이온 주입 공정에 대한 주입 에너지를 결정하는 단계를 포함한다.
앞서 설명된 바와 같이, 블럭(32)에 표시된 상기 트렌치(22)를 형성하는단계는 다양한 공정들, 예를 들어, 비등방성 식각 공정에 의해 수행될 수 있다. 또한, 상기 발생한 트렌치(22)는 임의의 모양을 가질 수 있으며, 그것은 매우 낮거나 높은 종횡비(aspect ratio)를 가질 수 있다. 블럭(34)에 표시된 상기 트렌치 절연 물질(24)을 형성하는 단계는 또한 다양한 기술들, 예를 들어, 증착, 열 성장 등에 의해 달성될 수 있다. 또한, 상기 트렌치 절연 물질(24)은 다양한 물질들, 예를 들어, 옥사이드, 옥시나이트라이드 등으로 구성될 수 있다.
블럭(36)에 표시된 바와 같이, 상기 트렌치(22)의 깊이 결정에 관련하여, 이것은 알파 스텝 시스템 툴(alpha step system tool)과 같은 계측 툴을 이용하여 상기 트렌치(22)의 깊이를 측정함으로써 달성될 수 있다. 도 2 에 도시된 상기 트렌치(22)의 예시적인 실시예에 관련하여, 상기 트렌치(22)의 깊이는 상기 기판(10)의 표면(11)과 상기 트렌치(22)의 바닥면(28) 사이의 근사 거리인 것으로 생각된다. 또한, 블럭(36)에 표시된 바와 같이, 상기 절연 물질(24)의 두께는 타원계, 서머웨이브(Thermawave) 툴과 같은 계측 툴을 이용하여 결정될 수 있다. 상기 절연 물질(24)과 관련하여 중요한 두께는 절연 물질의 양이며, 이를 통해 상기 채널-스톱 이온 주입 공정은 상기 채널-스톱 주입(26)을 형성하도록 수행된다. 도 2 에 도시된 예시적인 실시예에 있어서, 중요한 두께 치수는 상기 절연 물질(24)의표면(23)으로부터 상기 트렌치(22)의 바닥면(28)까지의 치수이다. 상기 트렌치(22)의 깊이 및/또는 상기 절연 물질(24)의 두께 측정은 대표적인 방식으로 행해질 수 있다. 즉, 측정의 정확성에 관하여 사용자를 만족시키기에 충분한 측정들이 이루어질 수 있다. 상기 측정들은 로트별 방식 또는 웨이퍼별 방식으로 웨이퍼의 후속 공정에 이용될 수 있다.
블럭(38)에서 표시된 상기 채널-스톱 이온 주입 공정에 대한 주입 에너지를 결정하는 것은 다양한 기술들에 의해 이루어질 수 있다. 예를 들어, 상기 결정된 트렌치(22)의 깊이 및/또는 상기 결정된 절연 물질(24)의 두께를 상기 채널-스톱 주입 공정을 위한 대응하는 에너지 레벨과 관련시키는 데이터베이스가 개발될 수 있다. 대안적으로, 상기 에너지 레벨은 상기 결정된 트렌치(22)의 깊이 및/또는 상기 결정된 절연 물질(24)의 두께에 기초하여 계산될 수 있다. 또한 다른 방법들이 가능하다. 이후, 상기 방법은 상기 결정된 에너지 레벨에서 상기 절연 물질(24)을 통해 상기 이온 주입 공정을 수행하는 것으로 이어진다.
본 발명의 일 실시예에 있어서, 상기 트렌치(22)의 깊이 및/또는 상기 절연 물질(24)의 두께에 따라, 상기 채널-스톱 주입 공정의 에너지 레벨은 변하거나 조정된다. 본 발명에 따라 이용될 수 있는 하나의 예시적인 시스템이 도 4 에 도시된다. 도 4 에 도시된 바와 같이, 계측 툴(44), 자동 공정 제어기(48) 및 이온 주입 툴(46)로 웨이퍼(52)를 처리하는 시스템(50)이 구성된다. 상기 계측 툴(44)은 상기 트렌치(22)의 깊이 및/또는 상기 절연 물질(24)의 두께를 측정하는데 이용된다. 상기 계측 툴(44)은 원하는 측정을 수행할 수 있는 임의의 타입의 디바이스일 수 있다.
일 실시예에 있어서, 상기 자동 공정 제어기(48)는 상기 계측 툴(44) 및 상기 이온 주입 툴(46)과 인터페이스한다. 상기 계측 툴(44)에 의해 결정된 바와 같이, 상기 트렌치(22)의 깊이 및/또는 상기 절연 물질(24)의 두께에 따라, 상기 제어기(48)는 상기 이온 주입 툴(46)에서 수행되는 상기 이온 주입 공정의 에너지 레벨을 결정 또는 제어하는데 이용된다. 즉, 상기 트렌치(22)의 깊이 및/또는 상기 절연 물질(24)의 두께는 상기 제어기(48)로 공급되며, 상기 이온 주입 툴(46)에서 수행되는 상기 채널-스톱 주입 공정의 에너지 레벨은 그들의 파라미터들 중 적어도 하나에 기초하여 제어된다. 상기 제어기(48)는 단독 디바이스일 수도 있거나, 하나의 시스템의 부분일 수도 있거나, 상기 이온 주입 툴(46) 또는 화학 기계 연마 툴과 같은 다른 공정 툴의 부분일 수도 있다. 또한, 상기 계측 툴(44)은 단독 디바이스 또는 시스템일 수도 있거나, 상기 이온 주입 툴(46), 예를 들어, 화학 기계 연마 툴, 식각 툴 등과 같은 다른 공정 툴, 또는 둘다 포함하는 시스템으로 통합될 수도 있다.
상기 예시된 실시예에 있어서, 상기 자동 공정 제어기(48)는 설명된 기능들을 구현하도록 소프트웨어로 프로그램된 컴퓨터이다. 그러나, 이 기술 분야의 당업자들이면 알 수 있는 바와 같이, 특정 기능들을 실행하도록 설계된 하드웨어 제어기(미도시)가 또한 이용될 수 있다. 본 발명의 부분들 및 대응하는 상세한 설명은 소프트웨어 즉, 알고리즘 및 컴퓨터 메모리 내의 데이터 비트에서 동작에 대한 기호 표시로 제시된다. 이러한 설명들 및 표시들은 이 기술 분야의 당업자들이 이 기술 분야의 타당업자들에게 그들의 작업 내용을 효과적으로 전달하는데 이용할 수 있는 것이다. 알고리즘은, 이 용어가 본원에서 이용되는 바와 같이, 그리고 일반적으로 이용되는 바와 같이, 원하는 결론에 이르는 일관성 있는 시퀀스 단계들로 인지된다. 상기 단계들은 물리량을 요구하는 물리적 처리이다. 반드시 그러하지만은 않지만 보통 이 물리량은 저장, 전송, 결합, 비교 및 처리될 수 있는 광, 전기 또는 자기 신호들의 형태를 갖는다. 그것은 주로 공통 사용의 이유로, 이들 신호들을 비트, 값, 요소, 기호, 문자, 용어, 숫자 등으로 나타내는 것은 때때로 편리한 것으로 입증되었다.
그러나, 모든 이러한 그리고 유사한 용어들은 적절한 물리량과 관련되는 것이며, 이 물리량에 적용된 단지 편리한 라벨들일뿐임을 명심해야 한다. 특정하게 다른 규정이 없는 한, 또는 논의로부터 명백한 바, "프로세싱" 또는 "컴퓨팅" 또는 "계산" 또는 "결정" 또는 "표시" 등과 같은 용어들은 상기 컴퓨터 시스템의 레지스터들 및 메모리들내의 물리, 전기량으로 표시되는 데이터를, 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 이러한 정보 저장, 전송 및 디스플레이 디바이스들내의 물리량으로 유사하게 표시되는 다른 데이터로 처리 및 변환하는 컴퓨터 시스템 또는 유사 전기 컴퓨팅 디바이스의 동작 및 프로세스를 나타낸다.
설명된 바와 같이, 상기 자동 공정 제어기(48)의 기능을 수행할 수 있는 대표적인 소프트웨어 시스템은 오브젝트스페이스사(ObjectSpace, Inc.)에 의해 제공된 오브젝트스페이스 촉매 시스템(ObjectSpace Catalyst system)이다. 상기 오브젝트스페이스 촉매 시스템은 반도체 장비 및 재료 인터내셔널(SEMI) 컴퓨터 집적 제조(CIM) 체계 호환 시스템 기술들을 이용하며, 진보된 공정 제어(APC) 체계에 기초한다. CIM(SEMI E81-0699 - CIM 체계 도메인 구조에 대한 임시 사양) 및 APC(SEMI E93-0999 - CIM 체계 진보된 공정 제어 구성요소에 대한 임시 사양) 사양들은 SEMI로부터 공개적으로 이용가능하다.
본 발명의 이용을 통해, 효과적인 트렌치 절연부가 만들어지고, 트렌치 깊이 및/또는 절연 물질의 두께에 있어서 변형을 설명한다. 그 결과, 더 효과적인 트렌치 절연부가 현대 반도체 디바이스에서 제조 및 이용될 수 있다.
상기 개시된 특정 실시예들은 단지 예시적인 것으로서, 본 발명은 본원의 가르침의 이득을 갖는 이 기술 분야의 당업자들에게 명백한, 서로 다르지만 동일한 방식으로 변형 및 실행될 수 있다. 또한, 본 발명은 본원에 개시된 구조 또는 설계의 세부적인 사항들에 한정되지 않으며, 하기의 청구범위에 의해서만 규정된다. 따라서, 상기 개시된 특정 실시예들은 본 발명의 범위 및 정신 내에서 변형 또는 수정될 수 있다. 그러므로, 본원에서 보호받고자 하는 권리는 하기의 청구범위들에서 규정된다.

Claims (9)

  1. 반도체 기판(10)에서 트렌치(22)를 형성하는 단계와, 상기 트렌치는 깊이를 가지며;
    상기 트렌치(22)에 절연 물질(24)을 형성하는 단계와, 상기 절연 물질(24)은 두께를 가지며;
    상기 트렌치(22)의 깊이와 상기 절연 물질(24)의 두께 중 적어도 하나를 결정하는 단계와; 그리고
    상기 결정된 트렌치(22)의 깊이와 상기 결정된 절연 물질(24)의 두께 중 적어도 하나에 기초하여 상기 절연 물질(24)을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 반도체 기판(10)에 트렌치(22)를 형성하는 단계는 반도체 기판에 트렌치(22)를 식각하는 것을 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 트렌치(22)에 트렌치 절연 물질(24)을 형성하는 단계는 상기 트렌치(22)에 옥사이드, 옥시나이트라이드 및 나이트라이드 중 적어도 하나로 구성되는 트렌치 절연 물질(24)을 형성하는 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 트렌치(22)의 깊이와 상기 절연 물질(24)의 두께 중적어도 하나를 결정하는 단계는 상기 트렌치(22)의 깊이와 상기 절연 물질(24)의 두께 중 적어도 하나를 측정하는 것을 포함하는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 결정된 트렌치(22)의 깊이와 상기 결정된 절연 물질(24)의 두께 중 적어도 하나에 기초하여 상기 절연 물질(24)을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 결정하는 단계는 상기 결정된 트렌치(22)의 깊이와 상기 결정된 절연 물질(24)의 두께 중 적어도 하나에 기초하여 상기 절연 물질(24)을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 계산하는 것을 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 결정된 트렌치(22)의 깊이와 상기 결정된 절연 물질(24)의 두께 중 적어도 하나에 기초하여 상기 절연 물질(24)을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 결정하는 단계는 상기 절연 물질(24)을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 상기 결정된 트렌치(22)의 깊이와 상기 결정된 절연 물질(24)의 두께 중 적어도 하나와 관련시키는 것을 포함하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 절연 물질을 통해 이온 주입 공정을 수행하는데 이용되는 이온 주입 툴의 상기 주입 에너지를 제어하는 제어기에 상기 결정된 트렌치의 깊이와 상기 결정된 절연 물질의 두께 중 적어도 하나를 알리는 것을 더 포함하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 결정된 에너지 레벨을 이용하여 상기 이온 주입 공정을 수행하는 것을 더 포함하는 것을 특징으로 하는 방법.
  9. 상기 트렌치에 형성되는 트렌치(22)의 깊이와 절연 물질(24)의 두께 중 적어도 하나를 결정하는 계측 툴(44)과;
    상기 결정된 깊이와 두께 중 적어도 하나에 기초하여 상기 절연 물질(24)을 통해 수행될 이온 주입 공정에 대한 에너지 레벨을 결정하는 제어기(48)와; 그리고
    상기 결정된 에너지 레벨에서 상기 이온 주입 공정을 수행하는 이온 주입 툴(46)을 포함하는 것을 특징으로 하는 시스템.
KR1020027015882A 2000-05-25 2001-04-16 서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를제어하는 방법 KR20030005391A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57876000A 2000-05-25 2000-05-25
US09/578,760 2000-05-25

Publications (1)

Publication Number Publication Date
KR20030005391A true KR20030005391A (ko) 2003-01-17

Family

ID=24314194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027015882A KR20030005391A (ko) 2000-05-25 2001-04-16 서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를제어하는 방법

Country Status (6)

Country Link
EP (1) EP1295329A2 (ko)
JP (1) JP2003535468A (ko)
KR (1) KR20030005391A (ko)
CN (1) CN1437765A (ko)
AU (1) AU2001255414A1 (ko)
WO (1) WO2001093311A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3621400B2 (ja) * 2003-03-03 2005-02-16 松下電器産業株式会社 固体撮像装置およびその製造方法
CN100350588C (zh) * 2003-09-25 2007-11-21 茂德科技股份有限公司 浅槽隔离区与动态随机存取存储器的结构及其制造方法
CN101414554B (zh) * 2007-10-17 2010-04-14 中芯国际集成电路制造(上海)有限公司 离子注入方法
CN101728291B (zh) * 2008-10-14 2012-03-28 中芯国际集成电路制造(上海)有限公司 浅沟槽内绝缘材料高度的确定方法
US11854688B2 (en) * 2020-02-19 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0165320B1 (ko) * 1995-12-27 1999-02-01 김광호 반도체 산화 공정의 소크타임 설정 방법
US5861338A (en) * 1997-01-21 1999-01-19 Advanced Micro Devices, Inc. Channel stop implant profile shaping scheme for field isolation
US5937287A (en) * 1997-07-22 1999-08-10 Micron Technology, Inc. Fabrication of semiconductor structures by ion implantation
US6055460A (en) * 1997-08-06 2000-04-25 Advanced Micro Devices, Inc. Semiconductor process compensation utilizing non-uniform ion implantation methodology
US5972728A (en) * 1997-12-05 1999-10-26 Advanced Micro Devices, Inc. Ion implantation feedback monitor using reverse process simulation tool
JPH11274418A (ja) * 1998-03-25 1999-10-08 Nec Corp 半導体装置

Also Published As

Publication number Publication date
AU2001255414A1 (en) 2001-12-11
EP1295329A2 (en) 2003-03-26
WO2001093311A3 (en) 2002-04-11
WO2001093311A2 (en) 2001-12-06
CN1437765A (zh) 2003-08-20
JP2003535468A (ja) 2003-11-25

Similar Documents

Publication Publication Date Title
US6432798B1 (en) Extension of shallow trench isolation by ion implantation
KR0165457B1 (ko) 트렌치 소자분리 방법
JP2000036596A (ja) ゲ―トにド―ピングを施し、非常に浅いソ―ス／ドレイン拡張部を作成する方法および結果として得られる半導体
CN101471344B (zh) 半导体器件及其制造方法和设计方法
US6365422B1 (en) Automated variation of stepper exposure dose based upon across wafer variations in device characteristics, and system for accomplishing same
US20040241917A1 (en) Method of forming a substrate contact for an SOI semiconductor device
KR20100098290A (ko) 주입공정 제어방법 및 그 시스템
CN109449098B (zh) 半导体结构、测试系统、测试方法及半导体结构的制造方法
US6368937B1 (en) Method of manufacturing semiconductor device
KR20030005391A (ko) 서로 다른 깊이의 트렌치 절연부들에 대해 웰 리키지를제어하는 방법
US6737315B2 (en) Method of manufacturing semiconductor device including steps of forming both insulating film and epitaxial semiconductor on substrate
US20160148851A1 (en) Dry etching method and method of manufacturing semiconductor device
US8673696B2 (en) SOI semiconductor device comprising a substrate diode with reduced metal silicide leakage
US20030045079A1 (en) Method for manufacturing mask ROM
US6589875B1 (en) Method of selectively processing wafer edge regions to increase wafer uniformity, and system for accomplishing same
US6617258B1 (en) Method of forming a gate insulation layer for a semiconductor device by controlling the duration of an etch process, and system for accomplishing same
US7833859B2 (en) Method for simultaneously manufacturing semiconductor devices
US6949795B2 (en) Structure and method of fabricating a transistor having a trench gate
US7033873B1 (en) Methods of controlling gate electrode doping, and systems for accomplishing same
US6569692B1 (en) Automated method of controlling photoresist develop time to control critical dimensions, and system for accomplishing same
KR100562305B1 (ko) 반도체 소자 및 그 제조방법
CN116230508A (zh) U型沟槽的形成方法和mos晶体管
KR100607799B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
CN113257743A (zh) 半导体器件、制作方法及三维存储器
KR100652342B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid