CN111446222A - 一种晶圆级rdl金属线结构及其制备方法 - Google Patents

一种晶圆级rdl金属线结构及其制备方法 Download PDF

Info

Publication number
CN111446222A
CN111446222A CN202010426009.4A CN202010426009A CN111446222A CN 111446222 A CN111446222 A CN 111446222A CN 202010426009 A CN202010426009 A CN 202010426009A CN 111446222 A CN111446222 A CN 111446222A
Authority
CN
China
Prior art keywords
layer
metal
metal layer
groove
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010426009.4A
Other languages
English (en)
Inventor
孙鹏
曹立强
陈天放
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN202010426009.4A priority Critical patent/CN111446222A/zh
Publication of CN111446222A publication Critical patent/CN111446222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/031—Manufacture and pre-treatment of the bonding area preform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种晶圆级RDL金属线结构及其制备方法，该结构包括：设置在不同水平面的第一金属层、第二金属层及第三金属层，第三金属层包括并排设置的第一传输层和第二传输层；第一传输层和第二金属层通过第一导电柱连接；第二传输层和第一金属层通过第二导电柱连接；第二金属层和第一金属层构成电容结构。通过实施本发明，设置三维的电容结构，可以利用去耦电容抑制静态线的远端串扰。由于串扰是相邻传输线间互容、互感共同作用的结果，同时在相邻传输线间互感是大于互容的；通过补偿传输线间的耦合电容值使之与互感相匹配，可以降低传输线间的远端串扰。同时，该RDL金属线结构可以在不改变传输线密度的情况下减小传输线间的串扰。

Description

一种晶圆级RDL金属线结构及其制备方法
技术领域
本发明涉及晶圆封装技术领域，具体涉及一种晶圆级RDL金属线结构及其制备方法。
背景技术
串扰是四类信号完整性的问题之一。它是指有害的信号从一个线网传递到相邻线网。任何一对线网之间都存在串扰。如何在高频走线里减小串扰，是封装设计的重要指标。两条相邻传输线上的串扰可以用图1表示，当快速上升/下降的信号驱动动态信号线(active line)时，在与之相邻的静态线(Quiet line)两端会测得电压噪声。静态线两端测得的噪声电压形式明显不同，为了区别两端，可以把离源端近的一端称为“近端”，离源端远的一端称为“远端”，远端电压即为远端的串扰系数FEXT(Far End Crosstalk)。
在设计约束条件允许的情况下，应该使每根线之间的间距尽量的大，从而减小传输线之间的串扰，降低电磁场耦合。然而在晶圆级封装中，即有限的外形形状及封装尺寸下，传输线的密度极大提高，线宽、线距指标一再缩小，如何减小传输线相互间的串扰称为亟待解决的问题。
发明内容
有鉴于此，本发明实施例提供一种晶圆级RDL金属线结构及其制备方法，以解决现有技术中晶圆级封装造成的传输线相互间串扰的技术问题。
本发明提出的技术方案如下：
本发明实施例第一方面提供一种晶圆级RDL金属线结构，包括：设置在不同水平面的第一金属层、第二金属层及第三金属层，所述第三金属层包括并排设置的第一传输层和第二传输层；所述第一传输层和所述第二金属层通过第一导电柱连接；所述第二传输层和所述第一金属层通过第二导电柱连接；所述第二金属层和所述第一金属层构成电容结构。
进一步地，所述第一传输层包括静态线，所述第二传输层包括主动线。
进一步地，所述第一导电柱和/或第二导电柱为TSV结构。
进一步地，第一传输层和第二传输层设置在同一水平面上。
进一步地，所述第一金属层、第二金属层或第三金属层采用电镀工艺形成。
进一步地，所述第二金属层和所述第一金属层之间填充绝缘介质。
本发明实施例第二方面提供一种晶圆级RDL金属线制备方法，包括如下步骤：在沉积第一绝缘层的衬底上进行刻蚀，形成第一凹槽；在所述第一凹槽中填充金属材料形成第一金属层；在所述第一金属层和第一绝缘层上形成第二绝缘层，对所述第二绝缘层进行刻蚀形成第二凹槽和第三凹槽；在所述第二凹槽和所述第三凹槽中填充金属材料形成第二金属层和部分第二导电柱，部分第二导电柱与所述第一金属层接触，所述第二金属层和所述第一金属层之间为绝缘层，所述第二金属层和所述第一金属层构成电容结构；在所述第二金属层和部分第一导电柱上形成第三绝缘层，对所述第三绝缘层进行刻蚀形成第四凹槽和第五凹槽；在所述第四凹槽、第五凹槽及第三绝缘层上填充金属材料形成第一导电柱、剩余部分第二导电柱及第三金属层，所述第一导电柱和所述第二金属层接触，所述第三金属层包括并排设置的第一传输层和第二传输层。
进一步地，在所述第一凹槽中填充金属材料形成第一金属层之后，还包括：采用研磨工艺去除第一绝缘层上多余的金属材料；和/或，在所述第二凹槽和所述第三凹槽中填充金属材料形成第二金属层和部分第二导电柱之后，还包括：采用研磨工艺去除第二绝缘层上多余的金属材料。
进一步地，所述第一金属层、第二金属层及第三金属层采用电镀工艺形成。
进一步地，对所述第二绝缘层进行刻蚀形成第二凹槽和第三凹槽之前，还包括：对所述第二绝缘层减薄。
本发明技术方案，具有如下优点：
本发明实施例提供的晶圆级RDL金属线结构及其制备方法，通过在RDL布线层中设置三维的电容结构，可以利用去耦电容抑制静态线的远端串扰。由于串扰是相邻传输线间互容、互感共同作用的结果，同时在相邻传输线间互感是大于互容的；通过补偿传输线间的耦合电容值使之与互感相匹配，可以降低传输线间的远端串扰。本发明实施例提供的晶圆级RDL金属线结构及其制备方法，通过在RDL布线层中设置位于不同水平面的第一金属层、第二金属层和第三金属层，形成三维的电容结构，因此，该RDL金属线结构不需要改变原有的互连走线布局，从而可以在不改变传输线密度的情况下减小传输线间的串扰，简化了设计。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中信号串扰的原理图；
图2为本发明实施例中晶圆级RDL金属线结构的结构原理图；
图3为本发明实施例中晶圆级RDL金属线制备方法的流程图；
图4至图9为本发明实施例中晶圆级RDL金属线制备方法得到的晶圆级RDL金属线结构的原理图；
图10为本发明另一实施例中晶圆级RDL金属线制备方法的流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供一种晶圆级RDL金属线结构，如图2所示，该RDL金属线结构包括：设置在不同水平面的第一金属层10、第二金属层20及第三金属层，第三金属层包括并排设置的第一传输层31和第二传输层32；第一传输层31和第二金属层20通过第一导电柱41连接；第二传输层32和第一金属层10通过第二导电柱42连接；第二金属层20和第一金属层10构成电容结构。
本发明实施例提供的晶圆级RDL金属线结构，通过在RDL布线层中设置三维的电容结构，可以利用去耦电容抑制静态线的远端串扰。由于串扰是相邻传输线间互容、互感共同作用的结果，同时在相邻传输线间互感是大于互容的；通过补偿传输线间的耦合电容值使之与互感相匹配，可以降低传输线间的远端串扰。本发明实施例提供的晶圆级RDL金属线结构，通过在RDL布线层中设置位于不同水平面的第一金属层、第二金属层和第三金属层，形成三维的电容结构，因此，该RDL金属线结构不需要改变原有的互连走线布局，从而可以在不改变传输线密度的情况下减小传输线间的串扰，简化了设计。
在一实施例中，可以设置第三金属层中的第一传输层为静态线，第二传输层为主动线，两个传输层并排平行设置，两个传输层之间的间距可以根据具体封装结构进行设置。在实际制备过程中，为了简化制备工艺，可以将第一传输层和第二传输层设置在同一水平面上。
在一实施例中，第一导电柱和/或第二导电柱可以采用TSV工艺形成。为了简化工艺，第一金属层、第二金属层或第三金属层可以和第一导电柱和/或第二导电柱同时形成。具体地，在制备时，可以选择PVD(Physical Vapor Deposition，物理气相沉积)电镀工艺形成第一导电柱、第二导电柱、第一金属层、第二金属层或第三金属层。
在一实施例中，如图2所示，第一金属层和第二金属层可以通过刻蚀绝缘层并沉积金属材料形成，由此，作为电容结构上下电极的第一金属层和第二金属层之间可以为绝缘介质50。
本发明实施例还提供一种晶圆级RDL金属线制备方法，如图3所示，该RDL金属线制备方法包括如下步骤：
步骤S101：在沉积第一绝缘层102的衬底101上进行刻蚀，形成第一凹槽103；具体地，可以在衬底101上首先沉积一层绝缘层，之后采用刻蚀工艺对第一绝缘层102进行刻蚀，形成第一凹槽103。可选的，第一绝缘层102可以选择二氧化硅材料，也可以选择其他材料，本发明对此不做限定。经过步骤S101后的结构如图4所示。
步骤S102：在第一凹槽103中填充金属材料形成第一金属层10；具体地，可以采用PVD电镀工艺在第一凹槽103中沉积金属材料形成第一金属层10，同时，对于该过程中形成在第一绝缘层10上的金属材料可以采用CMP(Chemical Mechanical Polishing，化学机械抛光)研磨工艺去除。经过步骤S102后的结构如图5所示。
步骤S103：在第一金属层10和第一绝缘层102上形成第二绝缘层104，对第二绝缘层104进行刻蚀形成第二凹槽105和第三凹槽106；具体地，可以在第一金属层10和第一绝缘层102上形成第二绝缘层104；同时为了便于后续刻蚀工艺的进行，可以对形成的第二绝缘层104采用CMP工艺进行减薄处理。之后可以对第二绝缘层104刻蚀形成第二凹槽105和第三凹槽106，其中，对于刻蚀的第三凹槽可以露出部分第一金属层，从而可以使得后续形成的部分第一导电柱可以和第一金属层接触，实现电连接。经过步骤S103后的结构如图6所示。
步骤S104：在第二凹槽105和第三凹槽106中填充金属材料形成第二金属层20和部分第二导电柱107，部分第二导电柱107与第一金属层10接触，第二金属层20和第一金属层10之间为绝缘层，第二金属层20和第一金属层10构成电容结构。具体地，第二金属层20和部分第二导电柱107可以采用PVD电镀工艺形成。在形成第二金属层20和部分第二导电柱107后，对于该过程中形成在第二绝缘层104上的金属材料可以采用CMP(Chemical MechanicalPolishing，化学机械抛光)研磨工艺去除。经过步骤S104后的结构如图7所示。
步骤S105：在第二金属层20和部分第二导电柱107上形成第三绝缘层108，对第三绝缘层108进行刻蚀形成第四凹槽109和第五凹槽110；其中，第五凹槽110可以和第三凹槽106的大小相同，从而可以使得后续在第五凹槽110中形成的剩余部分第二导电柱111可以和部分第二导电柱107构成第二导电柱42。对于第四凹槽109，可以通过刻蚀露出部分第二金属层。经过步骤S105后的结构如图8所示。
步骤S106：在第四凹槽109、第五凹槽110及第三绝缘层108上沉积金属材料形成第一导电柱41、剩余部分第二导电柱111及第三金属层，第一导电柱41和第二金属层20接触，第三金属层包括并排设置的第一传输层31和第二传输层32，第一传输层31通过第一导电柱41和第二金属层20电连接，第二传输层32通过第二导电柱42连接第一金属层10。其中，两个传输层并排平行设置，两个传输层之间的间距可以根据具体封装结构进行设置。经过步骤S106后的结构如图9所示。
本发明实施例提供的晶圆级RDL金属线制备方法，通过在RDL布线层中设置三维的电容结构，可以利用去耦电容抑制静态线的远端串扰。由于串扰是相邻传输线间互容、互感共同作用的结果，同时在相邻传输线间互感是大于互容的；通过补偿传输线间的耦合电容值使之与互感相匹配，可以降低传输线间的远端串扰。本发明实施例提供的晶圆级RDL金属线制备方法，通过在RDL布线层中设置位于不同水平面的第一金属层、第二金属层和第三金属层，形成三维的电容结构，因此，该RDL金属线制备方法不需要改变原有的互连走线布局，从而可以在不改变传输线密度的情况下减小传输线间的串扰，简化了设计。
在一实施例中，如图10所示，该晶圆级RDL金属线制备方法可以包括如下步骤：
步骤S201：在衬底上形成绝缘层。
步骤S202：对绝缘层进行刻蚀，形成凹槽。
步骤S203：采用PVD电镀工艺在凹槽中形成第一金属层。
步骤S204：在第一金属层上沉积绝缘层并减薄。
步骤S205：对减薄后的绝缘层进行刻蚀，形成凹槽。
步骤S206：采用PVD电镀工艺在凹槽中形成部分第二导电柱。
步骤S207：部分第二导电柱上沉积绝缘层并减薄。
步骤S208：对减薄后的绝缘层进行刻蚀，形成两个凹槽。
步骤S209：采用PVD电镀工艺在两个凹槽中分别形成部分第二导电柱和第二金属层。
步骤S210：在部分第二导电柱和第二金属层上形成绝缘层。
步骤S211：对绝缘层进行刻蚀，形成两个凹槽。
步骤S212：采用PVD电镀工艺在两个凹槽及绝缘层上形成第一导电柱、剩余部分第二导电柱及第三金属层。
虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (10)

1.一种晶圆级RDL金属线结构，其特征在于，包括：设置在不同水平面的第一金属层、第二金属层及第三金属层，
所述第三金属层包括并排设置的第一传输层和第二传输层；
所述第一传输层和所述第二金属层通过第一导电柱连接；
所述第二传输层和所述第一金属层通过第二导电柱连接；
所述第二金属层和所述第一金属层构成电容结构。
2.根据权利要求1所述的晶圆级RDL金属线结构，其特征在于，所述第一传输层包括静态线，所述第二传输层包括主动线。
3.根据权利要求1所述的晶圆级RDL金属线结构，其特征在于，所述第一导电柱和/或第二导电柱为TSV结构。
4.根据权利要求1所述的晶圆级RDL金属线结构，其特征在于，第一传输层和第二传输层设置在同一水平面上。
5.根据权利要求1所述的晶圆级RDL金属线结构，其特征在于，所述第一金属层、第二金属层或第三金属层采用电镀工艺形成。
6.根据权利要求1所述的晶圆级RDL金属线结构，其特征在于，所述第二金属层和所述第一金属层之间填充绝缘介质。
7.一种晶圆级RDL金属线制备方法，其特征在于，包括如下步骤：
在沉积第一绝缘层的衬底上进行刻蚀，形成第一凹槽；
在所述第一凹槽中填充金属材料形成第一金属层；
在所述第一金属层和第一绝缘层上形成第二绝缘层，对所述第二绝缘层进行刻蚀形成第二凹槽和第三凹槽；
在所述第二凹槽和所述第三凹槽中填充金属材料形成第二金属层和部分第二导电柱，部分第二导电柱与所述第一金属层接触，所述第二金属层和所述第一金属层之间为绝缘层，所述第二金属层和所述第一金属层构成电容结构；
在所述第二金属层和部分第一导电柱上形成第三绝缘层，对所述第三绝缘层进行刻蚀形成第四凹槽和第五凹槽；
在所述第四凹槽、第五凹槽及第三绝缘层上填充金属材料形成第一导电柱、剩余部分第二导电柱及第三金属层，所述第一导电柱和所述第二金属层接触，所述第三金属层包括并排设置的第一传输层和第二传输层。
8.根据权利要求7所述的晶圆级RDL金属线制备方法，其特征在于，
在所述第一凹槽中填充金属材料形成第一金属层之后，还包括：采用研磨工艺去除第一绝缘层上多余的金属材料；
和/或，在所述第二凹槽和所述第三凹槽中填充金属材料形成第二金属层和部分第二导电柱之后，还包括：采用研磨工艺去除第二绝缘层上多余的金属材料。
9.根据权利要求7所述的晶圆级RDL金属线制备方法，其特征在于，所述第一金属层、第二金属层及第三金属层采用电镀工艺形成。
10.根据权利要求7所述的晶圆级RDL金属线制备方法，其特征在于，
对所述第二绝缘层进行刻蚀形成第二凹槽和第三凹槽之前，包括：对所述第二绝缘层减薄。
CN202010426009.4A 2020-05-19 2020-05-19 一种晶圆级rdl金属线结构及其制备方法 Pending CN111446222A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010426009.4A CN111446222A (zh) 2020-05-19 2020-05-19 一种晶圆级rdl金属线结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010426009.4A CN111446222A (zh) 2020-05-19 2020-05-19 一种晶圆级rdl金属线结构及其制备方法

Publications (1)

Publication Number Publication Date
CN111446222A true CN111446222A (zh) 2020-07-24

Family

ID=71652241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010426009.4A Pending CN111446222A (zh) 2020-05-19 2020-05-19 一种晶圆级rdl金属线结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111446222A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289191A (zh) * 2020-10-29 2021-01-29 维沃移动通信有限公司 显示屏、显示屏的制作方法及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289191A (zh) * 2020-10-29 2021-01-29 维沃移动通信有限公司 显示屏、显示屏的制作方法及电子设备

Similar Documents

Publication Publication Date Title
CN102569250B (zh) 高密度电容器及其电极引出方法
CN102272904B (zh) 制造沟道式电容器的方法
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
KR101172783B1 (ko) 용량 소자 및 반도체 장치
CN108028245A (zh) 半导体器件及形成其的方法
CN111769095B (zh) 基于高功能密度硅通孔结构的三维电容电感及制备方法
JP2004516679A5 (zh)
CN102420102B (zh) 一种形成mim电容器结构的方法及mim电容器
CN103579092A (zh) 半导体器件及其制造方法
CN104269375B (zh) 一种立体集成电感电容结构的制备方法
US8679937B2 (en) Method for fabricating a capacitor and capacitor structure thereof
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
CN111446222A (zh) 一种晶圆级rdl金属线结构及其制备方法
CN111769808A (zh) 一种基于三维电容电感的低通滤波器及制备方法
CN111817677A (zh) 一种基于三维电容电感的高通滤波器及制备方法
CN103187241B (zh) 改善mim电容器制作中电弧放电缺陷的方法
US9343237B2 (en) Vertical metal insulator metal capacitor
CN211700261U (zh) 一种晶圆级rdl金属线结构
CN202905470U (zh) 多层硅基电容器电极连接结构
CN102420108B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US7916449B2 (en) Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures
CN103956326A (zh) 无源集成转接板的制作方法及所对应的无源集成转接板
CN102129960A (zh) 电容器制作方法
US6706589B2 (en) Manufacturing of capacitors with metal armatures
CN105097769B (zh) 一种三维集成电路的器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination