JPH07288254A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07288254A
JPH07288254A JP8034094A JP8034094A JPH07288254A JP H07288254 A JPH07288254 A JP H07288254A JP 8034094 A JP8034094 A JP 8034094A JP 8034094 A JP8034094 A JP 8034094A JP H07288254 A JPH07288254 A JP H07288254A
Authority
JP
Japan
Prior art keywords
insulating layer
metal wiring
oxide film
silicon oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8034094A
Other languages
English (en)
Inventor
Masazumi Matsuura
正純 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8034094A priority Critical patent/JPH07288254A/ja
Publication of JPH07288254A publication Critical patent/JPH07288254A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 金属配線の段差が平坦化された半導体装置を
得ること。 【構成】 基板絶縁層1の上に第1の絶縁層2が設けら
れている。第1の絶縁層2の上に、第1の金属配線33
a,第2の金属配線33bおよび第3の金属配線33c
が、互いに離されて形成されている。第1の金属配線3
3aと第2の金属配線33bとのすき間部分に、第1の
シリコン酸化膜5aが埋め込まれている。第2の金属配
線33bと第3の金属配線33cとのすき間部分に、第
2のシリコン酸化膜5bが埋め込まれている。第1のシ
リコン酸化膜5aと第2のシリコン酸化膜5bとは互い
に分離している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般に半導体装置に
関するものであり、より特定的には、金属配線の段差が
平坦化された半導体装置に関する。この発明は、さら
に、そのような半導体装置の製造方法に関する。
【0002】
【従来の技術】図6は、IEDMテクニカルダイジェス
ト1992に開示されている、セレクティブTEOS−
オゾンAPCVD法を用いる、平坦化された多層配線技
術の工程を示す図である。
【0003】図6(a)を参照して、下敷のプラズマC
VD酸化膜50の上に、下層バリアメタル層11,アル
ミ配線層12および上層バリアメタル層13からなる金
属配線のパターンを形成する。金属配線のパターンを覆
うように、下敷のプラズマCVD酸化膜50の上にプラ
ズマCVD酸化膜14を形成する。
【0004】図6(a)と(b)を参照して、プラズマ
CVD酸化膜14をエッチングし、金属配線のパターン
の側壁にサイドウォール酸化膜15を形成する。プラズ
マCVD酸化膜14のエッチングは、上層バリアメタル
層13の表面が露出するまで行なわれる。
【0005】図6(b)を参照して、下敷のプラズマC
VD酸化膜50の表面全面を、CF 4 プラズマにさらす
ことによって、全表面をフッ素化する。
【0006】図6(c)を参照して、TEOS−O3
圧CVD酸化膜16を基板の表面全面に形成する。この
とき、フッ素化された上層バリアメタル層13の表面上
において、TEOS−O3 常圧CVD酸化膜16の形成
速度は、下敷のプラズマCVD酸化膜50の上よりも遅
くなる。そのため、配線上において、TEOS−O3
圧CVD酸化膜16の膜厚は薄くなり、配線間において
その膜厚は厚くなり、ひいては、金属配線の段差が平坦
化される。
【0007】しかし、この工程においても、図6(c)
に示すように、段差を完全になくすことはできない。
【0008】それゆえに、図6(d)を参照して、TE
OS−O3 常圧CVD酸化膜16の上に有機SOG(ス
ピンオングラス)膜17を塗布する。
【0009】図6(d)と(e)を参照して、有機SO
G膜17をエッチバックすることによって、TEOS−
3 常圧CVD酸化膜16の表面を平坦化させる。
【0010】図6(f)を参照して、TEOS−O3
圧CVD酸化膜16の上に、上層プラズマCVD酸化膜
18を形成する。これによって、段差が完全になくな
る。
【0011】
【発明が解決しようとする課題】しかしながら、上述の
セレクティブTEOS−オゾンAPCVD法を用いる平
坦化技術は、次のような問題点があった。
【0012】図7は、上記平坦化技術の問題点を説明す
るための図である。図7(a)を参照して、TEOS−
3 常圧CVD酸化膜16の上に有機SOG膜17を塗
布する。図7(b)を参照して、有機SOG膜17のエ
ッチバックを行なう。このとき、局所的に有機SOG膜
17のエッチングレートが速くなり、図7(c)を参照
して、局所的にV字型の溝19が、TEOS−O3 常圧
CVD酸化膜16の表面に生じてしまう。この現象は、
マイクロローディング効果と呼ばれている。
【0013】したがって、従来のTEOS−オゾンAP
CVD法を用いる平坦化技術においても、完全な平坦化
は困難であるという問題点があった。
【0014】この発明は、上記の問題点を解決するため
になされたもので、金属配線の段差が極めて平坦にされ
た半導体装置を提供することを目的とする。
【0015】この発明の他の目的は、そのような半導体
装置を製造する方法を提供することを目的とする。
【0016】
【課題を解決するための手段】この発明の第1の局面に
従う半導体装置は、基板絶縁層を備える。上記基板絶縁
層の上に、第1金属配線、第2の金属配線および第3の
金属配線が互いに離されて形成されている。上記第1の
金属配線と上記第2の金属配線とのすき間部分に、第1
のシリコン酸化膜が埋め込まれている。上記第2の金属
配線と上記第3の金属配線とのすき間部分に第2のシリ
コン酸化膜が埋め込まれている。上記第1、第2、第3
の金属配線および上記第1、第2のシリコン酸化膜を覆
うように、上記基板絶縁層の上に絶縁層が設けられてい
る。上記第1のシリコン酸化膜と上記第2のシリコン酸
化膜とは互いに分離している。
【0017】この発明の第2の局面に従う半導体装置の
製造方法においては、まず、基板絶縁層の上に、水分を
含有する第1の絶縁層を形成する。上記第1の絶縁層の
上に、互いに隣接する第1の金属配線と第2の金属配線
とを形成する。上記第1の絶縁層から上記水分が脱離す
る温度で、上記基板絶縁層の上に、加水分解によりシリ
コン酸化物を生成するガスを供給する。上記第1および
第2の金属線を覆うように、上記基板絶縁層の上に第2
の絶縁層を形成する。
【0018】この発明の第3の局面に従う半導体装置の
製造方法においては、まず、基板絶縁層の上に、水分を
含有する第1の絶縁層を形成する。上記第1の絶縁層の
上に窒化膜を形成する。上記窒化膜の上に、互いに隣接
する第1の金属配線と第2の金属配線を形成する。上記
窒化膜の一部分であって、かつ上記第1の金属配線と上
記第2の金属配線との間に位置する部分を選択的にエッ
チング除去し、それによって上記第1の絶縁層の表面を
露出させる。上記第1の絶縁層から上記水分が脱離する
温度で、上記基板絶縁層の上に、加水分解によりシリコ
ン酸化物を生成するガスを供給する。上記第1および第
2の金属配線を覆うように、上記基板絶縁層の上に第2
の絶縁層を形成する。
【0019】
【作用】この発明の第1の局面に従う半導体装置によれ
ば、第1の金属配線と第2の金属配線とのすき間部分に
第1のシリコン酸化膜が埋め込まれ、第2の金属配線と
第3の金属配線とのすき間部分に第2のシリコン酸化膜
が埋め込まれているので、金属配線の段差が平坦化され
る。
【0020】この発明の第2の局面に従う半導体装置の
製造方法によれば、第1の絶縁層から水分が脱離する温
度で、基板絶縁層の上に、加水分解によりシリコン酸化
物を生成するガスを供給するので、第1の金属配線と第
2の金属配線との間のすき間部分に、選択的にシリコン
酸化物が埋め込まれる。
【0021】この発明の第3の局面に従う半導体装置の
製造方法によれば、第1の絶縁膜の上であって、第1の
金属配線と第2の金属配線の直下部分に、窒化膜を形成
する。窒化膜は水を透過させにくいので、窒化膜で覆わ
れていない第1の絶縁膜の表面部分からのみ水が脱離す
る。
【0022】
【実施例】以下、この発明の実施例を図について説明す
る。
【0023】実施例1 図1は、この発明の一実施例に係る半導体装置の断面図
である。基板(図示せず)の上に基板絶縁層1が形成さ
れている。基板絶縁層1の上に有機SOG(スピンオン
グラス)膜2が設けられている。有機SOG膜2の上
に、第1のアルミ配線33a、第2のアルミ配線33b
および第3のアルミ配線33cが、互いに離されて形成
されている。第1のアルミ配線33aと第2のアルミ配
線33bとのすき間部分に、第1のシリコン酸化膜5a
が埋め込まれている。第2のアルミ配線33bと第3の
アルミ配線33cとのすき間部分に、第2のシリコン酸
化膜5bが埋め込まれている。なお、第1のシリコン酸
化膜5aと第2のシリコン酸化膜5bは同一物質であ
り、5で示すシリコン酸化膜も同一物質である。
【0024】第1のシリコン酸化膜5aと第2のシリコ
ン酸化膜5bとは互いに分離している。第1、第2、第
3のアルミ配線33a,33b,33cおよび第1、第
2のシリコン酸化膜5a,5bを覆うように、第2の絶
縁層6が設けられている。
【0025】実施例によれば、アルミ配線間のすき間部
分にシリコン酸化膜が埋め込まれているので、装置の表
面は平坦化される。
【0026】次に、図1に示す半導体装置の製造方法に
ついて説明する。図2は、図1に示す半導体装置の製造
方法の順序の各工程における半導体装置の部分断面図で
ある。
【0027】図2(a)を参照して、金属配線下の最上
層の層間絶縁膜である基板絶縁層1を、基板(図示せ
ず)の上に形成する。基板絶縁層1の上に有機SOG
(スピンオングラス)膜2を形成する。有機SOG膜2
の上に、アルミニウム配線膜3を形成する。
【0028】図2(b)を参照して、レジストパターン
4を用いて、アルミ配線膜3をパターニングし、第1の
アルミ配線33a、第2のアルミ配線33bおよび第3
のアルミ配線33cを形成する。
【0029】図2(b)と(c)を参照して、レジスト
パターン4を除去するために、半導体装置の表面全面を
酸素プラズマにさらす。このとき、有機SOG膜2中の
メチル基が、図3(a)に示す反応式に従って分解し、
有機SOG膜2中に、多くの水が生成する。
【0030】図4は、このようにして生成した有機SO
G膜中の水の、温度と脱離量との関係を示す図である。
図中のスペクトルは、昇温脱離ガス分析法で測定された
質量数18(水に起因する)のものである。温度が上昇
すると、250℃以上400℃以下の範囲で、水分の脱
離が急激に発生していることがわかる。本発明では、後
述するように、この温度範囲で脱離してくる水分を酸化
剤として用いることによって、配線間のすき間部分に、
選択的に酸化膜を形成する。
【0031】図2(b)と(c)を参照して、酸素プラ
ズマによりレジストパターン4を除去すると、有機SO
G層2は、水分を多く含む有機SOG層22に変化す
る。
【0032】次に、金属配線と金属配線とのすき間部分
に、選択的に酸化膜を形成する方法の詳細について説明
する。図2(c)に示す半導体装置(ウェハ)を、CV
D反応室へ導入する。CVD法反応室を、減圧(約数m
Torr)にする。ウェハを載せるサセプタの温度は、
150℃に設定される。ウェハがサセプタに設置された
後、シリコンソースとなるガス(SiH4 ,TEOS
等)をCVD反応室に導入する。実施例では、シリコン
ソースとして、TEOSを使用した。150℃という低
温では、ウェハからの水の供給がないため、TEOSは
分解せず、酸化膜はウェハ上に形成されない。次に、T
EOSを流しながら、ウェハ温度を徐々に上げていく。
実施例では、昇温レートを1℃/secとし、450℃
まで昇温した。TEOSとH2 Oは、図3(b)のよう
に反応し(加水分解)、図3(c)に示す縮合反応によ
って、酸化膜を形成する。このとき酸化膜は、図2
(c)と(d)を参照して、アルミニウム配線とアルミ
ニウム配線間のすき間部分において選択的に形成され
る。すき間部分において、水分が発生するからである。
図3(c)に示す反応式では、二量体の生成までを記述
しているが、この反応は継続して行なわれ、多量体が生
成し、最終的に酸化膜が形成される。この酸化膜は、微
量ではあるが、C25 基を含んでいるため、酸化膜形
成後、酸素プラズマ処理を同一のCVD反応室で行な
う。酸素プラズマ処理は、たとえば温度450℃、圧力
5ないし10Torr、高周波パワー500W、O2
量1SLMである。酸素プラズマ処理により、膜中のS
i−O−C25 基は分解され、SiOH基に変化し、
さらに脱水縮合反応により、2つのSi−OH基からS
i−O−Si結合が生成する。
【0033】こうして、図2(d)を参照して、アルミ
配線とアルミ配線のすき間部分が、酸化膜5,5a,5
bで埋められる。第1のシリコン酸化膜5aと第2のシ
リコン酸化膜5bとは、互いに分離して形成されてい
る。
【0034】図2(e)を参照して、同一CVD反応室
で、上層のプラズマCVD酸化膜6を形成する。上層の
プラズマCVD酸化膜は、たとえば、温度450℃、圧
力5〜10Torr、高周波パワー500W、TEOS
流量700SCCM、O2 流量900SCCMで形成し
た。なお、膜中に残存した水分をさらに減少させるため
に、この後、450℃、窒素雰囲気で、30分間の熱処
理を行なってもよい。
【0035】実施例2 図5は、実施例2に係る半導体装置の製造方法の順序の
各工程における半導体装置の断面図である。
【0036】図5(a)を参照して、基板絶縁層1の上
に有機SOG層2を形成する。有機SOG層2の上に、
プラズマCVD窒化膜7を形成する。プラズマCVD窒
化膜7の上にアルミニウム配線層3を形成する。
【0037】図5(b)を参照して、レジストパターン
4を用いて、アルミ配線層3をパターニングし、アルミ
配線33を形成する。図5(b)と(c)を参照して、
アルミ配線33をマスクにして、窒化膜7をパターニン
グし、有機SOG層7の表面を露出させる。図5(b)
と(c)を参照して、酸素プラズマによりレジストパタ
ーン4を除去するときに、有機SOG層7は、水分を多
く含む有機SOG層22に変化する。水分を多く含む有
機SOG層22から水分が脱離する温度で、加水分解に
よりシリコン酸化物を生成するガス、たとえばTEOS
を、基板の上に供給する。これによって、図5(d)を
参照して、アルミ配線33とアルミ配線33とのすき間
部分に、選択的に酸化膜5が形成される。窒化膜7を形
成する理由は次のとおりである。窒化膜7は、水を透過
させにくいので、窒化膜7が覆われていない有機SOG
層22の表面からのみ水が供給され、ひいては、水が有
効に利用される。
【0038】図5(e)を参照して、アルミ配線33お
よび酸化膜5を覆うように、上層プラズマCVD酸化膜
6を形成する。
【0039】
【発明の効果】以上説明したとおり、この発明の第1の
局面に従う半導体装置によれば、第1の金属配線と第2
の金属配線とのすき間部分に第1のシリコン酸化膜が埋
め込まれ、第2の金属配線と第3の金属配線とのすき間
部分に第2のシリコン酸化膜が埋め込まれているので、
金属配線の段差が平坦化される。その結果、金属配線の
段差が極めて平坦にされた半導体装置になるという効果
を奏する。
【0040】この発明の第2の局面に従う半導体装置の
製造方法によれば、第1の絶縁層から水分が脱離する温
度で、基板絶縁層の上に、加水分解によりシリコン酸化
物を生成するガスを供給するので、第1の金属配線と第
2の金属配線とのすき間部分に、選択的にシリコン酸化
物が埋め込まれる。その結果、金属配線の段差が極めて
平坦にされた半導体装置が得られるという効果を奏す
る。
【0041】この発明の第3の局面に従う半導体装置の
製造方法によれば、第1の絶縁膜の上であって、第1の
金属配線と第2の金属配線の直下部分に、窒化膜を形成
する。窒化膜は水を透過させにくいので、窒化膜が覆わ
れていない第1の絶縁膜の表面部分からのみ水が脱離す
る。したがって、第1の絶縁層から脱離する水が、シリ
コン酸化物の形成に有効に寄与するという効果を奏す
る。
【図面の簡単な説明】
【図1】 本発明の実施例1に係る半導体装置の断面図
である。
【図2】 図1に示す半導体装置の製造方法の順序の各
工程における半導体装置の断面図である。
【図3】 アルミ配線間にシリコン酸化膜が選択的に形
成される理由を説明するための反応式を示す図である。
【図4】 酸素プラズマにさらされた有機SOG膜の、
温度と脱離ガス量との関係を示す、スペクトル図であ
る。
【図5】 実施例2に係る半導体装置の製造方法の順序
の各工程における半導体装置の断面図である。
【図6】 従来の半導体装置の製造方法の順序の各工程
における半導体装置の断面図である。
【図7】 従来の半導体装置の製造方法の問題点を示す
図である。
【符号の説明】
1 基板絶縁層、2 有機SOG層、5a,5b 酸化
膜、6 上層プラズマCVD酸化膜、33a 第1アル
ミ配線、33b 第2アルミ配線、33c 第3アルミ
配線。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板絶縁層と、 前記基板絶縁層の上に、互いに離されて形成された第1
    の金属配線、第2の金属配線および第3金属配線と、 前記第1の金属配線と前記第2の金属配線とのすき間部
    分に埋め込まれた第1のシリコン酸化膜と、 前記第2の金属配線と前記第3の金属配線とのすき間部
    分に埋め込まれた第2のシリコン酸化膜と、 前記第1、第2、第3の金属配線および前記第1、第2
    のシリコン酸化膜を覆うように前記基板絶縁層の上に設
    けられた絶縁層と、を備え、 前記第1のシリコン酸化膜と前記第2のシリコン酸化膜
    とは互いに分離している、半導体装置。
  2. 【請求項2】 前記第1および第2の金属配線と、前記
    基板絶縁層との間にはシリコン酸化膜層が横たわってい
    る、請求項1に記載の半導体装置。
  3. 【請求項3】 前記第1、第2および第3金属配線は、
    窒化膜をその間に介在させて、前記シリコン酸化膜層の
    上に形成されている、請求項2に記載の半導体装置。
  4. 【請求項4】 基板絶縁層の上に水分を含有する第1の
    絶縁層を形成する工程と、 前記第1の絶縁層の上に、互いに隣接する第1の金属配
    線と第2の金属配線とを形成する工程と、 前記第1の絶縁層から前記水分が脱離する温度で、前記
    基板絶縁層の上に、加水分解によりシリコン酸化物を生
    成するガスを供給する工程と、 前記第1および第2金属線を覆うように前記基板絶縁層
    の上に第2の絶縁層を形成する工程と、を備えた、半導
    体装置の製造方法。
  5. 【請求項5】 基板絶縁層の上に水分を含有する第1の
    絶縁層を形成する工程と、 前記第1の絶縁層の上に窒化膜を形成する工程と、 前記窒化膜の上に互いに隣接する第1の金属配線と第2
    の金属配線を形成する工程と、 前記窒化膜の一部分であって、かつ前記第1の金属配線
    と前記第2の金属配線との間に位置する部分を選択的に
    エッチング除去し、それによって前記第1の絶縁層の表
    面を露出させる工程と、 前記第1の絶縁層から前記水分が脱離する温度で、前記
    基板絶縁層の上に、加水分解によりシリコン酸化物を生
    成するガスを供給する工程と、 前記第1および第2金属配線を覆うように前記基板絶縁
    層の上に第2の絶縁層を形成する工程と、を備えた、半
    導体装置の製造方法。
  6. 【請求項6】 前記ガスは、テトラエトキシシランを含
    む、請求項4または5に記載の半導体装置の製造方法。
JP8034094A 1994-04-19 1994-04-19 半導体装置およびその製造方法 Withdrawn JPH07288254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8034094A JPH07288254A (ja) 1994-04-19 1994-04-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8034094A JPH07288254A (ja) 1994-04-19 1994-04-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07288254A true JPH07288254A (ja) 1995-10-31

Family

ID=13715540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8034094A Withdrawn JPH07288254A (ja) 1994-04-19 1994-04-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07288254A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023706A (ja) * 2009-06-17 2011-02-03 Tokyo Electron Ltd 金属酸化物膜の形成方法及び成膜装置
WO2017221807A1 (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 被処理体を処理する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023706A (ja) * 2009-06-17 2011-02-03 Tokyo Electron Ltd 金属酸化物膜の形成方法及び成膜装置
WO2017221807A1 (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 被処理体を処理する方法
CN109314059A (zh) * 2016-06-20 2019-02-05 东京毅力科创株式会社 被处理体的处理方法
KR20190019153A (ko) * 2016-06-20 2019-02-26 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법

Similar Documents

Publication Publication Date Title
US5503882A (en) Method for planarizing an integrated circuit topography
US4987101A (en) Method for providing improved insulation in VLSI and ULSI circuits
JP3365554B2 (ja) 半導体装置の製造方法
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
JPH08153784A (ja) 半導体装置の製造方法
US5567661A (en) Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound
US5502006A (en) Method for forming electrical contacts in a semiconductor device
JPH06177120A (ja) 層間絶縁膜の形成方法
KR20000076868A (ko) 층간 절연막 형성 방법 및 반도체 장치
JPH08222559A (ja) 半導体装置の製造方法
JPH04348032A (ja) 半導体装置およびその製造方法
JPH07288254A (ja) 半導体装置およびその製造方法
JP2001168098A (ja) 半導体装置及びパターンデータ作成方法
JPH08288390A (ja) 半導体装置およびその製造方法
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JPH06302598A (ja) 半導体装置の製造方法
JP2830604B2 (ja) 半導体装置の製造方法
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JPH07176502A (ja) 半導体装置の製造方法
JPH08227885A (ja) 半導体装置の製造方法
JPH05335299A (ja) 半導体装置の製造方法
JP3315907B2 (ja) 半導体装置の製造方法
JP2900718B2 (ja) 半導体装置及びその製造方法
JP2001168100A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010703