JPH01303741A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01303741A JPH01303741A JP13467188A JP13467188A JPH01303741A JP H01303741 A JPH01303741 A JP H01303741A JP 13467188 A JP13467188 A JP 13467188A JP 13467188 A JP13467188 A JP 13467188A JP H01303741 A JPH01303741 A JP H01303741A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- coating film
- insulating film
- film
- layer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011248 coating agent Substances 0.000 claims abstract description 23
- 238000000576 coating method Methods 0.000 claims abstract description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000002904 solvent Substances 0.000 claims abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 17
- 238000005530 etching Methods 0.000 abstract description 9
- 238000001039 wet etching Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 description 5
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- DBMJMQXJHONAFJ-UHFFFAOYSA-M Sodium laurylsulphate Chemical compound [Na+].CCCCCCCCCCCCOS([O-])(=O)=O DBMJMQXJHONAFJ-UHFFFAOYSA-M 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011260 aqueous acid Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は眉間絶縁膜を介して接続される多層配線を有す
る半導体装置の製造方法に関する。
る半導体装置の製造方法に関する。
多層配線構造を形成するには、上層配線の断線防止のた
めに眉間絶縁膜の平坦化が不可欠である。
めに眉間絶縁膜の平坦化が不可欠である。
平坦な眉間絶縁膜を形成するには、下層配線形成後、Ｃ
ＶＤ絶縁膜などの絶縁膜で覆い、さらにスピンオングラ
ス （Ｓ ＯＧ）法で有機シリコン液を塗布してほぼ平
坦な表面を得る。このあと、絶縁膜と有機シリコン膜に
同じエツチング速度をもつドライエツチングによりエッ
チバックを行い、下層配線上には絶縁膜のみを残し、上
層配線との接続のため選択的ドライエツチングによって
絶縁膜を貫通させるコンタクトホールを設ける。
ＶＤ絶縁膜などの絶縁膜で覆い、さらにスピンオングラ
ス （Ｓ ＯＧ）法で有機シリコン液を塗布してほぼ平
坦な表面を得る。このあと、絶縁膜と有機シリコン膜に
同じエツチング速度をもつドライエツチングによりエッ
チバックを行い、下層配線上には絶縁膜のみを残し、上
層配線との接続のため選択的ドライエツチングによって
絶縁膜を貫通させるコンタクトホールを設ける。
平坦化のためにＳＯＧ法で形成される塗膜は、ＳｉＯ□
の他に他の成分を含む、従って、エッチバック後もコン
タクトホール形成部分にＳＯＧ法による塗膜が残存して
いるときには、塗膜から水分や有機物が出てコンタクト
ホールの底部に付着する。
の他に他の成分を含む、従って、エッチバック後もコン
タクトホール形成部分にＳＯＧ法による塗膜が残存して
いるときには、塗膜から水分や有機物が出てコンタクト
ホールの底部に付着する。
このため上層配線として、例えばＭ膜被着後、４００℃
程度の熱処理を行ってもこの付着物が残留し、コンタク
トホール抵抗の増大、あるいはコンタクト抵抗値のばら
つきを生ずる。このことは半導体装置の微細化に伴い、
コンタクトホールが小さくなると良好なコンタクトを安
定して形成する上で問題となる。ドライエツチングで＆
！ｌ縁膜上の塗膜を完全に除去するには時間がかかり、
費用を要する。
程度の熱処理を行ってもこの付着物が残留し、コンタク
トホール抵抗の増大、あるいはコンタクト抵抗値のばら
つきを生ずる。このことは半導体装置の微細化に伴い、
コンタクトホールが小さくなると良好なコンタクトを安
定して形成する上で問題となる。ドライエツチングで＆
！ｌ縁膜上の塗膜を完全に除去するには時間がかかり、
費用を要する。
本発明の課題は、経済的な方法で眉間絶縁膜を貫通する
コンタクトホール部での良好なコンタクトを形成し、安
定した多層配線構造をもつ半導体装置の製造方法を提供
することにある。
コンタクトホール部での良好なコンタクトを形成し、安
定した多層配線構造をもつ半導体装置の製造方法を提供
することにある。
上記の課題の解決のために、下層配線を被覆する絶縁膜
を貫通するコンタクトホールを介して上層配線との接続
を行う際に、下層配線上に被覆された絶縁膜を有機シリ
コン溶液塗布膜で覆い、塗布膜中の溶剤を蒸発させて絶
縁膜上に存在する凹部を固化した塗布膜で埋め、次いで
希ふつ酸溶液を用いて配線上のコンタクトホールが形成
されるべき個所の絶縁膜上にある塗布膜を完全に除去し
たのちコンタクトホールを形成するものとする。
を貫通するコンタクトホールを介して上層配線との接続
を行う際に、下層配線上に被覆された絶縁膜を有機シリ
コン溶液塗布膜で覆い、塗布膜中の溶剤を蒸発させて絶
縁膜上に存在する凹部を固化した塗布膜で埋め、次いで
希ふつ酸溶液を用いて配線上のコンタクトホールが形成
されるべき個所の絶縁膜上にある塗布膜を完全に除去し
たのちコンタクトホールを形成するものとする。
希ふつ酸溶液を用いての有機シリコン塗膜のウェットエ
ツチングはドライエツチングに比して工程が簡略化でき
、経済的に有利である。また、同様の塗膜を形成したモ
ニターを用いて測定したエツチング速度からエツチング
時間を規定することにより絶縁膜上の塗膜は完全に除去
でき、その後の選択エツチングによるコンタクトホール
形成後の底面に不純物が付着することがない。
ツチングはドライエツチングに比して工程が簡略化でき
、経済的に有利である。また、同様の塗膜を形成したモ
ニターを用いて測定したエツチング速度からエツチング
時間を規定することにより絶縁膜上の塗膜は完全に除去
でき、その後の選択エツチングによるコンタクトホール
形成後の底面に不純物が付着することがない。
第１図（ａｌ〜（Ｑｌは本発明の一実施例の多層配線形
成工程を示す、第１図（ａｌにおいては、シリコン基板
１の上に酸化膜あるいは窒化膜のようなＣＶＤ絶縁膜２
１を全面に形成し、その上にアルミニウム層を８０００
人の厚さに成膜したのちパターニングして下層配線３を
形成する。さらに５０００人の厚さのＣＶＤ絶縁＃２２
により被覆する。第１図〜）においては有機シリコン溶
液、例えば東京応化（Ｉｌｌ製ｏｃＤ−Ｔア９．７を有
機溶剤に溶かしたものを用い、この液をスピンナ上で回
転するシリコン基板１上に滴下して、いわゆるＳｏＧ法
で塗布し、加熱して溶剤を蒸発させ均一なＳＯＧ塗膜４
とする。その結果、５ＯＧＩ！！ｊ１４の表面は図のよ
うにほぼ平坦となり、配線３上の凸部を２０００人の厚
さで覆う。
成工程を示す、第１図（ａｌにおいては、シリコン基板
１の上に酸化膜あるいは窒化膜のようなＣＶＤ絶縁膜２
１を全面に形成し、その上にアルミニウム層を８０００
人の厚さに成膜したのちパターニングして下層配線３を
形成する。さらに５０００人の厚さのＣＶＤ絶縁＃２２
により被覆する。第１図〜）においては有機シリコン溶
液、例えば東京応化（Ｉｌｌ製ｏｃＤ−Ｔア９．７を有
機溶剤に溶かしたものを用い、この液をスピンナ上で回
転するシリコン基板１上に滴下して、いわゆるＳｏＧ法
で塗布し、加熱して溶剤を蒸発させ均一なＳＯＧ塗膜４
とする。その結果、５ＯＧＩ！！ｊ１４の表面は図のよ
うにほぼ平坦となり、配線３上の凸部を２０００人の厚
さで覆う。
第１図（ｂｌの状態のシリコン基板をぶつ酸と水の比が
１対１００の希ふつ酸溶液によりエッチバンクを行い、
同様なＳＯＧ膜を形成したシリコン仮において測定した
エツチング速度を用いて後にコンタクトホールを形成す
る位置の配線３上の下地のＣＶＤ絶縁膜２２が露出する
ようになるまでエツチングする。この処理は３０秒以内
に終了することができる。この状態を第１図（Ｃ１が示
す、エツチング液のぶつ酸水溶液にドデシル硫酸ナトリ
ウムのような界面活性剤を添加することは、エツチング
の均一性の向上に有効である。
１対１００の希ふつ酸溶液によりエッチバンクを行い、
同様なＳＯＧ膜を形成したシリコン仮において測定した
エツチング速度を用いて後にコンタクトホールを形成す
る位置の配線３上の下地のＣＶＤ絶縁膜２２が露出する
ようになるまでエツチングする。この処理は３０秒以内
に終了することができる。この状態を第１図（Ｃ１が示
す、エツチング液のぶつ酸水溶液にドデシル硫酸ナトリ
ウムのような界面活性剤を添加することは、エツチング
の均一性の向上に有効である。
このあと、第１図＋ｄ＋に示すように平坦な表面上にさ
らに厚さ３０００人のＣＶＤ絶縁膜２３を形成すれば、
眉間絶縁耐圧の向上を図ることができる。第１図（ｅ）
は、周知のフォトエツチング技術で絶縁膜２２．２３に
コンタクトホール５を形成し、さらにＭの茎着、パター
ニングにより下層配線３とコンタクトホール５内で接続
される上層配ｖＡ６を形成した状態を示す、コンタクト
ホール５の側壁はＣｖＤｗＡ縁膜のみからなるので、コ
ンタクトホール底面での接触抵抗は低く 、１．６μ角
のコンタクトホールにおいて３Ｘ１０−”Ω−の値を得
た。
らに厚さ３０００人のＣＶＤ絶縁膜２３を形成すれば、
眉間絶縁耐圧の向上を図ることができる。第１図（ｅ）
は、周知のフォトエツチング技術で絶縁膜２２．２３に
コンタクトホール５を形成し、さらにＭの茎着、パター
ニングにより下層配線３とコンタクトホール５内で接続
される上層配ｖＡ６を形成した状態を示す、コンタクト
ホール５の側壁はＣｖＤｗＡ縁膜のみからなるので、コ
ンタクトホール底面での接触抵抗は低く 、１．６μ角
のコンタクトホールにおいて３Ｘ１０−”Ω−の値を得
た。
本発明によれば、下層配線上に絶縁膜を被覆した際に生
ずる凹凸を補償するための有機シリコン塗膜のコンタク
トホール形成部での除去を、希ふつ酸溶液を用いてのウ
ェットエツチング法により行うことにより、有機シリコ
ン塗膜の完全な除去が容易にできる。その結果コンタク
トホール底面での有機シリコンから来る不純物の付着が
なく、低い接触抵抗をもつ良好なコンタクトを二層配線
間に形成できる。ウェットエツチング法は従来適用され
たドライエツチング法に比して工程が簡略化でき、経済
的に有利である。またプラズマによる半導体基板の損傷
の発生のおそれもなく、信頼性の向上した低コストの半
導体装置の製造が可能になった。
ずる凹凸を補償するための有機シリコン塗膜のコンタク
トホール形成部での除去を、希ふつ酸溶液を用いてのウ
ェットエツチング法により行うことにより、有機シリコ
ン塗膜の完全な除去が容易にできる。その結果コンタク
トホール底面での有機シリコンから来る不純物の付着が
なく、低い接触抵抗をもつ良好なコンタクトを二層配線
間に形成できる。ウェットエツチング法は従来適用され
たドライエツチング法に比して工程が簡略化でき、経済
的に有利である。またプラズマによる半導体基板の損傷
の発生のおそれもなく、信頼性の向上した低コストの半
導体装置の製造が可能になった。
第１図（５）〜ｔｅ＋は本発明の一実施例における多層
配線形成工程を順次示す断面図である。 １：シリコン基板、２１．２２，２３ ： ＣＶ Ｄ
絶１＆ｌｌＷ、３：下層配線、４ ： ＳＯＧ膜、５：
コンタクトホール、６：上層配線。 、′冨） 〜ｌ 第１図
配線形成工程を順次示す断面図である。 １：シリコン基板、２１．２２，２３ ： ＣＶ Ｄ
絶１＆ｌｌＷ、３：下層配線、４ ： ＳＯＧ膜、５：
コンタクトホール、６：上層配線。 、′冨） 〜ｌ 第１図
Claims (1)
- １）下層配線を被覆する絶縁膜を貫通するコンタクトホ
ールを介して上層配線との接続を行う際に、下層配線上
に被覆された絶縁膜を有機シリコン溶液塗布膜で覆い、
該塗布膜中の溶剤を蒸発させて前記絶縁膜上に存在する
凹部を固化した塗布膜で埋め、次いで希ふっ酸溶液を用
いて下層配線上のコンタクトホールが形成されるべき個
所の絶縁膜上にある塗布膜を完全に除去したのちコンタ
クトホールを形成することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13467188A JPH01303741A (ja) | 1988-06-01 | 1988-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13467188A JPH01303741A (ja) | 1988-06-01 | 1988-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01303741A true JPH01303741A (ja) | 1989-12-07 |
Family
ID=15133843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13467188A Pending JPH01303741A (ja) | 1988-06-01 | 1988-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01303741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256564A (en) * | 1991-05-24 | 1993-10-26 | Nec Corporation | Method for manufacturing semiconductor device having a contact structure |
-
1988
- 1988-06-01 JP JP13467188A patent/JPH01303741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256564A (en) * | 1991-05-24 | 1993-10-26 | Nec Corporation | Method for manufacturing semiconductor device having a contact structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01303741A (ja) | 半導体装置の製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPH06267943A (ja) | 半導体装置の製造方法 | |
| JPH0447979B2 (ja) | ||
| JPS59227118A (ja) | 半導体装置の製造方法 | |
| JPH02156538A (ja) | 半導体装置の製造方法 | |
| JPS63202939A (ja) | 多層配線の製造方法 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JP2544750B2 (ja) | 半導体装置の製造方法 | |
| JPS60245254A (ja) | 層間絶縁膜の形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH036827A (ja) | 半導体装置の製造方法 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH0249017B2 (ja) | ||
| JPH03196630A (ja) | 半導体装置の製造方法 | |
| JPH01273334A (ja) | 半導体装置の製造方法 | |
| JPH0321024A (ja) | 多層配線構造及びその層間膜加工方法 | |
| JPH0220141B2 (ja) | ||
| JPS61287146A (ja) | 多層配線の形成方法 | |
| JPH09186232A (ja) | 半導体装置の製造方法 | |
| JPH03131030A (ja) | 半導体装置の製造方法 | |
| JPS62205645A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0193147A (ja) | 半導体装置の製造方法 |