JPH04323828A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04323828A JPH04323828A JP9251591A JP9251591A JPH04323828A JP H04323828 A JPH04323828 A JP H04323828A JP 9251591 A JP9251591 A JP 9251591A JP 9251591 A JP9251591 A JP 9251591A JP H04323828 A JPH04323828 A JP H04323828A
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- photosensitive polyimide
- film
- upper layer
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229920001721 polyimide Polymers 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 8
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 5
- 238000010276 construction Methods 0.000 abstract 2
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にポリイミド膜の加工方法に関する。
関し、特にポリイミド膜の加工方法に関する。
【０００２】
【従来の技術】従来の感光性ポリイミド膜を使用した、
ポリイミド膜加工方法を図２に示す。半導体基板２１上
に感光性ポリイミド樹脂２２を回転塗布すると（ａ）の
ようになる。次に（ｂ）に示すように基板凸部２３上に
開口するためのフォトマスク２４を使用して感光性ポリ
イミド膜を露光する。次に専用の現像液で現像すると、
未露光部が除去されて（ｃ）のような形状になる。次に
イミド化反応を起こすために１５０℃３０分＋２５０℃
３０分＋３５０℃３０分の熱処理を行う。最終的に塗布
時に対し、膜厚が４０〜５０％減少し、ポリイミドパタ
ーンが（ｄ）の様に形成される。
ポリイミド膜加工方法を図２に示す。半導体基板２１上
に感光性ポリイミド樹脂２２を回転塗布すると（ａ）の
ようになる。次に（ｂ）に示すように基板凸部２３上に
開口するためのフォトマスク２４を使用して感光性ポリ
イミド膜を露光する。次に専用の現像液で現像すると、
未露光部が除去されて（ｃ）のような形状になる。次に
イミド化反応を起こすために１５０℃３０分＋２５０℃
３０分＋３５０℃３０分の熱処理を行う。最終的に塗布
時に対し、膜厚が４０〜５０％減少し、ポリイミドパタ
ーンが（ｄ）の様に形成される。
【０００３】
【発明が解決しようとする課題】この従来の感光性ポリ
イミド膜を使用した、ポリイミド膜形成方法では、現像
から最終熱処理後までの膜の体積収縮が塗布時に対し４
０〜５０％と大きいため膜厚を厚くした場合、開口部の
拡がり量も片側で４０〜５０％と大きくフォトマスクに
忠実なパターニング寸法精度を得ることが困難である。
イミド膜を使用した、ポリイミド膜形成方法では、現像
から最終熱処理後までの膜の体積収縮が塗布時に対し４
０〜５０％と大きいため膜厚を厚くした場合、開口部の
拡がり量も片側で４０〜５０％と大きくフォトマスクに
忠実なパターニング寸法精度を得ることが困難である。
【０００４】本発明の目的は、ポリイミド膜、特に厚い
ポリイミド膜を使用したパターン寸法精度を向上させる
ことができる半導体装置の製造方法を提供することにあ
る。
ポリイミド膜を使用したパターン寸法精度を向上させる
ことができる半導体装置の製造方法を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上にポリイミド樹脂を回転塗布し、熱処
理する工程と、前記ポリイミド膜の形成された基板上に
、感光性ポリイミド樹脂を回転塗布し、露光現像する工
程と、前記表面にポリイミド膜および露光・現像された
感光性ポリイミド樹脂の形成された基板を熱処理する工
程と、前記感光性ポリイミド膜をエッチングマスクに下
層ポリイミド膜をエッチングする工程を有している。
造方法は、基板上にポリイミド樹脂を回転塗布し、熱処
理する工程と、前記ポリイミド膜の形成された基板上に
、感光性ポリイミド樹脂を回転塗布し、露光現像する工
程と、前記表面にポリイミド膜および露光・現像された
感光性ポリイミド樹脂の形成された基板を熱処理する工
程と、前記感光性ポリイミド膜をエッチングマスクに下
層ポリイミド膜をエッチングする工程を有している。
【０００６】
【実施例】次に本発明について、図面を参照して説明す
る。図１は、本発明の一実施例を説明するための工程順
に示した模式的断面図である。（ａ）は半導体基板１に
非感光のポリイミド膜２を最終膜厚４μｍとなる条件で
回転塗布した後、１２０℃で３分間ホットプレートでベ
ークし溶剤を蒸発させる。次に上層に感光性ポリイミド
樹脂を塗布後膜厚２μｍとなる条件で回転塗布し、８０
℃３分間ホットプレートでベークし感光性ポリイミド膜
３の溶剤を蒸発させて形成する。（ｂ）は基板凸部４上
に開口するためのフォトマスク５を使用して、紫外光を
照射し露光する工程である。次に専用の現像液を使用し
て、現像を行うと、未露光部が除去され（ｃ）のような
形状となる。次に２５０℃で６０分間Ｎ２ 雰囲気中で
熱処理を行うとイミド化反応によりポリイミド膜２およ
び感光性ポリイミド膜３において３０〜４０％の膜厚減
少が起こり、（ｄ）のような形状となる。次に感光性ポ
リイミド膜をエッチングのマスクにして、下層のポリイ
ミド膜２をヒドラジン：エチレンジアミン：水＝１：２
：２の混合液でエッチングすると、（ｅ）のような形状
となる。ただし、ポリイミド膜２，感光性ポリイミド膜
３の材料の性質として、ポリイミド膜２は、前記の混合
液でエッチングされ易いものを、又、感光性ポリイミド
膜３には前記の混合液でエッチングされ難いものを選ぶ
必要がある。次に最終熱処理として、３５０℃３０分の
熱処理を行う。この処理でイミド化反応は完全に終了し
、上層の感光性ポリイミド３の日差し部分が軟化し、下
層のポリイミド膜２を覆い（ｆ）のような形状となる。 この熱処理でも数パーセントの膜厚減少は起こるが、（
ｅ）の工程で膜厚減少の大半が完了する。したがって膜
厚減少後にパターン加工を実施するため、開口部６の横
方向拡がりを従来技術に比べ３０〜４０％程度少なくす
ることができ、フォトマスク５のパターン寸法により近
いレベルで加工することができる。
る。図１は、本発明の一実施例を説明するための工程順
に示した模式的断面図である。（ａ）は半導体基板１に
非感光のポリイミド膜２を最終膜厚４μｍとなる条件で
回転塗布した後、１２０℃で３分間ホットプレートでベ
ークし溶剤を蒸発させる。次に上層に感光性ポリイミド
樹脂を塗布後膜厚２μｍとなる条件で回転塗布し、８０
℃３分間ホットプレートでベークし感光性ポリイミド膜
３の溶剤を蒸発させて形成する。（ｂ）は基板凸部４上
に開口するためのフォトマスク５を使用して、紫外光を
照射し露光する工程である。次に専用の現像液を使用し
て、現像を行うと、未露光部が除去され（ｃ）のような
形状となる。次に２５０℃で６０分間Ｎ２ 雰囲気中で
熱処理を行うとイミド化反応によりポリイミド膜２およ
び感光性ポリイミド膜３において３０〜４０％の膜厚減
少が起こり、（ｄ）のような形状となる。次に感光性ポ
リイミド膜をエッチングのマスクにして、下層のポリイ
ミド膜２をヒドラジン：エチレンジアミン：水＝１：２
：２の混合液でエッチングすると、（ｅ）のような形状
となる。ただし、ポリイミド膜２，感光性ポリイミド膜
３の材料の性質として、ポリイミド膜２は、前記の混合
液でエッチングされ易いものを、又、感光性ポリイミド
膜３には前記の混合液でエッチングされ難いものを選ぶ
必要がある。次に最終熱処理として、３５０℃３０分の
熱処理を行う。この処理でイミド化反応は完全に終了し
、上層の感光性ポリイミド３の日差し部分が軟化し、下
層のポリイミド膜２を覆い（ｆ）のような形状となる。 この熱処理でも数パーセントの膜厚減少は起こるが、（
ｅ）の工程で膜厚減少の大半が完了する。したがって膜
厚減少後にパターン加工を実施するため、開口部６の横
方向拡がりを従来技術に比べ３０〜４０％程度少なくす
ることができ、フォトマスク５のパターン寸法により近
いレベルで加工することができる。
【０００７】
【発明の効果】以上説明したように本発明は、下層に非
感光性ポリイミド膜を、その上層に感光性ポリイミド膜
を形成する２層構造をとる。
感光性ポリイミド膜を、その上層に感光性ポリイミド膜
を形成する２層構造をとる。
【０００８】すなわち、下層に上層の感光性ポリイミド
膜とエッチング特性の異なる非感光性ポリイミド層をあ
らかじめ形成しておき、上層の感光性ポリイミド膜の膜
厚を薄くすることと、熱処理による体積収縮を完了させ
てから下層の非感光性ポリイミド膜のエッチングを上層
の感光性ポリイミド膜をエッチングマスクに選択的に行
うことで、厚膜形成時のパターニング寸法の精度を向上
させることができるという特徴がある。
膜とエッチング特性の異なる非感光性ポリイミド層をあ
らかじめ形成しておき、上層の感光性ポリイミド膜の膜
厚を薄くすることと、熱処理による体積収縮を完了させ
てから下層の非感光性ポリイミド膜のエッチングを上層
の感光性ポリイミド膜をエッチングマスクに選択的に行
うことで、厚膜形成時のパターニング寸法の精度を向上
させることができるという特徴がある。
【図１】本発明の一実施例を説明するために工程順に示
した模式的断面図である。
した模式的断面図である。
【図２】従来の半導体装置の製造方法を説明するために
工程順に示した模式的断面図である。
工程順に示した模式的断面図である。
１，２１ 半導体基板
２ ポリイミド膜
３，２２ 感光性ポリイミド膜
４，２３ 基板凸部
５，２４ フォトマスク
６，２５ 開口部
Claims (1)
- 【請求項１】 基板上にポリイミド樹脂を回転塗布し
、熱処理する工程と、前記ポリイミド膜の形成された基
板上に感光性ポリイミド樹脂を回転塗布し、露光・現像
する工程と、前記表面にポリイミド膜および露光・現像
された感光性ポリイミド膜の形成された基板を熱処理す
る工程と、前記感光性ポリイミド膜をエッチングマスク
に下層ポリイミド膜をエッチングする工程とを有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9251591A JPH04323828A (ja) | 1991-04-24 | 1991-04-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9251591A JPH04323828A (ja) | 1991-04-24 | 1991-04-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04323828A true JPH04323828A (ja) | 1992-11-13 |
Family
ID=14056461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9251591A Pending JPH04323828A (ja) | 1991-04-24 | 1991-04-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04323828A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59232424A (ja) * | 1983-06-15 | 1984-12-27 | Hitachi Ltd | 半導体装置とその製造法 |
| JPS6386550A (ja) * | 1986-09-30 | 1988-04-16 | Pioneer Electronic Corp | 多層配線層の形成方法 |
-
1991
- 1991-04-24 JP JP9251591A patent/JPH04323828A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59232424A (ja) * | 1983-06-15 | 1984-12-27 | Hitachi Ltd | 半導体装置とその製造法 |
| JPS6386550A (ja) * | 1986-09-30 | 1988-04-16 | Pioneer Electronic Corp | 多層配線層の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1173689A (en) | Electron beam exposed positive resist mask process | |
| US5686223A (en) | Method for reduced pitch lithography | |
| JPH06326222A (ja) | 光学的画像形成可能材料、フォトレジスト材料等に高い高アスペクト比のｖｉａ及び溝を形成する方法 | |
| JPH04115515A (ja) | パターン形成方法 | |
| JP2006041477A (ja) | 半導体装置の製造方法 | |
| JPH04323828A (ja) | 半導体装置の製造方法 | |
| JP5007084B2 (ja) | レジストフロー工程及びコーティング処理工程を含む半導体素子の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JP3421268B2 (ja) | パターン形成法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| KR930001856B1 (ko) | 다층 레지스트를 이용한 미세패턴 형성방법 | |
| JPH02181910A (ja) | レジストパターン形成方法 | |
| JPH05226243A (ja) | 高速素子実装用回路基板の製造方法 | |
| JP3017776B2 (ja) | パターン形成方法 | |
| JPH0229657A (ja) | 半導体装置の製造方法 | |
| JP2005084312A (ja) | レジストパターニング方法及び半導体装置の製造方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JP2005136430A (ja) | パターン形成方法 | |
| JPH0318179B2 (ja) | ||
| JPS59152628A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980414 |