CN100533711C - 半导体器件以及半导体器件的制造方法和安装方法 - Google Patents

半导体器件以及半导体器件的制造方法和安装方法 Download PDF

Info

Publication number
CN100533711C
CN100533711C CNB2006101639747A CN200610163974A CN100533711C CN 100533711 C CN100533711 C CN 100533711C CN B2006101639747 A CNB2006101639747 A CN B2006101639747A CN 200610163974 A CN200610163974 A CN 200610163974A CN 100533711 C CN100533711 C CN 100533711C
Authority
CN
China
Prior art keywords
multilayer interconnection
semiconductor device
interconnection layer
organic insulating
formation portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101639747A
Other languages
English (en)
Other versions
CN101086979A (zh
Inventor
野本隆司
松木浩久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101086979A publication Critical patent/CN101086979A/zh
Application granted granted Critical
Publication of CN100533711C publication Critical patent/CN100533711C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件，包括：半导体衬底，其中形成有多个功能元件；以及多层互连层，其设置于该半导体衬底的上方，该多层互连层包括相互连接多个功能元件的布线层，并且包括层间绝缘层，其中，形成布线层的区域由槽形成部包围，该槽形成部穿透该多层互连层；并且该槽形成部填充有有机绝缘材料。本发明还提供一种半导体器件的安装方法以及制造方法。

Description

半导体器件以及半导体器件的制造方法和安装方法
技术领域
本发明总体上涉及一种半导体器件、半导体器件的制造方法及该半导体器件的安装方法，尤其涉及一种晶片级芯片尺寸封装型半导体器件、该半导体器件的制造方法及该半导体器件的安装方法。
背景技术
通常，半导体器件的封装是对每个半导体芯片进行的。然而，近年来不断地提出了一种作为高密度安装封装的晶片级芯片尺寸封装，其有助于使电子器件的尺寸变小或使电子器件的重量变轻。
在上述的晶片级芯片尺寸封装中，组装过程在半导体晶片状态下进行并且多个芯片均被树脂密封于块(lump)中从而进行单独封装以获得最终产品。
根据此类晶片级芯片尺寸封装，块的节距非常小，其与裸露芯片的尺寸近似相同，并且多个半导体芯片可封装于块中。因此，可简化制造步骤或材料。
图1至图3为示出了相关技术的晶片级芯片尺寸封装型半导体器件的制造方法的第一至第三截面图。在图1至图3中，为了便于说明起见，仅示出了单个半导体衬底上的多个半导体元件(半导体器件)中的两个半导体元件(半导体器件)作为实例。
采用所谓的晶片加工来制造晶片级芯片尺寸封装半导体器件。诸如晶体管的有源元件或诸如电容元件的无源元件形成于由硅(Si)制成的半导体衬底1的主表面上。此外，多层互连层2形成于半导体衬底的主表面上(参见图1中的(a))。有源元件和无源元件通过多层互连层2相互连接从而可形成具有所需功能的电子电路。
尽管图1中并未示出详细的结构，但是多层互连层2是经由层间绝缘层叠置多层由铝(Al)或铜(Cu)制成的布线而形成的。低介电常数的材料，即所谓的低K材料可用作层间绝缘层的材料，以便降低布线之间所形成的电容并且提高电子信号的传输速度。
多个由铝(Al)制成的外部连接电极焊盘3设置于多层互连层2上。由诸如二氧化硅(SiO2)或氮化硅(SiN)制成的无机绝缘层(钝化层)4覆盖电极焊盘3的外部边缘部分和多层互连层2的上表面。
随后，为了保护半导体元件的表面，有机绝缘膜5，如聚酰亚胺树脂层，选择性地覆盖钝化层4的上表面和电极焊盘3上的钝化层4的边缘部分。
此外，选择性地设置由铜(Cu)制成的布线层6，以便从电极焊盘3的露出的上表面延伸至有机绝缘膜5的上表面。
由铜(Cu)制成的外部连接金属电极(柱)7通过电镀法而设置于布线层6的延伸部分的边缘部分附近(参见图1中的(b))。
接着，设置由环氧基树脂或其类似物制成的密封树脂8从而使得密封树脂8的上表面达到略微低于金属电极7的上端面的位置处。此外，作为外部连接突起电极的、近似为球形的焊料凸块9设置于金属柱7的上部，该金属柱7从密封树脂8的上表面略微突出(参见图2中的(c))。
然后，例如，采用切割刀片10对密封树脂8、多层互连层2以及半导体衬底1进行切割处理，以便获得多件半导体器件15(参见图2中的(d))。
因此，图3中所示的半导体器件形成为具有以下结构，该结构中金属电极7设置于布线层6的端部附近，该布线层6连接至设置于多层互连层2的上表面的电极焊盘3上，密封树脂8设置于有机绝缘膜5以及布线层6上，金属电极7的上表面从密封树脂8的上表面突出，并且外部连接焊料凸块9设置于突出的金属电极7的上端面上。
另一方面，例如，日本特开专利申请公报No.2000-277463中公开了一种具有以下结构的半导体器件，该结构中包围半导体器件的有源区形成环形槽，半导体衬底由密封树脂密封，同时该槽中填充有密封树脂，以便改进半导体器件的抗湿性。
如上所述，在晶片级芯片尺寸封装型半导体器件15的制造过程中，在图2中的(d)所示的步骤中，通过切割刀片10对多层互连层2和半导体衬底1进行切割，从而形成多件半导体器件15。
然而，在切割步骤中，可能破坏包括层间绝缘层2的多层互连层，其中，该层间绝缘层2由低介电常数的绝缘材料制成。因此，在使用半导体器件15的情况下，可能导致进一步破坏层间绝缘层2，从而使得湿气可能从断裂的表面进入。这就可能导致降低半导体元件的性能，从而可能降低半导体器件15的可靠性。
为了解决上述问题，日本特开专利申请公报No.2000-277463中所公开的技术可应用于半导体器件15。
如上所述，在日本特开专利申请公报No.2000-277463所公开的技术中，包围半导体器件的有源区形成的环形槽填充有密封树脂。然而，此类密封树脂与诸如硅(Si)衬底的半导体衬底没有足够的粘合力。因此，即使在包围布线区域(该布线区域形成于半导体衬底上且与具有功能元件一起形成电子电路)的绝缘层中形成有槽，并且该槽中填充有密封树脂，该密封树脂也可从其与半导体衬底的界面上容易地除去。因此，仍然不能解决上述问题。
发明内容
因此，本发明提供了一种可解决上述一个或多个问题的、新颖且实用的半导体器件、该半导体器件的制造方法及该半导体器件的安装方法。
更具体而言，本发明的实施例提供了一种半导体器件，如晶片级芯片尺寸封装型半导体器件，其具有多层互连层，该多层互连层通过形成于半导体衬底上的多个功能元件相互连接而形成电子电路，该半导体器件具有可改进多层互连层的抗湿性的结构；本发明的实施例还提供了一种半导体器件的制造方法以及一种半导体器件的安装方法。
根据本发明的一个方案，提供了一种半导体器件，其包括：半导体衬底，该半导体衬底中形成有多个功能元件；以及多层互连层；其设置于该半导体衬底的上方，该多层互连层包括相互连接多个功能元件的布线层，并且包括层间绝缘层；其中，形成布线层的区域由槽形成部包围，该槽形成部穿透该多层互连层；并且该槽形成部填充有有机绝缘材料。该槽形成部的宽度可大于等于约2μm并小于等于约50μm。多个槽形成部可以形成于多层互连层中，从而包围形成布线层的区域；并且各个槽形成部可以填充有有机绝缘材料。
另外，本发明的方案还提供了一种半导体器件的安装方法，该半导体器件包括：形成有多个功能元件的半导体衬底；以及多层互连层，设置于该半导体衬底的上方，该多层互连层包括相互连接所述多个功能元件的布线层，并包括层间绝缘层；第二布线层，连接在该多层互连层上形成的电极焊盘；其中，形成布线层的区域由槽形成部包围，该槽形成部穿透该多层互连层，该槽形成部填充有有机绝缘材料，在多层互连层上方设置树脂；并且在树脂表面上形成外部连接突起电极，且所述外部连接突起电极接触该第二布线层；该半导体器件的安装方法包括：当将半导体器件安装于电路板上时，将底部填充树脂(underfill resin)涂敷于在半导体衬底的侧面露出的多层互连层上，使底部填充树脂填充于电路板与半导体器件之间。
另外，本发明的方案还提供了一种半导体器件的制造方法，其包括以下步骤：在半导体衬底的主表面上形成多个功能元件；在该半导体衬底的主表面上形成多层互连层，该多层互连层包括相互连接所述多个功能元件的布线层，并包括层间绝缘层；形成槽形成部，该槽形成部包围形成布线层的区域并穿透该多层互连层；以及利用有机绝缘材料填充该槽形成部。该槽形成部可以通过激光辐射形成以穿透多层互连层。
根据本发明的一个实施例，可以提供一种半导体器件，如晶片级芯片尺寸封装型半导体器件，其具有通过相互连接形成于半导体衬底上的多个功能元件而形成电子电路的多层互连层，该半导体器件具有可改进多层互连层的抗湿性的结构；此外还提供了一种半导体器件的制造方法以及提供了一种半导体器件的安装方法。
通过结合附图阅读以下详细描述，将会更加清楚本发明的其它目的、特征和优点。
附图说明
图1为示出了相关技术的晶片级芯片尺寸封装型半导体器件的制造方法的第一截面图；
图2为示出了相关技术的晶片级芯片尺寸封装型半导体器件的制造方法的第二截面图；
图3为示出了相关技术的晶片级芯片尺寸封装型半导体器件的制造方法的第三截面图；
图4为本发明的晶片级芯片尺寸封装型半导体器件的截面图；
图5为由图4中的虚线所包围的部分的放大图；
图6为图4所示的半导体器件的第一改进型实例的半导体器件的截面图；
图7为图4所示的半导体器件的第二改进型实例的半导体器件的截面图；
图8为图4所示的半导体器件的第三改进型实例的半导体器件的截面图；
图9为图4所示的半导体器件的制造方法的第一截面图；
图10为图4所示的半导体器件的制造方法的第二截面图；
图11为处于图10中的(c)所示的状态中的半导体器件的平面图；
图12为图4所示的半导体器件的制造方法的第三截面图；
图13为示出了其中图4所示的半导体器件安装于布线板上的实例的截面图；
图14为示出了将形成有机绝缘膜的材料应用于半导体衬底上的步骤的第一实例的截面图；以及
图15为示出了将形成有机绝缘膜的材料应用于半导体衬底上的步骤的第二实例的截面图。
具体实施方式
参考图4至图15，对本发明的实施例进行如下描述。
首先，对本发明实施例的半导体器件的结构进行讨论，然后对该半导体器件的制造方法和安装方法进行讨论。
1.本发明的半导体器件的实施例
图4为本发明的晶片级芯片尺寸封装型半导体器件的截面图。图5为由图4中的虚线所包围的部分的放大图。
参看图4，本发明实施例的半导体器件100为晶片级芯片尺寸封装型半导体器件并且包括多层互连层。
换句话说，对由硅(Si)制成的半导体衬底21进行所谓的晶片加工以制造晶片级芯片尺寸封装半导体器件100。诸如晶体管的有源元件(未示出)或诸如电容元件的无源元件(未示出)形成于半导体衬底21的主表面上。此外，多层互连层22经由诸如二氧化硅(SiO2)层33的绝缘层而形成于半导体衬底21的主表面上(参见图5)。
如图5所示，该多层互连层22通过经由层间绝缘层32叠置多层由铜(Cu)制成的布线31而形成。布线31的厚度例如约为0.5μm。上部布线31和下部布线31通过层间连接部连接。
诸如SiOC的低介电常数的材料，即所谓的低K材料，可用作层间绝缘层32的材料，以降低布线之间所形成的电容并且可提高电子信号的传输速度。
形成于半导体衬底21上的功能元件，如有源元件和无源元件，通过多层互连层22而相互连接，从而可形成具有所需功能的电子电路。
多个由铝(Al)制成的电极焊盘23设置于多层互连层22的上部，以便连接至形成多层互连层22的布线31上。
由诸如二氧化硅(SiO2)或氮化硅(SiN)制成的钝化层24设置于多层互连层22上，且使电极焊盘23的中心部分敞开(露出)。
为了保护半导体元件的表面，有机绝缘层25覆盖钝化层24的上表面和电极焊盘3上的钝化层24的边缘部分。
有机绝缘膜25由选自包括聚酰亚胺、苯并环丁烯、酚醛树脂和聚苯并恶唑的群组的有机绝缘材料制成。有机绝缘膜25的厚度大于等于约2μm，以便不会在树脂密封处理期间引起损坏。
连续的槽形成部30设置于多层互连层22上除了与功能元件一起形成电子电路的布线区域之外的区域，即形成于连接至电极焊盘23的布线31的区域外部的区域，从而包围该布线区域。
槽形成部30穿透设置在半导体衬底21与多层互连层22之间的二氧化硅层33，并且到达半导体衬底21的上表面。换句话说，槽形成部30穿透形成多层互连层22的叠置的绝缘层。
槽形成部30设置于并未设置布线31的区域中，即设置于多层互连层22中的、仅设有多层层间绝缘层的区域中。
此外，槽形成部30的内部填充有用于形成有机绝缘膜25的有机绝缘材料。
因此，有机绝缘膜25覆盖多层互连层22的布线区域的上表面并覆盖包括布线区域的多层互连层22的周围侧面部分，该多层互连层22的布线区域形成与有源元件或无源元件一起形成电子电路。
多层互连结构包括电极焊盘23外部的包围布线区域设置的所谓的抗湿环(未示出)，该布线区域与功能元件一起形成电子电路；并且该多层互连结构通过叠置由布线层材料形成的带状图案而形成。该抗湿环在形成多层互连层22的同时形成。
槽形成部30设置为位于抗湿环的外部，即半导体元件(半导体芯片)的外周边。
另一方面，由铜(Cu)制成的布线层26设置为从露出的电极焊盘23的表面延伸至有机绝缘膜25的上表面。
通过例如选择电镀法，将用于接触的由铜(Cu)制成的金属电极(柱)27设置于布线层26的端部附近。覆盖层设置于金属电极27的表面上。覆盖层从金属电极27的表面由镍(Ni)/金(Au)或镍(Ni)/钯(Pd)/金(Au)制成。
此外，多层互连层22的并未设置有机绝缘薄膜25的露出表面、有机绝缘膜25的表面、布线层26的表面以及金属电极27的侧面均覆盖密封树脂28。密封树脂28具有高度(厚度)从而使得密封树脂28的上表面达到略微低于金属电极27的上表面的位置。
密封树脂28可以选自包括聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚醛树脂、双马来酰亚胺-三嗪树脂以及环氧树脂的群组。
此外，近似为球形的外部连接突起电极29设置于多个金属电极27的上端部分，所述金属电极27从密封树脂28的上表面略微突出。外部连接突起电极29例如由锡(Sn)-银(Ag)焊料或包括铜(Cu)的锡(Sn)-银(Ag)焊料制成。
如上所述，在本发明实施例的该半导体器件100中，槽形成部30形成于多层互连层22中以包围形成于半导体衬底上的、与功能元件一起形成电子电路的布线区域，并且穿透该多层互连层22。槽形成部30填充用于形成有机绝缘膜25的有机绝缘材料。
因此，即使在切割多层互连层22时，在封装的端面处在多层互连层22中产生裂缝，设置于槽形成部30中的有机绝缘膜25也能用作阻挡物(dam)以便防止该裂缝延伸。因此，可以防止形成电子电路的布线区域在多层互连层22处受到破坏。
此外，有机绝缘膜25由比密封树脂28更软的材料制成。因此，在使用该半导体器件100的情况下或测试该半导体器件100的情况下，可以有效地吸收或减轻来自外部的热应力或机械应力。这样，可以改进半导体器件100的可靠性。
另外，如上所述，槽形成部30形成于多层互连层22中并且槽形成部30填充有用于形成有机绝缘膜25的有机绝缘材料。因此，有机绝缘膜25与多层互连层22以大接触面积形成接触。
因此，即使湿气从多层互连层22与密封树脂28的界面进入，湿气会沿着槽形成部30的内壁进入。如图4中虚线箭头所示的路径的长度，即沿着内表面的路径的长度较长。
因此，可有效地防止湿气进入半导体器件100的功能元件中，从而提高半导体器件100具有较高的可靠性。
可在多层互连层22中例如通过使用激光形成槽形成部30。在槽形成部30通过使用激光而形成于多层互连层22中的情况下，槽形成部30的宽度可约为2μm。尽管槽形成部30的宽度取决于激光的输出情况，但是其宽度的最大值可约为50μm。
如上所述，在图4所示的实例中，单个槽形成部30形成于封装端面附近的多层互连层22中，从而该槽形成部30包围形成于半导体衬底上的、与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。该槽形成部30填充有有机绝缘膜25。
然而，本发明并不限于图4所示的结构。本发明也可采用图6所示的结构。
此处，图6为图4所示的半导体器件100的第一改进型实例的半导体器件110的截面图。在图6中，对于与图4所示的部分相同的部分以相同的附图标记表示，并且省略对所述相同部分的说明。
在半导体器件110中，多个槽形成部30形成于多层互连层22中，从而包围形成于半导体衬底上的、与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。各个槽形成部30均填充有用于形成有机绝缘膜25的有机绝缘材料。
换句话说，在半导体器件110中，三个槽形成部30-1、30-2和30-3形成于多层互连层22中，以便包围形成于半导体衬底上的与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。各个槽形成部30-1、30-2和30-3均填充有用于形成有机绝缘膜25的有机绝缘材料。
因此，即使在切割多层互连层22时，在封装的端面处在多层互连层22中产生裂缝，设置于槽形成部30-1、30-2和30-3中的有机绝缘膜25也能用作阻挡物以便防止该裂缝延伸。因此，可有效地保护形成多层互连层22的电子电路的布线区域。
此外，设置于槽形成部30-1至30-3中的有机绝缘膜25可吸收或减轻来自外部的热应力或机械应力。
因此，在该改进型实例中，三个槽形成部30-1、30-2和30-3形成于多层互连层22中，以便包围形成于半导体衬底上的与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。各个槽形成部30-1、30-2和30-3均填充有用于形成有机绝缘膜25的有机绝缘材料。
因此，即使湿气从多层互连层22与密封树脂28的界面进入，该湿气也会沿着槽形成部30-1、30-2和30-3的内壁进入。图6中的虚线箭头所示的路径的长度大于半导体器件100中的相应长度。就是说，通过该结构，可以进一步提高该半导体器件110的可靠性。
在图4和图6所示的实例中，金属电极(柱)27设置于布线层26的端部附近。设置密封树脂28以使得密封树脂28的上表面达到略微低于金属电极27的上表面的位置。球形外部连接突起电极29设置于金属电极27的上部，该金属电极27从密封树脂28的上表面略微突出。
然而，本发明并不限于此类外部连接端子结构。本发明可以应用于具有其它外部连接端子结构的晶片级芯片尺寸封装型半导体器件。
换句话说，例如，可以使用图7或图8所示的结构作为外部连接端子结构。
此处，图7为图4所示的半导体器件100的第二改进型实例的半导体器件120的截面图。图8为图4所示的半导体器件100的第三改进型实例的半导体器件130的截面图。在图7和图8中，对于与图4或图6中所示相同的部分以相同的附图标记表示，并且省略对所述相同部分的说明。
在图7所示的半导体器件120中，槽形成部30形成于多层互连层22中，以便包围形成于半导体衬底上的、与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。槽形成部30填充有用于形成有机绝缘膜25的有机绝缘材料。
在布线层26的端部附近，并未设有半导体器件100的金属电极27，而是设有由焊料制成的外部连接突起电极29。
换句话说，多层互连层22上没有覆盖有机绝缘膜25的上表面、有机绝缘膜25的表面、布线层26的露出表面以及外部连接突起电极29的侧面均覆盖密封树脂28。该外部连接突起电极29的端部29a与布线层26接触，而外部连接突起电极29的端头部29b从密封树脂28的表面突出。
通过该实例，可以实现与半导体器件100相同的效果。
在半导体器件120及半导体器件110中，多个槽形成部可以形成于多层互连层22中，以便包围形成于半导体衬底上的、与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。各个槽形成部均可以填充有用于形成有机绝缘膜25的有机绝缘材料。
图8所示的半导体器件130为晶片级芯片尺寸封装型半导体器件，其中外部连接端子结构为所谓的LGA(板栅阵列)结构。
在半导体器件130中，槽形成部30形成于多层互连层22中，以便包围形成于半导体衬底上的与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。槽形成部填充有用于形成有机绝缘膜25的有机绝缘材料。
外部连接电极的成形电极27设置于布线层26的端部附近。外部连接电极的成形电极27并不从密封树脂28的上表面突出。
通过该实例，可以实现与半导体器件100相同的效果。
在半导体器件130及半导体器件110中，多个槽形成部可以形成于多层互连层22中，以便包围形成于半导体衬底上的、与功能元件一起形成电子电路的布线区域，且穿透多层互连层22。各个槽形成部均可以填充有用于形成有机绝缘膜25的有机绝缘材料。
半导体器件100、110、120和130通过通常的倒装芯片连接方法(面向下连接方法)而安装于印刷布线板上。
此时，可以通过以下方式紧密连接半导体器件100、110、120或130与印刷布线板，即在半导体器件100、110、120或130与印刷布线板之间涂敷所谓的底部填充材料并对该底部填充材料进行固化。
2.本发明的半导体器件的制造方法的实施例
参考图9至图15，对半导体器件100的制造方法的实施例进行讨论。
对由硅(Si)制成的半导体衬底21进行所谓的晶片加工，因而经由诸如二氧化硅(SiO2)层33的绝缘层，在半导体衬底21的形成有有源元件或无源元件的主表面上形成多层互连层22(参见图9中的(a))。
如图5所示，此类多层互连层22通过经由层间绝缘层32叠置多层由铜(Cu)制成的布线31而形成。例如，布线31的厚度约为0.5μm。使用低介电常数的材料，即所谓的低K材料作为构成层间绝缘层32的材料。
多个由铝(Al)制成的电极焊盘23选择性地设置于多层互连层22的上部，以便连接至形成多层互连层22的布线31上(参见图5)。
此外，由诸如二氧化硅(SiO2)或氮化硅(SiN)制成的钝化层24设置于多层互连层22上，以使电极焊盘23的中心部分和划线设计区域(scribeplanning region)敞开(露出)。
接着，槽形成部30形成于半导体衬底21上的与功能元件一起形成电子电路的布线区域外部的区域中，即形成于多层互连层22中的、设有连接至电极焊盘23的布线31的区域外部的区域，从而包围形成该电子电路的布线区域。参见图9中的(b)。
采用激光辐射方法以形成槽形成部30。与切割方法相比，激光辐射可降低对多层互连层22造成机械损伤的可能性。对激光的种类并没有限制。例如，可以使用YAG激光。
融化并除去多层互连层22中被激光照射的部分，从而可以形成槽形成部30。该槽形成部30穿透多层互连层22。
该槽形成部30的最小宽度由激光辐射的最小值来确定，并且例如可以约为2μm。此外，通过改变激光的输出，槽形成部30的最大宽度可以约为50μm。
槽形成部30穿透设置在半导体衬底21与多层互连层22之间的二氧化硅层33(参见图5)，从而达到半导体衬底21的上表面。因此，槽形成部的深度由多层互连层22的厚度确定，并且可以大于等于约0.1μm。
在多个槽形成部30-1至30-3形成于多层互连层22的与形成于半导体衬底21上的功能元件一起形成电子电路的布线区域外部的区域中，如图6所示的半导体器件110，沿水平方向即平行于半导体衬底的表面的方向适当地改变激光辐射的位置，随后进行激光辐射。
不仅可以选择应用激光辐射，而且还可以应用如湿法蚀刻的化学方法作为槽形成部30的形成方法。
接着，选择性地设置有机绝缘材料以覆盖钝化层24的上表面和电极焊盘23上的钝化层24的边缘部分。参见图10中的(c)。
有机绝缘材料覆盖钝化层24的上表面以及电极焊盘23上的钝化层24的端部，并且填充槽形成部30。在所设定的固化温度下进行热处理，以便固化有机绝缘材料。由此，形成有机绝缘膜25。
可以使用例如苯并环丁烯、酚醛树脂或聚苯并恶唑作为有机绝缘材料。在这种情况下，在小于等于350℃的温度下进行热处理以固化。另一方面，在将聚酰亚胺用作有机绝缘材料的情况下，在小于等于400℃的温度下进行热处理以固化。
图11为在图10中的(c)所示状态下的半导体器件的平面图。
在图11中，仅示出了形成于半导体衬底21上的多个半导体元件中的四个半导体元件。通过以下所述的方法沿着设置于外周的切割线DL对所述四个半导体元件进行切割加工，以便制成四个半导体器件。
在各个半导体元件21A中，以连续的矩形形状延伸的槽形成部30形成于多层互连层22中的、与半导体衬底21上的与功能元件一起形成电子电路的布线区域外部的区域中，即形成于设有连接至电极焊盘23的布线31(参见图5)的区域外部的区域，以及形成于抗湿环(未示出)外部的区域中，以便包围形成该电子电路的布线区域。
有机绝缘膜25覆盖包括形成电子电路的布线区域的多层互连层22的上表面并且填充槽形成部30。
尽管图11中未示出，但是电极焊盘23的中心部分并未被覆盖有机绝缘膜25，从而电极焊盘23的表面露出。参见图10中的(c)。
在图10中的(c)中所示的步骤之后，选择性地设置由铜(Cu)制成的布线层26以便该布线层26从电极焊盘23的外露表面延伸至有机绝缘膜25的上表面。由铜(Cu)制成的布线层26可以通过电镀法或薄膜形成法和光刻处理(photo process)形成。
接着，通过例如选择电镀法将由铜(Cu)制成的金属电极(柱)27设置于布线层26的端部附近。覆盖层(未示出)设置于金属电极27的表面上。覆盖层从金属电极27表面由镍(Ni)/金(Au)或镍(Ni)/钯(Pd)/金(Au)制成。参见图10中的(d)。
接着，多层互连层22的并未设置有机绝缘膜25的露出表面、有机绝缘膜25的露出表面、布线层26的露出表面以及金属电极27的侧面均覆盖密封树脂28。密封树脂28具有高度(厚度)，以使得密封树脂28的上表面达到略微低于金属电极27的上表面的位置。参见图12中的(e)。
可以使用聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚醛树脂、双马来酰亚胺-三嗪树脂和环氧树脂作为密封树脂28。
此外，可使用所谓的转模法(transfer molding method)作为涂敷密封树脂28的方法。此外，可以使用所谓的压模法(compression molding method)。
随后，将近似为球形的外部连接突起电极29设置于多个金属电极27的上端部分，该金属电极27从密封树脂28的上表面略微突出。外部连接突起电极29例如由锡(Sn)-银(Ag)焊料或包括铜(Cu)的锡(Sn)-银(Ag)焊料制成。该外部连接突起电极29通过浸焊(solder dipping)方法而连接，并且该近似为球形的突起电极可以通过加热而形成。
然后，使用切割刀片10对半导体衬底21、密封树脂28和设置于该半导体衬底21的表面上的多层互连层22进行切割，从而形成图4所示的单件半导体器件100。参见图12中的(f)。
即使在切割多层互连层22时，在多层互连层22中产生裂缝或破坏，通过设置于多层互连层22的槽形成部30中和多层互连层22的表面上的有机绝缘膜25也能防止该裂缝延伸。因此，可有效地保护形成多层互连层22的电子电路的布线区域。
此外，有机绝缘膜25由比密封树脂28更软的材料制成。因此，在半导体器件100的使用环境或测试环境下，可以有效地吸收或减轻来自外部的热应力或机械应力。因此，可以改进半导体器件100的可靠性。
此外，槽形成部30形成于多层互连层22中并且槽形成部30中填充有用于形成有机绝缘膜25的有机绝缘材料。因此，有机绝缘膜25与多层互连层22以大面积形成接触。
这样，即使湿气从多层互连层22与密封树脂28的界面进入，该湿气也会沿着槽形成部30的内壁进入。图4中虚线箭头所示的路径的长度，即沿着内表面的路径的长度较长。因此，可有效地防止湿气进入半导体器件的功能元件中。结果，可以改进半导体器件100的可靠性。
图13为示出了图4中所示的半导体器件100安装于诸如印刷布线板的安装板上的实例的截面图。
半导体器件100通过倒装芯片(面向下)方法安装于安装衬底200上。因此，半导体器件100的外部连接突起电极29连接至设置在安装衬底200上的电极焊盘201。所谓的底部填充件300填充在半导体器件100与安装衬底200之间。
此时，底部填充件300不仅设置于半导体器件100与安装衬底200之间，而且接触半导体衬底21的侧面的一部分。由于这种结构，可以降低或防止应力经由密封树脂28而施加于多层互连层22上。
在制造图7所示的半导体器件110的过程中，在图10中的(d)所示的步骤中，在设置布线层26以使其从电极焊盘23的上表面延伸至有机绝缘膜25之后，密封树脂28覆盖多层互连层22的露出表面、有机绝缘膜25的露出表面以及布线层26的露出表面。
然后，通过掩模对密封树脂28进行选择性的灰化处理，如等离子处理，从而在布线层26的设有突起电极29的位置处形成开口。
随后，在开口中填充焊料。突起电极29的底部29a嵌入该开口中，并且从底部29a延伸的球形端头部29b设置于密封树脂28的上表面上，从而完成突起电极29。
然后，进行切割处理以完成半导体器件110。
此外，在图8所示的半导体器件120的制造过程中，在图10-(d)所示的步骤中，设置密封树脂28从而使其位于与金属电极27的上端表面相同的高度处。
随后，进行切割处理以完成半导体器件120。
此处，参考图14和图15，对通过使用有机绝缘材料覆盖半导体衬底21而形成有机绝缘膜25的过程进行讨论。
在图14所示的实例中，光敏聚酰亚胺用作形成有机绝缘膜25的有机绝缘材料。
光敏聚酰亚胺25A涂敷于多层互连层22、无机绝缘层24、电极焊盘23以及槽形成部30上。随后，用紫外光等通过掩模50而选择性地辐射光敏聚酰亚胺25A。
掩模50的开口位于除以下区域之外的区域处，所述除外的区域为与在随后的步骤中将被制成单个芯片的半导体芯片的端部相对应的区域以及与电极焊盘23的近似中心相对应的区域。
通过掩模50的开口，紫外光选择性地辐射于光敏聚酰亚胺25A上。参见图14中的(a)。
然后，对光敏聚酰亚胺25A进行显影处理以便除去位于紫外光未辐射到的部分处的光敏聚酰亚胺，即除去在随后的步骤中将被制成单个芯片的半导体芯片的端部相对应的区域以及与电极焊盘23的近似中心相对应的区域。参见图14中的(b)。
在非光敏聚酰亚胺用作形成有机绝缘膜25的有机绝缘材料的情况下，通过使用光致抗蚀剂层的选择蚀刻法将非光敏聚酰亚胺图案化。
换句话说，正型或负型光致抗蚀剂层形成于覆盖设置于半导体衬底上的多层互连层22、无机绝缘层24、电极焊盘23以及槽形成部30的非光敏聚酰亚胺层上。通过掩模，紫外光辐射于光致抗蚀剂层上。
通过使用对光致抗蚀剂层进行显影所获得的图案作为掩模，对非光敏聚酰亚胺层进行选择性地蚀刻从而获得所需的图案。然后，除去光致抗蚀剂层。
在将液态材料用作形成有机绝缘膜25的有机绝缘材料的情况下，可以采用印制法(printing method)。
换句话说，掩模65设置成覆盖设置于半导体衬底上的多层互连层22、无机绝缘层24、电极焊盘23以及槽形成部30，通过使用橡皮辊60对液态的有机绝缘材料25B进行印制(涂敷)。参见图15。掩模65例如由不锈钢(SUS)材料制成。
掩模65的开口位于除以下区域之外的区域处，所述除外的区域为与在随后的步骤中将被制成单个芯片的半导体芯片的端部相对应的区域以及与电极焊盘23的近似中心相对应的区域。
因此，将液态有机绝缘材料25B印制(涂敷)于与设置于半导体衬底上的薄膜的掩模65的穿透孔相对应的部分上。在印制(涂敷)处理之后，将掩模65除去。
在图14或图15所示的步骤之后，对有机绝缘材料25A或25B进行热处理以进行固化，从而获得图10中的(c)所示的状态。
本发明并不限于所述实施例，在不脱离本发明的范围的情况下，可以做出各种变化与改型。
本专利申请基于2006年6月9日提交的日本在先专利申请No.2006-161128，在此通过参考援引其全部内容。

Claims (18)

1.一种半导体器件，包括：
半导体衬底，其中形成有多个功能元件；以及
多层互连层，其设置于该半导体衬底的上方，该多层互连层包括相互连接所述多个功能元件的布线层，并且包括层间绝缘层；
其中，形成该布线层的区域由槽形成部包围，该槽形成部穿透该多层互连层；并且
该槽形成部填充有有机绝缘材料。
2.根据权利要求1所述的半导体器件，
其中该槽形成部的宽度大于等于2μm并小于等于50μm。
3.根据权利要求1所述的半导体器件，
其中穿透该多层互连层的该槽形成部的长度大于等于0.1μm。
4.根据权利要求1所述的半导体器件，
其中在该多层互连层中形成有多个槽形成部，以便包围所述形成该布线层的区域；并且
各所述槽形成部均填充有有机绝缘材料。
5.根据权利要求1所述的半导体器件，
其中该有机绝缘材料选自包括聚酰亚胺、苯并环丁烯、酚醛树脂和聚苯并恶唑的群组。
6.根据权利要求1所述的半导体器件，还包括：
第一绝缘层，其使得形成于该多层互连层上的多个电极焊盘敞开，该第一绝缘层设置于该多层互连层的上方；
第二布线层，其连接至所述电极焊盘并设置于该第一绝缘层的上方；
金属电极，其设置于该第二布线层上；以及
树脂，其形成于该第一绝缘层和该第二布线层的上方并使该金属电极的一端露出。
7.根据权利要求6所述的半导体器件，
其中在该金属电极的从该树脂中露出的一端上形成外部连接突起电极。
8.根据权利要求6所述的半导体器件，其中该树脂选自包括聚酰亚胺、苯并环丁烯、聚苯并恶唑、酚醛树脂、双马来酰亚胺-三嗪树脂和环氧树脂的群组。
9.一种半导体器件的安装方法，该半导体器件包括：
半导体衬底，其中形成有多个功能元件；以及
多层互连层，其设置于该半导体衬底的上方，该多层互连层包括相互连接所述多个功能元件的布线层，并且包括层间绝缘层；
第二布线层，连接在该多层互连层上形成的电极焊盘；
其中，形成该布线层的区域由槽形成部包围，该槽形成部穿透该多层互连层，该槽形成部填充有有机绝缘材料；
在该多层互连层的上方设置树脂，并且在该树脂的表面上形成外部连接突起电极，且所述外部连接突起电极接触该第二布线层；
该半导体器件的安装方法包括：
当将该半导体器件安装于电路板上时，将底部填充树脂涂敷至在该半导体衬底的侧面露出的多层互连层上，使该底部填充树脂填充于该电路板与该半导体器件之间。
10.一种半导体器件的制造方法，包括以下步骤：
在半导体衬底的主表面上形成多个功能元件；
在该半导体衬底的该主表面上形成多层互连层，该多层互连层包括相互连接所述多个功能元件的布线层，并且包括层间绝缘层；
形成槽形成部，该槽形成部包围形成该布线层的区域并穿透该多层互连层；以及
使用有机绝缘材料填充该槽形成部。
11.根据权利要求10所述的半导体器件的制造方法，
其中该槽形成部通过激光辐射形成以穿透该多层互连层。
12.根据权利要求10所述的半导体器件的制造方法，
其中形成多个槽形成部，并且使用有机绝缘材料填充各所述槽形成部。
13.根据权利要求10所述的半导体器件的制造方法，
其中使用有机绝缘材料填充该槽形成部，并在小于等于400℃的温度下采用热处理以固化该有机绝缘材料，从而在该槽形成部中设置有机绝缘膜。
14.根据权利要求13所述的半导体器件的制造方法，
其中该有机绝缘材料选自包括苯并环丁烯、酚醛树脂和聚苯并恶唑的群组；以及
在小于等于350℃的温度下进行热处理。
15.根据权利要求13所述的半导体器件的制造方法，
其中通过辐射光进行显影处理，其中在该槽形成部和该多层互连层的上方设置的有机绝缘材料上设置掩模；
除去设定部分处的有机绝缘材料，随后进行热处理。
16.根据权利要求13所述的半导体器件的制造方法，
其中该有机绝缘材料处于液态；并且
通过印制将该有机绝缘材料涂敷于该槽形成部和该多层互连层的上方的设定部分之后，通过掩模进行热处理。
17.根据权利要求13所述的半导体器件的制造方法，
其中，在使用有机绝缘材料填充该槽形成部并使用该有机绝缘膜覆盖该多层互连层的布线区域的上部之后，将金属电极通过第二布线层连接至设置于该多层互连层的上表面上的电极焊盘，并通过所述电极焊盘以及该第二布线层连接至设置于该多层互连层中的布线；
将密封树脂涂敷于除该金属电极的上部之外的该第二布线层、该有机绝缘膜和该多层互连层的上方；
在该金属电极的上部形成外部连接突起电极；以及
将该密封树脂、该多层互连层和其上设有该多层互连层的衬底切断。
18.根据权利要求10所述的半导体器件的制造方法，
其中，在使用有机绝缘材料填充该槽形成部并使用有机绝缘膜覆盖该多层互连层的布线区域的上部之后，
将第二布线层连接至设置于该多层互连层的上表面上的电极焊盘并连接至该多层互连层的布线层；
将该密封树脂涂敷于该第二布线层、该有机绝缘膜和该多层互连层的上方；
通过灰化在该密封树脂中形成孔形成部；
在该孔形成部中形成金属电极，以使该金属电极的上部的位置高于该密封树脂的上表面，并使该金属电极的下部接触该第二布线层；以及
将该密封树脂、该多层互连层和其上设有该多层互连层的衬底切断。
CNB2006101639747A 2006-06-09 2006-12-01 半导体器件以及半导体器件的制造方法和安装方法 Expired - Fee Related CN100533711C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006161128 2006-06-09
JP2006161128A JP4874005B2 (ja) 2006-06-09 2006-06-09 半導体装置、その製造方法及びその実装方法

Publications (2)

Publication Number Publication Date
CN101086979A CN101086979A (zh) 2007-12-12
CN100533711C true CN100533711C (zh) 2009-08-26

Family

ID=38821069

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101639747A Expired - Fee Related CN100533711C (zh) 2006-06-09 2006-12-01 半导体器件以及半导体器件的制造方法和安装方法

Country Status (5)

Country Link
US (1) US7863745B2 (zh)
JP (1) JP4874005B2 (zh)
KR (1) KR100867968B1 (zh)
CN (1) CN100533711C (zh)
TW (1) TWI330392B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996900B (zh) * 2009-08-25 2012-09-26 中芯国际集成电路制造(上海)有限公司 再分布结构的形成方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664310B1 (ko) * 2005-07-13 2007-01-04 삼성전자주식회사 웨이퍼 레벨 인캡슐레이션 칩 및 인캡슐레이션 칩 제조방법
JP5135835B2 (ja) 2007-03-16 2013-02-06 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4588091B2 (ja) * 2008-02-29 2010-11-24 三洋電機株式会社 半導体モジュールの製造方法
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5058144B2 (ja) * 2008-12-25 2012-10-24 新光電気工業株式会社 半導体素子の樹脂封止方法
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP5475363B2 (ja) * 2009-08-07 2014-04-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
WO2011052584A1 (ja) * 2009-10-29 2011-05-05 住友化学株式会社 有機薄膜太陽電池モジュールの製造方法
JP5532870B2 (ja) * 2009-12-01 2014-06-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5325834B2 (ja) * 2010-05-24 2013-10-23 株式会社東芝 半導体発光装置及びその製造方法
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置
JP5337106B2 (ja) 2010-06-04 2013-11-06 株式会社東芝 半導体発光装置
JP5758605B2 (ja) 2010-09-30 2015-08-05 株式会社テラプローブ 半導体装置及びその製造方法
KR101238212B1 (ko) * 2010-12-23 2013-02-28 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법
TWI408781B (zh) * 2011-01-25 2013-09-11 Omnivision Tech Inc 形成保護膜於晶片級封裝上之裝置及其形成方法
US8508035B2 (en) * 2011-12-02 2013-08-13 Nxp B.V. Circuit connector apparatus and method therefor
JP5656889B2 (ja) * 2012-01-24 2015-01-21 三菱電機株式会社 半導体装置及びこれを備えた半導体モジュール
EP2648218B1 (en) * 2012-04-05 2015-10-14 Nxp B.V. Integrated circuit and method of manufacturing the same
US9653336B2 (en) 2015-03-18 2017-05-16 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2017139316A (ja) * 2016-02-03 2017-08-10 ソニー株式会社 半導体装置および製造方法、並びに電子機器
KR102422460B1 (ko) * 2017-08-22 2022-07-19 삼성전자주식회사 반도체 소자
CN109920787B (zh) * 2017-12-12 2021-05-25 中芯国际集成电路制造(北京)有限公司 互连结构的设计方法、装置及制造方法
JP7110879B2 (ja) * 2018-09-28 2022-08-02 住友電気工業株式会社 半導体装置およびその製造方法
JP7319075B2 (ja) * 2019-03-29 2023-08-01 ローム株式会社 半導体装置および半導体パッケージ
JP7319808B2 (ja) * 2019-03-29 2023-08-02 ローム株式会社 半導体装置および半導体パッケージ
TWI707408B (zh) * 2019-04-10 2020-10-11 力成科技股份有限公司 天線整合式封裝結構及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943557A (ja) 1982-09-06 1984-03-10 Hitachi Ltd 半導体装置
JPH04283950A (ja) * 1991-03-13 1992-10-08 Hitachi Ltd 樹脂封止型半導体装置
JP2000277463A (ja) 1999-03-26 2000-10-06 Sanyo Electric Co Ltd 半導体装置
JP2002289740A (ja) 2001-03-23 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
US6617655B1 (en) * 2002-04-05 2003-09-09 Fairchild Semiconductor Corporation MOSFET device with multiple gate contacts offset from gate contact area and over source area
JP2004349610A (ja) 2003-05-26 2004-12-09 Casio Comput Co Ltd 半導体装置およびその製造方法
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2004288816A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004296905A (ja) * 2003-03-27 2004-10-21 Toshiba Corp 半導体装置
JP3983205B2 (ja) * 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
US7489032B2 (en) 2003-12-25 2009-02-10 Casio Computer Co., Ltd. Semiconductor device including a hard sheet to reduce warping of a base plate and method of fabricating the same
JP3945483B2 (ja) * 2004-01-27 2007-07-18 カシオ計算機株式会社 半導体装置の製造方法
JP4265997B2 (ja) * 2004-07-14 2009-05-20 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
WO2006054606A1 (ja) * 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
JP4055015B2 (ja) * 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996900B (zh) * 2009-08-25 2012-09-26 中芯国际集成电路制造(上海)有限公司 再分布结构的形成方法

Also Published As

Publication number Publication date
JP4874005B2 (ja) 2012-02-08
KR20070117986A (ko) 2007-12-13
JP2007329396A (ja) 2007-12-20
TW200746323A (en) 2007-12-16
US20070284755A1 (en) 2007-12-13
US7863745B2 (en) 2011-01-04
CN101086979A (zh) 2007-12-12
TWI330392B (en) 2010-09-11
KR100867968B1 (ko) 2008-11-11

Similar Documents

Publication Publication Date Title
CN100533711C (zh) 半导体器件以及半导体器件的制造方法和安装方法
US9831282B2 (en) Electronic device package and fabricating method thereof
US7750467B2 (en) Chip scale package structure with metal pads exposed from an encapsulant
CN107346766B (zh) 整合扇出型封装及其制造方法
US5977641A (en) Semiconductor device and method for manufacturing the same
US6051489A (en) Electronic component package with posts on the active side of the substrate
US7646086B2 (en) Semiconductor package
JP4343296B2 (ja) 半導体デバイスの製造方法
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US20140124949A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR100890073B1 (ko) 수직으로 적층된 반도체 장치 및 그 제조 방법
US20110209908A1 (en) Conductor package structure and method of the same
KR20190053235A (ko) 웨이퍼 레벨 패키지 및 방법
JP2008545263A (ja) パッケージ、部分組立品、及びその製造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US11961777B2 (en) Package structure comprising buffer layer for reducing thermal stress and method of forming the same
US10720399B2 (en) Semicondcutor package and manufacturing method of semicondcutor package
CN109216204A (zh) 集成电路封装件及其形成方法
JP2001127095A (ja) 半導体装置及びその製造方法
US20110031607A1 (en) Conductor package structure and method of the same
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
JP6678196B2 (ja) 半導体装置及び配線構造体の製造方法
US12033978B2 (en) Semiconductor package and manufacturing method thereof
US20220415737A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kawasaki, Kanagawa, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150519

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20201201