JP2005317906A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005317906A
JP2005317906A JP2004356153A JP2004356153A JP2005317906A JP 2005317906 A JP2005317906 A JP 2005317906A JP 2004356153 A JP2004356153 A JP 2004356153A JP 2004356153 A JP2004356153 A JP 2004356153A JP 2005317906 A JP2005317906 A JP 2005317906A
Authority
JP
Japan
Prior art keywords
semiconductor device
base plate
insulating film
layer
hard sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004356153A
Other languages
English (en)
Other versions
JP3955059B2 (ja
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004356153A priority Critical patent/JP3955059B2/ja
Publication of JP2005317906A publication Critical patent/JP2005317906A/ja
Application granted granted Critical
Publication of JP3955059B2 publication Critical patent/JP3955059B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 ベース板を有する半導体装置を製造する際に発生するベース板の反りを低減する。
【解決手段】 複数の半導体装置に対応するサイズのベース板１上の所定の複数箇所にＣＳＰと呼ばれる半導体構成体２を配置し、半導体構成体２間におけるベース板１上に、半硬化樹脂を含む格子状の絶縁層形成用シート１４ａ、１４ｂを配置し、その上に、ベース板１と同じ材料からなる格子状のハードシート１５を配置する。そして、上下から加熱加圧し、半導体構成体２間におけるベース板１上に絶縁層を形成するとともに、絶縁層の上面にハードシート１５を埋め込む。この場合、絶縁層形成用シート１４ａ、１４ｂ上に、ベース板１と同じ材料からなるハードシート１５を配置しているため、ベース板１の反りを低減することができる。
【選択図】 図１０

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、半導体チップのサイズ外にも接続端子としての半田ボールを備えるため、上面に複数の接続パッドを有する半導体チップをベース板の上面に設け、半導体チップの周囲におけるベース板の上面に絶縁層を設け、半導体チップおよび絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線を半導体チップの接続パッドに接続させて設け、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある（例えば、特許文献１参照）。
特開２００３−２９８００５号公報
上記従来の半導体装置を製造する場合、生産性を高めるために、完成された半導体装置を複数個形成することが可能な面積を有するベース板の上面に複数の半導体チップを相互に離間させて配置し、各半導体チップの周囲におけるベース板の上面に絶縁層を形成し、半導体チップおよび絶縁層の上面に上層絶縁膜を形成し、上層絶縁膜の上面に上層配線を半導体チップの接続パッドに接続させて形成し、上層配線の接続パッド部を除く部分を最上層絶縁膜で覆い、上層配線の接続パッド部上に半田ボールを形成し、半導体チップ間におけるベース板、絶縁層、上層絶縁膜および最上層絶縁膜を切断して、上記従来の半導体装置を複数個得ている。
ところで、上記従来の半導体装置の製造方法では、各半導体チップの周囲におけるベース板の上面に絶縁層を形成するとき、エポキシ系樹脂やポリイミド系樹脂等の未硬化樹脂からなる絶縁層形成用層を加熱により硬化収縮させて絶縁層を形成するため、ベース板が大きく反ってしまい、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来すという問題があった。ちなみに、完成された半導体装置を複数個形成することが可能な面積を有するベース板のサイズが３００ｍｍ×２５０ｍｍである場合、ベース板の反り量が１３〜１５ｍｍとかなり大きくなってしまう。
そこで、この発明は、ベース板の反りを低減することができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願発明の半導体装置は、半導体構成体およびその周囲に設けられた絶縁層の一面にベース板を、他面にハードシートを設けたことを特徴とするものである。ベース板とハードシートは実質的に同じ材料からなるものが望ましく、あるいは、ベース板とハードシートは同じ程度の厚さとすることが望ましい。また、上記目的を達成するため、本願発明の半導体装置の製造方法は、ベース板上に半導体構成体を配置するとともにその周囲に半硬化または液状の絶縁層形成用層を配置し、この上にハードシートを配置して加熱加圧により絶縁層形成用層を本硬化して絶縁層を形成するとともに該絶縁層の上面にハードシートを固着することを特徴とするものである。
この発明によれば、半導体構成体および絶縁層の一面側にベース板が配置され、他面側にハードシートが配置されており、厚さ方向の上下に最初からシート状部材が配置されているため、ベース板の反りを低減することができる。特に、加熱加圧により絶縁層形成用層を本硬化して絶縁層にする場合にも、ベ絶縁層形成用層が厚さ方向にほぼ対称的に硬化収縮するので、この工程における反り低減には著しい効果を奏するものである。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状のベース板１を備えている。ベース板１は、例えば、通常、プリント基板用として用いられる材料であればよく、一例を挙げれば、ガラス布、ガラス繊維、アラミド繊維等の無機材料からなる基材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ（ビスマレイミド・トリアジン）樹脂等からなる熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。この場合、半導体構成体２は、後述する配線１１、柱状電極１２、封止膜１３を有しており、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、特に、後述の如く、シリコンウエハ上に配線１１、柱状電極１２、封止膜１３を形成した後、ダイシングにより個々の半導体構成体２を得る方法を採用しているため、特に、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）とも言われている。以下に、半導体構成体２の構成について説明する。
半導体構成体２はシリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の上面には銅等からなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、両開口部７、９を介して接続パッド５に接続されている。
配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面にはエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。このように、Ｗ−ＣＳＰと呼ばれる半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６を含み、さらに、保護膜８、配線１１、柱状電極１２、封止膜１３を含んで構成されている。
半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層１４が設けられている。絶縁層１４は、通常、プリプレグ材と言われるもので、例えば、ガラス布、ガラス繊維、アラミド繊維等の無機材料からなる基材にエポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂を含浸させたものからなっている。絶縁層１４の上面周辺部には方形枠状のハードシート１５が埋め込まれている。ハードシート１５は、ベース板１と同じ材料同じ厚さのものからなっている。そして、絶縁層１４およびハードシート１５の上面は、半導体構成体２の上面とほぼ面一となっている。
半導体構成体２、絶縁層１４およびハードシート１５の上面には上層絶縁膜１６がその上面を平坦とされて設けられている。上層絶縁膜１６は、ビルドアップ基板に用いられる、通常、ビルドアップ材と言われるもので、例えば、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ樹脂等からなる熱硬化性樹脂中に繊維やフィラー等からなる補強材を分散させたものからなっている。この場合、繊維は、ガラス繊維やアラミド繊維等である。フィラーは、シリカフィラーやセラミックス系フィラー等である。
柱状電極１２の上面中央部に対応する部分における上層絶縁膜１６には開口部１７が設けられている。上層絶縁膜１６の上面には銅等からなる上層下地金属層１８が設けられている。上層下地金属層１８の上面全体には銅からなる上層配線（配線）１９が設けられている。上層下地金属層１８を含む上層配線１９の一端部は、上層絶縁膜１６の開口部１７を介して柱状電極１２の上面に接続されている。
上層配線１９を含む上層絶縁膜１６の上面にはソルダーレジスト等からなる最上層絶縁膜２０が設けられている。上層配線１９の接続パッド部に対応する部分における最上層絶縁膜２０には開口部２１が設けられている。開口部２１内およびその上方には半田ボール２２が上層配線１９の接続パッド部に接続されて設けられている。複数の半田ボール２２は、最上層絶縁膜２０上にマトリクス状に配置されている。
ベース板１の下面には上層絶縁膜１６と同じ材料からなる下層絶縁膜２３が設けられている。下層絶縁膜２３の下面には最上層絶縁膜２０と同じ材料からなる最下層絶縁膜２４が設けられている。
ところで、ベース板１のサイズを半導体構成体２のサイズよりもある程度大きくしているのは、シリコン基板４上の接続パッド５の数の増加に応じて、半田ボール２２の配置領域を半導体構成体２のサイズよりもある程度大きくし、これにより、上層配線１９の接続パッド部（最上層絶縁膜２０の開口部２１内の部分）のサイズおよびピッチを柱状電極１２のサイズおよびピッチよりも大きくするためである。
このため、マトリクス状に配置された上層配線１９の接続パッド部は、半導体構成体２に対応する領域のみでなく、半導体構成体２の周側面の外側に設けられた絶縁層１４に対応する領域上にも配置されている。つまり、マトリクス状に配置された半田ボール２２のうち、少なくとも最外周の半田ボール２２は半導体構成体２よりも外側に位置する周囲に配置されている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６およびエポキシ系樹脂やポリイミド系樹脂等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。上記において、ウエハ状態のシリコン基板４には、各半導体構成体が形成される領域に所定の機能の集積回路が形成され、接続パッド５は、それぞれ、対応する領域に形成された集積回路に電気的に接続されている。
次に、図３に示すように、両開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１０の上面にメッキレジスト膜３１をパターン形成する。この場合、配線１１形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１０の上面に配線１１を形成する。次に、メッキレジスト膜３１を剥離する。
次に、図４に示すように、配線１１を含む下地金属層１０の上面にメッキレジスト膜３３をパターン形成する。この場合、柱状電極１２形成領域に対応する部分におけるメッキレジスト膜３３には開口部３４が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３３の開口部３４内の配線１１の接続パッド部上面に柱状電極１２を形成する。次に、メッキレジスト膜３３を剥離し、次いで、配線１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図５に示すように、配線１１下にのみ下地金属層１０が残存される。
次に、図６に示すように、スクリーン印刷法、スピンコーティング法、ダイコート法等により、柱状電極１２および配線１１を含む保護膜８の上面全体にエポキシ系樹脂やポリイミド系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１２の上面は封止膜１３によって覆われている。
次に、封止膜１３および柱状電極１２の上面側を適宜に研磨し、図７に示すように、柱状電極１２の上面を露出させ、且つ、この露出された柱状電極１２の上面を含む封止膜１３の上面を平坦化する。ここで、柱状電極１２の上面側を適宜に研磨するのは、電解メッキにより形成される柱状電極１２の高さにばらつきがあるため、このばらつきを解消して、柱状電極１２の高さを均一にするためである。
次に、図８に示すように、シリコン基板４の下面全体に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着する。次に、シリコン基板４に固着された接着層３をダイシングテープ（図示せず）に貼り付け、図９に示すダイシング工程を経た後に、ダイシングテープから剥がすと、図１に示すように、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
このようにして得られた半導体構成体２では、シリコン基板４の下面に接着層３を有するため、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設けるといった極めて面倒な作業が不要となる。なお、ダイシング工程後にダイシングテープから剥がす作業は、ダイシング工程後に各半導体構成体２のシリコン基板４の下面にそれぞれ接着層を設ける作業に比べれば、極めて簡単である。
次に、このようにして得られた半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１０に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。ベース板１は、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化させてシート状となしたものである。
次に、ベース板１の上面の所定の複数箇所にそれぞれ半導体構成体２のシリコン基板４の下面に接着された接着層３を接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。次に、半導体構成体２の周囲におけるベース板１の上面に、格子状の２枚の絶縁層形成用シート（絶縁層形成用層）１４ａ、１４ｂおよび同じく格子状の１枚のハードシート１５をピン等で位置決めしながら積層して配置する。なお、２枚の絶縁層形成用シート１４ａ、１４ｂおよび１枚のハードシート１５を積層して配置した後に、半導体構成体２を配置するようにしてもよい。
格子状の絶縁層形成用シート１４ａ、１４ｂは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態（Ｂステージ）にしてシート状となしたプリプレグ材に、パンチング、あるいは、ドリルまたはルーター加工等により、複数の方形状の開口部３５を形成することにより得られる。格子状のハードシート１５は、ベース板１と同じ材料同じ厚さのものからなっているが、そのうちの熱硬化性樹脂を硬化させてシート状となしたものに、パンチング、あるいは、ドリルまたはルーター加工等により、複数の方形状の開口部３６を形成することにより得られる。
この場合、開口部３５、３６のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、絶縁層形成用シート１４ａ、１４ｂおよびハードシート１５と半導体構成体２との間には隙間３７が形成されている。また、絶縁層形成用シート１４ａ、１４ｂおよびハードシート１５の合計厚さは、半導体構成体２の厚さよりもある程度厚く、後述の如く、加熱加圧されたときに、絶縁層形成用シート１４ａ、１４ｂ中の熱硬化性樹脂によって隙間３７を十分に埋めることができる程度の厚さとなっている。
ここで、絶縁層形成用シート１４ａ、１４ｂとして、厚さが同じものを用いているが、厚さが異なるものを用いてもよい。また、絶縁層形成用シートは、上記の如く、２層であってもよいが、１層または３層以上であってもよい。要は、絶縁層形成用シートの上面に、ベース板１と同じ材料からなり、つまり、ベース板１の熱膨張係数と同じ熱膨張係数を有し、且つ、厚さがベース板１の厚さと同じであるハードシート１５が配置されていればよい。
次に、図１１に示すように、一対の加熱加圧板３８、３９を用いて上下から絶縁層形成用シート１４ａ、１４ｂおよびハードシート１５を加熱加圧する。すると、絶縁層形成用シート１４ａ、１４ｂ中の溶融された熱硬化性樹脂が押し出されて、図１０に示す隙間３７に充填され、その後の冷却により、各半導体構成体２の周囲におけるベース板１の上面に絶縁層１４が形成される。
一方、ハードシート１５は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されても変形せず、絶縁層１４の上面の所定の領域（例えば、図１０に示す隙間３７を除く領域）に埋め込まれる。そして、この状態では、絶縁層１４およびハードシート１５の上面は、半導体構成体１の上面とほぼ面一となる。次に、必要に応じて、図１０に示す隙間３７から突出された余分の熱硬化性樹脂をバフ研磨等により除去する。なお、ハードシート１５は、必ずしもその上面が絶縁層１４の面一となるように埋め込む必要はなく、また、半導体構成体１の上面とも面一にする必要もない。
ところで、図１０に示すように、ベース板１の上面に配置された絶縁層形成用シート１４ａ、１４ｂは、半硬化状態から溶融し硬化状態とされるため、冷却されて本硬化する過程で収縮する。このため、ハードシート１５が絶縁層形成用シート１４ａ、１４ｂ上に配置されていない場合には、ベース板１に大きな反りが生じる。しかるに、この第１実施形態では、ベース板１の上面に配置された絶縁層形成用シート１４ａ、１４ｂの上面に、ハードシート１５が配置されており、ベース板１とハードシート１５は予め硬化されており、つまり、最初からシート状部材であるので、加熱加圧されても収縮が発生しない。
しかも、ベース板１とハードシート１５とは同じ材料からなり、つまり、同じ熱膨張係数を有し、且つ、同じ厚さとされ、この部分における厚さ方向の材料構成が対称的となっているので、絶縁層形成用シート１４ａ、１４ｂによる収縮に起因する応力はベース板１とハードシート１５において同一となる。この結果、ベース板１に発生する反りが無くなり、あるいは低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
なお、ベース板１およびハードシート１５の材料を絶縁層形成用シート１４ａ、１４ｂと同一の材料とした場合にも、上述の作用により、ベース板１の反りを無くしあるいは低減することができる。この場合、半硬化状態とされ加熱により溶融される材料は予め硬化されている材料中に移動することは無いので、冷却して本硬化された状態では、ベース板１と絶縁層形成用シート１４ａとの境界、およびハードシート１５と絶縁層形成用シート１４ｂとの境界は、明瞭に残存する。
さらに、ハードシート１５を用いない場合には、絶縁層形成用シート１４ａ、１４ｂの合計厚さをハードシート１５の体積に相当する分だけ厚くする必要がある。この結果、絶縁層形成用シート１４ａ、１４ｂの上面が半導体構成体２の上面よりもある程度高い位置に位置し、半導体構成体２の上面に回り込む溶融樹脂の量が多くなってしまう。また、絶縁層形成用シート１４ａ、１４ｂ中の熱硬化性樹脂が溶融すると、これに加わる圧力が不均一になり、溶融樹脂が流動し、上記問題が助長される。
これに対し、ハードシート１５を用いる場合には、絶縁層形成用シート１４ａ、１４ｂの合計厚さをハードシート１５の体積に相当する分だけ薄くすることができ、また、ハードシート１５に圧力が均一に加わるため、絶縁層形成用シート１４ａ、１４ｂ中の熱硬化性樹脂が溶融しても、これに加わる圧力を均一にすることができ、さらに、絶縁層形成用シート１４ａ、１４ｂ中の熱硬化性樹脂が溶融しても、これをハードシート１５によって押さえ付けて溶融樹脂の流動を抑制することができ、ひいては、半導体構成体２の上面に回り込む溶融樹脂の量をかなり少なくすることができる。
次に、図１２に示すように、半導体構成体２、絶縁層１４およびハードシート１５の上面に上層絶縁膜形成用シート１６ａを配置するとともに、ベース板１の下面に下層絶縁膜形成用シート２３ａを配置する。この場合、上層絶縁膜形成用シート１６ａおよび下層絶縁膜形成用シート２３ａは、限定する意味ではないが、シート状のビルドアップ材が好ましく、このビルドアップ材としては、当初、エポキシ系樹脂等の熱硬化性樹脂中にシリカフィラーを混入させ、熱硬化性樹脂を半硬化状態にしたものがある。
次に、図示しない一対の加熱加圧板を用いて上下から上層絶縁膜形成用シート１６ａおよび下層絶縁膜形成用シート２３ａを加熱加圧すると、半導体構成体２、絶縁層１４およびハードシート１５の上面に上層絶縁膜１６が形成されるとともに、ベース板１の下面に下層絶縁膜２３が形成される。
この場合、上層絶縁膜形成用シート１６ａと下層絶縁膜形成用シート２３ａとは同じ材料であり、したがって、その熱膨張係数は同じであり、そして、その厚さが同じであると、絶縁層１４の部分における厚さ方向の材料構成が対称的となる。この結果、加熱加圧により、上層絶縁膜形成用シート１６ａおよび下層絶縁膜形成用シート２３ａが厚さ方向に対称的に硬化収縮し、ひいては、ベース板１に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
また、上層絶縁膜１６の上面は、上側の加熱加圧板３８の下面によって押さえ付けられるため、平坦面となる。また、下層絶縁膜２３の上面は、下側の加熱加圧板３９の上面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１６の上面および下層絶縁膜２３の下面を平坦化するための研磨工程は不要である。
なお、上層絶縁膜形成用シート１６ａおよび下層絶縁膜形成用シート２３ａとして、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたプリプレグ材、または、シリカフィラーが混入されない半硬化状態の熱硬化性樹脂のみからなるシート材を用いることもできる。
次に、図１３に示すように、レーザビームを照射するレーザ加工により、柱状電極１２の上面中央部に対応する部分における上層絶縁膜１６に開口部１７を形成する。次に、必要に応じて、開口部１７内等に発生したエポキシスミア等をデスミア処理により除去する。
次に、図１４に示すように、開口部１７を介して露出された柱状電極１２の上面を含む上層絶縁膜１６の上面全体に、銅の無電解メッキ等により、上層下地金属層１８を形成する。次に、上層下地金属層１８の上面にメッキレジスト膜４１をパターン形成する。この場合、上層配線１９形成領域に対応する部分におけるメッキレジスト膜４１には開口部４２が形成されている。
次に、下地金属層１９をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜４１の開口部４２内の上層下地金属層１８の上面に上層配線１９を形成する。次に、メッキレジスト膜４１を剥離し、次いで、上層配線１９をマスクとして上層下地金属層１８の不要な部分をエッチングして除去すると、図１５に示すように、上層配線１９下にのみ上層下地金属層１８が残存される。
次に、図１６に示すように、スクリーン印刷法やスピンコーティング法等により、上層配線１９を含む第２の上層絶縁膜２０の上面にソルダーレジスト膜２０ａを形成するとともに、下層絶縁膜２３の下面にソルダーレジスト膜２４ａを形成し、次いで、加熱すると、上層配線１９を含む第２の上層絶縁膜２０の上面に最上層絶縁膜２０が形成されるとともに、下層絶縁膜２３の下面に最下層絶縁膜２４が形成される。
この場合、最上層絶縁膜２０および最下層絶縁膜２４を形成するための各ソルダーレジスト膜２０ａ、２４ａは同じ材料であり、したがって、その熱膨張係数は同じであり、そして、その厚さが同じであると、絶縁層１４の部分における厚さ方向の材料構成が対称的となる。この結果、最上層絶縁膜２０および最下層絶縁膜２３を形成するための各ソルダーレジスト膜２０ａ、２４ａが厚さ方向に対称的に硬化収縮し、ひいては、ベース板１に発生する反りが低減され、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
次に、上層配線１９の接続パッド部に対応する部分における最上層絶縁膜２０に、フォトリソグラフィ法により開口部２１を形成する。次に、開口部２１内およびその上方に半田ボール２２を上層配線１９の接続パッド部に接続させて形成する。
次に、図１７に示すように、互いに隣接する半導体構成体２間において、最上層絶縁膜２０、上層絶縁膜１６、ハードシート１５、絶縁層１４、ベース板１、下層絶縁膜２３および最下層絶縁膜２４を切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、絶縁層１４の上下にベース板１と同じ材料で同じ厚さのハードシート１５およびベース板１が設けられ、その上下に上層絶縁膜１６および該上層絶縁膜１６と同じ材料でほぼ同じ厚さの下地絶縁膜２３が設けられ、その上下に最上層絶縁膜２０および該最上層絶縁膜２０と同じ材料でほぼ同じ厚さの最下地絶縁膜２４が設けられているので、この部分における厚さ方向の材料構成がほぼ対称的となり、したがって、全体として反りにくい構造とすることができる。
ところで、上記製造方法では、ベース板１上に複数の半導体構成体２を接着層３を介して配置し、複数の半導体構成体２に対して、上層配線１９および半田ボール２２の形成を一括して行い、その後に分断して複数個の半導体装置を得ているので、製造工程を簡略化することができる。また、図１１に示す製造工程以降では、ベース板１と共に複数の半導体構成体２を搬送することができるので、これによっても製造工程を簡略化することができる。
（第２実施形態）
図１８はこの発明の第２実施形態を説明するための所定の工程の断面図を示す。まず、上記第１実施形態では、図１０に示す工程後に、図１１に示すように、絶縁層１４およびハードシート１５を形成し、次いで、図１２に示すように、上層絶縁膜１６および下層絶縁膜２３を形成している。
これに対し、この発明の第２実施形態では、図１０に示す工程後に、図１８に示すように、ハードシート１５の上面に上層絶縁膜形成用シート１６ａを配置するとともに、ベース板１の下面に下層絶縁膜形成用シート２３ａを配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧して、例えば、図１２に示すように、絶縁層１４、ハードシート１５、上層絶縁膜１６および下層絶縁膜２３を同時に形成する。したがって、この実施形態では、上記第１実施形態と比較して、加熱加圧工程数を少なくすることができる。
ところで、上述の如く、ハードシート１５を用いると、半導体構成体２の上面に回り込む溶融樹脂の量をかなり少なくすることができる。したがって、絶縁層１４、ハードシート１５、上層絶縁膜１６および下層絶縁膜２３を同時に形成する場合には、半導体構成体２の上面に回り込む溶融樹脂の量がかなり少ないため、半導体構成体２上において、回り込んだ溶融樹脂を含む上層絶縁膜１６の厚さをほぼ均一にすることができる。この結果、図１３に示すように、上層絶縁膜１６に開口部１７を形成するためのレーザ加工が容易となる。換言すれば、上層絶縁膜１６に開口部１７を形成するためのレーザ加工が容易となるため、絶縁層１４、ハードシート１５、上層絶縁膜１６および下層絶縁膜２３を同時に形成することが可能となる。
（第３実施形態）
図１９はこの発明の第３実施形態を説明するための所定の工程の断面図を示す。まず、上記第１実施形態では、図１０に示すように、半導体構成体２の周囲におけるベース板１の上面に、格子状の２枚の絶縁層形成用シート１４ａ、１４ｂおよび同じく格子状の１枚のハードシート１５を積層して配置している。
これに対し、この発明の第３実施形態では、まず、図１９に示すように、半導体構成体２の周囲におけるベース板１の上面に、スクリーン印刷法やスピンコーティング法等により、少なくとも液状の熱硬化性樹脂を含む材料からなる絶縁層形成用層１４ｃを形成する。次に、絶縁層形成用層１４ｃの上面に格子状のハードシート１５を配置する。
次に、ハードシート１５の上面に上層絶縁膜形成用シート１６ａを配置するとともに、ベース板１の下面に下層絶縁膜形成用シート２３ａを配置し、次いで、一対の加熱加圧板を用いて上下から加熱加圧して、例えば、図１２に示すように、絶縁層１４、ハードシート１５、上層絶縁膜１６および下層絶縁膜２３を同時に形成する。したがって、この実施形態でも、上記第１実施形態と比較して、加熱加圧工程数を少なくすることができる。
（第４実施形態）
図２０はこの発明の第４実施形態を説明するための所定の工程の断面図を示す。まず、上記第１実施形態では、図１０に示すように、半導体構成体２の周囲におけるベース板１の上面に、格子状の２枚の絶縁層形成用シート１４ａ、１４ｂおよび同じく格子状の１枚のハードシート１５を積層して配置している。
これに対し、この発明の第４実施形態では、まず、図２０に示すように、平面方形状のハードシート１５の上面に、スクリーン印刷法やスピンコーティング法等により、少なくとも液状の熱硬化性樹脂を含む材料を塗布し、熱硬化性樹脂を半硬化状態とした絶縁層形成用層１４ｄを一体形成する。
次に、図２１に示すように、絶縁層形成用層１４ｄおよびハードシート１５に、パンチング、あるいは、ドリルまたはルーター加工等により、複数の開口部３５ａ、３６を形成し、絶縁層形成用層１４ｄおよびハードシート１５を格子状とする。次に、図１０を参照して説明すると、図２０に示すものの上下を反転して、半導体構成体２の周囲におけるベース板１の上面に配置する。したがって、この実施形態では、上記第１実施形態と比較して、絶縁層形成用層１４ｄおよびハードシート１５の配置工程数を少なくすることができる。
（第５実施形態）
図２２はこの発明の第５実施形態を説明するための所定の工程の断面図を示す。まず、上記第１実施形態では、図１０に示すように、絶縁層形成用シート１４ａ、１４ｂ上に１枚のハードシート１５を配置している。これに対し、この発明の第５実施形態では、図２２に示すように、同じ厚さの２枚の絶縁層形成用シート１４ａ、１４ｂ間に１枚の別のハードシート４３を介在させる。すなわち、同じ厚さの偶数枚の絶縁層形成用シートを積層するとともに、これらの絶縁層形成用シート間に奇数枚の別のハードシートを厚さ方向に対称的となるように介在させても、この部分における厚さ方向の材料構成を対称的とすることができる。
（第６実施形態）
図２３はこの発明の第６実施形態を説明するための所定の工程の断面図を示す。まず、上記第１実施形態では、ベース板１として、少なくとも熱硬化性樹脂を含む材料からなるものを用い、ハードシート１５として、ベース板１と同じ材料で同じ厚さのものを用いている。これに対し、この発明の第６実施形態では、図２３に示すように、ベース板１ａとして、銅やステンレス鋼等からなる金属シートを用い、ハードシート１５ａとして、ベース板１ａと同じ材料で同じ厚さのものを用いる。すなわち、ベース板１ａおよびハードシート１５ａは、少なくとも熱硬化性樹脂を含む材料からなるものに限らず、銅やステンレス鋼等からなる金属シートであってもよい。また、ベース板１およびハードシート１５として、セラミック基板やガラス基板等を用いてもよい。
そして、この実施形態では、ハードシート１５ａの上面に上層絶縁膜形成用シート１６ａを配置するとともに、ベース板１の下面に下層絶縁膜形成用シート２３ａを配置して、絶縁層形成用シート１４ａ、１４ｂの部分における厚さ方向の材料構成を対称的とし、次いで、一対の加熱加圧板を用いて上下から加熱加圧して、絶縁層１４、ハードシート１５ａ、上層絶縁膜１６および下層絶縁膜２３を同時に形成する。
なお、図２３において、ベース板１ａまたはハードシート１５ａの一方を銅やステンレス鋼等からなる金属シートによって形成し、他方を熱膨張係数が一方の熱膨張係数とほぼ同じである、少なくとも熱硬化性樹脂を含む材料によって形成するようにしてもよい。例えば、銅の熱膨張係数は約１６ｐｐｍ／℃であり、ステンレス鋼の熱膨張係数は１６ｐｐｍ／℃である。一方、本硬化されたガラス布基材エポキシ樹脂の熱膨張係数は１０〜２０ｐｐｍ／℃であるので、ハードシート１５を熱膨張係数がベース板１の熱膨張係数とほぼ同じである、少なくとも熱硬化性樹脂を含む材料によって形成することができる。
（第７実施形態）
図２４はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と異なる点は、エポキシ系樹脂等の熱硬化性樹脂からなる下層絶縁膜２３を有せず、ベース板１の下面にソルダーレジストからなる最下層絶縁膜２４を設けた点である。
ここで、図１１を参照して説明すると、加熱加圧後において、ベース板１、ベース板１上に設けられた半導体構成体２、半導体構成体２の周囲におけるベース板１上に設けられた絶縁層１４および絶縁層１４の上面に埋め込まれたハードシート１５からなる部分は、図１に示す半導体装置全体から見ると、厚さ方向の大部分を占め、全体の剛性の大部分を占めている部分であり、全体の反りに最も効いてくる部分である。
したがって、図２４に示す半導体装置のように、エポキシ系樹脂等の熱硬化性樹脂からなる下層絶縁膜２３を有せず、ベース板１の下面にソルダーレジストからなる最下層絶縁膜２４を設けたものであっても、ベース板１の反りを許容範囲内に抑えることができる。なお、ソルダーレジストの収縮はエポキシ系樹脂等の熱硬化性樹脂と比較してかなり大きいので、エポキシ系樹脂等の熱硬化性樹脂からなる下層絶縁膜２３を省略しても、ソルダーレジストからなる最下層絶縁膜２４を省略することは好ましくない。
すなわち、絶縁層１４の部分における厚さ方向の材料構成の対称性は、ベース板１の反りを許容範囲内に抑えることができれば、多少崩れていてもよい。したがって、ハードシート１５の厚さがベース板１の厚さと多少異なっていてもよく、また、最下層絶縁膜２４の厚さが最上層絶縁膜２０の厚さと多少異なっていてもよい。また、下層絶縁膜２３を省略しない場合には、下層絶縁膜２３の厚さが上層絶縁膜１６の厚さと多少異なっていてもよい。
（第８実施形態）
図２５はこの発明の第８実施形態としての半導体装置の断面図を示す。この半導体装置の半導体構成体２において、図１に示す半導体構成体２と異なる点は、柱状電極１２および封止膜１３を有せず、外部接続用電極としての接続パッド部を有する配線１１を有する点である。この場合、上層下地金属層１８を含む上層配線１９の一端部は、上層絶縁膜１６の開口部１７を介して配線１１の接続パッド部に接続されている。
（第９実施形態）
図２６はこの発明の第９実施形態としての半導体装置の断面図を示す。この半導体装置の半導体構成体２において、図２５に示す半導体構成体２と異なる点は、配線１１を含む保護膜８の上面にエポキシ系樹脂やポリイミド系樹脂等からなるオーバーコート膜４３を設けた点である。この場合、配線１１の接続パッド部に対応する部分におけるオーバーコート膜４３には開口部４４が設けられている。そして、上層下地金属層１８を含む上層配線１９の一端部は、上層絶縁膜１６およびオーバーコート膜４３の開口部１７、４４を介して配線１１の接続パッド部に接続されている。
なお、図２６において、半導体構成体２は、当初、オーバーコート膜４３に開口部４４が設けられていないものであってもよい。そして、この場合には、図１３を参照して説明すると、レーザビームを照射するレーザ加工により、上層絶縁膜１６およびおよびオーバーコート膜４３に開口部１７、４４を連続して形成するようにすればよい。
（第１０実施形態）
図２７はこの発明の第１０実施形態としての半導体装置の断面図を示す。この半導体装置の半導体構成体２において、図２６に示す半導体構成体２と異なる点は、オーバーコート膜４３の開口部４４内およびその近傍のオーバーコート膜４３の上面に下地金属層４５および外部接続用電極としての上層接続パッド４６を設けて点である。この場合、下地金属層４５を含む上層接続パッド４６は、配線１１の接続パッド部に接続されている。また、上層下地金属層１８を含む上層配線１９の一端部は、上層絶縁膜１６の開口部１７を介して上層接続パッド４６に接続されている。
ここで、図２５〜図２７に示す半導体構成体２では、特に、図１に示す封止膜１３を有していないため、上面側がどちらかと言えば機械的ダメージに弱い。そこで、図２５〜図２７に示す半導体装置を製造する場合には、図１１に示す加熱加圧工程を採用するよりも、図１８および図１９に示す加熱加圧工程を採用すると、上層絶縁膜形成用シート１６ａによる加圧力緩和により、半導体構成体２の上面側への機械的ダメージを小さくすることができる。
（第１１実施形態）
図２８はこの発明の第１１実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、ハードシート１５の上面および下面に銅箔等の金属箔からなる上面配線５１および下面配線５２を設けた点である。この場合、上面配線５１はべたパターンからなるグラウンド配線であり、下面配線５２はべたパターンからなる電源配線である。
そして、下面配線５２は、ハードシート１５内に設けられた上下導通部５３を介して、ハードシート１５の上面に設けられた中継配線５４に接続されている。下地金属層１８を含む上層配線１９の一部の一端部は、上層絶縁膜１６の開口部５５を介して上面配線５１に接続されている。下地金属層１８を含む上層配線１９の他の一部の一端部は、上層絶縁膜１６の開口部５６を介して中継配線５４に接続されている。
なお、図２８において、上面配線５１がべたパターンからなるグラウンド配線であるので、このグラウンド配線を構成する上面配線５１と上層絶縁膜１６上の上層配線１９とにより、マイクロストリップライン構造を形成するようにしてもよい。また、ハードシート１５の上面のみに、べたパターンからなるグラウンド配線または電源配線を上層配線１９に接続させて設けるようにしてもよい。また、ハードシート１５の上面のみに、通常の配線パターンを上層配線１９に接続させて設けるようにしてもよい。
（第１２実施形態）
図２９はこの発明の第１２実施形態としての半導体装置の断面図を示す。この半導体装置において、図２８に示す場合と大きく異なる点は、ベース板１の上面および下面に銅箔等の金属箔からなるべた状の放熱層５７、５８を設けた点である。なお、ベース板１のいずれか一方の面のみに放熱層を設けるようにしてもよい。
（第１３実施形態）
図３０はこの発明の第１３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す場合と大きく異なる点は、上層絶縁膜、上層配線および下層絶縁膜を２層とした点である。すなわち、第１の上層配線１９Ａ含む第１の上層絶縁膜１６Ａの上面には第１の上層絶縁膜１６Ａと同じ材料からなる第２の上層絶縁膜１６Ｂが設けられている。第２の上層絶縁膜１６Ｂの上面には下地金属層１８Ｂを含む第２の上層配線１９Ｂが設けられている。
下地金属層１８Ａを含む第１の上層配線１９Ａの一端部は、第１の上層絶縁膜１６Ａの開口部１７Ａを介して柱状電極１２の上面に接続されている。下地金属層１８Ｂを含む第２の上層配線１９Ｂの一端部は、第２の上層絶縁膜１６Ｂの開口部１７Ｂを介して第１の上層配線１９Ａの接続パッド部に接続されている。半田ボール２２は、最上層絶縁膜２２の開口部２１を介して第２の上層配線１９Ｂの接続パッド部に接続されている。
そして、製造工程中および製造工程後におけるベース板１の反りを低減するため、ベース板１の下面には第１の上層絶縁膜１６Ａと同じ材料で同一の厚さの第１の下層絶縁膜２３Ａが設けられ、第１の下層絶縁膜２３Ａの下面に第２の上層絶縁膜１６Ｂと同じ材料で同一の厚さの第２の下層絶縁膜２３Ｂが設けられ、第２の下層絶縁膜２３Ｂの下面に最上層絶縁膜２０と同じ材料で同一の厚さの最下層絶縁膜２４が設けられている。なお、上層絶縁膜、上層配線および下層絶縁膜は３層以上としてもよい。
（その他の実施形態）
上記第１実施形態では、図１７に示すように、互いに隣接する半導体構成体２間において切断したが、これに限らず、２個またはそれ以上の半導体構成体２を１組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。この場合、複数で１組の半導体構成体２は同種、異種のいずれであってもよい。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面 図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 この発明の第２実施形態を説明するために示す所定の工程の断面図。 この発明の第３実施形態を説明するために示す所定の工程の断面図。 この発明の第４実施形態を説明するために示す所定の工程の断面図。 図２０に続く工程の断面図。 この発明の第５実施形態を説明するために示す所定の工程の断面図。 この発明の第６実施形態を説明するために示す所定の工程の断面図。 この発明の第７実施形態としての半導体装置の断面図。 この発明の第８実施形態としての半導体装置の断面図。 この発明の第９実施形態としての半導体装置の断面図。 この発明の第１０実施形態としての半導体装置の断面図。 この発明の第１１実施形態としての半導体装置の断面図。 この発明の第１２実施形態としての半導体装置の断面図。 この発明の第１３実施形態としての半導体装置の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
１１ 配線
１２ 柱状電極（外部接続用電極）
１３ 封止膜
１４ 絶縁層
１５ ハードシート
１６ 上層絶縁膜
１９ 上層配線（配線）
２０ 最上層絶縁膜
２２ 半田ボール
２３ 下層絶縁膜
２４ 最下層絶縁膜

Claims (41)

  1. ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記絶縁層上に設けられたハードシートと、前記半導体構成体の外部接続用電極に接続された配線とを有することを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記ハードシートは前記ベース板と同じ材料からなることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記ハードシートの厚さは前記ベース板の厚さと同じであることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記ベース板および前記ハードシートは少なくとも熱硬化性樹脂を含む材料からなることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記ベース板および前記ハードシートは無機材料からなる基材を有することを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記ハードシートは前記絶縁層と同じ材料からなることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記ハードシートは熱膨張係数が前記ベース板の熱膨張係数と実質的に同じである材料からなることを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記ベース板または前記ハードシートの一方は金属シートからなり、他方は少なくとも熱硬化性樹脂を含む材料からなることを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記金属シートは銅またはステンレス鋼からなることを特徴とする半導体装置。
  10. 請求項１に記載の発明において、前記ハードシートは前記絶縁層の上面に埋め込まれていることを特徴とする半導体装置。
  11. 請求項１０に記載の発明において、前記ハードシートの上面は前記絶縁層の上面と面一であることを特徴とする半導体装置。
  12. 請求項１に記載の発明において、前記ハードシートと同じ材料からなる別のハードシートが前記絶縁層中に設けられていることを特徴とする半導体装置。
  13. 請求項１に記載の発明において、前記配線は前記半導体構成体、前記絶縁層および前記ハードシート上に設けられた上層絶縁膜上に設けられた上層配線であることを特徴とする半導体装置。
  14. 請求項１３に記載の発明において、前記ベース板下に前記上層絶縁膜と同じ材料からなる下層絶縁膜が設けられていることを特徴とする半導体装置。
  15. 請求項１３に記載の発明において、前記上層配線の接続パッド部を除く部分を覆う最上層絶縁膜と、前記ベース板の最下面に設けられ、且つ、前記最上層絶縁膜と同じ材料からなる最下層絶縁膜とを有することを特徴とする半導体装置。
  16. 請求項１５に記載の発明において、前記最上層絶縁膜および前記最下層絶縁膜はソルダーレジストからなることを特徴とする半導体装置。
  17. 請求項１５に記載の発明において、前記上層配線の接続パッド部上に半田ボール（２２）が設けられていることを特徴とする半導体装置。
  18. 請求項１に記載の発明において、前記ハードシートの少なくとも上面にベタパターンからなるグラウンド層および電源層のいずれか一方が前記配線に接続されて設けられていることを特徴とする半導体装置。
  19. 請求項１８に記載の発明において、前記ベタパターンはグラウンド層であり、該グラウンド層と前記上層配線とによりマイクロストリップライン構造が構成されていることを特徴とする半導体装置。
  20. 請求項１に記載の発明において、前記ベース板の少なくとも一方の面にベタパターンからなる放熱層が設けられていることを特徴とする半導体装置。
  21. ベース板上に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置し、前記半導体構成体の周囲における前記ベース板上に、半硬化樹脂または液状樹脂を含む材料からなる絶縁層形成用層を形成し、前記絶縁層形成用層上に、前記各半導体構成体に対応する部分に開口部を有するハードシートを配置する工程と、
    加熱加圧により、前記絶縁層形成用層中の半硬化樹脂または液状樹脂を本硬化させて前記各半導体構成体の周囲における前記ベース板上に絶縁層を形成するとともに、前記絶縁層の上面に前記ハードシートを埋め込む工程と、
    前記各半導体構成体の外部接続用電極に接続される配線を形成する工程と、
    前記半導体構成体間における前記ハードシート、前記絶縁層および前記ベース板を切断して半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  22. 請求項２１に記載の発明において、前記絶縁層形成用層は、前記各半導体構成体に対応する部分に開口部を有し、且つ、少なくとも半硬化樹脂を含む材料からなる絶縁層形成用シートからなることを特徴とする半導体装置の製造方法。
  23. 請求項２２に記載の発明において、前記絶縁層形成用シートは偶数枚の絶縁層形成用シートからなり、これらの絶縁層形成用シートを積層するとともに、これらの絶縁層形成用シート間に前記ハードシートと同じ材料からなる別のハードシートを設ける工程を有することを特徴とする半導体装置の製造方法。
  24. 請求項２１に記載の発明において、前記絶縁層形成用層は、前記半導体構成体の周囲における前記ベース板上に塗布された、液状の熱硬化性樹脂を含む材料からなることを特徴とする半導体装置の製造方法。
  25. 請求項２１に記載の発明において、前記絶縁層形成用層は、前記ハードシートの上面に一体形成された、少なくとも半硬化樹脂を含む材料からなることを特徴とする半導体装置の製造方法。
  26. 請求項２１に記載の発明において、前記ハードシートは前記ベース板と同じ材料からなることを特徴とする半導体装置の製造方法。
  27. 請求項２１に記載の発明において、前記ハードシートの厚さは前記ベース板の厚さと同じであることを特徴とする半導体装置の製造方法。
  28. 請求項２１に記載の発明において、前記ベース板および前記ハードシートは少なくとも熱硬化性樹脂を含む材料からなることを特徴とする半導体装置の製造方法。
  29. 請求項２１に記載の発明において、前記ベース板および前記ハードシートは、無機材料からなる基材を有することを特徴とする半導体装置。
  30. 請求項２１に記載の発明において、前記ハードシートは前記絶縁層と同じ材料からなることを特徴とする半導体装置。
  31. 請求項２１に記載の発明において、前記ハードシートは熱膨張係数が前記ベース板の熱膨張係数と実質的に同じである材料からなることを特徴とする半導体装置の製造方法。
  32. 請求項２１に記載の発明において、前記ベース板または前記ハードシートの一方は金属シートからなり、他方は少なくとも熱硬化性樹脂を含む材料からなることを特徴とする半導体装置の製造方法。
  33. 請求項３２に記載の発明において、前記金属シートは銅またはステンレス鋼からなることを特徴とする半導体装置の製造方法。
  34. 請求項２１に記載の発明において、前記配線は上層配線であり、前記半導体構成体、前記絶縁層および前記ハードシート上に上層絶縁膜を形成し、前記上層絶縁膜上に前記上層配線を形成有することを特徴とする半導体装置の製造方法。
  35. 請求項３４に記載の発明において、前記上層絶縁膜は、当初、少なくとも半硬化樹脂を含む材料からなり、加熱加圧により、当該半硬化樹脂を本硬化させて形成することを特徴とする半導体装置の製造方法。
  36. 請求項３５に記載の発明において、前記絶縁層および前記上層絶縁膜を同時に加熱加圧して形成することを特徴とする半導体装置の製造方法。
  37. 請求項３５に記載の発明において、前記上層絶縁膜の加熱加圧による形成と同時に、前記ベース板の下面に前記上層絶縁膜と同じ材料からなる下層絶縁膜を形成することを特徴とする半導体装置の製造方法。
  38. 請求項３７に記載の発明において、前記絶縁層、前記上層絶縁膜および前記下層絶縁膜を同時に加熱加圧して形成することを特徴とする半導体装置の製造方法。
  39. 請求項３４に記載の発明において、前記上層配線の接続パッド部を除く部分を覆う最上層絶縁膜を形成するとともに、前記ベース板の最下面に前記最上層絶縁膜と同じ材料からなる最下層絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  40. 請求項３９に記載の発明において、前記最上層絶縁膜および前記最下層絶縁膜をソルダーレジストによって同時に形成することを特徴とする半導体装置の製造方法。
  41. 請求項３９に記載の発明において、前記上層配線の接続パッド部上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2004356153A 2003-12-25 2004-12-09 半導体装置およびその製造方法 Expired - Fee Related JP3955059B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004356153A JP3955059B2 (ja) 2003-12-25 2004-12-09 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003428695 2003-12-25
JP2004107798 2004-03-31
JP2004356153A JP3955059B2 (ja) 2003-12-25 2004-12-09 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007073812A Division JP4285707B2 (ja) 2003-12-25 2007-03-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2005317906A true JP2005317906A (ja) 2005-11-10
JP3955059B2 JP3955059B2 (ja) 2007-08-08

Family

ID=35444971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004356153A Expired - Fee Related JP3955059B2 (ja) 2003-12-25 2004-12-09 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3955059B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283127A (ja) * 2007-05-14 2008-11-20 Cmk Corp 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP3955059B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
JP4012496B2 (ja) 半導体装置
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4285707B2 (ja) 半導体装置
EP1629533B1 (en) Semiconductor device and method of fabricating the same
JP2006173232A (ja) 半導体装置およびその製造方法
JP2004221417A (ja) 半導体装置およびその製造方法
JP4316624B2 (ja) 半導体装置
JP4438389B2 (ja) 半導体装置の製造方法
JP3925503B2 (ja) 半導体装置
JP4725178B2 (ja) 半導体装置およびその製造方法
JP4316622B2 (ja) 半導体装置の製造方法
JP3955059B2 (ja) 半導体装置およびその製造方法
JP4513302B2 (ja) 半導体装置
JP4241284B2 (ja) 半導体装置
JP4316623B2 (ja) 半導体装置の製造方法
JP4990492B2 (ja) 半導体装置
JP4321758B2 (ja) 半導体装置
JP5097006B2 (ja) プリント配線基板及びその製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2004221418A (ja) 半導体装置およびその製造方法
JP2005116714A (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060314

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees