KR102009979B1 - 반도체 패키지 및 이를 포함하는 반도체 장치 - Google Patents

반도체 패키지 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR102009979B1
KR102009979B1 KR1020120061077A KR20120061077A KR102009979B1 KR 102009979 B1 KR102009979 B1 KR 102009979B1 KR 1020120061077 A KR1020120061077 A KR 1020120061077A KR 20120061077 A KR20120061077 A KR 20120061077A KR 102009979 B1 KR102009979 B1 KR 102009979B1
Authority
KR
South Korea
Prior art keywords
semiconductor
optical
waveguide
package substrate
angle
Prior art date
Application number
KR1020120061077A
Other languages
English (en)
Other versions
KR20130137448A (ko
Inventor
신동재
변현일
이광현
조관식
지호철
표정형
하경호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120061077A priority Critical patent/KR102009979B1/ko
Priority to US13/787,918 priority patent/US8929693B2/en
Priority to CN201310225225.2A priority patent/CN103489834B/zh
Publication of KR20130137448A publication Critical patent/KR20130137448A/ko
Application granted granted Critical
Publication of KR102009979B1 publication Critical patent/KR102009979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4207—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms with optical elements reducing the sensitivity to optical feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명의 기술적 사상은 반도체 패키지 및 이를 포함하는 반도체 장치에 관한 것으로, 반도체 패키지는 패키지 기판, 패키지 기판 상에 배치되는 복수의 접속 소자들, 및 패키지 기판의 하부 면에 대한 수직 방향을 기준으로 광 입출력 각도만큼 기울어진 방향으로 외부와 광 신호를 송수신하는 적어도 하나의 광 입출력 소자를 포함하고, 복수의 접속 소자들을 통해 패키지 기판에 전기적으로 접속되는 반도체 칩을 포함한다.

Description

반도체 패키지 및 이를 포함하는 반도체 장치{Semiconductor package and semiconductor device including the same}
본 발명의 기술적 사상은 반도체 장치에 관한 것으로, 더욱 상세하게는, 반도체 패키지 및 상기 반도체 패키지를 포함하는 반도체 장치에 관한 것이다.
전자 장치와 관련한 기술이 발전함에 따라, 전자 장치에 대한 소형화 및 고속화의 요구가 증가되고 있으며, 이에 따라, 전자 장치에 포함된 반도체 장치에서 신호 전달이 고속화될 것이 요구된다. 전기 신호는 구리선 등과 같은 배선을 통해 전달되므로 고속화에는 한계가 있으므로, 광 신호를 통한 신호 전달 방식이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 광 입출력 소자를 통해 반도체 칩 외부와 광 신호를 송수신하는 경우 광 입출력의 효율을 향상시키고 반사광을 줄일 수 있는 반도체 패키지를 제공하는데 있다.
또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는 광 입출력 소자를 통해 반도체 칩 외부와 광 신호를 송수신하는 경우 광 입출력의 효율을 향상시키고 반사광을 줄일 수 있는 반도체 장치를 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 패키지는, 패키지 기판; 상기 패키지 기판 상에 배치되는 복수의 접속 소자들; 및 상기 패키지 기판의 하부 면에 대한 수직 방향을 기준으로 광 입출력 각도만큼 기울어진 방향으로 외부와 광 신호를 송수신하는 적어도 하나의 광 입출력 소자를 포함하고, 상기 복수의 접속 소자들을 통해 상기 패키지 기판에 전기적으로 접속되는 반도체 칩을 포함한다.
일부 실시예에 있어서, 상기 반도체 칩은 상기 패키지 기판의 하부 면을 기준으로 상기 광 입출력 각도만큼 기울어지도록 배치될 수 있다.
일부 실시예에 있어서, 상기 복수의 접속 소자들은 서로 다른 높이를 가질 수 있다. 상기 복수의 접속 소자들 각각의 높이는 일 방향으로 점진적으로 증가할 수 있다.
일부 실시예에 있어서, 상기 복수의 접속 소자들은, 서로 다른 높이를 가지는 범프들(bumps) 및 서로 다른 볼 사이즈를 가지는 솔더 볼들(solder balls) 중 적어도 하나를 포함할 수 있다.
일부 실시예에 있어서, 상기 패키지 기판은, 상기 패키지 기판의 상부 면이 상기 패키지 기판의 하부 면을 기준으로 상기 광 입출력 각도만큼 기울어지는 형태일 수 있다.
일부 실시예에 있어서, 상기 적어도 하나의 광 입출력 소자의 하부에 배치되어, 상기 광 입출력 각도를 조절하는 마이크로 렌즈를 더 포함할 수 있다.
일부 실시예에 있어서, 상기 광 입출력 각도는 약 6도 내지 약 10도일 수 있다.
일부 실시예에 있어서, 상기 적어도 하나의 광 입출력 소자는 그레이팅 커플러(grating coupler)를 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치는, 광 도파로 및 상기 광 도파로의 일단에 연결되고 곡면화된(curved) 반사면을 가지는 반사체를 포함하는 인쇄회로기판; 및 상기 인쇄회로기판에 대한 수직 방향을 기준으로 광 입출력 각도만큼 기울어진 방향으로 상기 광 도파로에 광 신호를 전송하거나 상기 광 도파로로부터 광 신호를 수신할 수 있는 적어도 하나의 광 입출력 소자를 포함하는 반도체 칩을 포함하고, 상기 인쇄회로기판의 일면에 배치되는 반도체 패키지를 포함한다.
일부 실시예에 있어서, 상기 반사체는 상기 광 도파로의 하부 면을 기준으로 약 40 내지 약 42도의 각도만큼 기울어지도록 배치될 수 있다.
일부 실시예에 있어서, 상기 반사체는 상기 광 도파로의 하부 면을 기준으로 약 45도의 각도만큼 기울어지도록 배치될 수 있다.
일부 실시예에 있어서, 상기 반도체 칩은 상기 인쇄회로기판을 기준으로 상기 광 입출력 각도만큼 기울어지도록 배치될 수 있다.
일부 실시예에 있어서, 상기 반도체 패키지는, 상기 적어도 하나의 광 입출력 소자의 하부에 배치되어, 상기 광 입출력 각도를 조절하는 마이크로 렌즈를 더 포함할 수 있다.
일부 실시예에 있어서, 상기 적어도 하나의 광 입출력 소자는 그레이팅 커플러를 포함할 수 있다.
본 발명의 기술적 사상에 따르면, 반도체 패키지에서 반도체 칩에 포함된 적어도 하나의 광 입출력 소자는 패키지 기판의 하부 면에 대한 수직 방향을 기준으로 광 입출력 각도만큼 기울어진 방향으로 외부와 광 신호를 송수신함으로써, 광 입출력의 효율을 향상시키고, 반사광을 줄일 수 있다.
또한, 반도체 패키지에서 패키지 기판의 하부 면을 기준으로 광 입출력 각도만큼 기울어지도록 반도체 칩을 배치하여, 광 입출력 각도를 조절할 수 있다. 이로써, 도파로와 광 입출력 소자 사이의 광 전달 효율을 향상시킬 수 있다.
또한, 반도체 패키지에서 광 입출력 소자의 하부에 마이크로 렌즈를 배치하여, 광 입출력 각도를 조절하고, 도파로에서 전달되는 광 신호 및 광 입출력 소자에서 출력되는 광 신호를 집광할 수 있다. 이로써, 도파로와 광 입출력 소자 사이의 광 전달 효율을 향상시킬 수 있고, 도파로에서 광 입출력 소자로의 광 연결 효율도 향상시킬 수 있다.
또한, 반도체 장치에서 인쇄회로기판에 매립된 도파로의 일단에 배치된 반사체의 배치 각도를 조절하여, 광 입출력 각도를 조절할 수 있다. 이로써, 도파로와 광 입출력 소자 사이의 광 전달 효율을 향상시킬 수 있다.
또한, 반도체 장치에서 인쇄회로기판에 매립된 도파로의 일단에 배치된 반사체의 반사면을 곡면화하여, 도파로에서 전달되는 광 신호를 집광할 수 있다. 이로써, 반사면에서 집광된 광 신호는 광 입출력 소자의 사이즈에 적절한 너비로 광 입출력 소자에 전달할 수 있으므로로, 도파로에서 광 입출력 소자로의 광 연결 효율을 향상시킬 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 단면도이다.
도 2는 도 1의 반도체 장치를 나타내는 단면 사시도이다.
도 3a 내지 도 3c는 도 1의 반도체 장치에 포함된 도파로의 다양한 예들을 나타낸다.
도 4는 도 1의 반도체 장치에 포함된 그레이팅 커플러의 일 예를 나타낸다.
도 5는 도 4의 그레이팅 커플러를 통한 광 커플링 원리를 나타낸다.
도 6은 도 1의 반도체 장치에 대한 변형 실시예를 나타내는 단면도이다.
도 7은 도 1의 반도체 장치에 대한 다른 변형 실시예를 나타내는 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다.
도 9는 도 8의 반도체 장치를 나타내는 단면 사시도이다.
도 10은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다.
도 11은 도 10의 반도체 장치를 나타내는 단면 사시도이다.
도 12는 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다.
도 13은 도 12의 반도체 장치를 나타내는 단면 사시도이다.
도 14는 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다.
도 15는 도 10의 반도체 장치를 나타내는 단면 사시도이다.
도 16은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전기전자장치를 개략적으로 나타내는 사시도이다.
도 17은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 컴퓨터 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 또한, 첨부된 도면들에서, 동일한 참조 부호는 동일한 구성 부재를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 단면도이다. 도 2는 도 1의 반도체 장치를 나타내는 단면 사시도이다.
도 1 및 도 2를 참조하면, 반도체 장치(1)는 인쇄회로기판(printed circuit board, PCB)(10) 및 인쇄회로기판(10) 상에 배치된 복수의 반도체 패키지들(20, 30)을 포함할 수 있다. 복수의 반도체 패키지들(20, 30)은 복수의 접속 소자들(40)을 통하여 인쇄회로기판(10) 상에 실장될 수 있는데, 구체적으로, 복수의 접속 소자들(40)이 인쇄회로기판(10) 상의 접속 소자들(13)과 연결됨으로써, 복수의 반도체 패키지들(20, 30)은 인쇄회로기판(10)에 전기적으로 연결될 수 있다.
인쇄회로기판(10) 상에 복수의 반도체 패키지들(20, 30)이 배치될 수 있는바, 인쇄회로기판(10)은 마더 보드(mother board) 인쇄회로기판, 또는 메인(main) 인쇄회로기판이라고 부를 수 있다. 도 1에서는, 인쇄회로기판(10) 상에 제1 및 제2 반도체 패키지들(20, 30)만을 도시하였으나, 본 발명은 이에 한정되지 않고, 인쇄회로기판(10) 상에는 세 개 이상의 반도체 패키지들이 배치될 수 있다.
인쇄회로기판(10)은 매립된(embedded) 도파로(waveguide)(11) 및 반사체(reflector)(12)를 포함할 수 있는데, 매립된 도파로(11)를 통해 광이 전달될 수 있는바, 인쇄회로기판(10)은 광 인쇄회로기판(optic PCB, OPCB)라고 부를 수 있다. 이하에서는, 도파로(11)와 반사체(12)에 대하여 상술하기로 한다.
도파로(11)는 상부 클래딩층(upper cladding layer)(111), 코어층(core layer)(112) 및 하부 클래딩층(lower cladding layer)(113)을 포함할 수 있다. 코어층(112)은 상대적으로 굴절률이 높은 유전체 물질을 포함하고, 상부 및 하부 클래딩층들(111, 113)은 상대적으로 굴절률이 낮은 유전체 물질을 포함할 수 있다. 예를 들어, 코어층(112)은 실리콘(Si)을 포함하고, 상부 및 하부 클래딩층들(111, 113)은 실리콘 옥사이드(SiO2)를 포함할 수 있는데, 실리콘(Si)과 실리콘 옥사이드(SiO2)의 굴절률 차이는 약 2.0이다.
이와 같이, 코어층(112)이 상부 및 하부 클래딩층들(111, 113)에 의해 둘러싸인 단면 구조를 가짐으로써, 내부 전반사(total internal reflection) 원리에 의해 광파(lightwave)가 외부로 방사(radiation)하지 않고 구속된(confined) 상태로 진행할 수 있다. 이때, 코어층(112)과 상부 및 하부 클래딩층들(111, 113) 사이의 굴절률 차이를 크게 할수록 광학적으로 광을 더욱 타이트하게 구속할 수 있고, 그에 따라, 도파로(11)의 광 가이딩 효율을 높일 수 있다.
도 3a 내지 도 3c는 도 1의 반도체 장치에 포함된 도파로의 다양한 예들을 나타낸다.
도 3a를 참조하면, 도파로(11a)는 하부 클래딩층(113a) 및 하부 클래딩층(113a) 상에 1차원 평면의 슬랩(slab)형으로 배치되는 코어층(112a)을 포함할 수 있고, 공기층을 상부 클래딩층으로 이용할 수 있으나, 이에 한정되지 않는다. 이 경우, 화살표에 따른 깊이 방향으로만 굴절률 변화가 발생하므로, 도파로(11a)를 지나는 광 신호는 깊이 방향으로만 굴절된다.
도 3b를 참조하면, 도파로(11b)는 하부 클래딩층(113b) 및 하부 클래딩층(113b)에서 채널 형상으로 배치되는 코어층(112b)을 포함할 수 있고, 공기층을 상부 클래딩층으로 이용할 수 있으나, 이에 한정되지 않는다. 이 경우, 굴절률의 변화는 채널의 깊이 방향(Y)과 폭 방향(X)으로 이루어진다.
도 3c를 참조하면, 도파로(11c)는 하부 클래딩층(113c) 및 하부 클래딩층(113c)에서 분기되는(branching) 채널 형상으로 배치되는 코어층(112c)을 포함할 수 있고, 공기층을 상부 클래딩층으로 이용할 수 있으나, 이에 한정되지 않는다. 이 경우, 도파로(11c)는 입력된 광 신호를 두 개로 복제할 수 있다.
다시 도 1을 참조하면, 반사체(12)는 도파로(11)의 양단에 배치될 수 있고, 도파로(11)를 통해 전달되는 광 신호를 반사시킬 수 있다. 도파로(11)는 반사체(12)의 후면으로, 즉, 점선 방향으로 연장되도록 배치될 수도 있고, 도파로(11)를 통해 전달되는 광 신호의 일부는 반사체(12)에 의해 반사되고, 광 신호의 다른 일부는 연장된 도파로로 전달될 수도 있다.
반사체(12)는 도파로(11)의 하부 면, 즉, 하부 클래딩층(113)의 하부 면을 기준으로 제1 각도(θr)만큼 기울어지도록 배치될 수 있다. 본 실시예에서, 제1 각도(θr)는 약 40도 내지 42도 일 수 있다. 또한, 반사체(12)는 곡면화된(curved) 반사면(121)을 가질 수 있다. 이러한 반사체(12)는 유리나 폴리머(polymer) 등을 이용하여 구현할 수 있다. 반사체(12)의 구조 및 그에 따른 효과는, 이하에서 제1 및 제2 반도체 패키지들(20, 30)에 대한 설명 이후에 상술하기로 한다.
제1 반도체 패키지(20)는 패키지 기판(21), 반도체 칩(22a), 복수의 접속 소자들(23) 및 복수의 접속 패드들(24)을 포함할 수 있고, 제2 반도체 패키지(30)는 패키지 기판(21), 반도체 칩(22b), 복수의 접속 소자들(23) 및 복수의 접속 패드들(24)을 포함할 수 있다. 이와 같이, 제1 및 제2 반도체 패키지들(20, 30)은 반도체 칩들(22a, 22b)을 제외하고 실질적으로 동일한 구성 요소를 가질 수 있다.
패키지 기판(21)은 반도체 칩(22a, 22b)을 지지하므로, 지지 기판이라고 할 수 있다. 본 실시예에서, 패키지 기판(21)은 인쇄회로기판일 수 있다. 또한, 패키지 기판(21)은 그 중심 영역에 홀(hole)(H1)이 형성된 판상체일 수 있는데, 이로써, 후술할 그레이팅 커플러(222)를 통해 광 신호가 용이하게 송수신될 수 있다. 그러나, 이에 한정되지 않고, 패키지 기판(21)은 그 중심에서 벗어난 영역에 홀(H1)이 형성된 판상체일 수도 있다. 이 경우, 홀(H1)의 사이즈는 그레이팅 커플러(222)의 사이즈(L1) 및 도파로(11)의 사이즈(L2)를 고려하여 결정될 수 있다. 또한, 패키지 기판(21)의 중심 영역에 형성된 홀(H1)의 단면은 원형이 아닌 다각형의 형태일 수도 있다.
복수의 접속 소자들(23)은 패키지 기판(21) 상에 배치될 수 있고, 반도체 칩(22a, 22b)은 복수의 접속 소자들(23)을 통해 패키지 기판(21)과 전기적으로 연결될 수 있다. 구체적으로, 반도체 칩(22a, 22b)의 하부 면에는 복수의 접속 패드들(24)이 배치될 수 있고, 복수의 접속 패드들(24)과 복수의 접속 소자들(23)이 연결됨으로써, 반도체 칩(22a, 22b)은 패키지 기판(21)에 전기적으로 연결될 수 있다.
제1 반도체 칩(22a)은 제1 집적 회로(integrated circuit, IC)(220)를 포함할 수 있고, 제2 반도체 칩(22b)은 제2 집적 회로(225)를 포함할 수 있다. 제1 집적 회로(220)는 도파로(221), 광 입출력 소자(222) 및 변조기(modulator)(223)를 포함할 수 있고, 제2 집적 회로(225)는 도파로(221), 광 입출력 소자(222) 및 포토 다이오드(photo diode)(224)를 포함할 수 있다.
제1 및 제2 집적 회로들(220, 225)은 도파로(221), 광 입출력 소자(222), 변조기(223) 또는 포토 다이오드(224)와 같은 광 소자들을 포함하므로 광 집적 회로(optic IC)라고 부를 수 있다. 도시되지는 않았으나, 제1 및 제2 집적 회로들(220, 225)은 다른 광 소자들, 예를 들어, 광원, 필터, 다중화기 등을 더 포함할 수 있다. 한편, 제1 또는 제2 집적 회로들(220, 225)은 전기 소자들을 더 포함할 수 있는데, 이와 같이, 광 소자들과 전기 소자들을 포함하는 집적 회로는 광전 집적 회로라고 부를 수 있다.
도파로(221)는 인쇄회로기판(10)에 매립된 도파로(11)와 실질적으로 유사하게 형성될 수 있는바, 이에 대한 상세한 설명은 생략하기로 한다. 또한, 편의상 도파로(221)는 코어층과 상부 및 하부 클래딩층들을 구분하여 도시하지 않았으나, 도파로(221)에 대한 상세한 설명은 인쇄회로기판(10)에 매립된 도파로(11)를 참조하기로 한다.
광 입출력 소자(222)는 도파로(221)를 통해 전달되는 광 신호를 외부로, 즉, 인쇄회로기판(10) 내의 도파로(11)로 송신하거나, 외부의 광 신호를, 즉, 인쇄회로기판(10) 내의 도파로(11)에서 전달되는 광 신호를 수신하여 도파로(221)에 전달할 수 있다. 이러한 광 입출력 소자(222)는 광 커플링 소자(optic coupling device) 또는 커플링 소자라고 지칭할 수도 있다. 예를 들어, 광 입출력 소자(222)는 그레이팅 커플러(222)를 포함할 수 있다. 이하에서는, 도 4 및 도 5를 참조하여 그레이팅 커플러(222)에 대하여 상술하기로 한다.
도 4는 도 1의 반도체 장치에 포함된 그레이팅 커플러의 일 예를 나타낸다.
도 4를 참조하면, 그레이팅 커플러(222)는 도파로의 일단에 그레이팅, 즉, 격자(G1, G2)를 형성함으로써 구현할 수 있다. 그레이팅 커플러(222)는 광이 격자(G1, G2)를 만나면서 회절하는 특성을 이용하여, 광을 송수신할 수 있고, 격자(G1, G2)의 간격을 조절함으로써 광을 필터링할 수도 있다.
그레이팅 커플러(222)에 형성되는 그레이팅의 사이즈, 즉 그레이팅의 주기는 입사되는 광의 폭(w)과 파수 벡터(k-vector)에 의해 결정될 수 있다. 그에 따라, 그레이팅 커플러에 적절한 그레이팅이 형성됨으로써, 해당 입사광이 높은 광 커플링 효율을 가지고 그레이팅 커플러(222)에 광 결합할 수 있다. 그레이팅 커플러(222)로 광이 커플링하기 위한 조건은 이하에서 도 5를 참조하여 설명하기로 한다.
도 5는 도 4의 그레이팅 커플러를 통한 광 커플링 원리를 나타낸다.
도 5를 참조하면, 우선, 입사광이 높은 광 커플링 효율로 그레이팅 커플러에 광 결합하기 위해서는 그 위상이 일치하여야 한다. 그러한 위상 매칭 조건은 아래의 수학식 1과 같이 나타난다.
[수학식 1]
βν = β0 + ν2π/Λ
여기서, ν는 정수이고, Λ는 그레이팅의 주기를 나타내며, βν는 ν번째 모드의 위상을 나타내며, β0은 기본(fundamental) 모드의 위상을 나타낸다.
또한, 입사광이 도파로로 구속되기 위한 조건인 가이딩 조건(guiding condition)은 아래의 수학식 2와 같이 나타난다.
[수학식 2]
αm = κn3sinθm = (2π/λ0 n3)sinθm
여기서, m는 정수이고, λ0 기본 모드 광의 파장을 나타내며, κ는 파수로서 파장의 역수이다. 또한, αm는 m번째 모드 광의 굴절율 조건 값이고, θm는 m번째 모드 광의 입사각도이다. 한편, 도 3에서, w는 입사된 광의 폭을 나타내고, n1은 하부 클래드층의 굴절율을 나타내고, n2는 코어층의 굴절율을 나타내며, n3는 도파로 외부 또는 상부 클래드층의 굴절율을 나타낸다. 입사광이 도파로에 가이딩되기 위해서는 κn3<αm<κn2의 관계를 만족해야 한다.
다시 도 1을 참조하면, 변조기(223)는 외부로부터 입력받은 전기 신호를 광 신호로 변조할 수 있고, 그레이팅 커플러(222)는 변조기(223)에서 변조된 광 신호를 외부로 송신할 수 있다. 이 경우, 제1 반도체 칩(22a)은 송신부로 이용될 수 있으나, 이에 한정되는 것은 아니며, 제1 반도체 칩(22a)은 수신부로도 이용될 수 있다. 한편, 포토 다이오드(224)는 그레이팅 커플러(222)에서 수신한 광 신호를 감지하여 전기 신호를 생성할 수 있다. 이 경우, 제2 반도체 칩(22b)은 수신부로 이용될 수 있으나, 이에 한정되는 것은 아니며, 제2 반도체 칩(22b)은 송신부로도 이용될 수 있다.
예를 들어, 제1 반도체 칩(22a)은 CPU이고, 제2 반도체 칩(22b)은 메모리 장치일 수 있고, 이때, 제2 반도체 칩(22b)은 복수의 메모리 셀들(미도시)을 더 포함할 수 있다. 다른 예에서, 제1 및 제2 반도체 칩들(22a, 22b)은 모두 메모리 장치일 수 있고, 이때, 제1 및 제2 반도체 칩들(22a, 22b)은 복수의 메모리 셀들을 더 포함할 수 있다. 또 다른 예에서, 제1 반도체 칩(22a)은 CPU이고, 제2 반도체 칩(22b)은 허브(hub)일 수 있고, 이때, 제2 반도체 칩(22b)은 복수의 메모리 장치들(미도시)에 연결될 수 있다.
종래에는 광 소자들을 개별적으로 제작한 후에 인쇄회로기판 상에 조립하는 방식으로 반도체 패키지를 형성하고, 반도체 패키지의 외부와 광 신호를 송수신하기 위한 광 입출력 소자로 VCSEL(vertical-cavity surface-emitting laser) 또는 포토 다이오드를 이용하였다. 그러나, 본 실시예에서는, 변조기(223) 또는 포토 다이오드(224)와 같은 개별적인 광 소자들은 집적 회로(220, 225)에 형성되고, 이러한 광 소자들은 집적 회로(220, 225)에서 도파로(221)를 통해 연결되며, 이러한 광 소자들을 통해 전달되는 광 신호를 외부로 입출력 시키기 위한 광 입출력 소자(222)로 그레이팅 커플러(222)를 이용할 수 있다.
상술한 그레이팅 커플러(222)는 광 신호가 수직으로 입출력되는 경우에 반사광이 발생할 수 있고, 이에 따라, 광 신호의 전달 효율이 감소할 수 있다. 따라서, 광 신호의 전달 효율을 상승시키기 위해서는, 광 신호가 인쇄회로기판(10)에 대한 수직 방향을 기준으로 제2 각도(θg), 예를 들어, 약 8도만큼 기울어지는 방향으로 그레이팅 커플러(222)에 입출력될 수 있도록, 반도체 패키지(20, 30) 또는 인쇄회로기판(10)의 구성을 변경하는 것이 요구된다. 이 경우, 제2 각도(θg)는 '광 입출력 각도'라고 정의할 수 있다.
본 실시예에 따르면, 반사체(12)는 도파로(11)의 하부 면을 기준으로 제1 각도(θr)만큼 기울어지도록 배치될 수 있고, 제1 각도(θr)는 약 40도 내지 42도 일 수 있다. 이로써, 도파로(11)를 통해 전달되는 광 신호는, 도파로(11)의 하부 면을 기준으로 수직 방향으로 반사되지 않고, 수직 방향에서 약 6도 내지 약 10도만큼 기울어져서 그레이팅 커플러(222)에 전달될 수 있다. 또한, 그레이팅 커플러(222)에서 출력되는 광 신호는, 인쇄회로기판(10)에 대한 수직 방향을 기준으로 약 6도 내지 약 10도만큼 기울어져서 도파로(11)에 전달될 수 있다. 따라서, 광 입출력 각도, 즉, 제2 각도(θg)는 약 6도 내지 약 10도로 결정될 수 있다. 구체적으로, 제1 각도(θr)가 40도인 경우 제2 각도(θg)는 10도일 수 있고, 제1 각도(θr)가 41도인 경우 제2 각도(θg)는 8도일 수 있으며, 제1 각도(θr)가 42도인 경우 제2 각도(θg)는 6도일 수 있다.
또한, 그레이팅 커플러(222)의 사이즈(L1)는 도파로(11)의 사이즈(L2)는, 즉, 도파로(11)의 너비(L2)에 비해 상대적으로 작다. 예를 들어, 그레이팅 커플러(222)의 사이즈(L1)는 약 10 μm이고, 도파로(11)의 사이즈(L2)는 약 50 μm일 수 있다. 이에 따라, 그레이팅 커플러(222)에서 도파로(11)로 광 신호를 전송하는 것은 용이한 반면, 도파로(11)에서 그레이팅 커플러(222)로 광 신호를 전송하는 것은 곤란하다. 구체적으로, 그레이팅 커플러(222)는 도파로(11)에서 전송되는 광 신호 전부를 수신되지 못하게 되어 광 연결 효율이 저하될 수 있다. 이를 극복하기 위해서는, 반도체 장치(1)에 별도의 광학계(예를 들어, 렌즈계)를 추가함으로써 도파로(11)에서 전송되는 광 신호를 집광하여 그레이팅 커플러(222)로 전송해야 할 필요가 있다.
본 실시예에 따르면, 반사체(12)는 곡면화된 반사면(121)을 가짐으로써, 도파로(11)에서 전달되는 광 신호는 곡면화된 반사면(121)에서 집광될 수 있다. 이어서, 반사면(121)에서 집광된 광 신호는 그레이팅 커플러(222)의 사이즈(L1)에 적절한 너비로 그레이팅 커플러(222)에 전달될 수 있다. 그러므로, 도파로(11)에서 그레이팅 커플러(222)로의 광 연결 효율을 향상시킬 수 있다. 이 경우, 그레이팅 커플러(222)와 도파로(11) 사이의 광 연결을 위하여 별도의 광학계를 추가하지 않아도 되므로, 비용을 절감할 수 있고, 대량 생산에 용이하다.
굴절률 정합부(reflective index matching unit)(45)는 홀(H1)과 인쇄회로기판(10) 사이에 배치되고, 홀(H1)의 물질 및 인쇄회로기판(10)의 물질과 굴절률이 거의 같은 액체나 접착제를 도포함으로써 형성될 수 있다. 이로써, 그레이팅 커플러(222)와 인쇄회로기판(10)에 매립된 도파로(11) 사이에서 광 신호의 손실을 줄일 수 있다.
상술한 바와 같이, 제1 및 제2 반도체 패키지들(20, 30)에서는, 도파로(221)를 통해 광 신호가 전달되고, 복수의 접속 소자들(23) 및 복수의 접속 패드들(24)을 이용하여 배선을 통해 전기 신호도 전달될 수 있는바, 제1 및 제2 반도체 패키지들(20, 30)은 광전 반도체 패키지라고 할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 제1 및 제2 반도체 패키지들(20, 30)은 모든 데이터가 광 신호로 연결되는 광 반도체 패키지일 수 있다. 한편, 이 경우에도, 제1 및 제2 반도체 패키지들(20, 30)에 대한 전원은 배선을 통해 전기 신호로 제공될 수 있다.
도 6은 도 1의 반도체 장치에 대한 변형 실시예를 나타내는 단면도이다.
도 6을 참조하면, 반도체 장치(1')는 인쇄회로기판(10') 및 복수의 반도체 패키지들(20, 30)을 포함할 수 있다. 본 실시예에 따른 반도체 장치(1')에 포함된 구성 요소들 중 일부는, 도 1의 반도체 장치(1)에 포함된 구성 요소들과 실질적으로 동일하다. 동일한 구성 요소는 동일한 참조 번호로 표시되며, 도 1의 반도체 장치(1)와 동일한 구성 요소들에 대해서는 반복하여 설명하지 않는다. 이하에서는, 도 1의 반도체 장치(1)와 본 실시예에 따른 반도체 장치(1')의 차이점을 중심으로 상술하기로 한다.
제1 반사체(12)는 도파로(11)의 하부 면, 즉, 하부 클래딩층(113)의 하부 면을 기준으로 제1 각도(θr1)만큼 기울어진 반면, 제2 반사체(12')는 도파로(11)의 하부 면을 기준으로 제3 각도(θr2)만큼 기울어질 수 있다. 여기서, 제1 각도(θr1)는 약 40도 내지 42도이고, 제3 각도(θr2)는 약 45도일 수 있다. 또한, 제1 반사체(12)는 곡면화된 반사면(121)을 가지는 반면, 제2 반사체(12')는 평평한 반사면(121')을 가질 수 있다.
이에 따라, 제1 반도체 칩(22a)에 포함된 그레이팅 커플러(222)와 제1 반사체(12) 사이의 광 신호는 인쇄회로기판(10')에 대한 수직 방향을 기준으로 제2 각도, 즉, 광 입출력 각도(θg)만큼 기울어진 방향으로 전달될 수 있는 반면, 제2 반도체 칩(22b)에 포함된 그레이팅 커플러(222)와 제2 반사체(12') 사이의 광 신호는 인쇄회로기판(10')에 대한 수직 방향으로 전달될 수 있다. 도시되지는 않았으나, 이 경우, 제2 반도체 칩(22b)에 포함된 그레이팅 커플러(222)와 제2 반사체(12') 사이에 별도의 광학계가 구비될 수도 있다.
이와 같이, 반도체 장치(1')는 인쇄회로기판(10') 상에 배치된 복수의 반도체 패키지들(20, 30) 중 일부에 대해서는 수직 방향으로 광 신호를 송수신하는 반면, 다른 일부에 대해서는 수직 방향에서 광 입출력 각도(θg)만큼 기울어진 각도로 광 신호를 송수신할 수 있다.
도 7은 도 1의 반도체 장치에 대한 다른 변형 실시예를 나타내는 단면도이다.
도 7을 참조하면, 반도체 장치(1")는 인쇄회로기판(10) 및 반도체 패키지(20)를 포함할 수 있다. 본 실시예에 따른 반도체 장치(1")에 포함된 구성 요소들은 도 1의 반도체 장치(1)에 포함된 구성 요소들과 실질적으로 동일하므로, 중복된 설명은 생략하기로 한다.
반도체 장치(1")는 인쇄회로기판(10) 및 인쇄회로기판(10) 상에 배치된 제1 반도체 패키지(20)를 포함할 수 있다. 제1 반도체 패키지(20)에 포함된 그레이팅 커플러(222)와 인쇄회로기판(10)에 매립된 도파로(11) 사이에서 광 신호는 광 입출력 각도(θg)만큼 기울어진 방향으로 전달될 수 있다. 그레이팅 커플러(222)에서 도파로(11)로 전달된 광 신호는 인쇄회로기판(10) 내의 다른 광 소자에 전달될 수 있다. 이어서, 광 신호는 인쇄회로기판(10) 상에 실장된 다른 반도체 패키지(미도시)에 전달될 수 있다. 또는, 광 신호는 인쇄회로기판(10) 상에 연결된 다른 입출력 장치(미도시)에 전달될 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다. 도 9는 도 8의 반도체 장치를 나타내는 단면 사시도이다.
도 8 및 도 9를 참조하면, 반도체 장치(2)는 인쇄회로기판(10a) 및 인쇄회로기판(10a) 상에 배치된 복수의 반도체 패키지들(20a, 30a)을 포함할 수 있다. 본 실시예에 따른 반도체 장치(2)에 포함된 구성 요소들 중 일부는, 도 1의 반도체 장치(1)에 포함된 구성 요소들과 실질적으로 동일하다. 동일한 구성 요소는 동일한 참조 번호로 표시되며, 도 1의 반도체 장치(1)와 동일한 구성 요소들에 대해서는 반복하여 설명하지 않는다. 이하에서는, 도 1의 반도체 장치(1)와 본 실시예에 따른 반도체 장치(2)의 차이점을 중심으로 상술하기로 한다.
인쇄회로기판(10a)은 매립된 도파로(11) 및 반사체(12a)를 포함할 수 있고, 반사체(12a)는 도파로(11)의 양단에 배치될 수 있고, 도파로(11)를 통해 전달되는 광 신호를 반사시킬 수 있다. 반사체(12a)는 도파로(11)의 하부 면을 기준으로 제1 각도(θr)만큼 기울어지도록 배치될 수 있다. 본 실시예에서, 제1 각도(θr)는 약 45도일 수 있다. 이와 같이, 제1 각도(θr)가 약 45도인 경우에는 제1 각도(θr)가 45도를 벗어나는 경우, 즉, 제1 각도(θr)가 40도 또는 50도인 경우에 비해, 반사체(12a)를 도파로(11)의 일단에 배치하는 공정이 용이해질 수 있고, 이에 따라, 대량 생산이 용이해진다.
반사체(12a)는 곡면화된 반사면(121a)을 가짐으로써, 도파로(11)에서 전달되는 광 신호는 곡면화된 반사면(121a)에서 집광될 수 있다. 이어서, 반사면(121a)에서 집광된 광 신호는 그레이팅 커플러(222)의 사이즈(L1)에 적절한 너비로 그레이팅 커플러(222)에 전달될 수 있다. 그러므로, 도파로(11)에서 그레이팅 커플러(222)로의 광 연결 효율을 향상시킬 수 있다. 이 경우, 그레이팅 커플러(222)와 도파로(11) 사이의 광 연결을 위하여 별도의 광학계를 추가하지 않아도 되므로, 비용을 절감할 수 있고, 대량 생산에 용이하다.
제1 및 제2 반도체 패키지들(20a, 30a)은 패키지 기판(21)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치될 수 있다. 제1 반도체 패키지(20a)는 패키지 기판(21), 반도체 칩(22a), 복수의 접속 소자들(23), 복수의 접속 패드들(24) 및 복수의 범프들(bumps)(25)을 포함할 수 있고, 제2 반도체 패키지(30a)는 패키지 기판(21), 반도체 칩(22b), 복수의 접속 소자들(23), 복수의 접속 패드들(24) 및 복수의 범프들(25)을 포함할 수 있다. 이와 같이, 제1 및 제2 반도체 패키지들(20a, 30a)은 반도체 칩들(22a, 22b)을 제외하고 실질적으로 동일한 구성 요소를 가질 수 있다.
제1 및 제2 반도체 패키지들(20a, 30a)은 각각 복수의 범프들(25)을 더 포함할 수 있으며, 복수의 범프들(25)은 패키지 기판(21) 상에 배치될 수 있고, 복수의 범프들(25) 각각의 상부에는 복수의 접속 소자들(23)이 배치될 수 있다. 반도체 칩들(22a, 22b)의 하부 면에는 복수의 접속 패드들(24)이 배치될 수 있고, 복수의 접속 패드들(24)과 복수의 접속 소자들(23)이 연결됨으로써, 반도체 칩(22a, 22b)은 패키지 기판(21)과 전기적으로 연결될 수 있다.
복수의 범프들(25)은 서로 다른 높이를 가질 수 있는데, 구체적으로, 복수의 범프들(25)은 일 방향에 따라 점진적으로 증가하는 높이를 가질 수 있다. 이로써, 반도체 칩들(22a, 22b)은 패키지 기판(21)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치될 수 있다. 이때, 제4 각도(θc)는 그레이팅 커플러(222)의 사이즈(L1), 도파로(11)의 사이즈(L2) 및 그레이팅 커플러(222)와 도파로(11) 사이의 거리 등을 고려하여 결정될 수 있다. 예를 들어, 제4 각도(θc)는 약 6도 내지 약 10도일 수 있다.
본 실시예에서, 제1 및 제2 반도체 패키지들(20a, 30a)은 복수의 범프들(25)을 포함하고 있지만, 본 발명은 이에 한정되지 않고, 패키지 기판(21)과 복수의 접속 소자들(23) 사이에 높이 차이를 줄 수 있는 임의의 도전성 물질을 포함할 수도 있다.
상술한 바와 같이, 본 실시예에 따르면, 반사체(12a)의 배치 각도, 즉, 제1 각도(θr)를 약 45도로 유지하면서, 서로 다른 높이를 가지는 복수의 범프들(25)을 이용하여 반도체 칩들(22a, 22b)을 패키지 기판(21)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치시킬 수 있다. 이로써, 도파로(11)를 통해 전달되는 광 신호는, 도파로(11)의 하부 면을 기준으로 수직 방향으로 반사되지 않고, 수직 방향에서 약 6도 내지 약 10도로 반사되어 그레이팅 커플러(222)로 전달될 수 있다. 또한, 그레이팅 커플러(222)에서 출력되는 광 신호는, 인쇄회로기판(10a)에 대한 수직 방향을 기준으로 약 6도 내지 약 10도만큼 기울어져서 도파로(11)에 전달될 수 있다. 따라서, 광 입출력 각도, 즉, 제2 각도(θg)는 약 6도 내지 약 10도로 결정될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다. 도 11은 도 10의 반도체 장치를 나타내는 단면 사시도이다.
도 10 및 도 11을 참조하면, 반도체 장치(3)는 인쇄회로기판(10a) 및 인쇄회로기판(10a) 상에 배치된 복수의 반도체 패키지들(20b, 30b)을 포함할 수 있다. 본 실시예에 따른 반도체 장치(2)에 포함된 구성 요소들 중 일부는, 도 8의 반도체 장치(2)에 포함된 구성 요소들과 실질적으로 동일하다. 동일한 구성 요소는 동일한 참조 번호로 표시되며, 도 8의 반도체 장치(2)와 동일한 구성 요소들에 대해서는 반복하여 설명하지 않는다. 이하에서는, 도 8의 반도체 장치(2)와 본 실시예에 따른 반도체 장치(3)의 차이점을 중심으로 상술하기로 한다.
제1 및 제2 반도체 패키지들(20b, 30b)은 패키지 기판(21)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치될 수 있다. 제1 반도체 패키지(20b)는 패키지 기판(21a), 반도체 칩(22a), 복수의 접속 소자들(23) 및 복수의 접속 패드들(24)을 포함할 수 있고, 제2 반도체 패키지(30b)는 패키지 기판(21a), 반도체 칩(22b), 복수의 접속 소자들(23) 및 복수의 접속 패드들(24)을 포함할 수 있다. 이와 같이, 제1 및 제2 반도체 패키지들(20b, 30b)은 반도체 칩들(22a, 22b)을 제외하고 실질적으로 동일한 구성 요소를 가질 수 있다.
제1 및 제2 반도체 패키지들(20b, 30b)에 포함된 패키지 기판(21a)의 하부 면은 평평하되, 상부 면은 일 방향으로 기울어진 형태를 가질 수 있다. 구체적으로, 패키지 기판(21a)의 상부 면은 그 하부 면을 기준으로 제4 각도(θc)만큼 기울어진 형태를 가질 수 있다. 이로써, 반도체 칩들(22a. 22b)은 패키지 기판(21a)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치될 수 있다. 예를 들어, 제4 각도(θc)는 약 6도 내지 약 10도일 수 있다.
제1 및 제2 반도체 패키지들(20b, 30b)은 복수의 범프들(25)을 포함하지는 않으나, 상술한 바와 같이, 상부 면이 일 방향으로 기울어진 형태를 가지는 패키지 기판(21a)을 포함함으로써, 반도체 칩들(22a. 22b)은 패키지 기판(21a)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치될 수 있다.
상술한 바와 같이, 본 실시예에 따르면, 반사체(12a)의 배치 각도, 즉, 제1 각도(θr)를 약 45도로 유지하면서, 하부 면은 평평하되 상부 면은 하부 면을 기준으로 제4 각도(θc)만큼 기울어진 형태를 가진 패키기 기판(21a)을 포함할 수 있다. 이로써, 도파로(11)를 통해 전달되는 광 신호는, 도파로(11)의 하부 면을 기준으로 수직 방향으로 반사되지 않고, 수직 방향에서 약 6도 내지 약 10도로 반사되어 그레이팅 커플러(222)로 전달될 수 있다. 또한, 그레이팅 커플러(222)에서 출력되는 광 신호는, 인쇄회로기판(10a)에 대한 수직 방향을 기준으로 약 6도 내지 약 10도만큼 기울어져서 도파로(11)에 전달될 수 있다. 따라서, 광 입출력 각도, 즉, 제2 각도(θg)는 약 6도 내지 약 10도로 결정될 수 있다.
도 12는 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다. 도 13은 도 12의 반도체 장치를 나타내는 사시도이다.
도 12 및 도 13을 참조하면, 반도체 장치(4)는 인쇄회로기판(10a) 및 인쇄회로기판(10a) 상에 배치된 복수의 반도체 패키지들(20c, 30c)을 포함할 수 있다. 본 실시예에 따른 반도체 장치(4)에 포함된 구성 요소들 중 일부는, 도 8의 반도체 장치(2)에 포함된 구성 요소들과 실질적으로 동일하다. 동일한 구성 요소는 동일한 참조 번호로 표시되며, 도 8의 반도체 장치(2)와 동일한 구성 요소들에 대해서는 반복하여 설명하지 않는다. 이하에서는, 도 8의 반도체 장치(2)와 본 실시예에 따른 반도체 장치(4)의 차이점을 중심으로 상술하기로 한다.
제1 및 제2 반도체 패키지들(20c, 30c)은 패키지 기판(21)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치될 수 있다. 제1 반도체 패키지(20c)는 패키지 기판(21), 반도체 칩(22a), 복수의 접속 소자들(23a) 및 복수의 접속 패드들(24)을 포함할 수 있고, 제2 반도체 패키지(30c)는 패키지 기판(21), 반도체 칩(22b), 복수의 접속 소자들(23a) 및 복수의 접속 패드들(24)을 포함할 수 있다. 이와 같이, 제1 및 제2 반도체 패키지들(20c, 30c)은 반도체 칩들(22a, 22b)을 제외하고 실질적으로 동일한 구성 요소를 가질 수 있다.
제1 및 제2 반도체 패키지들(20c, 30c)에 포함된 복수의 접속 소자들(23a)은 서로 다른 사이즈를 가질 수 있다. 구체적으로, 복수의 접속 소자들(23a)은 일 방향에 따라 증가하는 사이즈를 가질 수 있다. 이로써, 반도체 칩들(22a, 22b)은 패키지 기판(21)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치될 수 있다. 예를 들어, 제4 각도(θc)는 약 6도 내지 약 10도일 수 있다.
구체적으로, 복수의 접속 소자들(23a)은 솔더 볼들(solder balls)을 포함할 수 있고, 이때, 솔더 볼들의 볼 사이즈는 서로 다를 수 있으며, 일 방향에 따라 증가할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 복수의 접속 소자들(23a)은, 패키지 기판(21)과 복수의 접속 패드들(24) 사이에 서로 다른 높이 차이를 줄 수 있는 임의의 도전성 물질을 포함할 수도 있다.
상술한 바와 같이, 본 실시예에 따르면, 반사체(12a)의 배치 각도, 즉, 제1 각도(θr)를 약 45도로 유지하면서, 서로 다른 사이즈를 가지는 복수의 접속 소자들(23a)을 이용하여 반도체 칩들(22a, 22b)을 패키지 기판(21)의 하부 면을 기준으로 제4 각도(θc)만큼 기울어지도록 배치시킬 수 있다. 이로써, 도파로(11)를 통해 전달되는 광 신호는, 도파로(11)의 하부 면을 기준으로 수직 방향으로 반사되지 않고, 수직 방향에서 약 6도 내지 약 10도로 반사되어 그레이팅 커플러(222)로 전달될 수 있다. 또한, 그레이팅 커플러(222)에서 출력되는 광 신호는, 인쇄회로기판(10a)에 대한 수직 방향을 기준으로 약 6도 내지 약 10도만큼 기울어져서 도파로(11)에 전달될 수 있다. 따라서, 광 입출력 각도, 즉, 제2 각도(θg)는 약 6도 내지 약 10도로 결정될 수 있다.
도 14는 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다. 도 15는 도 14의 반도체 장치를 나타내는 단면 사시도이다.
도 14 및 도 15를 참조하면, 반도체 장치(5)는 인쇄회로기판(10b) 및 인쇄회로기판(10b) 상에 배치된 복수의 반도체 패키지들(20d, 30d)을 포함할 수 있다. 본 실시예에 따른 반도체 장치(5)에 포함된 구성 요소들 중 일부는, 도 1의 반도체 장치(1)에 포함된 구성 요소들과 실질적으로 동일하다. 동일한 구성 요소는 동일한 참조 번호로 표시되며, 도 1의 반도체 장치(1)와 동일한 구성 요소들에 대해서는 반복하여 설명하지 않는다. 이하에서는, 도 1의 반도체 장치(1)와 본 실시예에 따른 반도체 장치(5)의 차이점을 중심으로 상술하기로 한다.
인쇄회로기판(10b)은 매립된 도파로(11) 및 반사체(12b)를 포함할 수 있고, 반사체(12b)는 도파로(11)의 양단에 배치될 수 있고, 도파로(11)를 통해 전달되는 광 신호를 반사시킬 수 있다. 반사체(12b)는 도파로(11)의 하부 면, 즉, 하부 클래딩층(113)의 하부 면을 기준으로 제1 각도(θr)만큼 기울어지도록 배치될 수 있다. 본 실시예에서, 제1 각도(θr)는 약 45도일 수 있다. 또한, 반사체(12b)는 평평한 반사면(121b)을 가질 수 있다.
제1 반도체 패키지(20d)는 패키지 기판(21), 반도체 칩(22a), 복수의 접속 소자들(23), 복수의 접속 패드들(24) 및 마이크로 렌즈(26)를 포함할 수 있고, 제2 반도체 패키지(30d)는 패키지 기판(21), 반도체 칩(22b), 복수의 접속 소자들(23), 복수의 접속 패드들(24) 및 마이크로 렌즈(26)를 포함할 수 있다. 이와 같이, 제1 및 제2 반도체 패키지들(20d, 30d)은 반도체 칩들(22a, 22b)을 제외하고 실질적으로 동일한 구성 요소를 가질 수 있다.
도 1의 반도체 장치(1)와 달리, 제1 및 제2 반도체 패키지들(20d, 30d)은 각각 마이크로 렌즈(26)를 더 포함할 수 있다. 마이크로 렌즈(26)는 도파로(11)를 통해 전달되는 광 신호를 집광하여, 그레이팅 커플러(222)의 사이즈(L1)에 적절한 너비로 그레이팅 커플러(222)에 전달할 수 있다. 또한, 마이크로 렌즈(26)는 그레이팅 커플러(222)에서 출력되는 광 신호를 집광하여, 도파로(11)의 사이즈(L2)에 적절한 너비로 도파로(11)에 전달할 수 있다.
또한, 마이크로 렌즈(26)는 홀(H1)에 배치될 수 있고, 그레이팅 커플러(222)의 원하는 광 입출력 각도(θg)에 따라 홀(H1) 내에서 위치가 조절될 수 있다. 구체적으로, 마이크로 렌즈(26)는, 그레이팅 커플러(222)를 통해 반사체(12b)로 전달되는 광 신호가 마이크로 렌즈(26)의 가장 자리를 통과할 수 있도록(즉, off-axis) 홀(H1) 내에 배치될 수 있다. 왜냐하면, 마이크로 렌즈(26)의 중심에서 벗어나는 방향으로 입사하는 광은 굴절에 의해 중심 쪽으로 초점이 맞춰지기 때문이다.
이로써, 도파로(11)를 통해 전달되는 광 신호는, 도파로(11)의 하부 면을 기준으로 수직 방향으로 반사되지 않고, 수직 방향에서 약 6도 내지 약 10도로 반사되어 그레이팅 커플러(222)로 전달될 수 있다. 또한, 그레이팅 커플러(222)에서 출력되는 광 신호는, 인쇄회로기판(10a)에 대한 수직 방향을 기준으로 약 6도 내지 약 10도만큼 기울어져서 도파로(11)에 전달될 수 있다. 따라서, 광 입출력 각도, 즉, 제2 각도(θg)는 약 6도 내지 약 10도로 결정될 수 있다.
도 16은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전기전자장치를 개략적으로 나타내는 사시도이다.
도 16을 참조하면, 본 실시예의 전기전자장치(1000)는 메모리 모듈(1100), 광 소스(1300, light source), 중앙처리장치(1400, Central Processing Unit: CPU), 광전 변환기(1500, optic/electric convertor) 및 시스템 보드(1600)를 포함할 수 있다. 여기서, 메모리 모듈(1100) 또는 중앙처리장치(1400)는 상술된 실시예들에 따른 반도체 패키지 또는 반도체 장치를 포함할 수 있다.
메모리 모듈(1100)은 상술한 실시예들에 따른 반도체 패키지 또는 반도체 장치를 포함할 수 있다. 따라서, 메모리 모듈(1100)은 광 신호를 전송할 수 있는 광 입출력 장치, 즉, 그레이팅 커플러(222) 및 도파로(11, 221)를 포함할 수 있고, 그레이팅 커플러(222)를 통한 광 입출력 각도는 약 6도 내지 약 10도일 수 있다. 이러한 메모리 모듈(1100)은 시스템 보드(1600)에 형성되어 있는 소켓(1200)을 통해 시스템 보드(1600)로 결합된다.
광 소스(1300)는 레이저 다이오드(laser diode, LD)와 같은 광학 소자로서, 콜리메이트(collimated) 광을 생성하여 메모리 모듈(1100)로 공급한다. 중앙처리장치(1400)는 데이터 처리 및 제어를 위한 연산 장치 및 제어 장치를 구비하여 데이터를 처리하거나 시스템의 각 구성 요소들을 전반적으로 제어한다. 한편, 중앙처리장치(1400)라고 명명하였으나, 중앙처리장치(1400)는 소형 컴퓨터나 모바일 장치 등에 사용되는 마이크로-프로세서(micro-processor)일 수도 있다.
광전 변환기(1500)는 메모리 모듈(1100)로부터 전달된 광 신호를 전기적 신호로 변환하여 중앙처리장치(1400)로 전달하고, 중앙처리장치(1400)로부터의 전기적 신호를 광 신호로 변환하여 메모리 모듈(1100)로 전달할 수 있다. 한편, 광전 변환기(1500)를 통해 광 신호를 생성하여 메모리 모듈(1100)로 바로 전달할 수도 있지만, 일반적으로는 광 소스(1300)를 통해 광을 생성하고 그러한 광에 해당 신호를 실어 광 신호로서 메모리 모듈(1100)로 전달하게 된다.
시스템 보드(1600)로는 전술한 각 구성요소들, 즉, 메모리 모듈(1100), 광 소스(1300), 중앙처리장치(1400), 광전 변환기(1500) 등이 실장되게 된다. 한편, 메모리 모듈(1100)과 광전 변환기(1500) 사이에는 광 신호를 전달하기 위한 광 도파로(1700)가 형성될 수 있다.
본 실시예에 따른 전기전자장치(1000)는 광 신호를 전송할 수 있는 광 입출력 장치 및 광 경로, 즉, 도파로가 메모리 모듈(1100)에 형성되며, 또한, 중앙처리장치(1400)의 전단으로 광 신호를 전기 신호로, 그리고 전기 신호를 광 신호로 변환하는 광전 변환기(1500)가 설치됨으로써, 광 신호를 이용하여 데이터 처리 및 제어를 고속으로 수행할 수 있다.
도 17은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 컴퓨터 시스템을 나타내는 블록도이다.
도 17을 참조하면, 컴퓨터 시스템(2000)은, 프로세서(2200), 반도체 메모리 장치(2300), 유저 인터페이스(user interface, UI)(2400) 및 전원 공급 장치(2500)를 포함할 수 있고, 이들은 광 버스(bus)(2100)를 이용하여 서로 데이터 통신을 할 수 있다. 여기서, 프로세서(2200) 또는 반도체 메모리 장치(2300)는 상술된 실시예들에 따른 반도체 패키지 또는 반도체 장치를 포함할 수 있다.
구체적으로, 프로세서(2200)는 반도체 메모리 장치(2300)로의 데이터의 기입 및 독출을 제어할 수 있고, 상술된 광 입출력 장치(222)를 포함할 수 있다. 이때, 광 입출력 장치(222)의 광 입출력 각도는 약 6도 내지 약 10도일 수 있다. 반도체 메모리 장치(2300)는 복수의 메모리 셀들을 포함하여 프로세서(2200)의 동작을 위한 코드 및 데이터를 저장할 수 있고, 상술된 광 입출력 장치(222)를 포함할 수 있다. 이때, 광 입출력 장치(222)의 광 입출력 각도는 약 6도 내지 약 10도일 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
10, 10', 10a, 10b: 인쇄회로기판
20, 20a, 20b, 20c, 20d, 30a, 30b, 30c, 30d: 반도체 패키지
11: 도파로
12, 12', 12a, 12b: 반사체

Claims (10)

  1. 패키지 기판;
    상기 패키지 기판 상에 배치되는 복수의 접속 소자들; 및
    상기 복수의 접속 소자들을 통해 상기 패키지 기판에 전기적으로 접속되는 반도체 칩을 포함하고,
    상기 반도체 칩은,
    상기 패키지 기판의 하부 면에 대한 수직 방향을 기준으로 광 입출력 각도만큼 기울어진 방향으로 외부와 광 신호를 송수신하는 적어도 하나의 광 입출력 소자; 및
    광 도파로를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 반도체 칩은 상기 패키지 기판의 하부 면을 기준으로 상기 광 입출력 각도만큼 기울어지도록 배치되는 것을 특징으로 하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 복수의 접속 소자들 각각의 높이는 일 방향으로 점진적으로 증가하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 패키지 기판은, 상기 패키지 기판의 상부 면이 상기 패키지 기판의 하부 면을 기준으로 상기 광 입출력 각도만큼 기울어지는 형태인 것을 특징으로 하는 반도체 패키지.
  5. 제1항에 있어서,
    상기 적어도 하나의 광 입출력 소자의 하부에 배치되어, 상기 광 입출력 각도를 조절하는 마이크로 렌즈를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  6. 제1항에 있어서,
    상기 광 입출력 각도는 6도 내지 10도인 것을 특징으로 하는 반도체 패키지.
  7. 제1 광 도파로 및 상기 제1 광 도파로의 일단에 연결되고 곡면화된(curved) 반사면을 가지는 반사체를 포함하는 인쇄회로기판; 및
    상기 인쇄회로기판에 대한 수직 방향을 기준으로 광 입출력 각도만큼 기울어진 방향으로 상기 광 도파로에 광 신호를 전송하거나 상기 광 도파로로부터 광 신호를 수신할 수 있는 적어도 하나의 광 입출력 소자, 및 제2 광 도파로를 포함하는 반도체 칩을 포함하고, 상기 인쇄회로기판의 일면에 배치되는 반도체 패키지를 포함하는 반도체 장치.
  8. 제7항에 있어서,
    상기 반사체는 상기 제1 광 도파로의 하부 면을 기준으로 40도 내지 45도의 각도만큼 기울어진 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서,
    상기 반도체 칩은 상기 인쇄회로기판을 기준으로 상기 광 입출력 각도만큼 기울어지도록 배치된 것을 특징으로 반도체 장치.
  10. 제7항에 있어서,
    상기 반도체 패키지는, 상기 적어도 하나의 광 입출력 소자의 하부에 배치되어, 상기 광 입출력 각도를 조절하는 마이크로 렌즈를 더 포함하는 것을 특징으로 하는 반도체 장치.
KR1020120061077A 2012-06-07 2012-06-07 반도체 패키지 및 이를 포함하는 반도체 장치 KR102009979B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120061077A KR102009979B1 (ko) 2012-06-07 2012-06-07 반도체 패키지 및 이를 포함하는 반도체 장치
US13/787,918 US8929693B2 (en) 2012-06-07 2013-03-07 Semiconductor package and semiconductor device including the same
CN201310225225.2A CN103489834B (zh) 2012-06-07 2013-06-07 半导体封装件及包括该半导体封装件的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120061077A KR102009979B1 (ko) 2012-06-07 2012-06-07 반도체 패키지 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130137448A KR20130137448A (ko) 2013-12-17
KR102009979B1 true KR102009979B1 (ko) 2019-08-12

Family

ID=49715387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120061077A KR102009979B1 (ko) 2012-06-07 2012-06-07 반도체 패키지 및 이를 포함하는 반도체 장치

Country Status (3)

Country Link
US (1) US8929693B2 (ko)
KR (1) KR102009979B1 (ko)
CN (1) CN103489834B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013011581B4 (de) * 2013-07-04 2015-05-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung aus einem Substrat mit mindestens einem optischen Wellenleiter und einer optischen Koppelstelle und aus einem optoelektronischen Bauelement und Verfahren zur Herstellung einer solchen Anordnung
TW201502621A (zh) * 2013-07-15 2015-01-16 Hon Hai Prec Ind Co Ltd 光通訊裝置
JP2015121592A (ja) * 2013-12-20 2015-07-02 京セラ株式会社 光装置用基板、光装置および光モジュール
US10302882B2 (en) 2014-11-05 2019-05-28 Fastlight Technologies Ltd. Electro-optically based network infrastructures for telecommunication systems
US9618698B2 (en) * 2014-11-06 2017-04-11 Huawei Technologies Co., Ltd. Optical waveguide crossings
JP6674691B2 (ja) * 2014-12-10 2020-04-01 日東電工株式会社 光電気混載基板
JP6471502B2 (ja) * 2015-01-08 2019-02-20 富士通株式会社 光インターコネクションの光軸調整方法および光インターコネクション基板
CN104698552B (zh) * 2015-03-16 2016-05-11 中国航天科技集团公司第九研究院第七七一研究所 一种用于航天器和军用计算机上的光互连基板及其制造方法
CN104765102B (zh) * 2015-04-21 2018-03-13 四川飞阳科技有限公司 一种硅光子芯片的封装结构
US10641975B2 (en) * 2015-09-03 2020-05-05 Telefonaktiebolaget Lm Ericsson (Publ) System, method, and apparatus for optical broadcast transmission in a circuit board
US10564374B2 (en) 2015-10-08 2020-02-18 Teramount Ltd. Electro-optical interconnect platform
US20230296853A9 (en) 2015-10-08 2023-09-21 Teramount Ltd. Optical Coupling
US9804334B2 (en) 2015-10-08 2017-10-31 Teramount Ltd. Fiber to chip optical coupler
US11585991B2 (en) 2019-02-28 2023-02-21 Teramount Ltd. Fiberless co-packaged optics
US9900102B2 (en) * 2015-12-01 2018-02-20 Intel Corporation Integrated circuit with chip-on-chip and chip-on-substrate configuration
JP6623344B2 (ja) 2016-03-22 2019-12-25 日東電工株式会社 光導波路積層体およびその製法
US20170288780A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Optoelectronic transceiver assemblies
US9857532B2 (en) * 2016-05-19 2018-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages
WO2018094700A1 (zh) * 2016-11-25 2018-05-31 华为技术有限公司 一种光器件封装装置、光模块及光器件封装的方法
US11195806B2 (en) * 2016-12-29 2021-12-07 Intel Corporation High frequency waveguide structure
KR20190009515A (ko) * 2017-07-19 2019-01-29 삼성전자주식회사 반도체 장치
US10310197B1 (en) 2018-09-17 2019-06-04 Waymo Llc Transmitter devices having bridge structures
US10534143B1 (en) 2018-09-20 2020-01-14 Waymo Llc Methods for optical system manufacturing
US10962711B2 (en) * 2018-11-29 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11002927B2 (en) * 2019-02-21 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
EP3789805B1 (en) * 2019-09-04 2023-08-09 Ams Ag Bonded structure and method for manufacturing a bonded structure
WO2021065436A1 (ja) * 2019-10-02 2021-04-08 株式会社小糸製作所 発光装置、および受光装置
US11609391B2 (en) * 2020-05-19 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
JP7424270B2 (ja) * 2020-10-28 2024-01-30 オムロン株式会社 埋設物探査装置および埋設物探査装置の表示制御方法、表示制御プログラム
FR3121783B1 (fr) * 2021-04-07 2023-11-10 Scintil Photonics Procéde de fabrication d’un dispositif photonique pourvu d’au moins deux puces photoniques et dispositif photonique
US11768338B2 (en) * 2021-05-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Optical interconnect structure, package structure and fabricating method thereof
EP4194913A1 (en) * 2021-12-10 2023-06-14 Imec VZW A photonic integrated chip assembly comprising a package substrate with a light conductive structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215371A (ja) * 2002-01-25 2003-07-30 Nec Corp 光モジュール及び光モジュールの実装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3570874B2 (ja) 1997-12-25 2004-09-29 京セラ株式会社 光接続構造
US20010053260A1 (en) * 2000-03-13 2001-12-20 Toshiyuki Takizawa Optical module and method for producing the same, and optical circuit device
US6512861B2 (en) 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
US6754407B2 (en) 2001-06-26 2004-06-22 Intel Corporation Flip-chip package integrating optical and electrical devices and coupling to a waveguide on a board
JP2003167175A (ja) * 2001-12-04 2003-06-13 Matsushita Electric Ind Co Ltd 光実装基板及び光デバイス
JP3768901B2 (ja) * 2002-02-28 2006-04-19 松下電器産業株式会社 立体光導波路の製造方法
JP3966084B2 (ja) 2002-06-07 2007-08-29 日本電気株式会社 光素子
US6907151B2 (en) 2002-09-24 2005-06-14 Texas Instruments Incorporated Optical coupling for a flip chip optoelectronic assembly
US7039263B2 (en) 2002-09-24 2006-05-02 Intel Corporation Electrooptic assembly
US7139448B2 (en) 2003-11-20 2006-11-21 Anvik Corporation Photonic-electronic circuit boards
US7092603B2 (en) 2004-03-03 2006-08-15 Fujitsu Limited Optical bridge for chip-to-board interconnection and methods of fabrication
JP4214406B2 (ja) * 2004-09-27 2009-01-28 日本電気株式会社 光信号入出力機構を有する半導体装置
JP2007010859A (ja) * 2005-06-29 2007-01-18 Hata Kensaku:Kk 光通信用光導波路基板
JP2007101571A (ja) * 2005-09-30 2007-04-19 Mitsumi Electric Co Ltd 光ケーブル及び送受信サブアセンブリ
JP4762937B2 (ja) 2007-03-06 2011-08-31 古河電気工業株式会社 光部品の実装方法
US7933478B2 (en) * 2008-02-25 2011-04-26 Enablence Usa Components Inc. Reflective planar lightwave circuit waveguide
JP4971248B2 (ja) * 2008-05-27 2012-07-11 日東電工株式会社 光電気混載モジュールの製造方法
US8611707B2 (en) * 2009-01-09 2013-12-17 Hewlett-Packard Development Company, L.P. System and methods for routing optical signals

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215371A (ja) * 2002-01-25 2003-07-30 Nec Corp 光モジュール及び光モジュールの実装方法

Also Published As

Publication number Publication date
CN103489834B (zh) 2017-09-05
US8929693B2 (en) 2015-01-06
US20130330035A1 (en) 2013-12-12
CN103489834A (zh) 2014-01-01
KR20130137448A (ko) 2013-12-17

Similar Documents

Publication Publication Date Title
KR102009979B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 장치
US9581772B2 (en) Optical electrical module used for optical communication
TWI627457B (zh) 光纖至晶片之光學耦合器
US8855452B2 (en) Silicon photonic chip optical coupling structures
WO2014034458A1 (ja) 光モジュールと光コネクタとの接続構造
JP4603581B2 (ja) 半導体チップモジュール
US9613886B2 (en) Optical coupling module
EP2746828B1 (en) Optical interposer
US20120241600A1 (en) Optical electrical module
KR102515663B1 (ko) 광 집적 회로 패키지
CN105026968A (zh) 光纤耦合器阵列
KR101296833B1 (ko) 실리콘 포토닉스 칩
US9939596B2 (en) Optical integrated circuit package
US11448836B2 (en) Probe device and test device including the same comprising an optical fiber inserted into a hole of an intermediate substrate having a probe mirror
JP2008102283A (ja) 光導波路、光モジュール及び光導波路の製造方法
JP5395042B2 (ja) 光路変換デバイスの製造方法
Guidotti et al. Edge viewing photodetectors for strictly in-plane lightwave circuit integration and flexible optical interconnects
JP4607063B2 (ja) 光路変換コネクタの製造方法
JP2008134444A (ja) 光モジュール及び光導波路構造体
JP2009223340A (ja) 光学部品、およびそれに用いられる光路変換デバイス
JP4800409B2 (ja) 光路変換コネクタの製造方法
JP3898448B2 (ja) 光集積回路基板
CN108463755B (zh) 光电转换模块以及有源光缆
Lee et al. Recent Trend of Optical Circuit Board in Taiwan
JP2017032695A (ja) 光電気複合モジュール及びそれを用いた伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant