JP2009128567A - 光基板及びその製造方法 - Google Patents

光基板及びその製造方法 Download PDF

Info

Publication number
JP2009128567A
JP2009128567A JP2007302606A JP2007302606A JP2009128567A JP 2009128567 A JP2009128567 A JP 2009128567A JP 2007302606 A JP2007302606 A JP 2007302606A JP 2007302606 A JP2007302606 A JP 2007302606A JP 2009128567 A JP2009128567 A JP 2009128567A
Authority
JP
Japan
Prior art keywords
optical
wiring
mirror
mounting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007302606A
Other languages
English (en)
Other versions
JP5076831B2 (ja
Inventor
Kentaro Kubota
健太郎 窪田
Koichi Kumai
晃一 熊井
Ikuo Hirota
郁夫 広田
Taketo Tsukamoto
健人 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2007302606A priority Critical patent/JP5076831B2/ja
Publication of JP2009128567A publication Critical patent/JP2009128567A/ja
Application granted granted Critical
Publication of JP5076831B2 publication Critical patent/JP5076831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】光配線と光素子、ミラー構造の実装において、位置合わせを安価で精度よくでき、光損失が少なくなるとともに、光基板全体の薄化も実現でき、高密度実装も可能となる光基板及びその製造方法を提供する。
【解決手段】少なくとも1層の光配線を有する光基板の製造方法において、実装用基板に感光性樹脂を用いることで、ミラー構造、光配線を実装するための位置合わせ用の開口部を形成することにより、光配線とミラー構造の位置合わせを安価で精度よくでき、光損失が少なくなる方法をできる。また、通常は絶縁樹脂上に形成される光配線とミラー構造を絶縁樹脂と同一平面上に形成でき、光基板全体の薄化も実現でき、高密度実装も可能となる。
【選択図】図10

Description

本発明は、少なくとも1層の光配線を有する光基板及びその製造方法に関する。
一般に光基板は、光導波路や光ファイバといった光配線と、光信号と電気信号との変換を行う発光素子や受光素子といった光素子、その他の様々な部品で構成される。
このうち光素子は、端面型光素子と面型光素子の2種類に分けられ、それぞれ素子の光軸構造が90°異なるため、それぞれに応じた光結合構造が必要となる。また、面型光素子を用いる場合は、光配線の光路と素子の受発光部が90°異なるため、光路を曲げるためのミラー構造部が必要となる。
また、光配線と光素子との間における光損失は、ミラーを介した光路のずれと距離に依存しており、この光路の制御(ミラー入射角、光配線や光素子の位置など)と、光素子と光配線間の光路長をより短くすることは、光基板において重要な課題の一つといえる。
そこで、これらを解決する方法として、面型光素子をサブ基板上に実装した後、このサブ基板を光素子部が光配線実装基板側に向かうように実装し、45°ミラー構造によって光路を曲げるという方法がある(たとえば特許文献1参照)。
また、光ファイバの先に45°ミラー構造を実装し、光素子に光を入出射させるという方法もある(たとえば特許文献2参照)。
特開平9―26530号公報 特開2007−108802号公報
しかしながら、上記特許文献1に開示される従来技術では、ミラー構造の位置合わせが難しく、またコストが高くなり、光基板全体の厚みが厚くなるという問題がある。
また、上記特許文献2に開示される従来技術では、光基板全体は薄くなるが、やはりミラー構造の位置合わせ、光ファイバの位置合わせが難しく、さらに光素子と光配線間の光路長が長くなり、損失が大きくなるという問題がある。
本発明は、かかる従来技術の欠点に鑑みてなされたものであり、光配線と光素子、ミラー構造の実装において、位置合わせを安価で精度よくでき、光損失が少なくなるとともに、光基板全体の薄化も実現でき、高密度実装も可能となる光基板及びその製造方法を提供することを目的とする。
上述の目的を達成するため、本発明の光基板は、絶縁樹脂と電気配線を含む電気基板と、前記電気配線上に実装された光素子と、前記光素子と45°ミラーを介して光結合する光配線とを有し、前記絶縁樹脂に開口部が設けられ、前記開口部にミラーおよび光配線の外形が固定され、かつ前記光素子の受発光面とミラー面が近接配置されていることを特徴とする。
また本発明の光基板の製造方法は、絶縁樹脂と電気配線を含む電気基板と、前記電気配線上に実装された光素子と、前記光素子と45°ミラーを介して光結合する光配線とを有する光基板の製造方法であって、銅箔上に感光性絶縁樹脂をコーティングした後、前記銅箔にフォトレジストを塗布し、フォトレジストと感光性樹脂の両面に所望のパターンを露光、現像して、感光性絶縁樹脂上に光配線実装用開口部とミラー構造実装用開口部を形成する工程と、前記フォトレジスト塗付面の銅箔にエッチング技術を用いて銅配線パターンと接続用ビアパターンと光素子実装パターンを形成後、フォトレジストを剥離する工程と、前記光配線実装用開口部に合わせて光配線を実装し、前記ミラー構造実装用開口部に合わせてミラー構造を実装し、さらにコントロールICと光素子を実装する工程とを有することを特徴とする。
また本発明の光基板の製造方法は、絶縁樹脂と電気配線を含む電気基板と、前記電気配線上に実装された光素子と、前記光素子と45°ミラーを介して光結合する光配線とを有する光基板の製造方法であって、銅箔上に感光性絶縁樹脂をコーティングした後、前記銅箔にフォトレジストを塗布し、フォトレジストと感光性樹脂の両面に所望のパターンを露光、現像して、感光性絶縁樹脂上に光配線実装用開口部とミラー構造実装用開口部を形成する工程と、前記フォトレジスト塗付面の銅箔にエッチング技術を用いて銅配線パターンと接続用ビアパターンと光素子実装パターンを形成後、フォトレジストを剥離する工程と、ダミーフィルムによって光配線実装用開口部とミラー構造実装用開口部をカバーする工程と、コントロールICと光素子を実装し、基板全体もしくはその一部をモールド樹脂にて封止し、前記ダミーフィルムを剥離する工程と、前記光配線実装用開口部に合わせて光配線を実装し、前記ミラー構造実装用開口部に合わせてとミラー構造を実装する工程とを有することを特徴とする。
本発明によれば、感光性樹脂を用いた実装用基板に、光素子、ミラー構造、光配線を当てはめる開口部を形成することにより、光配線とミラー構造の実装において位置合わせを安価で精度よくでき、実装歩留まりが向上し、製造コストを低減した光基板の作成が可能である。
また、通常は絶縁樹脂上に形成される光配線とミラー構造を絶縁樹脂と同一平面上に形成できるので、光基板全体の薄化も実現でき、高密度実装が可能である。
図1〜図11は、本発明の実施の形態による光基板の製造方法を説明するための断面図であり、そのうちの図10、図11が完成された光基板の例を示している。
まず、図1に示すように、銅箔11の片面に感光性絶縁樹脂12を塗布したものを用意する。ここで、感光性絶縁樹脂としては、紫外線硬化型アクリル樹脂、紫外線硬化型エポキシ樹脂、あるいは、紫外線硬化型エポキシアクリレートなどを選択することができる。
次に図2において、銅箔層のもう一方の面にドライフィルムレジスト13を塗布し、銅箔面に形成されたドライフィルムレジストに配線パターン、ワイヤーボンディングパッドパターン、光素子実装用パターンを、感光性絶縁樹脂層に少なくともビアホールパターンとミラー構造、光配線の位置合わせを目的とした孔を形成するために、フォトリソグラフィー技術を用いてパターニングする。その後、感光性絶縁樹脂12を硬化させるために、熱風オーブンにて180°C、1時間熱キュアを行う。
なお、この実施の形態では、チップをワイヤーボンディングにて実装する方法を説明するが、本発明は必ずしもこの方法に限定されるものではない。例えばフリップチップ実装の場合は、ワイヤーボンディングパット部がフリップチップ実装部となる。
次いで、図3において、熱キュアによって発生した反りの軽減、ハンドリング性の向上、ビアホールの酸化防止を目的として、キャリアフィルム14を感光性絶縁樹脂層12側に貼付する。
キャリアフィルム14としては、一般に用いられている様々な高分子材料を選択することができる。具体的には、カーボネート材料、エポキシ材料、アクリル材料、イミド材料、ウレタン材料、シリコン材料、無機フィラー混入有機材料などが選択可能であるが、これらに限定されるものではない。また、キャリアフィルム14上に紫外線剥離型の粘着層を設けるものとしても良い。貼付の方法としては、熱圧着ラミネート、プレス、手張りなどが挙げられる。
続いてパターニングされたドライフィルムレジスト13をマスクとして、銅箔層に配線、ワイヤーボンディングパッドパターン、光素子実装用パターンをエッチングにより形成、ドライフィルムレジスト13を剥離する。そして、図4において、ボンディングパッドパターン部、光素子実装用パターンを除いた銅箔面に熱硬化型絶縁樹脂15をスクリーン印刷により形成する。
その後、図5において、露出したボンディングパッドパターン部16、光素子実装用パターン17に電解めっきにより金メッキ18を形成する。
なお、金メッキ18はボンディングパット、光素子実装用パットの酸化防止かつワイヤーボンディング性、半田付き性の向上のために形成されるものであり、必ずしも金メッキに限定されるものではない。
次に図6において、ミラー構造、光配線部をモールド樹脂から保護するためにダミーフィルム19を設置し、光素子20を実装する。
次に図7において、コントロールIC21と熱硬化型絶縁樹脂層15とを粘着シートにより固着後、ワイヤーボンディングにより、コントロールIC21のパッドとボンディングパッドパターンとを金線22により結線する。
ダミーフィルムとしては、カーボネート材料、エポキシ材料、アクリル材料、イミド材料、ウレタン材料、シリコン材料、無機フィラー混入有機材料などを選択可能であるが、必ずしもこれらに限定されるものではない。
また、光素子20としては、単チャンネル及び複数チャンネルのいずれの光素子でも良い。より具体的には、端面発光型LD、面発光型LD、面受光型PDなどを使用することができる。
その後、図8において、全体を封止樹脂23にて封止し、図9において、常温にて感光性絶縁樹脂層12から粘着フィルム層14、ダミーフィルム19を剥離する。
この例では、光基板全体を封止樹脂にて封止しているが、必ずしも封止しなくともよい。またその場合は、光素子を実装する前に、ミラー構造、光配線を実装し、その後、光素子を実装することが望ましい。
ミラー構造24、光配線25は接着剤にて取り付ける。ミラー構造24としては、金属ミラー、ポリマーミラー、シリコンミラー、ガラスミラー、前記ミラーを用いたミラーブロックなどが好ましい。また、光配線25としては、単層、あるいは、複層いずれでも良く、また、マルチモードでもシングルモードでも良い。接着剤としては、アクリル系、エポキシ系、ウレタン系などが選択可能であるが、必ずしもこれらに限定されるものではない。シート状でも液状でも構わない。
以上の工程によって、図10に示すような光基板を作成することができる。この光基板は、通常絶縁樹脂上に形成される光配線とミラー構造を絶縁樹脂と同一平面上に形成でき、光基板全体の薄化が可能である。
また、ミラー構造を介した光配線と光素子間に空隙が存在する場合には、図11に示すように、透明樹脂26を充填するものとしても良い。透明樹脂26を形成する材料としては、一般に用いられている様々な高分子材料を選択することができる。具体的には、カーボネート材料、エポキシ材料、アクリル材料、イミド材料、ウレタン材料、シリコン材料、無機フィラー混入有機材料などを選択可能であるが、これらに限定されるものではない。ここで、界面の屈折率差を無くすため、光配線25と同等の屈折率を有する光学樹脂を選択することが望ましく、特に光配線のクラッドと同等の屈折率を有することが望ましい。以上工程にて、光基板を作成することができる。
以下に本発明を具体的な実施例をもって説明するが、本発明がそれらに限定解釈されるものではない。また、以下の記載では、光基板の光配線を1層として説明するが、必ずしも1層である必要はない。また、以下の記載では光配線をマルチモードとして説明するが、必ずしもマルチモードである必要はない。
<実施例1>
図12〜図21は実施例1を示している。
最初に、厚さ12μmの銅箔31(日本電解社製 USLP)の片面に、厚さ25μmの感光性絶縁樹脂32(新日鐵化学製 PDF300G)をキャスティングにより形成した(図12)。銅箔層のもう一方の面にドライフィルムレジスト33(旭化成製AQ1058)を塗布した。次に銅箔面に塗布されたドライフィルムレジスト33に配線パターン、ワイヤーボンディングパッドパターン、光素子実装用パターンを、感光性絶縁樹脂層に少なくともビアホールパターンとミラー、光配線の位置あわせを目的とした孔を形成するために、フォトリソグラフィー技術を用いてパターニングした(図13)。その後、感光性絶縁樹脂32を硬化させるために、熱風オーブンにて180°C、1時間熱キュアを行った。
次いで、キャリアフィルム34 (東洋インキ製造製FS-110 )を感光性絶縁樹脂層側に熱圧着ラミネートにより形成した(図14)。この時、粘着材は厚さ5μmの紫外線硬化型アクリル系樹脂を使用した。キャリアフィルム34には厚さ50μmの低熱収縮PETフィルムを使用した。
次にキャリアフィルム34を通じて粘着材層にUV露光を行い、粘着材をある程度硬化させ、ワイヤーボンディング時の結線の安定性、エッチング液への耐性、及び剥離性を向上させた。続いてパターニングされたドライフィルムレジスト33をマスクとして、銅箔層を塩化第2鉄液によりエッチングした後、ドライフィルムレジスト33を剥離した。そして、ボンディングパッドパターン部36、光素子実装用パターン37を除いた銅箔面に熱硬化型絶縁樹脂35(アサヒ化研製 CCR-240GS)をスクリーン印刷により形成した(図15)。
その後、露出したボンディングパッドパターン部36、光素子実装用パターン37に電解めっきにより金めっき38を形成した(図16)。
また、ミラー、光配線実装部をモールド樹脂からカバーするために、ダミーフィルム39としてポリイミド樹脂(宇部興産 ユーピレックス)を設置した。光素子実装用パターン37に発光素子40(AVALON社製 4ch VCSEL)をフリップチップ方式にて実装した(図17)。コントロールIC41(HELIX AG社製 VCSELドライバーチップ)と熱硬化型絶縁樹脂層35とを粘着シートにより固着後、ワイヤーボンディングにより、コントロールIC41のAlパッドとボンディングパッドパターンとを金線42により結線した(図18)。
次に全体を封止樹脂43(太陽インキ製造株式会社製 熱硬化型ソルダーレジスト)にて封止(図19)し、常温にて感光性絶縁樹脂層32からキャリアフィルム34、ダミーフィルム39を剥離した(図20)。
次にミラー44、光配線を実装した。ミラー44は、アルミを切削しミラー面を形成し、ミラー面をバフ研磨で平滑にすることによって作成した。また、光配線は、光導波路45(エヌ・ティ・ティ・アドバンステクノロジ株式会社製 マルチモードエポキシ系光導波路フィルム)と光ファイバ46(古河電工株式会社製 マルチモード光ファイバ)を使用した(図21)。
以上の工程によって、光基板を作成した。この実施例1では、光学特性評価の結果、各チャンネルで0.7〜1.0dBの損失のみで、安定した光出力を確認することができた。
<実施例2>
図22、図23は実施例2を示している。
実施例1と同様の工程にて、ミラー、光配線実装前まで作成した。ミラーブロック51と光ファイバ52(古河電工株式会社製 マルチモード光ファイバ)を実装した(図22)。ミラーブロック51は、アルミを切削しミラー面を形成し、ミラー面をバフ研磨で平滑にすることによってミラー53を形成し、それを直方体の型にいれ、間隙部に透明樹脂54(Epoxy Technology社製 Epo−Tec)を充填することによって作成した(図23)。
以上の工程によって、光基板を作成した。この実施例2では、光学特性評価の結果、各チャンネルで0.5〜0.8dBの損失のみで、安定した光出力を確認することができた。
<実施例3>
図24、図25は実施例3を示している。
実施例1と同様な工程にて、コントロールIC実装まで作成した。次に、ミラー61と光配線62を実装した(図24)。その後、光素子63を実装し、ミラー61を介した光配線62と光素子63間の光路の間隙に透明樹脂64(Epoxy Technology社製 Epo-Tec)を充填することによって作成した(図25)。光配線62は、光ファイバ(古河電工株式会社製 マルチモード光ファイバ)を使用した。
以上の工程によって、光基板を作成した。この実施例3では、光学特性評価の結果、各チャンネルで0.5〜0.8dBの損失のみで、安定した光出力を確認することができた。
以上、本発明の実施の形態について図面を参照して詳述したが、具体的な構成は、この実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれるものとする。
以上のような方法を用いることにより、光配線とミラー構造の実装において位置合わせを安価で精度よくでき、光損失が少なくなる方法を提供することができる。また、光基板全体の薄化も実現でき、高密度実装も可能となる。
本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例1を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例2を説明する断面図である。 図22の実施例2に適用できるミラーブロックを説明する斜視図である。 本発明の実施の形態による光基板の製造方法を適用した実施例3を説明する断面図である。 本発明の実施の形態による光基板の製造方法を適用した実施例3を説明する断面図である。
符号の説明
11……銅箔、12……絶縁樹脂層、13……フォトレジスト、14……キャリアフィルム、15……ソルダーレジスト、16……ボンディングパット、17……光素子実装用パット、18……金メッキ、19……ダミーフィルム、20……光素子、21……コントロールIC、22……金線、23……モールド樹脂、24……ミラー、25……光配線、26……透明樹脂、31……銅箔、32……絶縁樹脂層、33……フォトレジスト、34……キャリアフィルム、35……ソルダーレジスト、36……ボンディングパット、37……光素子実装用パット、38……金メッキ、39……ダミーフィルム、40……光素子、41……コントロールIC、42……金線、43……モールド樹脂、44……ミラー、45……光導波路、46……光ファイバ、51……ミラーブロック、52……光ファイバ、53……ミラー、54……透明樹脂、61……ミラー、62……光ファイバ、63……光素子、64……透明樹脂。

Claims (6)

  1. 絶縁樹脂と電気配線を含む電気基板と、
    前記電気配線上に実装された光素子と、
    前記光素子と45°ミラーを介して光結合する光配線とを有し、
    前記絶縁樹脂に開口部が設けられ、前記開口部にミラーおよび光配線の外形が固定され、かつ前記光素子の受発光面とミラー面が近接配置されている、
    ことを特徴とする光基板。
  2. 前記絶縁樹脂として感光性樹脂を用いたことを特徴とする請求項1記載の光基板。
  3. 前記光配線として光ファイバを用いたことを特徴とする請求項1記載の光基板。
  4. 前記ミラー構造として、金属ミラー、シリコンミラー、樹脂ミラー、ミラーブロックの少なくとも1つを用いたことを特徴とする請求項1記載の光基板。
  5. 絶縁樹脂と電気配線を含む電気基板と、
    前記電気配線上に実装された光素子と、
    前記光素子と45°ミラーを介して光結合する光配線とを有する光基板の製造方法であって、
    銅箔上に感光性絶縁樹脂をコーティングした後、前記銅箔にフォトレジストを塗布し、フォトレジストと感光性樹脂の両面に所望のパターンを露光、現像して、感光性絶縁樹脂上に光配線実装用開口部とミラー構造実装用開口部を形成する工程と、
    前記フォトレジスト塗付面の銅箔にエッチング技術を用いて銅配線パターンと接続用ビアパターンと光素子実装パターンを形成後、フォトレジストを剥離する工程と、
    前記光配線実装用開口部に合わせて光配線を実装し、前記ミラー構造実装用開口部に合わせてミラー構造を実装し、さらにコントロールICと光素子を実装する工程と、
    を有することを特徴とする光基板の製造方法。
  6. 絶縁樹脂と電気配線を含む電気基板と、
    前記電気配線上に実装された光素子と、
    前記光素子と45°ミラーを介して光結合する光配線とを有する光基板の製造方法であって、
    銅箔上に感光性絶縁樹脂をコーティングした後、前記銅箔にフォトレジストを塗布し、フォトレジストと感光性樹脂の両面に所望のパターンを露光、現像して、感光性絶縁樹脂上に光配線実装用開口部とミラー構造実装用開口部を形成する工程と、
    前記フォトレジスト塗付面の銅箔にエッチング技術を用いて銅配線パターンと接続用ビアパターンと光素子実装パターンを形成後、フォトレジストを剥離する工程と、
    ダミーフィルムによって光配線実装用開口部とミラー構造実装用開口部をカバーする工程と、
    コントロールICと光素子を実装し、基板全体もしくはその一部をモールド樹脂にて封止し、前記ダミーフィルムを剥離する工程と、
    前記光配線実装用開口部に合わせて光配線を実装し、前記ミラー構造実装用開口部に合わせてとミラー構造を実装する工程と、
    を有することを特徴とする光基板の製造方法。
JP2007302606A 2007-11-22 2007-11-22 光基板及びその製造方法 Expired - Fee Related JP5076831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007302606A JP5076831B2 (ja) 2007-11-22 2007-11-22 光基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302606A JP5076831B2 (ja) 2007-11-22 2007-11-22 光基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009128567A true JP2009128567A (ja) 2009-06-11
JP5076831B2 JP5076831B2 (ja) 2012-11-21

Family

ID=40819564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302606A Expired - Fee Related JP5076831B2 (ja) 2007-11-22 2007-11-22 光基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5076831B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222230A (ja) * 1993-01-26 1994-08-12 Nippon Telegr & Teleph Corp <Ntt> フレキシブル電気・光配線回路モジュールとその製造方法
JP2004146602A (ja) * 2002-10-24 2004-05-20 Sony Corp 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
JP2004354453A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 光モジュール
JP2005164871A (ja) * 2003-12-02 2005-06-23 Hitachi Ltd 光半導体素子実装用基板及びその製造方法
JP2006267501A (ja) * 2005-03-23 2006-10-05 Fuji Xerox Co Ltd サブマウントの製造方法、サブマウント、及び光送受信モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06222230A (ja) * 1993-01-26 1994-08-12 Nippon Telegr & Teleph Corp <Ntt> フレキシブル電気・光配線回路モジュールとその製造方法
JP2004146602A (ja) * 2002-10-24 2004-05-20 Sony Corp 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
JP2004354453A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 光モジュール
JP2005164871A (ja) * 2003-12-02 2005-06-23 Hitachi Ltd 光半導体素子実装用基板及びその製造方法
JP2006267501A (ja) * 2005-03-23 2006-10-05 Fuji Xerox Co Ltd サブマウントの製造方法、サブマウント、及び光送受信モジュール

Also Published As

Publication number Publication date
JP5076831B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5283703B2 (ja) プリント回路基板エレメント及びその製造方法
US8041159B2 (en) Optical/electrical hybrid substrate and method of manufacturing the same
US8548285B2 (en) Manufacturing method of optical sensor module and optical sensor module obtained thereby
JP2009192818A (ja) 光電気混載基板の製法およびそれによって得られる光電気混載基板
JP2008053714A (ja) 印刷回路基板及びその製造方法
JP5593390B2 (ja) 光印刷回路基板及びその製造方法
JP5029343B2 (ja) 光基板の製造方法
JP5349192B2 (ja) 光配線構造およびそれを具備する光モジュール
JP5278644B2 (ja) 光電気基板及びその製造方法、光集積回路、光インターコネクタ、光合分波器
JP5076860B2 (ja) 光基板の製造方法
JP5076831B2 (ja) 光基板及びその製造方法
KR101189401B1 (ko) 연성 회로기판 및 그의 제조 방법
JP5136142B2 (ja) 光基板の製造方法
JP5076869B2 (ja) 光基板の製造方法
JP4742771B2 (ja) 光電複合基板の製造方法
JP6168598B2 (ja) 光電気混載モジュール
JP5104039B2 (ja) 光基板の製造方法
JP5109643B2 (ja) 光基板の製造方法
JP5300396B2 (ja) 光路変換体とそれを具備する光伝送基板
JP2019029389A (ja) 光回路基板
JP5387240B2 (ja) 光基板およびその製造方法
JP2009265359A (ja) 光伝送基板、複合光伝送基板および光モジュール
JP2003014946A (ja) 光・電子プリント配線板及びその製造方法
JP2017003648A (ja) 通信モジュール
JP5279931B2 (ja) 複合光伝送基板および光モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees