JP5109643B2 - 光基板の製造方法 - Google Patents

光基板の製造方法 Download PDF

Info

Publication number
JP5109643B2
JP5109643B2 JP2007326694A JP2007326694A JP5109643B2 JP 5109643 B2 JP5109643 B2 JP 5109643B2 JP 2007326694 A JP2007326694 A JP 2007326694A JP 2007326694 A JP2007326694 A JP 2007326694A JP 5109643 B2 JP5109643 B2 JP 5109643B2
Authority
JP
Japan
Prior art keywords
film
optical
dummy film
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007326694A
Other languages
English (en)
Other versions
JP2009150946A (ja
Inventor
郁夫 広田
晃一 熊井
優子 永戸
健人 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2007326694A priority Critical patent/JP5109643B2/ja
Publication of JP2009150946A publication Critical patent/JP2009150946A/ja
Application granted granted Critical
Publication of JP5109643B2 publication Critical patent/JP5109643B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Description

本発明は、光基板の製造方法及び光基板に関し、特に、光通信、光情報処理に用いられる光基板の製造方法及び光基板に関する。
近年の高度情報化の進展に伴い、情報通信に用いられるルータやサーバ等の情報処理装置の高性能化はめざましく進展しており、これらの機器に求められる特性としては、通信信号の更なる高速化が挙げられる。この高速化においては、電子回路や電気回路における電気配線の通信品質が性能向上の障害となるために、通信速度を高速化する上でこの障害が無視できなくなってきている。
そのため、処理信号の高速化や電気ノイズの低減を始めとして、高速通信の障害となる課題解決に向けた有望な技術として、光配線を用いた技術が注目を集めている。特に、光配線を用いた大容量光インターコネクションを実現するために、光配線の高密度化や低損失接続が重要であり、高性能かつ価格低減に向けての様々な技術検討が行われている。
この光インターコネクションを実現する具体的な方法として、光導波路を用いる方法が検討されているが、高速通信における各種信号処理は、依然として電気回路によって行われているため、信号伝送においては、電気回路と光回路との接合が必須となる。つまり、電気回路における電気信号から光信号への変換を行うための発光素子と光導波路との接合、そして、光回路における光信号から電気信号への変換を行うための光導波路と受光素子との接合が必要となる。
これら電気・電子回路と光回路との接合においては様々な検討が進められており、各種検討によって加工精度や加工簡便性の面での開発が進められている。
この点に着目し、光・電気部品の実装、光学的接続において様々な製造方法の検討がなされている。例えば、特許文献1に開示されているように、電気回路基板上の光ファイバを設置する部分に光ファイバ固定用の部品を置載する構造が検討されている。しかしながら、この方法は光ファイバ固定用の部品を電気基板上に設けるため、その置載工程が必要となるだけでなく、受発光素子と接合する光導波路と固定用部品とで固定された光ファイバの接合高さに段差が生じるため、さらに高さ調整工程が必要となる。
特許文献2に開示されているように、電気基板としてシリコン基板を適用し、シリコン基板上に実装された受発光素子に接合される光導波路及び、光ファイバの置載部分を形成することが検討されている。光ファイバの置載部分は、シリコン基板のエッチング処理により段差構造を設け、受発光素子と接合される光導波路、光ファイバの置載位置を形成している。この接合部分の形成方法では、シリコンの結晶面方位を利用するため高精度で形成できる一方で、相応の製造コストがかかるため、大量製造に導入することは不向きである。
特許文献3に開示されているように、キャリアフィルム上に銅配線を形成し絶縁樹脂に転写し、キャリアフィルムを除去した後、銅配線部分をエッチング除去してできた溝をガイドとして光ファイバを置載することも検討されている。光ファイバが置載されるガイド溝部分は、キャリアフィルム上に形成された銅配線の形状が絶縁樹脂に転写形成されるため、銅配線の形状、幅精度、高さ精度が光ファイバ置載の精度となり、形状精度を向上することが困難である。また、省製造エネルギーや資源を有効活用する環境配慮の点で課題がある。
特開2006−133811公報 特開2006−338058公報 特開2005−234557公報
本発明は、光導波路と光ファイバとの光学的接続を高精度、かつ簡便に得ることができる量産に適した光基板の製造方法及び光基板を提供することである。
本発明の請求項1に係る発明は、光導波路と光ファイバとを接合する光基板の製造方法であって、キャリアとなるフィルム上においてモジュール用基板を形成し、キャリアとなるフィルム上に、光導波路と同一の厚さを有する第1のダミーフィルムをモジュール用基板に隣接して配置し、前記キャリアとなるフィルム上に、光ファイバの外径と同一の厚さを有する第2のダミーフィルムを前記第1のダミーフィルムに隣接して配置し、前記第1ダミーフィルム、第2ダミーフィルム及びキャリア用フィルム3の表裏面は、粘着性が具備するものであって、前記モジュール用基板と前記第1のダミーフィルムとに跨り前記第1のダミーフィルムに発光面又は受光面を対向させて発光素子又は受光素子を配置し、前記モジュール用基板と前記第1のダミーフィルムと前記第2のダミーフィルムと前記発光素子又は受光素子とをモールド用樹脂で封止固定し、前記キャリアとなるフィルム、前記第1のダミーフィルム及び前記第2のダミーフィルムとを剥離し、前記第1のダミーフィルムが剥離された部分に光導波路を実装し、前記第2のダミーフィルムが剥離された部分に光ファイバを実装することを特徴とする光基板の製造方法としたものである。
本発明の請求項2に係る発明は、第1のダミーフィルムと第2のダミーフィルムとが耐熱性を有する高分子材料のフィルムであることを特徴とする請求項1に記載の光基板の製造方法としたものである。
本発明の請求項3に係る発明は、前記モジュール用基板は、絶縁樹脂層を準備し、前記絶縁樹脂層上の一方の面に銅箔を形成し、前記絶縁樹脂層を第1の所望のパターンに形成し、 前記パターン形成された絶縁樹脂層を前記キャリアとなるフィルムに貼り合わせ、前記銅箔を第2の所望のパターンに形成して得られることを特徴とする請求項1又は2に記載の光基板の製造方法としたものである。
本発明によれば、光導波路と光ファイバとの光学的接続を高精度、かつ簡便に得ることができる量産に適した光基板の製造方法及び光基板を提供することができる。
以下、本発明の実施の形態を、図面を用いて詳細に説明する。なお、以下の実施の形態の説明において参照する図面は、本発明の構成を説明するためのものであり、図示される各部の大きさや厚さ、寸法等は、実際のものとは異なる。また、本発明はこれらに限定されるものではない。
図1(a)〜(f)、図2(a)〜(c)及び図3(a)〜(b)に示すように、本発明の実施の形態に係る光基板30の製造方法は、感光性を有する絶縁樹脂層2と絶縁樹脂層2上の銅箔1とを積層し貼り合わせ、絶縁樹脂層2を所望のパターンに形成し、絶縁樹脂層2の銅箔1が形成されていない面にキャリアとなるフィルム3を形成し、銅箔1上に所望のパターンを有する感光性樹脂4を形成し、銅箔1に所望のパターンを形成したモジュール用基板20が形成される。
モジュール用基板20の端部に突出して実装される発光素子9の素子面と光導波路11の上面との接合する部分が同一面となる厚さの第1のダミーフィルム7をモジュール用基板20に隣接して配置し、光導波路11のコアと接合する光ファイバ12のコアが同一高さとなる厚さの第2のダミーフィルム8を第1のダミーフィルム7に隣接して配置し、モールド用樹脂10でモジュール用基板20と第1のダミーフィルム7と第2のダミーフィルム8とを封止固定した後、第1のダミーフィルム7と第2のダミーフィルム8とフィルム3とを剥離する。第1のダミーフィルム7の剥離された部分に光導波路11を実装し、第2のダミーフィルム8が剥離された部分に光ファイバ12を実装した光基板30を形成することができる。
図1(a)に示すように、感光性を有する絶縁樹脂層2と銅箔1とを積層する。この感光性を有する絶縁樹脂層2は感光性アクリル樹脂、感光性ポリイミド樹脂、感光性エポキシ樹脂、感光性エポキシアクリレート樹脂などが好適である。絶縁樹脂層2と銅箔1との積層は、フィルム状材料のラミネートによる貼り合わせや、銅箔1への絶縁樹脂層2の塗布など、必要となる絶縁樹脂層2の厚さによって適宜選択できる。
図1(b)に示すように、塗膜表面を乾燥させた後、絶縁樹脂層2に、フォトリソグラフィ法の技術を用いてパターンを形成し、銅箔1を露出させた構造体とする。つまり、フォトマスクに形成された所望パターンを紫外線照射により露光した後、現像によって絶縁樹脂層2に所望パターンを形成する方法を用いることができる。または、紫外線照射に代わって、設計データに基づく所望パターンをレーザ光線によってパターン描画(露光)した後、現像により絶縁樹脂層2に所望パターンを形成することもできる。ここで現像処理は、無機または有機アルカリ溶液、もしくは絶縁樹脂層2を溶解する有機溶剤によって行なわれ、その後洗浄、乾燥処理が行なわれる。
図1(c)に示すように、絶縁樹脂層2をパターン形成した後にキャリアとなるフィルム3を貼り合わせた構造体とすることができる。この構造体は、量産における絶縁樹脂層2上の銅箔1が形成されていない面への異物付着防止や連続処理による生産性向上となるだけではなく、構造体下面(絶縁樹脂層2上の銅箔1が形成されていない面)の支持体となることで接合面を基準とすることができ、製造工程における品位を向上させるために好適である。このキャリアとなるフィルム3の材料は、高分子材料からなるフィルム3が適用でき、例えば、ナイロン、アクリル、ポリプロピレン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエステル等が適用に用いることができるが本発明ではこれらに限定されるわけではない。
図1(e)に示すように、構造体(絶縁樹脂層2の上面に銅箔1、絶縁樹脂層2の下面にはフィルム3)の銅箔1を配線パターンとして形成する。銅箔1の配線パターンの形成においては、図1(d)に示すように、銅箔1の上面(絶縁樹脂層2が形成されていない面)に感光性樹脂4の材料を所望の膜厚で塗布し、塗膜表面を乾燥させた後、フォトリソグラフィ法の技術を用いてパターンを形成し、銅箔1面を露出させ、銅箔1に所望の配線パターンを形成する。つまり、フォトリソグラフィ法の技術を用いてフォトマスクに形成された所望のパターンを紫外線照射により露光した後、現像によって銅箔1に所望パターンを形成することができる。または、紫外線照射に代わって、設計データに基づく所望パターンをレーザ光線によってパターン描画(露光)した後、現像により銅箔1に所望のパターンを形成することができる。ここで現像処理は、無機または有機アルカリ溶液、もしくは感光性樹脂4を溶解する有機溶剤によって行なわれ、その後洗浄、乾燥処理が行なわれる。そして、銅箔1上の感光性樹脂4が形成されずに露出した銅箔1面に対して、塩化第二鉄液または、塩化第二銅液でエッチング処理を行う。このエッチング処理では、所望の配線パターンが得られれば、いずれの薬液を選択しても良く、薬液選択に制限されるものではない。
更に、配線パターンを形成した銅箔1に対して、ソルダレジスト層を形成する場合もある(図示せず)。ソルダレジスト層としては、プリント配線板用途や、フレキシブルプリント配線板用途、半導体パッケージ基板用途のソルダレジスト層の材料を使用することができるが本発明ではこれらに限定されるわけではない。ここでソルダレジスト層が感光性を有する樹脂材料の場合、全面に塗布されたソルダレジスト層をフォトリソグラフィ法の技術を用いて所望のパターンに形成し、硬化して配線パターンを形成した銅箔1にソルダレジスト層を形成することができる。また、ソルダレジスト層が感光性を備えない樹脂材料の場合、所望のパターンの開口部が形成されたスクリーン印刷版を用いてスクリーン印刷法を適用し、印刷後硬化することでソルダレジスト層を形成することができる。
ソルダレジスト層により、選択的に露出された外部接続される部分(パターン形成された銅箔1)をめっき処理する場合がある。このめっき処理には、ニッケル・金めっき、ニッケル・錫めっきが多く適用されるが、これらに限定されるものではなく、外部接合条件によってはめっき処理を施さない場合もある。これらの工程を得てモジュール用基板20を形成する。
図1(f)に示すように、モジュール用基板20上に受発光素子制御用チップをはじめとする電子部品5を実装する。実装は、金線6を用いてモジュール用基板20と電子部品5とを接合するワイヤーボンディングや、電子部品5に形成された金バンプとモジュール用基板20上の端子部等とを接合するバンプ接合、電子部品5の端子部に塗布された半田材料の溶融などによって行なわれる。
図2(a)に示すように、モジュール用基板20の端部の発光素子9が置載される部分に第1のダミーフィルム7を配置する。この第1のダミーフィルム7は、発光素子9実装における光導波路11に相当するものであり、その厚さは発光素子9に接合する光導波路11と同一のものを用いることができる。
次に、モジュール用基板20の端部の光導波路11と接合する光ファイバ12が置載される位置に第2のダミーフィルム8を配置する。この第2のダミーフィルム8は、光導波路11に接合する光ファイバ12に相当するものであり、その厚さは発光素子9と接合する光ファイバ12の外径と同一のものを用いる。そして、光ファイバ12のコアの位置は、光導波路11のコアと同一の高さとなるように位置合わせをして配置される。ここで、第1のダミーフィルム7及び第2のダミーフィルム8の材料は、耐熱性を有する高分子材料からなるフィルムが適用でき、例えば、ナイロン、アクリル、ポリプロピレン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエステル等が適用できるが本発明はこれらに限定されるわけではない。
光導波路11の厚みをD、光ファイバ12の直径をRとした場合、第1ダミーフィルム7の厚みXと第2ダミーフィルム8の厚みYとの差X−Yが(D−R)/2となることが好ましい。この場合に光導波路11及び光ファイバ12の中心線が一致するためである。
図2(b)に示すように、モジュール用基板20端部の発光素子9の実装位置に発光素子9を位置合わせして置載し、モジュール用基板20との接合を行う。この実装は、金の細線である金線6を用いてモジュール用基板20と発光素子9との接合端子部を接合するワイヤーボンディングや、発光素子9に形成された金バンプとモジュール用基板20上との端子部等を接合するバンプ接合、発光素子9の接合端子に設けられる半田ボールなどによって行なわれる。発光素子9には、面型発光レーザ(VCSEL)等を用いることができるが本発明ではこれに限定されるわけではない。なお、発光素子9は受光素子に置き換えて、受光素子モジュールとしてもよい。
図2(c)に示すように、発光素子9、電子部品(受発光素子制御用チップ)5等が実装されたモジュール用基板20の素子、チップ実装面をモールド用樹脂10で樹脂封止、硬化する。これにより、モジュール用基板20に実装された発光素子9、電子部品(受発光素子制御用チップ)5等の様々な環境における動作信頼性が向上する。なお、第1ダミーフィルム7、第2ダミーフィルム8、キャリア用フィルム3の表裏面に粘着材等で粘着性が具備されている場合、モールド用樹脂10との界面に生じる僅かな隙間が粘着材で充填されるため、モールド用樹脂10による流れ込みを防ぐことができる。ここで封止に用いられるモールド用樹脂10の材料は、各種半導体素子、半導体パッケージのモールドに用いられるモールド用樹脂10を適宜選択して用いることができるが本発明ではこれらに限定されるわけではない。
図3(a)に示すように、モールド用樹脂10の硬化後、第1ダミーフィルム7、第2ダミーフィルム8及びキャリア用フィルム3を樹脂モールドされた状態から剥離する。
図3(b)に示すように、樹脂モールドされたモジュール用基板20の発光素子9の素子部分に光導波路11のコア部分を位置合わせした後、位置固定して、実装する。実装においては、光導波路11のクラッドの屈折率と同じ樹脂材料を用いて、硬化させることで、光学特性を損なうことなく発光素子9と光導波路11とを固定することができる。そして、樹脂モールドされたモジュール用基板20と固定された光導波路11との端部に隣接して、光ファイバ12を接合する。この際、第2のダミーフィルム8は、光導波路11のコアと接合する光ファイバ12に相当する位置に合わせて置載され、光ファイバ12の外径と同一の凹部がモールド用樹脂10に形成されているため、光ファイバ12の置載時においては、凹部をガイドにして光導波路11のコアと合致するように光ファイバ12を位置決めすればよく、光導波路11と光ファイバ12との高さ方向の位置合わせが容易になる。そして、光ファイバ12と光導波路11との位置合わせの後、光導波路11のクラッドの屈折率と同じ樹脂材料を用いて、硬化、固定することで、光学特性を損なうことなく発光素子9と光導波路11とを固定することができる。
また、本発明の実施の形態によれば、光学特性を損なうことなく簡便に発光素子9と光導波路11、光導波路11と光ファイバ12とを固定することができる。
以下、本発明の実施例によりさらに説明するが、本発明は下記実施例に限定されるものではない。
図1(a)に示すように、絶縁樹脂層2となる感光性エポキシアクリレート樹脂80重量部と感光性アクリル樹脂20重量部とを十分に撹拌混合した後、銅箔1となる厚さ18μmの銅箔を非光沢面上にダイコーティング法により塗布し、70℃の温度で乾燥を行なった。この銅箔1上に形成された絶縁樹脂層2の膜厚は25μmであった。
図1(b)に示すように、フォトリソグラフィ法の技術を用いて、超高圧水銀灯による平行光で400mJ/cmで絶縁樹脂層2を所望のパターンに露光後、液温30℃、圧力0.1MPa、1.0重量部濃度の炭酸ナトリウム水溶液にて30秒スプレー現像後、乾燥を行ない、銅箔1と露出させた。
図1(c)に示すように、絶縁樹脂層2上の銅箔1が形成されていない面に対して厚さ50μmの接着材付きポリエチレンテレフタレートフィルムをキャリアとなるフィルム3として貼り合わせた。
図1(d)に示すように、銅箔1の面上(銅箔1の絶縁樹脂層2が形成されていない面)に対して、膜厚15μmの感光性樹脂4からなるドライフィルムレジスト層を貼り合わせ、フォトリソグラフィ法の技術を用いて100mJ/cmでドライフィルムレジスト層を露光し、液温30℃、圧力0.1MPa、1.0重量部濃度の炭酸ナトリウム水溶液にて20秒スプレー現像後、乾燥を行ない、銅箔1面が露出した所望パターンのドライフィルムレジスト層を形成した。
図1(e)に示すように、パターン形成されたドライフィルムレジスト層に被覆されず露出された銅箔1に対して、60℃に加熱した塩化第二鉄液を噴出圧力4.9×10Paでエッチング処理した後、5%水酸化ナトリウム水溶液に浸漬させてドライフィルムレジスト層を剥離し、水洗することで銅箔1の配線パターンを形成した。
次に、銅箔1上に所望パターンのソルダレジスト層を形成し、ソルダレジスト層のパターンから露出した銅箔1面に対して、無電解ニッケルめっき、無電解金めっきを順次行なって、表面処理を施してモジュール用基板20を形成した。
図1(f)に示すように、モジュール用基板20上にコンデンサ、抵抗、インダクタ等の電子部品5を実装した後、加熱して電子部品5の端子部の半田を溶融させてモジュール用基板20上に接合、固定した。その後金線6を用いて、所定の位置に置載した発光素子制御用チップ(電子部品)5とモジュール用基板20とをワイヤーボンディングにより接合した。
図2(a)に示すように、モジュール用基板20端部の発光素子9である面発光レーザ(VCSEL)が置載される部分に第1のダミーフィルム7として、厚さ0.1mm、サイズ0.3mm×10mmの弱粘着材つきポリエチレンテレフタレートフィルムを配置する。この際、モジュール用基板20に置載される発光素子9が突出する部分は、第1のダミーフィルム7の端部と合致しており、第1のダミーフィルム7が除去されて凹部として形成される。
更に、モジュール用基板20端部に光導波路11と接合する光ファイバ12が置載される位置に第2のダミーフィルム8として、厚さ1mm、サイズ1mm×10mmの弱粘着材つきポリエチレンテレフタレートフィルムを配置した。
図2(b)に示すように、モジュール用基板20端部の発光素子9の実装位置に発光素子9を位置合わせして置載し、モジュール用基板20と発光素子9との接合端子部を金線6を用いてワイヤーボンディングにより接合を行なった。
図2(c)に示すように、発光素子9、電子部品(発光素子制御用チップ)5等が実装されたモジュール用基板20の素子と電子部品5の実装面を溶融したエポキシ系モールド樹脂10で樹脂封止、硬化した。
図3(a)に示すように、モールド樹脂10の硬化後、第1ダミーフィルム7、第2ダミーフィルム8及びフィルム3を樹脂モールドされた状態から剥離した。
図3(b)に示すように、樹脂モールドされたモジュール用基板20の発光素子9部分と光導波路11とのコア部分(幅50μm×50μm)の中心を位置合わせした後、屈折率1.55の透明樹脂接着材を用いて、硬化固定して、実装した。この実装に用いた接着材の屈折率は、光導波路11のクラッドの屈折率と同じ樹脂材料を用いた。
樹脂モールドされたモジュール用基板20に固定された光導波路11の端部に、石英系マルチモード光ファイバ12をモールド用樹脂10により形成された光ファイバ12の外径と同一の凹部に挿入し、光導波路11のコアとの芯合わせの後、屈折率1.55の透明樹脂接着材を用いて、硬化固定した。
以上の工程を経て得られた光基板30の光学特性評価を行った結果、2.0mW〜2.3mWの光出力が確認された。
実施例2は、実施例1と第1ダミーフィル7のサイズが異なる。断面図については実施例1と同様なので、以下、実施例2を再び図1〜図3を用いて説明する。図1(a)に示すように、感光性エポキシアクリレート樹脂が膜厚25μmで塗布された絶縁樹脂層2を銅箔1となる厚み18μmの銅箔1の非光沢面上に貼り合わせた。
図1(b)に示すように、フォトリソグラフィ法の技術を用いて、超高圧水銀灯による平行光で400mJ/cmで絶縁樹脂層2を所望のパターンに露光後、液温30℃、圧力0.1MPa、1.0重量部濃度の炭酸ナトリウム水溶液にて40秒スプレー現像後、乾燥を行ない、銅箔1を露出させた。
図1(c)に示すように、絶縁樹脂層2上の銅箔1が形成されていない面に対して厚さ50μmのポリエチレンテレフタレートフィルムをキャリアとなるフィルム3として貼り合わせた。
図1(d)に示すように、銅箔1面上(銅箔1の絶縁樹脂層2が形成されていない面)に対して、膜厚15μmの感光性樹脂4からなるドライフィルムレジスト層を貼り合わせ、フォトリソグラフィ法の技術を用いて120mJ/cmでドライフィルムレジスト層を露光し、液温30℃、圧力0.1MPa、1.0重量部濃度の炭酸ナトリウム水溶液にて25秒スプレー現像後、乾燥を行ない、銅箔1面が露出した所望パターンのドライフィルムレジスト層を形成した。
図1(e)に示すように、パターン形成されたドライフィルムレジスト層4に被覆されず露出された銅箔1面に対して、60℃に加熱した塩化第二鉄液を噴出圧力4.9×10Paでエッチング処理した後、5重量部水酸化ナトリウム水溶液に浸漬させてドライフィルムレジスト層4を剥離し、水洗することで銅箔1の配線パターンを形成した。
次に、銅箔1上に所望パターンのソルダレジスト層を形成し、ソルダレジスト層のパターンから露出した銅箔1面に対して、無電解ニッケルめっき、無電解金めっきを順次行なって、表面処理を施してモジュール用基板20を形成した。
図1(f)に示すように、モジュール用基板20上にコンデンサ、抵抗、インダクタ等の電子部品5を実装した後、加熱して電子部品5端子部の半田を溶融させてモジュール用基板20上に接合、固定した。その後金線6を用いて、所定の位置に置載した発光素子制御用チップ(電子部品)5とモジュール用基板20とをワイヤーボンディングにより接合した。
図2(a)に示すように、モジュール用基板20端部の発光素子9である面発光レーザ(VCSEL)が置載される部分に第1のダミーフィルム7として、厚さ0.1mm、サイズ10mm×10mmの弱粘着材つきポリエチレンテレフタレートフィルムを配置する。この際、モジュール用基板20に置載される発光素子9が突出する部分は、第1のダミーフィルム7の端部と合致しており、第1のダミーフィルム7が除去されて凹部として形成される。
更に、モジュール用基板20端部の光導波路11と接合する光ファイバ12が置載される位置に第2のダミーフィルム8として、厚さ1mm、サイズ1mm×10mmの弱粘着材つきポリエチレンテレフタレートフィルムを配置した。
図2(b)に示すように、モジュール用基板20端部の発光素子9の実装位置に発光素子9を位置合わせして置載し、モジュール用基板20と発光素子9との接合端子部とを金線を用いてワイヤーボンディング6の接合を行なった。
図2(c)に示すように、発光素子9、電子部品(発光素子制御用チップ)5等が実装されたモジュール用基板20の素子と電子部品5の実装面を溶融したエポキシ系モールド樹脂10で樹脂封止、硬化した。
図3(a)に示すように、モールド樹脂10の硬化後、第1のダミーフィルム7、第2のダミーフィルム8及びフィルム3を樹脂モールドされた状態から剥離した。
図3(b)に示すように、樹脂モールドされたモジュール用基板20の発光素子9部分と光導波路11とのコア部分(幅50μm×50μm)の中心を位置合わせした後、屈折率1.55の透明樹脂接着材を用いて、硬化固定して、実装した。この実装に用いた接着材の屈折率は、光導波路11のクラッドの屈折率と同じ樹脂材料を用いた。
樹脂モールドされたモジュール用基板20に固定された光導波路11の端部に、石英系マルチモード光ファイバ12をモールド用樹脂10に形成された光ファイバ12の外径と同一の凹部に挿入し、光導波路11のコアとの芯合わせの後、屈折率1.55の透明樹脂接着材を用いて、硬化固定した。
以上の工程を経て得られた光基板30を実施例1と同様に光学特性評価を行った結果、2.1mW〜2.5mWの光出力が確認された。
本発明の光基板30の製造方法によれば、光導波路11と光ファイバ12との厚さや外径といった接合時の位置合わせに必要となる部分に生じる段差を樹脂封止時にダミーフィルムを用いて形状を固定し、封止樹脂硬化後ダミーフィルムを剥離除去して光導波路11及び光ファイバ12を固定接合するため、簡便な位置合わせで光基板30を製造することができ、高い良品率での量産化ができる。また、実施例2によれば、より受発光素子の受発光部分が大きい場合にも対応可能である。
本発明は、光導波路及び光ファイバが接合された光配線板に適用できる。
(a)〜(f)は、本発明の実施の形態に係る光基板の形成工程を示す概略断面図である。 (a)〜(c)は、本発明の実施の形態に係る光基板の形成工程を示す概略断面図である。 (a)〜(b)は、本発明の実施の形態に係る光基板の形成工程を示す概略断面図である。
符号の説明
1 銅箔
2 絶縁樹脂層
3 フィルム
4 感光性樹脂
5 電子部品
6 金線
7 第1のダミーフィルム
8 第2のダミーフィルム
9 発光素子
10 モールド用樹脂
11 光導波路
12 光ファイバ
20 モジュール用基板
30 光基板

Claims (3)

  1. 光導波路と光ファイバとを接合する光基板の製造方法であって、
    キャリアとなるフィルム上においてモジュール用基板を形成し、
    前記キャリアとなるフィルム上に、光導波路と同一の厚さを有する第1のダミーフィルムを前記モジュール用基板に隣接して配置し、
    前記キャリアとなるフィルム上に、光ファイバの外径と同一の厚さを有する第2のダミーフィルムを前記第1のダミーフィルムに隣接して配置し、
    前記モジュール用基板と前記第1のダミーフィルムとに跨り前記第1のダミーフィルムに発光面又は受光面を対向させて発光素子又は受光素子を配置し、
    前記モジュール用基板と前記第1のダミーフィルムと前記第2のダミーフィルムと前記発光素子又は受光素子とをモールド用樹脂で封止固定し、
    前記キャリアとなるフィルム、前記第1のダミーフィルム及び前記第2のダミーフィルムとを剥離し、
    前記第1のダミーフィルムが剥離された部分に光導波路を実装し、
    前記第2のダミーフィルムが剥離された部分に光ファイバを実装することを特徴とする光基板の製造方法。
  2. 前記第1のダミーフィルムと前記第2のダミーフィルムとが耐熱性を有する高分子材料のフィルムであることを特徴とする請求項1に記載の光基板の製造方法。
  3. 前記モジュール用基板は、
    絶縁樹脂層を準備し、
    前記絶縁樹脂層上の一方の面に銅箔を形成し、
    前記絶縁樹脂層を第1の所望のパターンに形成し、
    前記パターン形成された絶縁樹脂層を前記キャリアとなるフィルムに貼り合わせ、
    前記銅箔を第2の所望のパターンに形成して得られることを特徴とする請求項1又は2に記載の光基板の製造方法。
JP2007326694A 2007-12-19 2007-12-19 光基板の製造方法 Expired - Fee Related JP5109643B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007326694A JP5109643B2 (ja) 2007-12-19 2007-12-19 光基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007326694A JP5109643B2 (ja) 2007-12-19 2007-12-19 光基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009150946A JP2009150946A (ja) 2009-07-09
JP5109643B2 true JP5109643B2 (ja) 2012-12-26

Family

ID=40920169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007326694A Expired - Fee Related JP5109643B2 (ja) 2007-12-19 2007-12-19 光基板の製造方法

Country Status (1)

Country Link
JP (1) JP5109643B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013231860A (ja) * 2012-04-27 2013-11-14 Hitachi Chemical Co Ltd レンズ付き光導波路の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107301A (ja) * 2001-09-28 2003-04-09 Toshiba Corp 光通信用モジュール
JP2004069824A (ja) * 2002-08-02 2004-03-04 Toppan Printing Co Ltd 光配線基板
JP2004354532A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 光モジュール及びその製造方法、光通信装置、電子機器
JP2005128093A (ja) * 2003-10-21 2005-05-19 Nalux Co Ltd 光ファイバ用コネクタおよびその製造方法
JP3955065B2 (ja) * 2005-01-18 2007-08-08 シャープ株式会社 光結合器
JP5029343B2 (ja) * 2007-12-18 2012-09-19 凸版印刷株式会社 光基板の製造方法

Also Published As

Publication number Publication date
JP2009150946A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
US7869670B2 (en) Substrate for mounting an optical element, optical circuit substrate, and substrate on which an optical element is mounted
US8692391B2 (en) Embedded ball grid array substrate and manufacturing method thereof
KR100697980B1 (ko) 전자부품을 내장하는 인쇄회로기판의 제조방법
US7801399B2 (en) Method of forming optical waveguide
JP5272999B2 (ja) 光基板の製造方法
JP5029343B2 (ja) 光基板の製造方法
JP5109643B2 (ja) 光基板の製造方法
JP5278644B2 (ja) 光電気基板及びその製造方法、光集積回路、光インターコネクタ、光合分波器
JP2005064303A (ja) 光電気複合基板装置及びその製造方法
JP5071247B2 (ja) 光電気基板の製造方法
JP4339198B2 (ja) 光モジュールの製造方法
JP4280677B2 (ja) 光導波路構造付きデバイスの製造方法
JP4703065B2 (ja) 光導波路回路の製造方法
JP5076869B2 (ja) 光基板の製造方法
JP4742771B2 (ja) 光電複合基板の製造方法
KR100771306B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2018164023A (ja) キャビティ付き配線板およびその製造方法
CN217544606U (zh) 嵌入式芯片封装结构
KR101055570B1 (ko) 인쇄회로기판의 제조방법
JP5104039B2 (ja) 光基板の製造方法
JP4605177B2 (ja) 半導体搭載基板
JP2009229662A (ja) 光基板及びその製造方法並びに当光基板を含む光部品及び電子機器
TW202316156A (zh) 光電複合基板及其製造方法
JP5136284B2 (ja) Tabテープの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees