KR101435092B1 - 광전기 혼재 기판 - Google Patents

광전기 혼재 기판 Download PDF

Info

Publication number
KR101435092B1
KR101435092B1 KR1020080041172A KR20080041172A KR101435092B1 KR 101435092 B1 KR101435092 B1 KR 101435092B1 KR 1020080041172 A KR1020080041172 A KR 1020080041172A KR 20080041172 A KR20080041172 A KR 20080041172A KR 101435092 B1 KR101435092 B1 KR 101435092B1
Authority
KR
South Korea
Prior art keywords
wiring
coating layer
pad
optical waveguide
vias
Prior art date
Application number
KR1020080041172A
Other languages
English (en)
Other versions
KR20080100767A (ko
Inventor
다카노리 야마모토
겐지 야나기사와
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080100767A publication Critical patent/KR20080100767A/ko
Application granted granted Critical
Publication of KR101435092B1 publication Critical patent/KR101435092B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

본 발명에 의하면, 배선 및 비어를 갖는 배선 기판(11)과, 제 1 피복층(81), 제 2 피복층(83), 및 상기 제 1 피복층(81)과 제 2 피복층(83) 사이에 배치된 코어부(82)를 가지며 상기 배선 기판(11) 상에 설치된 광도파로 본체(80), 및 광신호를 반사하는 한 쌍의 미러(88, 89)를 포함하는 광도파로(12)와, 상기 광신호를 조사하는 발광소자(13)의 단자(117)와 상기 배선 및 비어를 전기적으로 접속하는 제 1 배선 패턴(96)과, 상기 광신호를 수광하는 수광소자(14)의 단자(119)와 상기 배선 및 비어를 전기적으로 접속하는 제 2 배선 패턴(97)을 포함하는 광전기 혼재 기판(10)에서, 상기 제 1 및 제 2 배선 패턴(96, 97)이 상기 광도파로 본체(80) 내에 배치된다.
Figure R1020080041172
광전기 혼재 기판, 광도파로, 발광소자, 수광소자

Description

광전기 혼재 기판{OPTICAL/ELECTRICAL HYBRID SUBSTRATE}
본 발명은 광전기 혼재 기판에 관한 것으로, 특히 배선 기판 상에 설치되어 발광소자와 수광소자 사이에 광신호의 전송을 수행하는 광도파로(optical waveguide)를 포함하는 광전기 혼재 기판에 관한 것이다.
최근, 정보통신의 고속화와 함께, 정보통신의 매체로서, 전기신호로 변환되는 광이 사용되고 있다. 광통신 분야에서는, 광신호의 전기신호로의 변환 또는 전기신호의 광신호로의 변환, 및 광통신 중의 광에 대한 변조 등의 각종 처리를 수행할 필요가 있다. 이런 이유로, 상기 변환 처리를 수행하는 광전기 혼재 기판이 개발되고 있다.
도 1은 종래의 광전기 혼재 기판을 나타내는 단면도이다.
도 1에 나타낸 바와 같이, 종래의 광전기 혼재 기판(200)은 배선 기판(201), 광도파로(202), 비어(204, 205), 배선(207, 208, 211, 212), 솔더레지스트(214), 발광소자(216), 및 수광소자(217)를 갖는다.
배선 기판(201)은 기판 본체(221), 관통 비어(222, 223), 상부배선(225, 226), 하부배선(228, 229), 솔더레지스트(232), 및 외부 접속단자(233, 234)를 갖 는다.
관통 비어(222, 223)는 기판 본체(221)를 관통하도록 설치된다. 관통 비어(222)는 상부배선(225)과 접속되는 상단부 및 하부배선(228)과 전기적으로 접속되는 하단부를 갖는다. 관통 비어(223)는 상부배선(226)과 접속되는 상단부 및 하부배선(229)과 전기적으로 접속되는 하단부를 갖는다.
상부배선(225, 226)은 기판 본체(221)의 상면(221A)에 설치된다. 하부배선(228, 229)은 기판 본체(221)의 하면(221B)에 설치된다. 솔더레지스트(232)는 하부배선(228)의 하면의 일부를 노출하는 개구부(232A) 및 하부배선(229)의 하면의 일부를 노출하는 개구부(232B)를 갖는다. 외부 접속단자(233)는 개구부(232A)에 노출되는 부분의 하부배선(228)에 설치된다. 외부 접속단자(234)는 개구부(232B)에 노출되는 부분의 하부배선(229)에 설치된다.
광도파로(202)는 접착제(250)에 의해 배선 기판(201) 상에 접착된다. 광도파로(202)는 피복층(236), 코어층(237) 및 피복층(238)이 적층된 구조를 가지며, V홈(241, 242), 관통홀(244, 245), 및 미러(2470, 2480)를 갖는다. V홈(241, 242)은 피복층(236), 코어층(237), 및 피복층(238)에 형성된다. V홈(241)은 45도의 경사각도로 된 경사면(241A)을 갖는다. V홈(242)은 45도의 경사각도로 된 경사면(242A)을 갖는다. 관통홀(244, 245)은 피복층(236), 코어층(237), 및 피복층(238)을 관통하도록 형성된다. 미러(2470)는 경사면(241A)에 설치된다. 미러(2480)는 경사면(242A)에 설치된다.
비어(204)는 관통홀(244)에 설치된다. 비어(204)의 하단부는 상부배선(225) 과 전기적으로 접속된다. 비어(205)는 관통홀(245)에 설치된다. 비어(205)의 하단부는 상부배선(226)과 전기적으로 접속된다.
배선(207, 208, 211, 212)은 피복층(238)에 설치된다. 배선(207)은 비어(204) 및 발광소자(216)와 전기적으로 접속된다. 배선(208)은 발광소자(216)와 전기적으로 접속된다. 배선(211)은 비어(205) 및 수광소자(217)와 전기적으로 접속된다. 배선(212)은 수광소자(217)와 전기적으로 접속된다.
솔더레지스트(214)는 피복층(238)의 상면 및 배선(207, 208, 211, 212)의 일부를 피복하도록 설치된다. 솔더레지스트(214)는 배선(207)의 상면의 일부를 노출하는 개구부(214A), 배선(208)의 상면의 일부를 노출하는 개구부(214B), 배선(211)의 상면의 일부를 노출하는 개구부(214C), 배선(212)의 상면의 일부를 노출하는 개구부(214D), 발광소자(216)의 광신호를 통과하게 하는 개구부(214E), 및 수광소자(217)에 광신호를 도달하게 하는 개구부(214F)를 갖는다.
발광소자(216)는 배선(207, 208)과 플립칩 접속되어 있다. 발광소자(216)는 광신호를 조사하는 발광부(247)를 갖는다. 발광부(247)는 개구부(214E)에 대향하여 배치된다. 수광소자(217)는 배선(211, 212)과 플립칩 접속되어 있다. 수광소자(217)는 광신호를 수광하는 수광부(248)를 갖는다. 수광부(248)는 개구부(214F)에 대향하여 배치된다.(예를 들면, 특허문헌 1 참조)
[특허문헌 1] 일본국 특허 공개 공보 제2000-304953호
그러나, 종래의 광전기 혼재 기판(200)에서는 발광소자(216) 또는 수광소자(217)와 접속되는 배선(207, 208, 211, 212)이 피복층(238) 상에 설치되어 있다. 이런 이유로, 광전기 혼재 기판(200)의 수직 방향의 크기가 증가되는 문제가 있다.
또한, 배선(207, 208, 211, 212)은 피복층(238)에 설치되어 있다. 따라서, 발광소자(216) 및 수광소자(217)가 접속되는 부분 이외의 배선(207, 208, 211, 212)을 보호하는 솔더레지스트(214)를 설치할 필요가 있다. 결과적으로, 광전기 혼재 기판(200)의 비용이 증가하는 문제가 있다.
이에 따라, 상술한 문제를 감안하여, 본 발명의 목적은 비용을 절감하고 수직 방향의 크기를 감소시킬 수 있는 광전기 혼재 기판을 제공하는 것이다.
본 발명의 제 1 관점에 의하면,
배선 및 비어를 갖는 배선 기판;
제 1 피복층, 제 2 피복층 및 상기 제 1 피복층과 상기 제 2 피복층 사이에 배치된 코어부를 가지며 상기 배선 기판 상에 설치되는 광도파로 본체와, 광신호를 반사하는 한 쌍의 미러를 포함하는 광도파로;
상기 광신호를 조사하는 발광소자의 단자와 상기 배선 및 비어를 전기적으로 접속하는 제 1 배선 패턴; 및
상기 광신호를 수광하는 수광소자의 단자와 상기 배선 및 비어를 전기적으로 접속하는 제 2 배선 패턴을 포함하고,
상기 제 1 및 제 2 배선 패턴이 상기 광도파로 본체 내에 배치되는 광전기 혼재 기판이 제공된다.
본 발명의 제 2 관점에 의하면,
상기 제 1 배선 패턴은 상기 제 2 피복층에 설치되어 상기 발광소자의 단자에 접속되는 제 1 패드, 상기 제 1 피복층에 설치되는 제 1 비어, 및 상기 제 1 패드와 상기 제 1 비어를 전기적으로 접속하는 제 1 접속부를 갖고,
상기 제 2 배선 패턴은 상기 제 2 피복층에 설치되어 상기 수광소자의 단자에 접속되는 제 2 패드, 상기 제 1 피복층에 설치되는 제 2 비어, 및 상기 제 2 패드와 상기 제 2 비어를 전기적으로 접속하는 제 2 접속부를 갖고,
상기 제 1 및 제 2 접속부의 두께는 상기 코어부의 두께와 거의 동일하게 설정되고, 상기 제 1 및 제 2 접속부는 상기 코어부가 설치된 면과 동일 평면 상에 배치되는 제 1 관점에 의한 광전기 혼재 기판이 제공된다.
본 발명의 제 3 관점에 의하면,
상기 제 1 배선 패턴은 상기 제 2 피복층에 설치되어 상기 발광소자의 단자에 접속되는 제 1 패드, 상기 제 1 피복층에 설치되는 제 1 비어, 및 상기 제 1 패드와 상기 제 1 비어를 전기적으로 접속하는 제 1 배선을 갖고,
상기 제 2 배선 패턴은 상기 제 2 피복층에 설치되어 상기 수광소자의 단자에 접속되는 제 2 패드, 상기 제 1 피복층에 설치되는 제 2 비어, 및 상기 제 2 패드와 상기 제 2 비어를 전기적으로 접속하는 제 2 배선을 갖고,
상기 제 1 및 제 2 배선의 두께는 상기 코어부의 두께와 거의 동일하게 설정되고, 상기 제 1 및 제 2 배선은 상기 코어부가 설치된 면과 동일 평면 상에 배치되는 제 1 관점에 의한 광전기 혼재 기판이 제공된다.
본 발명에 의하면, 발광소자의 단자와 배선 기판에 설치된 배선 및 비어를 전기적으로 접속하는 제 1 배선 패턴, 및 수광소자의 단자와 배선 기판에 설치된 상기 배선 및 비어를 전기적으로 접속하는 제 2 배선 패턴은 광도파로 본체 내에 배치되어 있다. 결과적으로, 발광소자 또는 수광소자와 접속되는 배선이 광도파로 상에 배치된 종래의 광전기 혼재 기판과 비교하여, 광전기 혼재 기판의 수직 방향의 크기를 더 크게 감소시킬 수 있다.
또한, 제 1 및 제 2 배선 패턴은 광도파로 내에 배치되어 있다. 따라서, 제 2 피복층이 종래의 광전기 혼재 기판에 설치된 솔더레지스트와 동일한 기능을 달성한다. 그러므로, 제 2 피복층 상에 솔더레지스트를 설치할 필요가 없다. 결과적으로, 광전기 혼재 기판의 비용을 절감하는 것이 가능하다.
본 발명에 의하면, 광전기 혼재 기판의 비용을 절감하고 광전기 혼재 기판의 수직 방향의 크기를 감소시키는 것이 가능하다.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
(제 1 실시예)
도 2는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판을 나타내는 단면도 이다.
도 2를 참조하면, 제 1 실시예에 의한 광전기 혼재 기판(10)은 배선 기판(11), 광도파로(12), 발광소자(13), 수광소자(14), 언더필 수지(16, 17), 및 외부 접속단자(19)를 갖는다.
배선 기판(11)은 코어 기판(23), 관통 비어(24, 25), 배선(27, 28, 36, 37, 44, 45, 51, 52), 절연층(31, 39, 47), 비어(33, 34, 48, 49), 내부 접속단자용 비어(41, 42), 솔더레지스트(54), 및 확산방지막(56)을 갖는다.
코어 기판(23)은 판형상이며 관통홀(61, 62)을 갖는다. 관통 비어(24)는 관통홀(61)에 설치된다. 관통 비어(24)는 배선(27)과 접속하는 상단부 및 배선(44)과 접속하는 하단부를 갖는다. 관통 비어(24)는 배선(27)과 배선(44)을 전기적으로 접속하는 역할을 한다.
관통 비어(25)는 관통홀(62)에 설치된다. 관통 비어(25)는 배선(28)과 접속되는 상단부 및 배선(45)과 접속되는 하단부를 갖는다. 관통 비어(25)는 배선(28)과 배선(45)을 전기적으로 접속하는 역할을 한다.
배선(27)은 관통 비어(24)가 형성되는 영역에 대응하는 부분의 코어 기판(23)의 상면(23A)에 설치된다. 배선(27)은 관통 비어(24)의 상단부와 접속된다. 배선(28)은 관통 비어(25)가 형성되는 영역에 대응하는 부분의 코어 기판(23)의 상면(23A)에 설치된다. 배선(28)은 관통 비어(25)의 상단부와 접속된다.
절연층(31)은 배선(27)의 상면의 일부를 노출하는 개구부(64) 및 배선(28)의 상면의 일부를 노출하는 개구부(65)를 갖는다. 절연층(31)은 배선(27, 28)을 피복 하기 위해 코어 기판(23)의 상면(23A)에 설치된다.
비어(33)는 개구부(64)에 설치된다. 비어(33)의 하단부는 배선(27)과 접속된다. 비어(34)는 개구부(65)에 설치된다. 비어(34)의 하단부는 배선(28)과 접속된다.
배선(36)은 비어(33)가 형성되는 영역에 대응하는 부분의 절연층(31)의 상면(31A)에 설치된다. 배선(36)은 비어(33)의 상단부와 접속된다. 배선(37)은 비어(34)가 형성되는 영역에 대응하는 부분의 절연층(31)의 상면(31A)에 설치된다. 배선(37)은 비어(34)의 상단부와 접속된다.
절연층(39)은 배선(36)의 상면의 일부를 노출하는 개구부(67) 및 배선(37)의 상면의 일부를 노출하는 개구부(68)를 갖는다. 절연층(39)은 배선(36, 37)을 피복하기 위해 코어 기판(31)의 상면(31A)에 설치된다.
내부 접속단자용 비어(41)는 개구부(67)에 설치된다. 내부 접속단자용 비어(41)의 하단부는 배선(36)과 접속된다. 내부 접속단자용 비어(41)는 후술하는 제 1 배선 패턴(96)이 접속되는 비어이다. 내부 접속단자용 비어(42)는 개구부(68)에 설치된다. 내부 접속단자용 비어(42)의 하단부는 배선(37)과 접속된다. 내부 접속단자용 비어(42)는 후술하는 제 2 배선 패턴(97)이 접속되는 비어이다.
배선(44)은 관통 비어(24)가 형성되는 영역에 대응하는 부분의 코어 기판(23)의 하면(23B)에 설치된다. 배선(44)은 관통 비어(24)의 하단부와 접속된다. 배선(45)은 관통 비어(25)가 형성되는 영역에 대응하는 부분의 코어 기판(23)의 하면(23B)에 설치된다. 배선(45)은 관통 비어(25)의 하단부와 접속된다.
절연층(47)은 배선(44)의 하면의 일부를 노출하는 개구부(71) 및 배선(45)의 하면의 일부를 노출하는 개구부(72)를 갖는다. 절연층(47)은 배선(44, 45)을 피복하기 위해 코어 기판(23)의 하면(23B)에 설치된다.
비어(48)는 개구부(71)에 설치된다. 비어(48)의 상단부는 배선(44)과 접속된다. 비어(49)는 개구부(72)에 설치된다. 비어(49)의 상단부는 배선(45)과 접속된다.
배선(51)은 비어(48)가 형성되는 영역에 대응하는 부분의 절연층(47)의 하면(47A)에 설치된다. 배선(51)은 패드부(74)를 갖는다. 배선(51)은 비어(48)의 하단부와 접속된다. 배선(52)은 비어(49)가 형성되는 영역에 대응하는 부분의 절연층(47)의 하면(47A)에 설치된다. 배선(52)은 패드부(75)를 갖는다. 배선(52)은 비어(49)의 하단부와 접속된다. 관통 비어(24, 25), 배선(27, 28, 36, 37, 44, 45, 51, 52), 비어(33, 34, 48, 49) 및 내부 접속단자용 비어(41, 42)의 재료로서, 예를 들면 Cu를 사용할 수 있다.
솔더레지스트(54)는 패드부(74)의 하면을 노출하는 개구부(54A) 및 패드부(75)의 하면을 노출하는 개구부(54B)를 갖는다. 솔더레지스트(54)는 배선(44, 45)을 피복하기 위해 절연층(47)의 하면(47A)에 설치된다.
확산방지막(56)은 Ni 층(77) 및 Au 층(78)이 적층되는 구조를 갖는다. Ni 층(77)은 개구부(54A, 54B)에 노출되는 패드부(74, 75)에 설치된다. 확산방지막(56)은 패드부(74, 75)에 함유된 Cu가 외부 접속단자(19)로 확산되는 것을 방지하는 역할을 한다.
광도파로(12)와 절연층(39)의 상면은 접착 시트(도시 생략)를 통해 서로 접합된다. 또한, 광도파로(12)와 내부 접속단자용 비어(41, 42)의 상면은 접착 시트(도시 생략)를 통해 서로 접합된다. 광도파로(12)는 광도파로 본체(80), 홈부(85, 86), 미러(88, 89), 피복 재료(91), 접속부 형성 프레임(93, 94), 제 1 배선 패턴(96), 및 제 2 배선 패턴(97)을 갖는다.
광도파로 본체(80)는 제 1 피복층(81), 코어부(82), 및 제 2 피복층(83)을 갖는다. 제 1 피복층(81)은 절연층(39) 및 내부 접속단자용 비어(41, 42)의 상면에 설치된다. 제 1 피복층(81)은 내부 접속단자용 비어(41)의 상면을 노출하는 개구부(101) 및 내부 접속단자용 비어(42)의 상면을 노출하는 개구부(102)를 갖는다. 개구부(101, 102)는 제 1 피복층(81)을 관통하도록 형성된다. 개구부(101, 102)는, 예를 들면 500 ㎛의 직경을 갖도록 설정 가능하다. 제 1 피복층(81)은, 예를 들면 150 ㎛의 두께 M1을 갖도록 설정 가능하다.
도 3은 도 2에 예시된 코어부 및 접속부 형성 프레임을 설명하는 도면이다.
도 2 및 도 3을 참조하면, 복수의 코어부(82)가 미러(88, 89) 사이에 배치된 부분의 제 1 피복층(81) 상에 설치된다. 코어부(82)는 광신호를 전송하는 역할을 한다. 코어부(82)는 제 1 및 제 2 피복층(81, 83)보다 더 높은 굴절률을 갖는 재료에 의해 구성된다. 코어부(82)는, 예를 들면 80 ㎛의 두께 M2을 갖도록 설정 가능하다.
제 2 피복층(83)은 코어부(82) 및 접속부 형성 프레임(93, 94)을 피복하기 위해 제 1 피복층(81)의 상면(81A)에 설치된다. 제 2 피복층(83)은 접속부 형성 프 레임(93)의 상면의 일부 및 후술하는 제 1 접속부(108)의 상면을 노출하는 개구부(104)와, 접속부 형성 프레임(94)의 상면의 일부 및 후술하는 제 2 접속부(113)의 상면을 노출하는 개구부(105)를 갖는다. 개구부(104, 105)는, 예를 들면 500 ㎛의 직경을 갖도록 설정 가능하다. 제 2 피복층(83)은, 예를 들면 150 ㎛의 두께 M3을 갖도록 설정 가능하다.
홈부(85)는 코어부(82)의 한쪽 단부측에 배치된 부분의 제 1 및 제 2 피복층(81, 83)에 형성된다. 홈부(85)는 미러(88)가 형성되는 경사면(85A)을 갖는다. 경사면(85A)과 절연층(39)의 상면(39A)에 의해 형성되는 각도 θ1은 45도로 설정된다.
홈부(86)는 코어부(82)의 다른 쪽 단부측에 배치된 부분의 제 1 및 제 2 피복층(81, 83)에 형성된다. 홈부(86)는 미러(89)가 형성되는 경사면(86A)을 갖는다. 경사면(86A) 및 절연층(39)의 상면(39A)에 의해 형성되는 각도 θ2는 45도로 설정된다.
미러(88)는 경사면(85A)에 대응하는 부분의 코어부(82)의 단면을 피복하도록 설치된다. 미러(88)는 발광소자(13)로부터 조사된 광신호를 코어부(82)로 반사하는 역할을 한다.
미러(89)는 경사면(86A)에 대응하는 부분의 코어부(82)의 단면을 피복하도록 설치된다. 미러(89)는 코어부(82)로부터 전송된 광신호를 수광소자(14)로 반사하는 역할을 한다. 미러(88, 89)로서, 예를 들면 금속막(구체적으로, Au 막)을 사용할 수 있다. 피복 재료(91)는 홈부(85, 86)를 충전하도록 설치된다.
접속부 형성 프레임(93)은 개구부(101)가 형성되는 위치에 대응하는 부분의 제 1 피복층(81) 상에 설치된다. 접속부 형성 프레임(93)은 복수의 관통홀(93A)을 갖는다. 관통홀(93A)의 직경은 개구부(101, 104)의 직경보다 작게 설정된다. 개구부(101, 104)의 직경이 500 ㎛인 경우, 관통홀(93A)의 직경은 예를 들면 300 ㎛로 설정 가능하다. 접속부 형성 프레임(93)은 코어부(82)를 형성하는 데 사용되는 코어 재료에 의해 구성된다. 접속부 형성 프레임(93)은 코어부(82)의 두께와 거의 동일한 두께 M4를 갖도록 구성된다.
접속부 형성 프레임(94)은 개구부(102)가 형성되는 위치에 대응하는 부분의 제 1 피복층(81) 상에 설치된다. 접속부 형성 프레임(94)은 복수의 관통홀(94A)을 갖는다. 관통홀(94A)의 직경은 개구부(102, 105)의 직경보다 작게 설정된다. 개구부(102, 105)의 직경이 500 ㎛인 경우, 관통홀(94A)의 직경은 예를 들면 300 ㎛로 설정 가능하다. 접속부 형성 프레임(94)은 코어부(82)를 형성하는 데 사용되는 코어 재료에 의해 구성된다. 또한, 접속부 형성 프레임(94)은 코어부(82)의 두께와 거의 동일한 두께 M5를 갖도록 구성된다. 즉, M2≒M4≒M5의 관계이지만, M1≒M3의 관계를 만족할 필요는 없다.
제 1 배선 패턴(96)은 발광소자(13)의 단자(117)와 배선 기판(11)에 설치된 내부 접속단자용 비어(41)를 전기적으로 접속하는 역할을 한다. 제 1 배선 패턴(96)은 광도파로 본체(80)에 설치된다. 제 1 배선 패턴(96)은 제 1 비어(107), 제 1 접속부(108) 및 제 1 패드(109)를 갖는다.
제 1 비어(107)는 제 1 피복층(81)에 형성된 개구부(101)에 설치된다. 제 1 비어(107)의 하단부는 내부 접속단자용 비어(41)와 전기적으로 접속된다. 제 1 비어(107)의 재료로서, 예를 들면 Cu를 사용할 수 있다.
제 1 접속부(108)는 접속부 형성 프레임(93)의 관통홀(93A)에 설치된다. 제 1 접속부(108)는 제 1 피복층(81)의 상면(81A)과 거의 동일 평면 상에 있는 제 1 비어(107)의 상면에 설치된다. 즉, 제 1 접속부(108)는 코어부(82)가 설치된 면과 동일 평면 상에 설치된다. 제 1 접속부(108)의 두께는 코어부(82)의 두께 M2와 거의 동일하다. 제 1 접속부(108)의 하단부는 제 1 비어(107)와 전기적으로 접속된다. 제 1 접속부(108)의 재료로서, 예를 들면 Ag를 사용할 수 있다.
따라서, 제 1 접속부(108)의 두께는 코어부(82)의 두께 M2와 거의 동일하게 설정되며, 또한 제 1 접속부(108)는 코어부(82)가 설치된 면과 동일 평면 상에 배치된다. 결과적으로, 광도파로 본체(80)의 두께가 종래의 광전기 혼재 기판(200)(도 1 참조)에 설치된 광도파로(202)의 두께보다 커지는 것을 방지할 수 있다.
제 1 패드(109)는 개구부(104)에 설치된다. 제 1 패드(109)는 발광소자(13)의 단자(117)에 접속되는 상단부 및 제 1 접속부(108)에 접속되는 하단부를 갖는다. 제 1 패드(109)는 제 1 접속부(108)를 통해 제 1 비어(107)와 전기적으로 접속된다. 제 1 패드(109)의 재료로서, 예를 들면 Cu를 사용할 수 있다.
그러므로, 발광소자(13)의 단자(117)와 접속되는 제 1 패드(109)는 제 2 피복층(83)에 형성된 개구부(104)에 설치된다. 결과적으로, 제 2 피복층(83)은 종래 의 광전기 혼재 기판(200)에 설치된 솔더레지스트(214)(도 1 참조)와 동일한 기능을 달성한다. 따라서, 제 2 피복층(83) 상에 솔더레지스트(214)를 설치할 필요가 없다. 이에 따라, 광전기 혼재 기판(10)의 비용을 절감하는 것이 가능하다.
제 2 배선 패턴(97)은 수광소자(14)의 단자(119)와 배선 기판(11)에 설치된 내부 접속단자용 비어(42)를 전기적으로 접속하는 역할을 한다. 제 2 배선 패턴(97)은 광도파로 본체(80)에 설치된다. 제 2 배선 패턴(97)은 제 2 비어(112), 제 2 접속부(113) 및 제 2 패드(114)를 갖는다.
제 2 비어(112)는 제 1 피복층(81)에 형성된 개구부(102)에 설치된다. 제 2 비어(112)의 하단부는 내부 접속단자용 비어(42)와 전기적으로 접속된다. 제 2 비어(112)의 재료로서, 예를 들면 Cu를 사용할 수 있다.
제 2 접속부(113)는 접속부 형성 프레임(94)의 관통홀(94A)에 설치된다. 제 2 접속부(113)는 제 1 피복층(81)의 상면(81A)과 거의 동일 평면 상에 있는 제 2 비어(112)의 상면에 설치된다. 즉, 제 2 접속부(113)는 코어부(82)가 설치된 면과 동일 평면 상에 설치된다. 제 2 접속부(113)의 두께는 코어부(82)의 두께 M2와 거의 동일하다. 제 2 접속부(113)의 하단부는 제 2 비어(112)와 전기적으로 접속된다. 제 2 접속부(113)의 재료로서, 예를 들면 Ag를 사용할 수 있다.
따라서, 제 2 접속부(113)의 두께는 코어부(82)의 두께 M2와 거의 동일하게 설정되며, 또한 제 2 접속부(113)는 코어부(82)가 설치된 면과 동일 평면 상에 배치된다. 결과적으로, 광도파로 본체(80)의 두께가 종래의 광전기 혼재 기판(200)(도 1 참조)에 설치된 광도파로(202)의 두께보다 커지는 것을 방지할 수 있 다.
제 2 패드(114)는 개구부(105)에 설치된다. 제 2 패드(114)는 수광소자(14)의 단자(119)에 접속되는 상단부 및 제 2 접속부(113)에 접속되는 하단부를 갖는다. 제 2 패드(114)는 제 2 접속부(113)를 통해 제 2 비어(112)와 전기적으로 접속된다. 제 2 패드(114)의 재료로서, 예를 들면 Cu를 사용할 수 있다.
그러므로, 수광소자(14)의 단자(119)와 접속되는 제 2 패드(114)는 제 2 피복층(83)에 형성된 개구부(105)에 설치된다. 결과적으로, 제 2 피복층(83)은 종래의 광전기 혼재 기판(200)에 설치된 솔더레지스트(214)(도 1 참조)와 동일한 기능을 달성한다. 따라서, 제 2 피복층(83) 상에 솔더레지스트(214)를 설치할 필요가 없다. 이에 따라, 광전기 혼재 기판(10)의 비용을 절감하는 것이 가능하다.
상술한 바와 같이, 발광소자(13)와 배선 기판(11)을 전기적으로 접속하는 제 1 배선 패턴(96) 및 수광소자(14)와 배선 기판(11)을 전기적으로 접속하는 제 2 배선 패턴(97)은 광도파로 본체(80)에 설치된다. 결과적으로, 피복층(238) 상에 배선(207, 208, 211, 212)을 형성하는 종래의 광전기 혼재 기판(200)(도 1 참조)과 비교하여, 광전기 혼재 기판(10)의 수직 방향의 크기를 더 크게 감소시킬 수 있다.
발광소자(13)는 제 1 패드(109)와 미러(88)가 형성된 위치에 대응하는 부분의 광도파로(12) 상에 설치된다. 발광소자(13)는 광신호를 조사하는 발광부(116)와 단자(117)를 갖는다. 발광부(116)는 미러(88) 위에 배치된다. 단자(117)는 제 1 패드(109) 위에 배치된다. 단자(117)는 땜납(도시 생략)을 통해 제 1 패드(109) 상에 고정된다. 발광소자(13)로서, 예를 들면 면발광 레이저 소자(VCSEL)를 사용할 수 있다.
수광소자(14)는 제 2 패드(114)와 미러(89)가 형성된 위치에 대응하는 부분의 광도파로(12) 상에 설치된다. 수광소자(14)는 광신호를 수광하는 수광부(118)와 단자(119)를 갖는다. 수광부(118)는 미러(89) 위에 배치된다. 단자(119)는 제 2 패드(114) 위에 배치된다. 단자(119)는 땜납(도시 생략)을 통해 제 2 패드(114) 상에 고정된다. 수광소자(14)로서, 예를 들면 포토다이오드 소자(PD)를 사용할 수 있다.
언더필 수지(16)는 발광소자(13)와 광도파로(12) 사이의 간극을 충전하도록 설치된다. 언더필 수지(16)는 광도파로(12)에 발광소자(13)를 고정하는 역할을 한다. 언더필 수지(16)로서, 광신호를 투과시킬 수 있는 투광성 수지를 사용할 수 있다.
언더필 수지(17)는 수광소자(14)와 광도파로(12) 사이의 간극을 충전하도록 설치된다. 언더필 수지(17)는 광도파로(12)에 수광소자(14)를 고정하는 역할을 한다. 언더필 수지(17)로서, 광신호를 투과시킬 수 있는 투광성 수지를 사용할 수 있다.
외부 접속단자(19)는 확산방지막(56)의 하면측에 설치된다. 외부 접속단자(19)로서, 예를 들면 땜납 볼을 사용할 수 있다.
본 실시예에 따른 광전기 혼재 기판에 의하면, 발광소자(13)의 단자(117)와 배선 기판(11)에 설치된 배선 및 비어를 전기적으로 접속하는 제 1 배선 패턴(96)(구체적으로 관통 비어(24, 25), 배선(27, 28, 36, 37, 44, 45, 51, 52), 비어(33, 34, 48, 49), 및 내부 접속단자용 비어(41, 42)), 및 수광소자(14)의 단 자(119)와 배선 기판(11)에 설치된 상기 배선 및 비어를 전기적으로 접속하는 제 2 배선 패턴(97)이 광도파로 본체(80) 내에 배치되어 있다. 결과적으로, 발광소자(216) 또는 수광소자(217)와 접속되는 배선(207, 208, 211, 212)이 광도파로(202) 상에 배치된 종래의 광전기 혼재 기판(200)과 비교하여, 광전기 혼재 기판(10)의 수직 방향의 크기를 더 크게 감소시킬 수 있다.
더욱이, 발광소자(13)의 단자(117)와 접속되는 제 1 패드(109)를 제 2 피복층(83)에 형성된 개구부(104)에 설치하고, 또한 수광소자(14)의 단자(119)와 접속하는 제 2 패드(114)를 제 2 피복층(83)에 형성된 개구부(105)에 설치한다. 결과적으로, 제 2 피복층(83)이 종래의 광전기 혼재 기판(200)에 설치된 솔더레지스트(214)(도 1 참조)와 동일한 기능을 달성한다. 그러므로, 제 2 피복층(83) 상에 솔더레지스트(214)를 설치할 필요가 없다. 따라서, 광전기 혼재 기판(10)의 비용을 절감하는 것이 가능하다.
도 4 내지 도 19는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면들이다. 도 4 내지 도 19에서, 제 1 실시예에 의한 광전기 혼재 기판(10)과 동일한 구성 부분은 동일한 부호를 갖는다. 또한 도 15는 도 14에 나타낸 구조로부터 지지 기판(125)를 제거한 후, 지지 기판(125)을 제거한 구조를 수직으로 반전시킨 상태를 나타낸다.
도 4 내지 도 19를 참조하여, 제 1 실시예에 의한 광전기 혼재 기판(10)의 제조 방법을 설명한다. 먼저, 도 4에 나타낸 단계에서, 주지의 기술에 의해 배선 기판(11)을 형성한다. 다음, 도 5에 나타낸 단계에서, 준비된 지지 기판(125)의 상 면(125A)에 제 1 피복층(81)을 형성한다. 구체적으로, 지지 기판(125)의 상면(125A)에 시트 형상의 피복층을 점착한 후 경화하여 제 1 피복층(81)을 형성한다. 제 1 피복층(81)의 두께 M1은, 예를 들면 150 ㎛로 설정될 수 있다. 지지 기판(125)으로서, 예를 들면 폴리카보네이트 판, 아크릴 판, 또는 PET 판을 사용할 수 있다.
다음, 도 6에 나타낸 단계에서, 제 1 피복층(81)의 상면(81A)을 피복하기 위해 코어 재료(127)를 형성한다. 구체적으로, 제 1 피복층(81)의 상면(81A)에 시트 형상의 코어 재료를 점착한다. 코어 재료(127)의 두께는, 예를 들면 80 ㎛로 설정될 수 있다.
다음, 도 7에 나타낸 단계에서, 도 6에 나타낸 코어 재료(127)를 노광 및 현상하여, 코어부(82) 및 관통홀(93A, 94A)을 갖는 접속부 형성 프레임(93, 94)을 형성한다. 코어부(82)의 두께 M2 및 접속부 형성 프레임(93, 94)의 두께 M4와 M5는, 예를 들면 80 ㎛로 설정될 수 있다. 또한 관통홀(93A, 94A)의 직경은, 예를 들면 300 ㎛로 설정될 수 있다.
다음, 도 8에 나타낸 단계에서, 관통홀(93A, 94A)에 도전 재료를 충전한 다음, 도전 재료를 리플로우 처리하여 제 1 및 제 2 접속부(108, 113)를 형성한다. 도전 재료로서, 예를 들면 Ag를 사용할 수 있다.
다음, 도 9에 나타낸 단계에서, 도 8에 나타낸 구조 상에 개구부(104, 105)를 갖는 제 2 피복층(83)을 형성한다. 구체적으로, 도 8에 나타낸 구조 상에 시트 형상의 피복층을 점착한 다음 노광 및 현상하여 제 2 피복층(83)을 형성한다. 이 때, 개구부(104, 105)는 그 직경이 관통홀(93A, 94A)의 직경보다 크게 형성된다. 관통홀(93A, 94A)의 직경이 300 ㎛인 경우, 개구부(104, 105)는, 예를 들면 500 ㎛의 직경을 갖도록 설정될 수 있다.
다음, 도 10에 나타낸 단계에서, 도 9에 나타낸 지지 기판(125)에 형성된 구조를 지지 기판(125)으로부터 제거한 후, 제 2 피복층(83)이 지지 기판(125)의 상면(125A)과 접촉하도록, 지지 기판(125)으로부터 제거된 구조를 지지 기판(125)에 점착한다.
다음, 도 11에 나타낸 단계에서, 코어부(82)의 양 단부 및 그 근방에 위치하는 부분의 제 2 피복층(83)의 일부 및 제 1 피복층(81)을 절단(예를 들면, 다이싱 블레이드를 사용)하여, 코어부(82)의 한쪽 단면을 노출하는 홈부(85)와 코어부(82)의 다른 쪽 단면을 노출하는 홈부(86)를 형성한다. 결과적으로, 홈부(85, 86)에 노출된 부분의 제 1 및 제 2 피복층(81, 83) 및 코어부(82)에 경사면(85A, 86A)이 형성된다. 경사면(85A, 86A)의 각도 θ1 및 θ2는, 예를 들면 45도로 설정될 수 있다.
다음, 도 12에 나타낸 단계에서, 홈부(85, 86)에 노출된 코어부(82)의 단면 미러(88, 89)를 형성한다. 구체적으로, 예를 들면 마스크를 사용하는 스퍼터법을 통해 홈부(85, 86)에 노출된 코어부(82)의 단면에 금속막을 형성하여 미러(88, 89)를 형성한다. 미러(88, 89)로서 역할을 하는 금속막으로서, 예를 들면 Au 막을 사용할 수 있다. 금속막으로서 Au 막을 사용하는 경우, Au 막의 두께는, 예를 들면 0.2 ㎛로 설정될 수 있다.
다음, 도 13에 나타낸 단계에서, 미러(88, 89)가 형성된 홈부(85, 86)를 피복 재료(91)로 충전한다. 결과적으로, 미러(88, 89)는 피복 재료(91)로 충전된다.
다음, 도 14에 나타낸 단계에서, 제 1 접속부(108)를 노출하는 개구부(101) 및 제 2 접속부(113)를 노출하는 개구부(102)를 제 1 피복층(81)에 형성한다. 구체적으로, 개구부(101, 102)는 예를 들면 엔드밀 가공(end milling)에 의해 형성될 수 있다. 이 때, 개구부(101, 102)는 그 직경이 관통홀(93A, 94A)의 직경보다 크게 형성된다. 관통홀(93A, 94A)의 직경이 300 ㎛인 경우, 개구부(101, 102)는 예를 들면 500 ㎛의 직경을 갖도록 설정될 수 있다.
다음, 도 15에 나타낸 단계에서, 도 14에 나타낸 구조로부터 지지 기판(125)를 제거한다. 이어서, 도 16에 나타낸 단계에서, 개구부(101, 102, 104, 105)에 금속막을 형성하여, 제 1 및 제 2 비어(107, 112)와 제 1 및 제 2 패드(109, 114)를 형성한다. 구체적으로, 예를 들면 제 1 및 제 2 접속부(108, 113)를 급전층으로 사용한 전해도금법을 통해 금속막(예를 들면, Cu 막)을 석출 성장시켜, 제 1 및 제 2 비어(107, 112)와 제 1 및 제 2 패드(109, 114)를 형성한다. 결과적으로, 광도파로(12)가 제조된다.
이어서, 도 17에 나타낸 단계에서, 도전성 접착제(도시 생략)로 배선 기판(11) 상에 광도파로(12)를 접착한다. 다음 도 18에 나타낸 단계에서, 납땜(도시 생략)을 통해 제 1 패드(109) 상에 발광소자(13)의 단자(117)를 고정하고, 또한 발광소자(13)와 광도파로(12) 사이의 간극을 충전하여 언더필 수지(16)를 형성한다. 이어서, 납땜(도시 생략)을 통해 제 2 패드(114) 상에 수광소자(14)의 단자(119)를 고정하고, 또한 수광소자(14)와 광도파로(12) 사이의 간극을 충전하여 언더필 수지(17)를 형성한다. 언더필 수지(16, 17)로서, 예를 들면 광투과성 수지를 사용할 수 있다.
이어서, 도 19에 나타낸 단계에서, 확산방지막(56)의 하면측에 외부 접속단자(19)를 형성한다. 결과적으로, 제 1 실시예에 의한 광전기 혼재 기판(10)이 제조된다.
(제 2 실시예)
도 20은 본 발명의 제 2 실시예에 의한 광전기 혼재 기판을 나타내는 단면도이다. 도 20에서, 제 1 실시예에 의한 광전기 혼재 기판(10)과 동일한 구성 부분은 동일한 부호를 갖는다
도 20을 참조하면, 제 2 실시예에 의한 광전기 혼재 기판(130)은, 제 1 실시예에 의한 광전기 혼재 기판(10)에 설치된 배선 기판(11) 및 광도파로(12) 대신에 배선 기판(131) 및 광도파로(132)가 설치되는 것을 제외하고, 광전기 혼재 기판(10)의 구조와 동일한 구조를 갖는다.
배선 기판(131)은, 제 1 실시예에서 설명한 배선 기판(11)에 설치된 내부 접속단자용 비어(41)를 광전기 혼재 기판(130)의 외주 부근에 위치하는 부분의 배선(36) 상에 배치하고, 배선 기판(11)에 설치된 내부 접속단자용 비어(42)를 광전기 혼재 기판(130)의 외주 부근에 위치하는 부분의 배선(37) 상에 배치하는 것을 제외하고, 배선 기판(11)의 구조와 동일한 구조를 갖는다.
광도파로(132)는 제 1 실시예에서 설명한 광도파로(12)에 설치된 접속부 형 성 프레임(93, 94)과 제 1 및 제 2 배선 패턴(96, 97) 대신에 배선 형성 프레임(134, 135) 및 제 1 및 제 2 배선 패턴(137, 138)을 설치하는 것을 제외하고, 광도파로(12)의 구조와 동일한 구조를 갖는다.
도 21은 도 20에 예시된 코어부 및 배선 형성 프레임을 설명하는 도면이다.
도 20 및 도 21을 참조하면, 배선 형성 프레임(134)은 개구부(101)가 형성된 위치에 대응하는 부분의 제 1 피복층(81) 상에 설치된다. 배선 형성 프레임(134)은 복수의 관통홈(141)을 갖는다. 배선 형성 프레임(134)은 코어부(82)를 형성하기 위해 사용되는 코어 재료에 의해 구성된다. 또한, 배선 형성 프레임(134)은 두께 M6이 코어부(82)의 두께 M2와 거의 동일하도록 구성된다.
배선 형성 프레임(135)은 개구부(102)가 형성된 위치에 대응하는 부분의 제 1 피복층(81) 상에 설치된다. 배선 형성 프레임(135)은 복수의 관통홈(142)을 갖는다. 배선 형성 프레임(135)은 코어부(82)를 형성하기 위해 사용되는 코어 재료에 의해 구성된다. 또한, 배선 형성 프레임(135)은 두께 M7이 코어부(82)의 두께 M2와 거의 동일하도록 구성된다. 즉, M2≒M6≒M7의 관계이지만, M1≒M3의 관계를 만족할 필요는 없다.
제 1 배선 패턴(137)은 제 1 실시예에서 설명한 제 1 배선 패턴(96)에 설치된 제 1 접속부(108) 대신에 제 1 배선(145)을 설치하고, 제 1 배선 패턴(96)에 설치된 제 1 비어(107) 및 제 1 패드(109)의 위치가 제 1 및 피복층(81) 및 제 2 피복층(83)의 면방향으로 시프트되어 있는 것을 제외하고, 제 1 배선 패턴(96)의 구조와 동일한 구조를 갖는다.
즉, 제 1 비어의 중심은 상기 제 1 접속부의 중심에 대해 시프트될 수도 있고, 제 2 비어의 중심은 제 2 접속부의 중심에 대해 시프트될 수도 있다.
제 1 배선(145)은 배선 형성 프레임(134)의 관통홈(141)에 설치된다. 제 1 배선(145)은 제 1 피복층(81)의 상면(81A) 및 제 1 피복층(81)의 상면(81A)과 거의 동일 평면인 제 1 비어(107)의 상면에 설치된다. 즉, 제 1 배선(145)은 코어부(82)가 배치된 면과 동일 평면 상에 설치된다. 제 1 배선(145)은 제 1 비어(107)의 상단부 및 제 1 패드(109)의 하단부와 접속한다. 제 1 배선(145)의 두께는 코어부(82)의 두께 M2와 거의 동일하다. 제 1 배선(145)의 재료로서, 예를 들면 Ag를 사용할 수 있다.
따라서, 제 1 배선(145)의 두께는 코어부(82)의 두께 M2와 거의 동일하게 설정되고, 또한 제 1 배선(145)은 코어부(82)가 설치된 면과 동일 평면 상에 배치된다. 결과적으로, 광도파로 본체(80)의 두께가 종래의 광전기 혼재 기판(200)(도 1 참조)에 설치된 광도파로(202)의 두께보다 커지는 것을 방지할 수 있다.
또한, 제 1 비어(107)의 상단부와 접속하고 제 1 패드(109)의 하단부와 접속하는 제 1 배선(145)이 설치된다. 결과적으로, 제 1 비어(107) 및 제 1 패드(109)를 원하는 위치에 배치하는 것이 가능하다.
제 2 배선 패턴(138)은 제 1 실시예에서 설명한 제 2 배선 패턴(97)에 설치된 제 2 접속부(113) 대신에 제 2 배선(146)을 설치하고, 제 2 배선 패턴(97)에 설치된 제 2 비어(112) 및 제 2 패드(114)의 위치가 제 1 및 제 2 피복층(81, 83) 의 면방향으로 시프트되어 있는 것을 제외하고, 제 2 배선 패턴(97)의 구조와 동일한 구조를 갖는다.
제 2 배선(146)은 배선 형성 프레임(135)의 관통홈(142)에 설치된다. 제 2 배선(146)은 제 1 피복층(81)의 상면(81A) 및 제 1 피복층(81)의 상면(81A)과 거의 동일 평면인 제 2 비어(112)의 상면에 설치된다. 즉, 제 2 배선(146)은 코어부(82)가 배치된 면과 동일 평면 상에 설치된다. 제 2 배선(146)은 제 2 비어(112)의 상단부 및 제 2 패드(114)의 하단부와 접속된다. 제 2 배선(146)의 두께는 코어부(82)의 두께 M2와 거의 동일하다. 제 2 배선(146)의 재료로서, 예를 들면 Ag를 사용할 수 있다.
따라서, 제 2 배선(146)의 두께는 코어부(82)의 두께 M2와 거의 동일하게 설정되고, 또한 제 2 배선(146)은 코어부(82)가 설치된 면과 동일 평면 상에 배치된다. 결과적으로, 광도파로 본체(80)의 두께가 종래의 광전기 혼재 기판(200)(도 1 참조)에 설치된 광도파로(202)의 두께보다 커지는 것을 방지할 수 있다.
또한, 제 2 비어(112)의 상단부 및 제 2 패드(114)의 하단부와 접속되는 제 2 배선(146)이 설치된다. 결과적으로, 제 2 비어(112) 및 제 2 패드(114)를 원하는 위치에 배치하는 것이 가능하다.
상기 구조를 갖는 광전기 혼재 기판(130)은 상술한 제 1 실시예에 의한 광전기 혼재 기판(10)의 제조 방법과 동일한 기술을 사용하여 제조될 수 있다.
본 실시예에 의한 광전기 혼재 기판에 의하면, 제 1 비어(107) 및 제 1 패드(109)와 접속되는 제 1 배선(145)과 제 2 비어(112) 및 제 2 패드(114)와 접속되는 제 2 배선(146)이 설치된다. 결과적으로, 제 1 및 제 2 비어(107, 112)와 제 1 및 제 2 패드(109, 114)를 원하는 위치에 배치하는 것이 가능하다.
또한, 본 실시예에 의한 광전기 혼재 기판(130)은 제 1 실시예에 의한 광전기 혼재 기판(10)과 동일한 이점을 얻을 수 있다.
본 발명에 의한 바람직한 실시예를 상세히 설명하였지만, 본 발명은 특정한 실시예로 제한되지 않으며, 특허청구범위에 기술된 발명의 범주를 이탈하지 않고서 다양한 변형 및 변경이 가능하다.
본 발명은 배선 기판 상에 설치되어 발광소자와 수광소자 사이에 광신호의 전송을 수행하는 광도파로를 포함하는 광전기 혼재 기판에 적용 가능하다.
도 1은 종래의 광전기 혼재 기판을 나타내는 단면도.
도 2는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판을 나타내는 단면도.
도 3은 도 2에 예시된 코어부 및 접속부 형성 프레임을 설명하는 도면.
도 4는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 1).
도 5는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 2).
도 6은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 3).
도 7은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 4).
도 8은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 5).
도 9는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 6).
도 10은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 7).
도 11은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 8).
도 12는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 9).
도 13은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 10).
도 14는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 11).
도 15는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 12).
도 16은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 13).
도 17은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 14).
도 18은 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 15).
도 19는 본 발명의 제 1 실시예에 의한 광전기 혼재 기판의 제조 단계를 나타내는 도면(제 16).
도 20은 본 발명의 제 2 실시예에 의한 광전기 혼재 기판을 나타내는 단면도.
도 21은 도 20에 예시된 코어부 및 배선 형성 프레임을 설명하는 도면.
* 도면의 주요 부분에 대한 부호의 설명*
10, 130 : 광전기 혼재 기판 11, 131 : 배선 기판
12, 132 : 광도파로 13 : 발광소자
14 : 수광 소자 16, 17 : 언더필 수지
19 : 외부 접속단자 23 : 코어 기판
23A, 31A, 39A, 81A, 125A : 상면 23B, 47A : 하면
24, 25 : 관통 비어
27, 28, 36, 37, 44, 45, 51, 52 : 배선 31, 39, 47 : 절연층
33, 34, 48, 49 : 비어 41, 42 : 내부 접속단자용 비어
54 : 솔더레지스트
54A, 54B, 64, 65, 67, 68, 71, 72, 101, 102, 104, 105 : 개구부
56 : 확산방지막 61, 62, 93A, 94A : 관통홀
74, 75 : 패드부 77 : Ni 층
78 : Au 층 80 : 광도파로 본체
81 : 제 1 피복층 82 : 코어부
83 : 제 2 피복층 85, 86 : 홈부
85A, 86A : 경사면 88, 89 : 미러
91 : 피복 재료 93, 94 : 접속부 형성 프레임
96, 137 : 제 1 배선 패턴 97, 138 : 제 2 배선 패턴
107 : 제 1 비어 108 : 제 1 접속부
109 : 제 2 패드 112 : 제 2 비어
113 : 제 2 접속부 114 : 제 2 패드
116 : 발광부 117, 119 : 단자
118 : 수광부 125 : 지지 기판
127 : 코어 재료 134, 135 : 배선 형성 재료
141, 142 : 관통홈 145 : 제 1 배선
146 : 제 2 배선 θ1, θ2 : 각도
M1 ~ M7 : 두께

Claims (4)

  1. 배선 및 비어가 배치되어 있는 배선 기판;
    제 1 피복층, 제 2 피복층 및 상기 제 1 피복층과 상기 제 2 피복층 사이에 배치된 코어부를 가지며 상기 배선 기판 상에 설치되는 광도파로 본체와, 광신호를 반사하는 한 쌍의 미러를 포함하는 광도파로;
    상기 광신호를 조사하는 발광소자의 단자와 상기 배선 기판에 배치된 배선 및 비어를 전기적으로 접속하는 제 1 배선 패턴; 및
    상기 광신호를 수광하는 수광소자의 단자와 상기 배선 기판에 배치된 다른 배선 및 비어를 전기적으로 접속하는 제 2 배선 패턴을 포함하고,
    상기 제 1 및 제 2 배선 패턴이 상기 광도파로 본체 내에 배치되며,
    상기 제 1 배선 패턴은 상기 제 2 피복층에 설치되어 상기 발광소자의 단자에 접속되는 제 1 패드, 상기 제 1 피복층에 설치되는 제 1 비어, 및 상기 제 1 패드와 상기 제 1 비어를 전기적으로 접속하는 제 1 접속부를 갖고,
    상기 제 2 배선 패턴은 상기 제 2 피복층에 설치되어 상기 수광소자의 단자에 접속되는 제 2 패드, 상기 제 1 피복층에 설치되는 제 2 비어, 및 상기 제 2 패드와 상기 제 2 비어를 전기적으로 접속하는 제 2 접속부를 갖고,
    상기 제 1 및 제 2 접속부의 두께는 상기 코어부의 두께와 동일하게 설정되고, 상기 제 1 및 제 2 접속부는 상기 코어부가 설치된 면과 동일 평면 상에 배치되는 것을 특징으로 하는 광전기 혼재 기판.
  2. 배선 및 비어가 배치되어 있는 배선 기판;
    제 1 피복층, 제 2 피복층 및 상기 제 1 피복층과 상기 제 2 피복층 사이에 배치된 코어부를 가지며 상기 배선 기판 상에 설치되는 광도파로 본체와, 광신호를 반사하는 한 쌍의 미러를 포함하는 광도파로;
    상기 광신호를 조사하는 발광소자의 단자와 상기 배선 기판에 배치된 배선 및 비어를 전기적으로 접속하는 제 1 배선 패턴; 및
    상기 광신호를 수광하는 수광소자의 단자와 상기 배선 기판에 배치된 다른 배선 및 비어를 전기적으로 접속하는 제 2 배선 패턴을 포함하고,
    상기 제 1 및 제 2 배선 패턴이 상기 광도파로 본체 내에 배치되며,
    상기 제 1 배선 패턴은 상기 제 2 피복층에 설치되어 상기 발광소자의 단자에 접속되는 제 1 패드, 상기 제 1 피복층에 설치되는 제 1 비어, 및 상기 제 1 패드와 상기 제 1 비어를 전기적으로 접속하는 제 1 배선을 갖고,
    상기 제 2 배선 패턴은 상기 제 2 피복층에 설치되어 상기 수광소자의 단자에 접속되는 제 2 패드, 상기 제 1 피복층에 설치되는 제 2 비어, 및 상기 제 2 패드와 상기 제 2 비어를 전기적으로 접속하는 제 2 배선을 갖고,
    상기 제 1 및 제 2 배선의 두께는 상기 코어부의 두께와 동일하게 설정되고, 상기 제 1 및 제 2 배선은 상기 코어부가 설치된 면과 동일 평면 상에 배치되는 것을 특징으로 하는 광전기 혼재 기판.
  3. 제 1 항에 있어서,
    상기 제 1 비어의 중심은 상기 제 1 접속부의 중심에 대해 시프트되고,
    상기 제 2 비어의 중심은 상기 제 2 접속부의 중심에 대해 시프트되는 것을 특징으로 하는 광전기 혼재 기판.
  4. 삭제
KR1020080041172A 2007-05-14 2008-05-02 광전기 혼재 기판 KR101435092B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007127906A JP5155596B2 (ja) 2007-05-14 2007-05-14 光電気混載基板の製造方法
JPJP-P-2007-00127906 2007-05-14

Publications (2)

Publication Number Publication Date
KR20080100767A KR20080100767A (ko) 2008-11-19
KR101435092B1 true KR101435092B1 (ko) 2014-08-27

Family

ID=40027570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080041172A KR101435092B1 (ko) 2007-05-14 2008-05-02 광전기 혼재 기판

Country Status (4)

Country Link
US (1) US7596289B2 (ko)
JP (1) JP5155596B2 (ko)
KR (1) KR101435092B1 (ko)
TW (1) TWI426307B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010139562A (ja) * 2008-12-09 2010-06-24 Shinko Electric Ind Co Ltd 光導波路、光導波路搭載基板及び光送受信装置
TWI406020B (zh) * 2009-01-13 2013-08-21 Mutual Tek Ind Co Ltd 光電混合線路板及其製造方法
JP5461897B2 (ja) * 2009-06-19 2014-04-02 新光電気工業株式会社 光導波路積層配線基板及びその製造方法と実装構造
KR101079867B1 (ko) * 2009-11-13 2011-11-04 삼성전기주식회사 광기판 및 그 제조방법
CN102556888B (zh) * 2011-12-10 2014-04-02 富泰华精密电子（郑州）有限公司 升降机构
CN102556889B (zh) * 2011-12-11 2014-04-02 富泰华精密电子（郑州）有限公司 连杆升降机构
JP2013186310A (ja) * 2012-03-08 2013-09-19 Shinko Electric Ind Co Ltd 光電気複合基板及びその製造方法
JP6137777B2 (ja) * 2012-04-17 2017-05-31 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 半導体上の発光素子または受光素子と光導波路との間の光の接続損失を低減させることに役立つ、スペーサ樹脂パターンの設計
JP6080155B2 (ja) * 2012-11-08 2017-02-15 日東電工株式会社 光電気混載基板
JP6474060B2 (ja) * 2013-10-31 2019-02-27 日東電工株式会社 光電気混載基板
WO2015161488A1 (zh) * 2014-04-24 2015-10-29 华为技术有限公司 单模垂直腔面发射激光器收发模块及光信号传播方法
US9812597B2 (en) * 2014-08-12 2017-11-07 Personal Genomics, Inc. Optical sensor and manufacturing method thereof
JP6469469B2 (ja) * 2015-02-06 2019-02-13 富士通コンポーネント株式会社 光導波路モジュール
US9899355B2 (en) * 2015-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
US10209466B2 (en) * 2016-04-02 2019-02-19 Intel IP Corporation Integrated circuit packages including an optical redistribution layer
JP6637368B2 (ja) * 2016-04-06 2020-01-29 新光電気工業株式会社 光導波路装置及びその製造方法
US10168495B1 (en) * 2017-06-28 2019-01-01 Kyocera Corporation Optical waveguide and optical circuit board
JP7118731B2 (ja) 2018-05-18 2022-08-16 新光電気工業株式会社 光導波路搭載基板、光送受信装置
JP7280031B2 (ja) * 2018-11-14 2023-05-23 新光電気工業株式会社 光導波路搭載基板、光通信装置及び光導波路搭載基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016807A (ko) * 1999-05-28 2002-03-06 후지다 히로미찌 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법
JP2002277694A (ja) * 2001-03-19 2002-09-25 Mitsubishi Electric Corp 光導波路および電気回路を有する基板およびその製造方法
JP2004146602A (ja) * 2002-10-24 2004-05-20 Sony Corp 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
JP2006171641A (ja) * 2004-12-20 2006-06-29 Sony Corp 光導波シートのミラー面形成用の加工ヘッド、加工装置および光導波シートのミラー面の形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19826648B4 (de) * 1998-06-16 2005-07-28 Siemens Ag Schaltungsträger mit einer optischen Schicht und optoelektronisches Bauelement
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
TW460717B (en) * 1999-03-30 2001-10-21 Toppan Printing Co Ltd Optical wiring layer, optoelectric wiring substrate mounted substrate, and methods for manufacturing the same
JP2003304953A (ja) 2002-04-16 2003-10-28 Kawajun Co Ltd 寸法調整自在商品陳列用トレー
JP2005062557A (ja) * 2003-08-15 2005-03-10 Canon Inc 光素子装置、それを用いた二次元光導波路素子及び光電融合配線基板
JP4260650B2 (ja) * 2004-02-26 2009-04-30 新光電気工業株式会社 光電気複合基板及びその製造方法
KR100623477B1 (ko) * 2004-08-25 2006-09-19 한국정보통신대학교 산학협력단 광섬유 다발을 이용한 광 인쇄회로기판 및 광연결 블록
JP4447428B2 (ja) * 2004-10-19 2010-04-07 新光電気工業株式会社 光導波路の製造方法
JP2006120956A (ja) * 2004-10-22 2006-05-11 Ibiden Co Ltd 多層プリント配線板
JP5064109B2 (ja) * 2007-05-11 2012-10-31 新光電気工業株式会社 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016807A (ko) * 1999-05-28 2002-03-06 후지다 히로미찌 광·전기배선기판, 실장기판 및 광·전기배선기판의제조방법
JP2002277694A (ja) * 2001-03-19 2002-09-25 Mitsubishi Electric Corp 光導波路および電気回路を有する基板およびその製造方法
JP2004146602A (ja) * 2002-10-24 2004-05-20 Sony Corp 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリット回路モジュール及びその製造方法
JP2006171641A (ja) * 2004-12-20 2006-06-29 Sony Corp 光導波シートのミラー面形成用の加工ヘッド、加工装置および光導波シートのミラー面の形成方法

Also Published As

Publication number Publication date
KR20080100767A (ko) 2008-11-19
US20080285911A1 (en) 2008-11-20
US7596289B2 (en) 2009-09-29
TW200848816A (en) 2008-12-16
JP5155596B2 (ja) 2013-03-06
TWI426307B (zh) 2014-02-11
JP2008281923A (ja) 2008-11-20

Similar Documents

Publication Publication Date Title
KR101435092B1 (ko) 광전기 혼재 기판
EP1041418B1 (en) Optical wiring layer, optoelectric wiring substrate, mounted substrate, and methods for manufacturing the same
KR100720854B1 (ko) 광·전기배선기판, 실장기판 및 광전기배선기판의 제조방법
EP2239606B1 (en) Manufacturing method of opto-electric hybrid module and opto-electric hybrid module obtained thereby
KR100784454B1 (ko) 전자 장치 및 그 제조 방법
JP3731542B2 (ja) 光モジュール及び光モジュールの実装方法
US9201203B2 (en) Photoelectric composite substrate and method of manufacturing the same
US8903203B2 (en) Optical waveguide device and method of manufacturing the same
KR20080100131A (ko) 광도파로와 그 제조 방법, 및 광전기 혼재 기판의 제조방법
JP4969379B2 (ja) 光導波路搭載基板及びその製造方法
JP4498102B2 (ja) 光電気配線板、および、光通信用デバイス
US11378763B2 (en) Optical waveguide having support member, optical waveguide mounting substrate and optical transceiver
KR20080049655A (ko) 광전기 기판의 제조 방법 및 광전기 기판
JP5395734B2 (ja) 光電気複合基板の製造方法
KR20230024196A (ko) 혼합 임베디드 패키징 구조 및 그 제작 방법
US8983245B2 (en) Optical board, method of manufacturing the optical board and optical module structure
JP2007086367A (ja) 光ピン、光ピンコネクタ及び光路変換用モジュール
JP4476743B2 (ja) 光部品支持基板及びその製造方法
JP2008281817A (ja) 光電気混載基板及びその製造方法
US10928598B2 (en) Optical waveguide mounting substrate and optical communication device
TW201546514A (zh) 光電線路板及其組裝方法
TWI821737B (zh) 光迴路基板、安裝構造體及光迴路基板的製造方法
JP4698728B2 (ja) 光電気集積配線基板および光電気集積配線システム
JP5387240B2 (ja) 光基板およびその製造方法
KR101189494B1 (ko) 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 5