KR101189494B1 - 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법 - Google Patents

반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법 Download PDF

Info

Publication number
KR101189494B1
KR101189494B1 KR1020110073484A KR20110073484A KR101189494B1 KR 101189494 B1 KR101189494 B1 KR 101189494B1 KR 1020110073484 A KR1020110073484 A KR 1020110073484A KR 20110073484 A KR20110073484 A KR 20110073484A KR 101189494 B1 KR101189494 B1 KR 101189494B1
Authority
KR
South Korea
Prior art keywords
lead
optical
adhesive
optical device
forming
Prior art date
Application number
KR1020110073484A
Other languages
English (en)
Inventor
배재민
김지현
김병진
이상현
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020110073484A priority Critical patent/KR101189494B1/ko
Application granted granted Critical
Publication of KR101189494B1 publication Critical patent/KR101189494B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

본 발명은, 실장의 용이성을 확보하면서 광 연결 효율을 증진시키는데 적합한 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법에 관한 것으로, 이를 위하여, 반도체 패키지에 채용되는 리드의 일단(또는 양단)을 패키지, 즉 광소자와 반도체 칩 또는 광소자가 몰딩 부재에 의해 몰딩된 반도체 패키지로부터 일정 크기만큼 돌출시키고, 이 돌출된 리드를 몰딩 부재의 대향 측에서 리드에 대해 수직하게 돌출되도록 구부려서 접착 리드로 변형시키며, 이러한 접착 리드를 이용하여 반도체 패키지를 광 도파로의 수직하는 반사면에 수직 방향으로 직접 접착할 수 있도록 함으로써, 광 신호의 전달 거리를 최소화할 수 있어 광 연결 효율을 증진시킬 수 있으며, 제작 공정의 간소화를 통해 제품의 생산성 향상 및 가격 경쟁력을 증진시킬 수 있는 것이다.

Description

반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD, OPTICAL DEVICE INTEGRATED PACKAGE AND MANUFACTURING METHOD}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 실장의 용이성을 확보하면서 광 연결 효율을 증진시키는데 적합한 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법에 관한 것이다.
근래 들어, 마이크로프로세서의 기술이 점차적으로 발전함에 따라 그 동작속도는 수십 Gb/s에 이르고 있으나, 소자간 또는 소자와 보드간의 전기적 연결의 한계로 인해 이러한 고속의 데이터 속도에 대응하지 못하는 문제가 대두되고 있다.
따라서, 이러한 전기적 연결의 한계를 극복하기 위한 기법의 하나로써 광을 이용한 광 연결이 시도되고 있는데, 이러한 광 연결은 신호 전송의 고속화, 배선의 고밀도화, 상대적으로 작은 소요 에너지 등과 같은 많은 장점을 제공하기 때문에 대용량 컴퓨터나 혹은 차세대 이동통신 시스템에서의 신호처리 능력을 더욱 향상시킬 수 있다.
이러한 광 연결을 제공하는 전형적인 종래 기술로서는 일본 공개특허공보 특개 2003-50329(공개일 : 2003. 2. 21)(이하, "선행특허"라 함)가 있으며, 이러한 선행특허에서는 코어와 클래드로 이루어진 광 배선층에 수직하게 수/발광 소자를 적층(플립칩 본딩)하고, 광 배선층에 미러부재를 형성하여 수직 방향으로 광로를 변환시킴으로써 광 배선층을 통해 입사되는 광(광 신호)을 수광 소자로 전달하고, 발광 소자로부터 방사되는 광을 광 배선층으로 전달하는 구조를 갖는다.
일본 공개특허공보 특개 2003-50329(공개일 : 2003. 2. 21)
그러나, 선행특허는 플립칩 본딩을 통해 광 배선층에 수직하게 수/발광 소자를 플립칩 본딩해야 하기 때문에 광 배선층과 플립칩의 높이만큼 광 신호의 전달 거리가 이격될 수밖에 없으며, 이러한 높이 차이로 인해 광 연결 효율(optical coupling efficiency)이 저하될 수밖에 없는 단점을 갖는다.
또한, 선행특허는 광 배선층에 미러부재를 별도로 형성해야만 하기 때문에 그 제작 공정이 복잡하게 될 뿐만 아니라 그로 인해 제품의 가격이 상승하게 되는 문제점을 갖는다.
본 발명은, 일 관점에 따라, 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와, 상기 광 입출력 홀의 상부 영역에 순차 적층된 광소자 및 반도체 칩과, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재와, 상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드를 포함하는 반도체 패키지를 제공한다.
본 발명은, 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과, 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어를 형성하는 과정과, 상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과, 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어를 형성하는 과정과, 상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자, 반도체 칩, 제1 및 제2도전성 와이어를 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 광소자 위에 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프를 형성하는 과정과, 상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과, 상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과, 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과, 상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자, 반도체 칩 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 광소자에 소정 위치에 상기 광소자의 상부와 하부를 전기적으로 관통 연결하는 비아를 형성하는 과정과, 상기 광소자의 일측에 형성된 비아 상에 솔더 범프를 형성하는 과정과, 상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과, 상기 비아를 통해 대응하는 전극 패드가 접촉되도록 하여 상기 광소자의 상부에 반도체 칩을 적층하는 과정과, 상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자와 반도체 칩을 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지와, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 접착 리드의 접착면이 상부측 금속층에 형성된 접착 영역에 접착되는 광 PCB를 포함하는 광소자 일체형 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지를 준비하는 과정과, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상부측 금속층에 상기 접착 리드의 접착 영역을 정의하는 솔더 마스크 댐이 형성된 광 PCB를 준비하는 과정과, 상기 접착 영역에 도전성 물질을 도포하는 과정과, 상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 접착 리드의 접착면을 상기 도전성 물질이 도포된 접착 영역에 위치 정렬시키는 과정과, 접착 공정을 실시하여 상기 접착 영역에 상기 접착 리드의 접착면을 접착시키는 과정을 포함하는 광소자 일체형 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와, 상기 광 입출력 홀의 상부 영역에 순차 적층된 광소자 및 반도체 칩과, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재와, 상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제1접착 리드와, 상기 리드의 타단으로부터 신장되며, 상기 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제2접착 리드를 포함하는 반도체 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과, 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어를 형성하는 과정과, 상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과, 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어를 형성하는 과정과, 상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자, 반도체 칩, 제1 및 제2도전성 와이어를 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 각각 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 상기 리드 상에 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프를 형성하는 과정과, 상기 솔더 범프 상에 상기 광 입출력 홀과 대면하는 광소자를 적층하는 과정과, 상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과, 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과, 상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자, 반도체 칩 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 각각 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 광소자에 소정 위치에 상기 광소자의 상부와 하부를 전기적으로 관통 연결하는 비아를 형성하는 과정과, 상기 광소자의 일측에 형성된 비아 상에 솔더 범프를 형성하는 과정과, 상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과, 상기 비아를 통해 대응하는 전극 패드가 접촉되도록 하여 상기 광소자의 상부에 반도체 칩을 적층하는 과정과, 상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자와 반도체 칩을 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지와, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 제1 및 제2접착 리드의 각 접착면이 상부측 금속층과 하부측 금속층에 각각 형성된 각 접착 영역에 각각 접착되는 상기 광 PCB를 포함하는 광소자 일체형 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지를 준비하는 과정과, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 제1 및 제2접착 리드의 각 접착 영역을 각각 정의하는 제1 및 제2솔더 마스크 댐이 상부측 금속층과 하부측 금속층에 각각 형성된 광 PCB를 준비하는 과정과, 상기 각 접착 영역에 도전성 물질을 도포하는 과정과, 상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 제1 및 제2접착 리드의 각 접착면을 상기 도전성 물질이 도포된 각 접착 영역에 위치 정렬시키는 과정과, 접착 공정을 실시하여 상기 각 접착 영역에 상기 제1 및 제2접착 리드의 각 접착면을 접착시키는 과정을 포함하는 광소자 일체형 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와, 상기 광 입출력 홀의 상부 영역에 적층된 광소자와, 상기 광소자를 매립하는 몰딩 부재와, 상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드를 포함하는 반도체 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과, 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과, 상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지와, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 접착 리드의 접착면이 상부측 금속층에 형성된 접착 영역에 접착되는 광 PCB를 포함하는 광소자 일체형 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지를 준비하는 과정과, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상부측 금속층에 상기 접착 리드의 접착 영역을 정의하는 솔더 마스크 댐이 형성된 광 PCB를 준비하는 과정과, 상기 접착 영역에 도전성 물질을 도포하는 과정과, 상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 접착 리드의 접착면을 상기 도전성 물질이 도포된 접착 영역에 위치 정렬시키는 과정과, 접착 공정을 실시하여 상기 접착 영역에 상기 접착 리드의 접착면을 접착시키는 과정을 포함하는 광소자 일체형 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와, 상기 광 입출력 홀의 상부 영역에 적층된 광소자와, 상기 광소자를 매립하는 몰딩 부재와, 상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제1접착 리드와, 상기 리드의 타단으로부터 신장되며, 상기 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제2접착 리드를 포함하는 반도체 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과, 상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과, 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과, 상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 각각 형성하는 과정을 포함하는 반도체 패키지 제작 방법을 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지와, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 제1 및 제2접착 리드의 각 접착면이 상부측 금속층과 하부측 금속층에 각각 형성된 각 접착 영역에 각각 접착되는 상기 광 PCB를 포함하는 광소자 일체형 패키지를 제공한다.
본 발명은, 또 다른 관점에 따라, 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지를 준비하는 과정과, 상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 제1 및 제2접착 리드의 각 접착 영역을 각각 정의하는 제1 및 제2솔더 마스크 댐이 상부측 금속층과 하부측 금속층에 각각 형성된 광 PCB를 준비하는 과정과, 상기 각 접착 영역에 도전성 물질을 도포하는 과정과, 상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 제1 및 제2접착 리드의 각 접착면을 상기 도전성 물질이 도포된 각 접착 영역에 위치 정렬시키는 과정과, 접착 공정을 실시하여 상기 각 접착 영역에 상기 제1 및 제2접착 리드의 각 접착면을 접착시키는 과정을 포함하는 광소자 일체형 패키지 제작 방법을 제공한다.
본 발명은, 반도체 패키지에 채용되는 리드의 일단(또는 양단)을 광소자와 반도체 칩 또는 광소자가 몰딩 부재에 의해 몰딩된 반도체 패키지로부터 일정 크기만큼 돌출시키고, 이 돌출된 리드를 몰딩 부재의 대향 측에서 리드에 대해 수직하게 돌출되도록 구부려서 접착 리드로 변형시키며, 이러한 접착 리드를 이용하여 반도체 패키지를 광 PCB 내 광 도파로의 수직하는 반사면에 수직 방향으로 직접 접착시킴으로써, 광 신호의 전달 거리를 최소화할 수 있으며, 이를 통해 광 연결 효율을 더욱 증진시킬 수 있다.
또한, 본 발명은 반도체 패키지와 광 도파로 사이에 별도의 다른 구성부재를 형성함이 없이 접착 리드를 이용하여 반도체 패키지를 광 PCB 내 광 도파로의 수직하는 반사면에 수직 방향으로 직접 접착시킴으로써, 제작 공정의 간소화를 실현할 수 있으며, 이를 통해 제품의 생산성 향상 및 가격 경쟁력을 증진시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지의 단면도,
도 2는 본 발명의 일 실시 예에 따른 광소자 일체형 패키지의 단면도,
도 3은 광 도파로의 상단 측에 접착 리드가 접착될 접착 영역을 정의하는 솔더 마스크 댐이 형성된 구조를 보여주는 구조도,
도 4a 내지 4g는 본 발명의 일 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도,
도 5a 내지 5c는 본 발명의 일 실시 예에 따라 광소자 일체형 패키지를 제작하는 주요 과정을 도시한 공정 순서도,
도 6은 도 1에 도시된 반도체 패키지의 변형 실시 예에 따른 반도체 패키지의 단면도,
도 7은 도 2에 도시된 실시 예의 변형 실시 예에 따른 광소자 일체형 패키지의 단면도,
도 8은 솔더 범프와 도전성 와이어를 이용하여 광소자, 반도체 칩 및 리드를 물리적으로 각각 연결시키는 구조를 갖는 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도,
도 9는 솔더 범프와 비아를 이용하여 광소자, 반도체 칩 및 리드를 물리적으로 각각 연결시키는 구조를 갖는 본 발명의 또 다른 실시 예에 따른 반도체 패키지의 단면도,
도 10은 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도,
도 11은 본 발명의 다른 실시 예에 따른 광소자 일체형 패키지의 단면도,
도 12는 본 발명의 또 다른 실시 예에 따른 광소자 일체형 패키지의 단면도,
도 13은 본 발명의 또 다른 실시 예에 따른 반도체 패키지의 단면도,
도 14는 도 12에 도시된 반도체 패키지의 변형 실시 예에 따른 반도체 패키지의 단면도.
본 발명의 기술요지는, 반도체 패키지에 채용되는 리드의 일단(또는 양단)을 패키지, 즉 광소자와 반도체 칩 또는 광소자가 몰딩 부재에 의해 몰딩된 반도체 패키지로부터 일정 크기만큼 돌출시키고, 이 돌출된 리드를 몰딩 부재의 대향(반대 방향) 측에서 리드에 대해 수직하게 돌출되도록 구부려서 접착 리드로 변형시키며, 이러한 접착 리드를 이용하여 반도체 패키지를 광 PCB 내 광 도파로의 수직하는 반사면에 수직 방향으로 직접 접착할 수 있도록 한다는 것으로, 본 발명은 이러한 기술적 수단을 통해 종래 선행특허에서의 문제점들을 효과적으로 극복할 수 있다.
여기에서, 접착 리드는, 반도체 패키지가 광 PCB 내 광 도파로의 수직하는 반사면에 수직 방향으로 직접 접착될 수 있도록, 광 도파로의 일측(예컨대, 상부측)에 형성된 금속층의 소정 부분(예컨대, 솔더 마스크 댐에 의해 정의되는 접착 영역)에 접착되는 기능적인 의미에서 "접착 리드"라고 칭하였으나, 이러한 명칭은 반드시 이에 한정되는 것은 아니며 "접착 리드"가 아닌 다른 용어로서 표현될 수도 있음은 물론이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지의 단면도로서, 본 실시 예의 반도체 패키지는 일부 영역을 관통하는 형태로 광 입출력 홀(104)이 형성된 리드(102)의 상부 영역에 광소자(106)가 적층(형성)되고, 이 광소자(106)의 상부 일측에는 그 상부의 소정 영역에 형성된 각 전극 패드(도시 생략)와 리드(102) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결하는 제1도전성 와이어(108)가 형성된다. 여기에서, 광 입출력 홀(104)은 광소자(106)에서 발생되는 광(광 신호)을 도 2에 도시된 광 PCB(200) 내 광 도파로(202)로 방사하거나 혹은 광 PCB(200) 내 광 도파로(202)로부터 전달되는 광을 광소자(106)로 입사하는 역할을 제공한다. 그리고, 비록 도면에서의 도시는 생략되었으나, 이러한 광 입출력 홀(104)의 일측에는 광 신호 처리 등을 위한 렌즈 등이 탑재될 수 있다.
또한, 본 실시 예의 반도체 패키지는 광소자(106)의 상부에 스페이서(110)가 적층(형성)되고, 이 스페이서(110)의 상부에 반도체 칩(112)이 적층(형성)되며, 반도체 칩(112)의 상부 일측에는 각 전극 패드(도시 생략)와 리드(102) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결하는 제2도전성 와이어(114)가 형성되고, 몰딩 부재(116)가 광소자(106), 스페이서(110), 반도체 칩(112), 제1 및 제2도전성 와이어(108, 114)를 매립(몰딩)하며, 리드(102)의 일단으로부터 신장되어 광 PCB(200) 내 광 도파로(202)의 수직하는 반사면(210)으로의 접착 지지를 위해 몰딩 부재(116)의 대향(반대 방향) 측으로 돌출되는(즉, 몰딩 부재(116)의 대향(반해 방향) 측에서 리드(102)에 대해 수직하게 돌출되는) 접착 리드(118)가 형성되는 구조를 갖는다.
즉, 본 실시 예의 반도체 패키지는 광 PCB(200) 내 광 도파로(202)의 수직하는 반사면(210)에 반도체 패키지를 수직 방향으로 접착할 때 반도체 패키지가 정확하게 고정될 수 있도록 리드(102)로부터 신장되는 일단에 몰딩 부재(116)의 대향 방향으로 리드(102)에 대해 수직하는 형태의 접착 리드(118)가 형성된다.
도 2는 본 발명의 일 실시 예에 따른 광소자 일체형 패키지의 단면도로서, 광 PCB(200)는 코어와 클래드를 포함하는 광 도파로(202), 절연층(204), 금속층(206), 솔더 마스크(208), 내 광 도파로(202)반사면(210) 및 접착 영역(212) 등을 포함할 수 있으며, 반도체 패키지의 광 입출력 홀(104)이 광 PCB(200) 내 광 도파로(202)의 반사면(210)에 대면 접촉되도록 하여 접착 리드(118)의 접착면이 상부 측 금속층(206)에 형성된 접착 영역(212)에 접착되는 구조를 갖는다.
여기에서, 접착 리드(118)의 접착면이 접착되는 접착 영역(212)은, 일 예로서 도 3에 도시된 바와 같이, 솔더 마스크 댐(302)을 통해 정의될 수 있다. 즉, 솔더 마스크 댐(302)은 반도체 패키지를 광 PCB(200) 내 광 도파로(202)의 반사면(210)에 접착시킬 때 반도체 패키지의 리드(102)의 일단에 형성된 접착 리드(118)를 잡아주는(고정시키는) 역할을 하게 되며, 이를 통해 광 PCB(200)의 정확한 위치에 반도체 패키지를 접착시킬 수 있다. 그리고, 도 2에서의 도시는 생략되었으나, 접착 영역(212)에는 접착 리드(118)와 금속층(206)간의 전기적 접착 특성의 개선을 위해 도전성 물질(214)이 도포될 수 있는데, 이러한 도전성 물질(214)로는, 예컨대 스텐실 방법으로 도포 가능한 솔더 페이스트 등이 사용될 수 있다.
다음에, 상술한 바와 같은 구조를 갖는 본 실시 예의 반도체 패키지를 제작하고, 이 제작된 반도체 패키지를 이용하여 광소자 일체형 패키지를 제작하는 일련의 과정에 대하여 설명한다.
도 4a 내지 4g는 본 발명의 일 실시 예에 따라 반도체 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
도 4a를 참조하면, 예컨대 건식 또는 습식 식각 공정을 실시하여 리드(102)의 일부를 선택적으로 제거함으로써, 리드(102)의 일부를 관통하는 광 입출력 홀(104)을 형성한다.
이어서, 접착제 등을 이용하는 접착 공정을 실시함으로써, 일 예로서 도 4b에 도시된 바와 같이, 광 입출력 홀(104)의 상부 영역을 커버하는 형태로 리드(102) 상에 광소자(106)를 적층한다. 여기에서, 광소자(106)는, 예컨대 VCSEL(vertical cavity surface emitting laser) 등과 같은 발광 소자이거나 혹은 PD(photo diode) 등과 같은 수광 소자이거나 혹은 광신호를 송수신하는 수발광 소자일 수 있다.
다음에, 와이어 본딩 공정을 실시함으로써, 일 예로서 도 4c에 도시된 바와 같이, 광소자(106)의 상부에 형성된 각 전극 패드(도시 생략)와 리드(102) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결하는 제1도전성 와이어(108)를 형성한다.
다시, 증착 또는 접착 공정 등을 순차적으로 실시함으로써, 일 예로서 도 4d에 도시된 바와 같이, 광소자(106)의 상부에 스페이서(110)와 반도체 칩(112)을 순차적으로 적층한다. 여기에서, 스페이서(110)로서는, 예컨대 실리콘, 접착 필름 등을 이용할 수 있다.
이후, 와이어 본딩 공정을 다시 실시함으로써, 일 예로서 도 4e에 도시된 바와 같이, 반도체 칩(112)의 상부에 형성된 각 전극 패드(도시 생략)와 리드(102) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결하는 제2도전성 와이어(114)를 형성한다.
이어서, 몰딩 컴파운드 공정 등을 실시함으로써, 일 예로서 도 4f에 도시된 바와 같이, 광소자(106), 스페이서(110), 반도체 칩(112), 제1 및 제2도전성 와이어(108, 114)를 완전히 매립(몰딩)하는 몰딩 부재(116)를 형성한다. 여기에서, 몰딩 부재(116)는 리드(102)의 일단의 일부가 남도록(노출되도록)몰딩되는데, 이것은 후속의 공정을 통해 일단의 일부를 수직하게 구부려서 접착 리드로 사용하기 위해서이다.
마지막으로, 리드(102)로부터 신장되는 일단의 일부를 몰딩 부재(116)의 대향(반대 방향) 측으로 돌출되도록 변형시킴으로써, 일 예로서 도 4g에 도시된 바와 같이, 몰딩 부재(116)의 대향(반해 방향) 측에서 리드(102)에 대해 수직하는 접착 리드(118)를 형성한다. 여기에서, 접착 리드(118)는 광 PCB 내 광 도파로의 수직하는 반사면에 반도체 패키지를 접착시킬 때 정확한 위치에 반도체 패키지를 지지 고정시키기 위한 것이다.
즉, 본 실시 예에 따르면, 상술한 바와 같은 일련의 공정들을 실시함으로써, 몰딩 부재의 대향 측에서 리드에 대해 수직하는 형태를 갖는 접착 리드가 형성된 반도체 패키지를 제작할 수 있다.
다음에, 상술한 바와 같은 일련의 공정들을 통해 제작한 본 실시 예의 반도체 패키지를 광 PCB에 접착하여 광소자 일체형 패키지를 제작하는 일련의 과정들에 대하여 설명한다.
도 5a 내지 5c는 본 발명의 일 실시 예에 따라 광소자 일체형 패키지를 제작하는 주요 과정을 도시한 공정 순서도이다.
먼저, 도 4a 내지 4g를 통해 제작한 반도체 패키지, 즉 몰딩 부재의 대향 측에서 리드에 대해 수직하는 형태를 갖는 접착 리드가 형성된 반도체 패키지를 준비한다.
다음에, 예컨대 감광성 마스크와 UV광을 이용하는 노광, 현상 등의 공정을 실시함으로써, 일 예로서 도 3에 도시된 바와 같이, 광 PCB(200) 내 일측(예컨대, 상부 측) 금속층(206)에 접착 영역을 정의하는 솔더 마스크 댐(302)을 형성한 후, 접착 영역의 내부에 있는 솔더 마스크(208)를 선택적으로 제거함으로써, 일 예로서 도 5a에 도시된 바와 같이, 상부측 금속층(206)의 상부 일부를 노출시키는 접착 영역(212)을 형성한다.
여기에서, 솔더 마스크 댐(302)에 의해 정의되는 접착 영역(212)은 반도체 패키지를 광 PCB(200) 내 광 도파로(202)의 반사면(210)에 접착시킬 때 반도체 패키지의 리드(102)의 일단에 형성된 접착 리드(118)를 잡아주는(고정시키는) 역할을 하게 되며, 이를 통해 광 PCB(200) 내 광 도파로(202)의 정확한 반사면 위치에 반도체 패키지를 접착시킬 수 있다.
이어서, 스텐실 공정 등을 실시함으로써, 일 예로서 도 5b에 도시된 바와 같이, 접착 영역(212)의 내부에 도전성 물질(214)을 형성(반도체 패키지를 접착시키기 위한 광 PCB의 준비)하는데, 이러한 도전성 물질(214)은 접착 리드(118)와 금속층(206)간의 전기적 접착 특성을 개선하기 위한 것이다.
다시, 반도체 패키지의 광 입출력 홀(104)이 광 PCB(200) 내 광 도파로(202)의 반사면(210)에 대면 접촉되고, 접착 리드(118)를 도전성 물질(214)이 도포된 접착 영역(212)에 정렬되도록 하여 반도체 패키지와 광 PCB를 위치 정렬(즉, 광 PCB 내 광 도파로의 수직하는 반사면에 수직 방향으로 반도체 패키지를 위치 정렬)시키며, 이후 가열 공정 또는 가압 공정을 실시함으로써, 일 예로서 도 5c에 도시된 바와 같이, 반도체 패키지가 광 PCB 내 광 도파로의 반사면에 수직하는 방향으로 접착되는 광소자 일체형 패키지를 완성한다. 여기에서, 반도체 패키지와 광 PCB간의 접착력 강화를 위해 광 도파로 이외의 반사면 부분(즉, 금속층과 절연층의 수직면 부분)에 접착제(예컨대, 접착 필름 등)를 사용할 수도 있음은 물론이다.
도 6은 도 1에 도시된 반도체 패키지의 변형 실시 예에 따른 반도체 패키지의 단면도이고, 도 7은 도 2에 도시된 실시 예의 변형 실시 예에 따른 광소자 일체형 패키지의 단면도이다.
도 6을 참조하면, 리드(602)로부터 신장되어 형성된 접착 리드(618)의 종단에 광 도파로의 하향 홈(또는 브라인드 비아)의 방향으로 삽입 가능한 구조의 걸림턱(620)을 더 형성한 점에 차이점을 가지며, 그 이외의 구조는 도 1에 도시된 반도체 패키지와 실질적으로 동일하며, 각 구성부재의 짝 공정 또한 동일한 공정으로 수행될 수 있다. 따라서, 명세서의 간결화를 위한 불필요한 중복기재를 피하기 위하여, 여기에서는 이들 구조 및 제작 과정에 대한 상세 설명을 생략한다. 이때, 걸림턱(620)은 접착 리드를 제작하는 과정과 동일하게 접착 리드(618)의 종단 부분을 구부리는 방식의 변형을 통해 제작될 수 있다.
즉, 도 6에 있어서, 참조번호 602는 도 1의 102에, 604는 도 1의 104에, 606은 도 1의 106에, 608은 도 1의 108에, 610은 도 1의 110에, 612는 도 1의 112에, 614는 도 1의 114에, 616은 도 1의 116에 각각 대응하는 것으로, 이들 대응 구성부재는 실질적으로 동일한 기능을 수행하는 동일 구성부재로써 역시 동일한 공정으로 제작될 수 있다.
따라서, 상기와 같이 광 도파로의 접착 영역 내에 형성된 하향 홈(도 7의 704)에 삽입 가능한 구조의 걸림턱(620)이 형성된 반도체 패키지를 광 PCB 내 광 도파로의 반사면에 접착시키기 위해서는, 일 예로서 도 7에 도시된 바와 같이, 광 PCB의 상단 측에 형성된 접착 영역(702) 내의 대응 위치에 하향 홈(704)을 형성해야 하며, 반도체 패키지와 광 PCB를 접착시키는 공정에서는 하향 홈(704)의 내부에 도전성 물질(706)을 도포해야 할 것이다.
본 변형 실시 예에 따른 반도체 패키지는 리드로부터 신장되는 접착 리드의 종단에 상부측 금속층에서 그 하향 방향으로 삽입 가능한 구조의 걸림턱을 구비하기 때문에, 접착 리드만을 형성한 도 1의 반도체 패키지에 비해 더욱 견고한 접착 지지(광 PCB로의 접착 지지)를 실현할 수 있다.
한편, 본 실시 예에 따라 제작되는 반도체 패키지는 광소자와 리드 및 반도체 칩과 리드를 제1및 제2도전성 와이어로 연결시키는 반도체 패키지에 한정되는 것은 아니며, 도 8과 도 9를 참조하여 후술되어지는 반도체 패키지들에도 적용될 수 있음은 물론이다.
도 8은 솔더 범프와 도전성 와이어를 이용하여 광소자, 반도체 칩 및 리드를 물리적으로 각각 연결시키는 구조를 갖는 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도이다.
도 8을 참조하면, 본 실시 예의 반도체 패키지는 일부 영역을 관통하는 형태로 광 입출력 홀(804)이 형성된 리드(802)의 상부에 솔더 범프(806)를 통해 광소자(808)가 적층(형성)되는데, 이러한 솔더 범프(806)는 광소자(808)의 하부에 형성된 각 전극 패드(도시 생략)와 리드(802) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결시킨다. 여기에서, 광 입출력 홀(804)은 도 1에 도시된 대응하는 구성부재와 동일한 기능을 제공한다.
또한, 본 실시 예의 반도체 패키지는 광소자(808)의 상부에 스페이서(810)가 적층(형성)되고, 이 스페이서(810)의 상부에 반도체 칩(812)이 적층(형성)되며, 반도체 칩(812)의 상부 일측에는 각 전극 패드(도시 생략)와 리드(802) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결하는 도전성 와이어(814)가 형성되고, 몰딩 부재(816)가 광소자(808), 스페이서(810), 반도체 칩(812) 및 도전성 와이어(814)를 매립(몰딩)하며, 리드(802)의 일단으로부터 신장되어 광 PCB 내 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 몰딩 부재(816)의 대향(반대 방향) 측으로 돌출되는(즉, 몰딩 부재(816)의 대향(반해 방향) 측에서 리드(802)에 대해 수직하게 돌출되는) 접착 리드(818)가 형성되는 구조를 갖는다.
즉, 본 실시 예의 반도체 패키지는, 도 1의 실시 예에서와 마찬가지로, 광 PCB 내 광 도파로의 수직하는 반사면에 반도체 패키지를 수직 방향으로 접착할 때 반도체 패키지가 정확하게 고정될 수 있도록 리드(802)로부터 신장되는 일단에 몰딩 부재(816)의 대향 방향으로 리드(802)에 대해 수직하는 형태의 접착 리드(818)가 형성된다.
다음에, 상술한 바와 같은 구조를 갖는 본 실시 예의 반도체 패키지를 제작하는 일련의 과정에 대하여 설명한다.
먼저, 예컨대 건식 또는 습식 식각 공정을 실시하여 리드(802)의 일부를 선택적으로 제거함으로써, 리드(802)의 일부를 관통하는 광 입출력 홀(804)을 형성하고, 예컨대 도금 공정 등을 실시하여 광소자(808) 위에 솔더 범프(806)를 형성하며, 리드(802)에 플럭스(flux)를 바른 후 플립하여 리드(802)에 광소자(808)를 접착시킨다. 여기에서 솔더 범프(806)는 광소자(808)의 하부에 형성된 각 전극 패드(도시 생략)와 리드(802) 내에 형성된 대응하는 각 입출력 패드(도시 생략)간을 전기적으로 연결시킨다.
이후, 스페이서(810), 반도체 칩(812), 도전성 와이어(814), 몰딩 부재(816) 및 접착 리드(818)를 형성하는 일련의 과정들은, 도 1에 도시된 대응하는 구성부재들을 형성하는 과정들과 실질적으로 동일하다. 따라서, 명세서의 간결화를 위한 불필요한 중복기재를 피하기 위하여, 여기에서는 이들 구성부재의 형성 과정에 대한 상세 설명을 생략한다.
도 9는 솔더 범프와 비아를 이용하여 광소자, 반도체 칩 및 리드를 물리적으로 각각 연결시키는 구조를 갖는 본 발명의 또 다른 실시 예에 따른 반도체 패키지의 단면도이다.
도 9를 참조하면, 일부 영역을 관통하는 형태로 광 입출력 홀(904)이 형성된 리드(902)의 상부에 솔더 범프(906)를 통해 광소자(908)가 적층(형성)되는데, 이러한 솔더 범프(906)는 광소자(908)의 하부에 형성된 각 전극 패드(도시 생략)와 리드(902) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결시킨다.
또한, 본 실시 예의 반도체 패키지는 광소자(908) 내에 그 상하부를 관통하는 형태의 비아(910)가 형성되고, 광소자(908)의 상부에는 반도체 칩(912)이 적층되는데, 이러한 비아(910)는 반도체 칩(912)의 하부에 형성된 각 전극 패드(도시 생략)와 리드(902) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결시킨다.
그리고, 몰딩 부재(914)가 광소자(908)과 반도체 칩(912)을 매립(몰딩)하며, 리드(902)의 일단으로부터 신장되어 광 PCB 내 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 몰딩 부재(914)의 대향(반대 방향) 측으로 돌출되는(즉, 몰딩 부재(914)의 대향(반해 방향) 측에서 리드(902)에 대해 수직하게 돌출되는) 접착 리드(916)가 형성되는 구조를 갖는다.
즉, 본 실시 예의 반도체 패키지는, 도 1 및 도 8의 실시 예에서와 마찬가지로, 광 PCB 내 광 도파로의 수직하는 반사면에 반도체 패키지를 수직 방향으로 접착할 때 반도체 패키지가 정확하게 고정될 수 있도록 리드(902)로부터 신장되는 일단에 몰딩 부재(914)의 대향 방향으로 리드(902)에 대해 수직하는 형태의 접착 리드(916)가 형성된다.
다음에, 상술한 바와 같은 구조를 갖는 본 실시 예의 반도체 패키지를 제작하는 일련의 과정에 대하여 설명한다.
먼저, 본 실시 예의 반도체 패키지는 광 입출력 홀(904)이 형성된 리드(902), 솔더 범프(906) 및 광소자(908)를 형성하는 일련의 과정들은, 도 8에 도시된 실시 예의 대응하는 각 과정들과 실질적으로 동일하다. 따라서, 명세서의 간결화를 위한 불필요한 중복기재를 피하기 위하여, 여기에서는 이들 구성부재의 형성 과정에 대한 상세 설명을 생략한다.
다음에, 식각 마스크 패턴 등을 이용하는 선택적인 식각 공정을 실시하여 광소자(908)의 일부에서 그 상하부를 관통하는 비아홀을 형성하고, 이 비아홀에 도전성 물질을 매립함으로써, 광소자(908) 내의 소정 위치에 그 상하부를 전기적으로 관통 연결하는 비아(910)를 형성한다.
그리고, 도 8에서와 동일한 방법으로, 광소자(908)의 일측, 즉 비아(910)의 일부에 솔더 범프(906)를 형성하고, 리드(902)에 플럭스(flux)를 바른 후 플립하여 리드(902)에 광소자(908)를 접착시킨다.
이어서, 접착제 등을 이용하는 접착 공정을 실시하여 비아(910)가 형성된 광소자(908)의 상부에 반도체 칩(912)을 적층하며, 이후 도 1 및 도 8에 도시된 실시 예에서와 동일하게, 몰딩 부재(914)와 접착 리드(916)를 각각 형성함으로서, 본 실시 예의 반도체 패키지를 완성한다.
한편, 본 실시 예에서는 비아를 먼저 형성한 후 광소자의 일측에 솔더 범프를 형성하는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 광소자의 일측에 솔더 범프를 먼저 형성한 후 비아를 형성하는 방식으로 적용할 수도 있음은 물론이다.
도 10은 본 발명의 다른 실시 예에 따른 반도체 패키지의 단면도이고, 도 11은 본 발명의 다른 실시 예에 따른 광소자 일체형 패키지의 단면도이다.
도 10을 참조하면, 본 실시 예의 반도체 패키지는, 접착 리드를 리드의 일단에만 형성하는 도 1의 실시 예와는 달리, 접착 리드가 리드의 양단(일단과 타단)에 각각 형성된다는 점에 차이점을 가지며, 그 이외의 구조는 도 1에 도시된 반도체 패키지의 구조와 실질적으로 동일하다. 따라서, 명세서의 간결화를 위한 불필요한 중복기재를 피하기 위하여, 여기에서는 이들 구조 및 각 구성부재의 제작 과정에 대한 상세 설명을 생략한다.
보다 상세하게, 도 10의 참조번호 1002는 도 1의 102에, 1004는 도 1의 104에, 1006은 도 1의 106에, 1008은 도 1의 108에, 1010은 도 1의 110에, 1012는 도 1의 112에, 1014는 도 1의 114에, 1016은 도 1의 116에 각각 대응하는 것으로, 이들 대응 구성부재는 실질적으로 동일한 기능을 수행하는 동일 구성부재로써 역시 동일한 공정으로 제작될 수 있다.
즉, 본 실시 예의 반도체 패키지는 리드(1002)의 일단 및 타단으로부터 신장되어, 광 PCB 내 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 몰딩 부재(1016)의 대항(반대 방향) 측으로 각각 돌출되는 제1 및 제2접착 리드(1018a, 1018b)가 형성되며, 일 예로서 도 11에 도시된 바와 같이, 제1접착 리드(1018a)가 광 PCB(1100) 내 광 도파로(1102)의 상부측(일측)에 형성된 금속층(1106a) 상에 형성되는 제1접착 영역(1114a)에 접착되고, 제2접착 리드(1018b)가 광 PCB 내 광 도파로(1102)의 하부측(타측)에 형성된 금속층(1106b) 상에 형성되는 제2접착 영역(1114b)에 접착되기 때문에, 하나의 접착 리드만을 갖는 도 1의 실시 예에 비해, 반도체 패키지와 광 PCB 간의 더욱 견고한 접착 유지를 실현할 수 있다. 도 11에 있어서, 미설명번호 1104는 광 도파로(1102)와 금속층(1106a, 1106b) 사이에 게재되는 절연층을 나타내고, 1110은 광 PCB(1100) 내 광 도파로(1102)의 반사면을 나타내고, 1112a 및 1112b는 제1 및 제2도전성 물질을 각각 나타낸다.
한편, 본 실시 예의 반도체 패키지(2개의 접착 리드가 형성된 반도체 패키지)는, 도 2에 도시된 실시 예에서와 동일한 방법으로, 동일한 구조의 광 PCB에 접착, 즉 광 PCB 내 광 도파로의 수직하는 반사면에 수직 방향으로 반도체 패키지를 접착시킴으로써, 광소자 일체형 패키지로 제작될 수 있다. 물론, 이를 위해서는 광 PCB 내 광 도파로의 상부측(일측)과 하부측(타측)에 형성된 각 금속층에 각 접착 리드의 접착 영역을 각각 정의하는 솔더 마스크 댐을 각각 형성해야 할 것이다.
따라서, 명세서의 간결화를 위한 불필요한 중복기재를 피하기 위하여, 여기에서는 본 실시 예에 따른 광소자 일체형 패키지의 구조 및 그 제작 과정에 대한 상세 설명을 생략한다.
한편, 2개의 접착 리드가 형성되는 본 실시 예의 반도체 패키지는, 도 8 및 도 9에 도시된 실시 예에서와 마찬가지로, 광소자와 리드를 솔더 범프로 연결하고 반도체 칩과 리드를 도전성 와이어로 연결하는 반도체 패키지와, 광소자와 리드를 솔더 범프로 연결하고 반도체 칩과 리드를 비아로 연결하는 반도체 패키지에도 동일하게 적용할 수 있음은 물론이다.
다른 한편, 전술한 실시 예들에서는 광소자와 반도체 칩이 리드 상에 적층되어 몰딩된 반도체 패키지 및 광소자 일체형 패키지에 본 발명을 적용하는 것으로 하여 설명하였으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 광소자만이 리드 상에 적층되어 몰딩된 반도체 패키지에도 동일하게 적용할 수 있음은 물론이다.
도 12는 본 발명의 또 다른 실시 예에 따른 광소자 일체형 패키지의 단면도이다.
도 12를 참조하면, 본 실시 예에 따른 반도체 패키지는 리드 상에 광소자만이 형성되는 점을 제외한 나머지 구성부재들은 도 1에 도시된 반도체 패키지와 동일하다. 즉, 일부 영역을 관통하는 형태로 광 입출력 홀(1204)이 형성된 리드(1202)의 상부 영역에 광소자(1206)가 적층(형성)되고, 이 광소자(1206)의 상부 일측에는 그 상부의 소정 영역에 형성된 각 전극 패드(도시 생략)와 리드(1202) 내에 형성된 대응하는 각 입출력 패드(도시 생략) 간을 전기적으로 연결하는 도전성 와이어(1208)가 형성된다. 여기에서, 광 입출력 홀(1204)은 광소자(1206)에서 발생되는 광(광 신호)을 광 PCB(1230) 내 광 도파로(1231)로 방사하거나 혹은 광 PCB(1230) 내 광 도파로(1231)로부터 전달되는 광을 광소자(1206)로 입사하는 역할을 제공한다. 그리고, 비록 도면에서의 도시는 생략되었으나, 이러한 광 입출력 홀(1204)의 일측에는 광 신호 처리 등을 위한 렌즈 등이 탑재될 수 있다.
또한, 본 실시 예의 반도체 패키지는 몰딩 부재(1210)가 광소자(1206)와 도전성 와이어(1208)를 매립(몰딩)하며, 리드(1202)의 일단으로부터 신장되어 광 PCB(1230) 내 광 도파로(1231)의 수직하는 반사면(1220)으로의 접착 지지를 위해 몰딩 부재(1210)의 대향(반대 방향) 측으로 돌출되는(즉, 몰딩 부재(1210)의 대향(반해 방향) 측에서 리드(1202)에 대해 수직하게 돌출되는) 접착 리드(1212)가 형성되는 구조를 갖는다.
즉, 본 실시 예의 반도체 패키지는 광 PCB(1230) 내 광 도파로(1231)의 수직하는 반사면(1220)에 반도체 패키지를 수직 방향으로 접착할 때 반도체 패키지가 정확하게 고정될 수 있도록 리드(1202)로부터 신장되는 일단에 몰딩 부재(1210)의 대향 방향으로 리드(1202)에 대해 수직하는 형태의 접착 리드(1212)가 형성된다.
상술한 바와 같은 구조를 갖는 본 실시 예에 반도체 패키지는, 전술한 도 4a 내지 4c에서와 동일한 공정을 실시하여 리드(1202) 상에 광소자(1206)와 도전성 와이어(1208)를 형성하고, 이후 전술한 도 4f 및 4g에서와 동일한 공정을 실시하여 몰딩 부재(1210)와 접착 리드(1212)를 형성할 수 있다. 따라서, 여기에서는 명세서의 간결화를 위한 불필요한 중복 기재를 피하기 위하여 반도체 패키지를 제작하는 세부적인 공정들에 대한 설명을 생략한다.
다시, 도 12를 참조하면, 본 실시 예에 광소자 일체형 패키지를 구성하는 광 PCB(1230)는, 도 2에 도시된 광소자 일체형 패키지에서 채용하는 구조와 실질적으로 동일하다. 즉, 도 12의 참조번호 1231은 도 2의 202에, 1232는 도 2의 204에, 1233은 도 2의 206에, 1234는 도 2의 208에, 1235는 도 2의 212에, 1236은 도 2의 214에 각각 대응하는 동일 구성부재이다.
또한, 본 실시 예의 반도체 패키지를 광 PCB(1230)에 접착하여 광소자 일체형 패키지를 제작하는 과정들은, 전술한 도 5a 내지 5c에 도시된 과정들과 실질적으로 동일하다. 따라서, 여기에서는 명세서의 간결화를 위한 불필요한 중복 기재를 피하기 위하여 광 PCB의 구조 및 광소자와 도전성 와이어가 몰딩된 반도체 패키지를 이용하여 광소자 일체형 패키지를 제작하는 세부적인 공정들에 대한 설명을 생략한다.
한편, 본 실시 예의 광소자 일체형 패키지는 광소자만을 채용한 반도체 패키지를 리드로부터 신장되어 형성되는 접착 리드(즉, 몰딩 부재의 대향 측으로 수직하게 돌출되는 접착 리드)를 이용하여 광 PCB 내 광 도파로의 반사면에 수직하게 접착(연결)시키기 때문에, 일 예로서 도 12에 도시된 바와 같이, 반도체 칩과 도전성 와이어가 몰딩 부재에 의해 몰딩되는 구조를 갖는 반도체 패키지(1240)를 광 PCB의 상부측 금속층(1233) 위에 적층하는 구조를 채용할 수 있으며, 이러한 반도체 패키지(1240)의 각 전극 패드(도시 생략)는 도전성 와이어, 도전성 범프 또는 비아 등을 통해 광 PCB(1230)에 형성된 금속층(1233)에 연결될 수 있다.
도 13은 본 발명의 또 다른 실시 예에 따른 반도체 패키지의 단면도이다.
도 13을 참조하면, 본 실시 예의 반도체 패키지는, 광소자와 도전성 와이어가 몰딩되는 구조를 채용하는 것만 다를 뿐, 나머지 구성부재는 도 10에 도시된 구성부재와 동일하며, 이러한 구조의 반도체 패키지를 제작하는 과정들과 이 반도체 패키지를 이용하여 광소자 일체형 패키지를 제작하는 과정들 또한 전술한 실시 예에서의 과정들과 실질적으로 동일하다.
즉, 도 13의 참조번호 1302는 도 10의 1002에, 1304는 도 10의 1004에, 1306은 도 10의 1006에, 1308은 도 10의 1008에, 1310은 도 10의 1016에, 1312a 및 1312b는 도 10의 1018a 및 1018b에 각각 대응하는 동일 구성부재이다.
따라서, 여기에서는 명세서의 간결화를 위한 불필요한 중복 기재를 피하기 위하여 반도체 패키지의 구조 및 그 제작 공정들과 이를 이용하는 광소자 일체형 패키지의 구조 및 그 제작 공정들에 대한 세부적인 설명을 생략한다.
한편, 도 12 및 도 13에 도시된 본 실시 예들의 각 반도체 패키지는, 도 8 및 도 9를 참조하여 기술되는 전술한 실시 예에서와 유사하게, 솔더 범프를 통해 광소자의 각 전극 패드와 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결시키는 구조를 채용할 수도 있음은 물론이다.
도 14는 도 12에 도시된 반도체 패키지의 변형 실시 예에 따른 반도체 패키지의 단면도이다.
도 14를 참조하면, 리드(1402)로부터 신장되어 형성된 접착 리드(1412)의 종단에 광 PCB의 하향 홈(또는 브라인드 비아)의 방향으로 삽입 가능한 구조의 걸림턱(1414)을 더 형성한 점에 차이점을 가지며, 그 이외의 구조는 도 12의 일측에 도시된 반도체 패키지와 실질적으로 동일하며, 각 구성부재의 짝 공정 또한 동일한 공정으로 수행될 수 있다. 따라서, 명세서의 간결화를 위한 불필요한 중복기재를 피하기 위하여, 여기에서는 이들 구조 및 제작 과정에 대한 상세 설명을 생략한다. 이때, 걸림턱(1414)은 접착 리드를 제작하는 과정과 동일하게 접착 리드(1412)의 종단 부분을 구부리는 방식의 변형을 통해 제작될 수 있다.
즉, 도 14에 있어서, 참조번호 1402는 도 12의 1202에, 1404는 도 12의 1204에, 1406은 도 12의 1206에, 1408은 도 12의 1208에, 1410은 도 12의 1210에, 1412는 도 12의 1212에 각각 대응하는 것으로, 이들 대응 구성부재는 실질적으로 동일한 기능을 수행하는 동일 구성부재로써 역시 동일한 공정으로 제작될 수 있다.
따라서, 상기와 같이 광 PCB의 접착 영역 내에 형성된 하향 홈에 삽입 가능한 구조의 걸림턱(1414)이 형성된 반도체 패키지를 광 PCB에 접착시키기 위해서는, 일 예로서 도 7에 도시된 바와 같이, 광 PCB의 상단 측에 형성된 접착 영역 내의 대응 위치에 하향 홈을 형성해야 하며, 반도체 패키지와 광 PCB를 접착시키는 공정에서는 하향 홈의 내부에 도전성 물질을 도포해야 할 것이다.
본 변형 실시 예에 따른 반도체 패키지는 리드로부터 신장되는 접착 리드의 종단에 광 PCB 상단 측에서 그 하향 방향으로 삽입 가능한 구조의 걸림턱을 구비하기 때문에, 접착 리드만을 형성한 도 12의 반도체 패키지에 비해 더욱 견고한 접착 지지(광 PCB로의 접착 지지)를 실현할 수 있다.
한편, 본 실시 예에 따라 제작되는 반도체 패키지는 광소자와 리드를 도전성 와이어로 연결시키는 반도체 패키지에 한정되는 것은 아니며, 전술한 도 8과 도 9에 도시된 반도체 패키지들과 같은 구조에도 적용될 수 있음은 물론이다.
이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
102 : 리드 104 : 광 입출력 홀
106 : 광소자 108 : 제1도전성 와이어
110 : 스페이서 112 : 반도체 칩
114 : 제2도전성 와이어 116 : 몰딩 부재
118 : 접착 리드 200 : 광 PCB
202 : 광 도파로 204 : 절연층
206 : 금속층 208 : 솔더 마스크
210 : 반사면 212 : 접착 영역

Claims (60)

  1. 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와,
    상기 광 입출력 홀의 상부 영역에 순차 적층된 광소자 및 반도체 칩과,
    상기 광소자와 반도체 칩을 매립하는 몰딩 부재와,
    상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 접착 리드는,
    그 종단에 상기 광 도파로의 상부측 금속층에 형성된 접착 영역 내 하향 홈으로 삽입 가능한 구조의 걸림턱이 형성되는
    반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어
    를 포함하는 반도체 패키지.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어
    를 포함하는 반도체 패키지.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프와,
    상기 광소자의 일부를 관통하는 형태로 형성되어 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 비아
    를 포함하는 반도체 패키지.
  6. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어를 형성하는 과정과,
    상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어를 형성하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자, 반도체 칩, 제1 및 제2도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  7. 제 6 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 광 도파로의 상부측 금속층에 형성된 접착 영역 내에 형성되는 하향 홈으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 반도체 패키지 제작 방법.
  8. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    광소자 위에 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프를 형성하는 과정과,
    상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과,
    상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자, 반도체 칩 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  9. 제 8 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 광 도파로의 상부측 금속층에 형성된 접착 영역 내에 형성되는 하향 홈으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 반도체 패키지 제작 방법.
  10. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    광소자에 소정 위치에 상기 광소자의 상부와 하부를 전기적으로 관통 연결하는 비아를 형성하는 과정과,
    상기 광소자의 일측에 형성된 비아 상에 솔더 범프를 형성하는 과정과,
    상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과,
    상기 비아를 통해 대응하는 전극 패드가 접촉되도록 하여 상기 광소자의 상부에 반도체 칩을 적층하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자와 반도체 칩을 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  11. 제 10 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 광 도파로의 상부측 금속층에 형성된 접착 영역 내에 형성되는 하향 홈으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 반도체 패키지 제작 방법.
  12. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지와,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 접착 리드의 접착면이 상부측 금속층에 형성된 접착 영역에 접착되는 광 PCB
    를 포함하는 광소자 일체형 패키지.
  13. 제 12 항에 있어서,
    상기 접착 리드는,
    그 종단에 상기 접착 영역 내의 하향 홈으로 삽입 가능한 구조의 걸림턱이 형성되는
    광소자 일체형 패키지.
  14. 제 12 항에 있어서,
    상기 광 PCB는,
    상기 상부측 금속층 상에 형성되어 상기 접착 리드의 접착 영역을 정의하는 솔더 마스크 댐
    을 더 포함하는 광소자 일체형 패키지.
  15. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어
    를 포함하는 광소자 일체형 패키지.
  16. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 솔더 범프와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어
    를 포함하는 광소자 일체형 패키지.
  17. 제 12 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프와,
    상기 광소자의 일부를 관통하는 형태로 형성되어 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 비아
    를 포함하는 광소자 일체형 패키지.
  18. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지를 준비하는 과정과,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상부측 금속층에 상기 접착 리드의 접착 영역을 정의하는 솔더 마스크 댐이 형성된 광 PCB를 준비하는 과정과,
    상기 접착 영역에 도전성 물질을 도포하는 과정과,
    상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 접착 리드의 접착면을 상기 도전성 물질이 도포된 접착 영역에 위치 정렬시키는 과정과,
    접착 공정을 실시하여 상기 접착 영역에 상기 접착 리드의 접착면을 접착시키는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  19. 제 18 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 상기 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어를 형성하는 과정과,
    상기 광소자의 상부에 스페이서와 상기 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어를 형성하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자, 반도체 칩, 제1 및 제2도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 상기 접착 리드를 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  20. 제 19 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 접착 영역 내의 하향 홈의 방향으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 광소자 일체형 패키지 제작 방법.
  21. 제 18 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 리드 상에 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프를 형성하는 과정과,
    상기 솔더 범프 상에 상기 광 입출력 홀과 대면하는 상기 광소자를 적층하는 과정과,
    상기 광소자의 상부에 스페이서와 상기 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자, 반도체 칩 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 상기 접착 리드를 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  22. 제 21 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 접착 영역 내의 하향 홈의 방향으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 광소자 일체형 패키지 제작 방법.
  23. 제 18 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 광소자에 소정 위치에 상기 광소자의 상부와 하부를 전기적으로 관통 연결하는 비아를 형성하는 과정과,
    상기 광소자의 일측에 형성된 비아 상에 솔더 범프를 형성하는 과정과,
    상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과,
    상기 비아를 통해 대응하는 전극 패드가 접촉되도록 하여 상기 광소자의 상부에 반도체 칩을 적층하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자와 반도체 칩을 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 상기 접착 리드를 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  24. 제 23 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 접착 영역 내의 하향 홈의 방향으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 광소자 일체형 패키지 제작 방법.
  25. 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와,
    상기 광 입출력 홀의 상부 영역에 순차 적층된 광소자 및 반도체 칩과,
    상기 광소자와 반도체 칩을 매립하는 몰딩 부재와,
    상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제1접착 리드와,
    상기 리드의 타단으로부터 신장되며, 상기 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제2접착 리드
    를 포함하는 반도체 패키지.
  26. 제 25 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어
    를 포함하는 반도체 패키지.
  27. 제 25 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어
    를 포함하는 반도체 패키지.
  28. 제 25 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프와,
    상기 광소자의 일부를 관통하는 형태로 형성되어 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 비아
    를 포함하는 반도체 패키지.
  29. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어를 형성하는 과정과,
    상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어를 형성하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자, 반도체 칩, 제1 및 제2도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 각각 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  30. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    상기 리드 상에 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프를 형성하는 과정과,
    상기 솔더 범프 상에 상기 광 입출력 홀과 대면하는 광소자를 적층하는 과정과,
    상기 광소자의 상부에 스페이서와 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자, 반도체 칩 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 각각 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  31. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    광소자에 소정 위치에 상기 광소자의 상부와 하부를 전기적으로 관통 연결하는 비아를 형성하는 과정과,
    상기 광소자의 일측에 형성된 비아 상에 솔더 범프를 형성하는 과정과,
    상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과,
    상기 비아를 통해 대응하는 전극 패드가 접촉되도록 하여 상기 광소자의 상부에 반도체 칩을 적층하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자와 반도체 칩을 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  32. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지와,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 제1 및 제2접착 리드의 각 접착면이 상부측 금속층과 하부측 금속층에 각각 형성된 각 접착 영역에 각각 접착되는 상기 광 PCB
    를 포함하는 광소자 일체형 패키지.
  33. 제 32 항에 있어서,
    상기 광 PCB는,
    상기 상부측 금속층에 형성되어 상기 제1접착 리드의 접착 영역을 정의하는 제1솔더 마스크 댐과,
    상기 하부측 금속층에 형성되어 상기 제2접착 리드의 접착 영역을 정의하는 제2솔더 마스크 댐
    을 더 포함하는 광소자 일체형 패키지.
  34. 제 32 항 또는 제 33 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어
    를 포함하는 광소자 일체형 패키지.
  35. 제 32 항 또는 33 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자와 반도체 칩 사이에 형성된 스페이서와,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 솔더 범프와,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어
    를 포함하는 광소자 일체형 패키지.
  36. 제 32 항 또는 33 항에 있어서,
    상기 반도체 패키지는,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프와,
    상기 광소자의 일부를 관통하는 형태로 형성되어 상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 비아
    를 포함하는 광소자 일체형 패키지.
  37. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자와 반도체 칩이 순차 적층되고, 상기 광소자와 반도체 칩을 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지를 준비하는 과정과,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 제1 및 제2접착 리드의 각 접착 영역을 각각 정의하는 제1 및 제2솔더 마스크 댐이 상부측 금속층과 하부측 금속층에 각각 형성된 광 PCB를 준비하는 과정과,
    상기 각 접착 영역에 도전성 물질을 도포하는 과정과,
    상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 제1 및 제2접착 리드의 각 접착면을 상기 도전성 물질이 도포된 각 접착 영역에 위치 정렬시키는 과정과,
    접착 공정을 실시하여 상기 각 접착 영역에 상기 제1 및 제2접착 리드의 각 접착면을 접착시키는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  38. 제 37 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 상기 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제1도전성 와이어를 형성하는 과정과,
    상기 광소자의 상부에 스페이서와 상기 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 제2도전성 와이어를 형성하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자, 반도체 칩, 제1 및 제2도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 각 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 상기 제1 및 제2접착 리드를 각각 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  39. 제 37 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 리드 상에 상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 솔더 범프를 형성하는 과정과,
    상기 솔더 범프 상에 상기 광 입출력 홀과 대면하는 상기 광소자를 적층하는 과정과,
    상기 광소자의 상부에 스페이서와 상기 반도체 칩을 순차 적층하는 과정과,
    상기 반도체 칩의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자, 반도체 칩 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 각 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 상기 제1 및 제2접착 리드를 각각 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  40. 제 37 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 광소자에 소정 위치에 상기 광소자의 상부와 하부를 전기적으로 관통 연결하는 비아를 형성하는 과정과,
    상기 광소자의 일측에 형성된 비아 상에 솔더 범프를 형성하는 과정과,
    상기 광 입출력 홀과 대면하도록 상기 솔더 범프를 통해 상기 광소자를 상기 리드에 접착시키는 과정과,
    상기 비아를 통해 대응하는 전극 패드가 접촉되도록 하여 상기 광소자의 상부에 반도체 칩을 적층하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자와 반도체 칩을 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 각 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 상기 제1 및 제2접착 리드를 각각 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  41. 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와,
    상기 광 입출력 홀의 상부 영역에 적층된 광소자와,
    상기 광소자를 매립하는 몰딩 부재와,
    상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드
    를 포함하는 반도체 패키지.
  42. 제 41 항에 있어서,
    상기 접착 리드는,
    그 종단에 상기 광 도파로의 상부측 금속층에 형성된 접착 영역 내 하향 홈으로 삽입 가능한 구조의 걸림턱이 형성되는
    반도체 패키지.
  43. 제 41 항 또는 제 42 항에 있어서,
    상기 광소자는,
    각 전극 패드가 도전성 와이어를 통해 상기 리드 내 대응하는 각 입출력 패드에 전기적으로 연결되는
    반도체 패키지.
  44. 제 41 항 또는 제 42 항에 있어서,
    상기 광소자는,
    각 전극 패드가 솔더 범프를 통해 상기 리드 내 대응하는 각 입출력 패드에 전기적으로 연결되는
    반도체 패키지.
  45. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 접착 리드를 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  46. 제 45 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 광 도파로의 상부측 금속층에 형성된 접착 영역 내에 형성되는 하향 홈으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 반도체 패키지 제작 방법.
  47. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지와,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 접착 리드의 접착면이 상부측 금속층에 형성된 접착 영역에 접착되는 광 PCB
    를 포함하는 광소자 일체형 패키지.
  48. 제 47 항에 있어서,
    상기 접착 리드는,
    그 종단에 상기 접착 영역 내의 하향 홈으로 삽입 가능한 구조의 걸림턱이 형성되는
    광소자 일체형 패키지.
  49. 제 47 항에 있어서,
    상기 광 PCB는,
    상기 상부측 금속층에 형성되어 상기 접착 리드의 접착 영역을 정의하는 솔더 마스크 댐
    을 더 포함하는 광소자 일체형 패키지.
  50. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단으로부터 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 접착 리드가 형성된 반도체 패키지를 준비하는 과정과,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상부측 금속층에 상기 접착 리드의 접착 영역을 정의하는 솔더 마스크 댐이 형성된 광 PCB를 준비하는 과정과,
    상기 접착 영역에 도전성 물질을 도포하는 과정과,
    상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 접착 리드의 접착면을 상기 도전성 물질이 도포된 접착 영역에 위치 정렬시키는 과정과,
    접착 공정을 실시하여 상기 접착 영역에 상기 접착 리드의 접착면을 접착시키는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  51. 제 50 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 상기 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단의 일부가 노출되도록 하여 상기 광소자 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 변형시켜 상기 접착 리드를 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  52. 제 51 항에 있어서,
    상기 접착 리드를 형성하는 과정은,
    상기 접착 리드의 종단을 하향 방향으로 변형시켜 상기 접착 영역 내의 하향 홈의 방향으로 삽입 가능한 구조의 걸림턱을 형성하는 과정
    을 더 포함하는 광소자 일체형 패키지 제작 방법.
  53. 일부 영역을 관통하는 형태로 광 입출력 홀이 형성된 리드와,
    상기 광 입출력 홀의 상부 영역에 적층된 광소자와,
    상기 광소자를 매립하는 몰딩 부재와,
    상기 리드의 일단으로부터 신장되며, 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제1접착 리드와,
    상기 리드의 타단으로부터 신장되며, 상기 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 돌출되는 제2접착 리드
    를 포함하는 반도체 패키지.
  54. 제 53 항에 있어서,
    상기 광소자는,
    각 전극 패드가 도전성 와이어를 통해 상기 리드 내 대응하는 각 입출력 패드에 전기적으로 연결되는
    반도체 패키지.
  55. 제 53 항에 있어서,
    상기 광소자는,
    각 전극 패드가 솔더 범프를 통해 상기 리드 내 대응하는 각 입출력 패드에 전기적으로 연결되는
    반도체 패키지.
  56. 리드의 일부를 관통하는 형태로 제거하여 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    광 도파로의 수직하는 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 제1 및 제2접착 리드를 각각 형성하는 과정
    을 포함하는 반도체 패키지 제작 방법.
  57. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지와,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 광 입출력 홀이 상기 반사면에 대면 접촉되도록 하여 상기 제1 및 제2접착 리드의 각 접착면이 상부측 금속층과 하부측 금속층에 각각 형성된 각 접착 영역에 각각 접착되는 상기 광 PCB
    를 포함하는 광소자 일체형 패키지.
  58. 제 57 항에 있어서,
    상기 광 PCB는,
    상기 상부측 금속층에 형성되어 상기 제1접착 리드의 접착 영역을 정의하는 제1솔더 마스크 댐과,
    상기 하부측 금속층에 형성되어 상기 제2접착 리드의 접착 영역을 정의하는 제2솔더 마스크 댐
    을 더 포함하는 광소자 일체형 패키지.
  59. 리드의 일부를 관통하는 광 입출력 홀의 상부 영역에 광소자가 적층되고, 상기 광소자를 매립하는 몰딩 부재가 형성되며, 상기 리드의 일단 및 타단으로부터 각각 신장되어 광 도파로의 수직하는 반사면으로의 접착 지지를 위해 상기 몰딩 부재의 대향 측으로 각각 돌출되는 제1 및 제2접착 리드가 각각 형성된 반도체 패키지를 준비하는 과정과,
    상기 광 도파로와 그 상하부측에 각각 형성되는 금속층을 포함하며, 상기 제1 및 제2접착 리드의 각 접착 영역을 각각 정의하는 제1 및 제2솔더 마스크 댐이 상부측 금속층과 하부측 금속층에 각각 형성된 광 PCB를 준비하는 과정과,
    상기 각 접착 영역에 도전성 물질을 도포하는 과정과,
    상기 광 입출력 홀이 상기 반사면에 대면 접촉하도록 하여 상기 제1 및 제2접착 리드의 각 접착면을 상기 도전성 물질이 도포된 각 접착 영역에 위치 정렬시키는 과정과,
    접착 공정을 실시하여 상기 각 접착 영역에 상기 제1 및 제2접착 리드의 각 접착면을 접착시키는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
  60. 제 59 항에 있어서,
    상기 반도체 패키지를 준비하는 과정은,
    상기 리드의 일부를 관통하는 형태로 제거하여 상기 광 입출력 홀을 형성하는 과정과,
    상기 광 입출력 홀의 상부 영역에 상기 광소자를 적층하는 과정과,
    상기 광소자의 각 전극 패드와 상기 리드 내 대응하는 각 입출력 패드 간을 전기적으로 연결하는 도전성 와이어를 형성하는 과정과,
    상기 리드의 일단 및 타단의 일부가 각각 노출되도록 하여 상기 광소자 및 도전성 와이어를 몰딩 부재로 몰딩하는 과정과,
    상기 반사면으로의 접착 지지를 위해, 노출된 상기 일단 및 타단의 각 일부가 상기 몰딩 부재의 대향 측으로 돌출되도록 각각 변형시켜 상기 제1 및 제2접착 리드를 각각 형성하는 과정
    을 포함하는 광소자 일체형 패키지 제작 방법.
KR1020110073484A 2011-07-25 2011-07-25 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법 KR101189494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110073484A KR101189494B1 (ko) 2011-07-25 2011-07-25 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110073484A KR101189494B1 (ko) 2011-07-25 2011-07-25 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법

Publications (1)

Publication Number Publication Date
KR101189494B1 true KR101189494B1 (ko) 2012-10-10

Family

ID=47287689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110073484A KR101189494B1 (ko) 2011-07-25 2011-07-25 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법

Country Status (1)

Country Link
KR (1) KR101189494B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100511A (ja) 2004-09-29 2006-04-13 Hitachi Cable Ltd 電子部品の実装構造及びそれを用いた光トランシーバ
US20060266938A1 (en) 2005-05-05 2006-11-30 Stats Chippac Ltd. Optical Die-Down Quad Flat Non-Leaded Package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100511A (ja) 2004-09-29 2006-04-13 Hitachi Cable Ltd 電子部品の実装構造及びそれを用いた光トランシーバ
US20060266938A1 (en) 2005-05-05 2006-11-30 Stats Chippac Ltd. Optical Die-Down Quad Flat Non-Leaded Package

Similar Documents

Publication Publication Date Title
KR101435092B1 (ko) 광전기 혼재 기판
JP4425936B2 (ja) 光モジュール
US8041159B2 (en) Optical/electrical hybrid substrate and method of manufacturing the same
JP4351214B2 (ja) 電子装置及びその製造方法
US9671575B2 (en) Optical waveguide device and method of manufacturing the same
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
KR20120112025A (ko) 발광 소자?수광 소자 조립체 및 그 제조 방법
US20110129182A1 (en) Optical waveguide device and method of manufacturing the same
TW200925690A (en) Optical interconnection device
JP2012118424A (ja) 光導波路及びその製造方法と光導波路装置
JP2013210575A (ja) 光導波路デバイス、および、光導波路デバイスの製造方法
JP5078021B2 (ja) 光導波路モジュール、光導波路モジュールの製造方法
JP2012182357A (ja) Ｌｅｄ発光素子用リードフレーム基板、ｌｅｄ発光素子装置、およびｌｅｄ発光素子用リードフレーム
TWI282633B (en) Optical electronics integrated semiconductor device and method for fabricating the same
JP2015102648A5 (ko)
JP5349192B2 (ja) 光配線構造およびそれを具備する光モジュール
KR101189494B1 (ko) 반도체 패키지 및 그 제작 방법과 이를 이용한 광소자 일체형 패키지 및 그 제작 방법
TWI469392B (zh) 載體及基於此載體之光學半導體裝置
JP5278644B2 (ja) 光電気基板及びその製造方法、光集積回路、光インターコネクタ、光合分波器
JP2004069824A (ja) 光配線基板
JP4234061B2 (ja) 光導波路デバイスの製造方法
WO2017126213A1 (ja) 受光モジュールおよび受光モジュールの製造方法
CN114068472A (zh) 封装结构及其制造方法
KR101178854B1 (ko) 광전 변환 모듈 제조 방법
JP5104039B2 (ja) 光基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 8