JP2008281817A - 光電気混載基板及びその製造方法 - Google Patents

Abstract

【課題】本発明は、配線基板上に設けられた光導波路と、光導波路のコア部と対向するように配置された光ファイバとを備えた光電気混載基板及びその製造方法に関し、コストを低減することのできる光電気混載基板及びその製造方法を提供することを課題とする。
【解決手段】配線基板１１と、配線基板１１に設けられ、第１のクラッド層８１と、第２のクラッド層８３と、第１のクラッド層８１と第２のクラッド層８３との間に設けられたコア部８２とを有した光導波路１２と、コア部８２と対向するように配置された光ファイバ１５と、を備えた光電気混載基板１０であって、光導波路１２に光ファイバ１５の端部の位置を規制する光ファイバ位置規制手段７７を設けた。
【選択図】図１３

Description

本発明は、光電気混載基板の製造方法に係り、特に配線基板上に設けられた光導波路と、光導波路のコア部と対向するように配置された光ファイバとを備えた光電気混載基板及びその製造方法に関する。

近年、情報通信の高速化に伴い、情報通信の媒体として、電気信号に変えて光が使用されている。このような光通信分野においては、光信号から電気信号への変換や電気信号から光信号への変換を行う必要や、光通信において光に対して変調等の各種処理を行う必要がある。このため、上記変換処理を行う光電気混載基板の開発が進められている。

図１は、従来の光電気混載基板の概略を示す断面図であり、図２は、図１に示す光電気混載基板の平面図である。

図１及び図２を参照するに、従来の光電気混載基板３００は、配線基板３０１と、光ファイバ固定部材３０２と、光導波路３０３と、光ファイバ３０５と、発光素子３０７と、アンダーフィル樹脂３０８とを有する。

配線基板３０１は、コア基板３１１と、貫通ビア３１２と、配線パターン３１３，３１７と、絶縁層３１４と、ビア３１６と、ソルダーレジスト３１８と、はんだ３１９とを有する。コア基板３１１は、板状とされており、貫通孔３２２を有する。貫通ビア３１２は、貫通孔３２２に設けられている。貫通ビア３１２は、コア基板３１１の下面側に設けられた配線パターン（図示せず）と電気的に接続されている。配線パターン３１３は、貫通ビア３１２の形成位置に対応する部分のコア基板３１１の上面３１１Ａに設けられている。配線パターン３１３は、貫通ビア３１２と電気的に接続されている。

絶縁層３１４は、配線パターン３１３を覆うように、コア基板３１１の上面３１１Ａに設けられている。絶縁層３１４は、配線パターン３１３の上面の一部を露出する開口部３２３を有する。ビア３１６は、開口部３２３に設けられている。ビア３１６は、配線パターン３１３と電気的に接続されている。配線パターン３１７は、ビア３１６の形成位置に対応する部分の絶縁層３１４の上面３１４Ａに設けられている。配線パターン３１７は、パッド部３１７Ａを有する。

ソルダーレジスト３１８は、パッド部３１７Ａを除いた部分の配線パターン３１７を覆うように、絶縁層３１４の上面３１４Ａに設けられている。ソルダーレジスト３１８は、パッド部３１７Ａを露出する開口部３２４を有する。はんだ３１９は、パッド部３１７Ａ上に設けられている。

図３は、図１に示す光ファイバ固定部材の斜視図である。

図１〜図３を参照するに、光ファイバ固定部材３０２は、ソルダーレジスト３１８上に固定されている。光ファイバ固定部材３０２は、光導波路３０３を配設するための光導波路配設領域Ｊと、光ファイバ３０５を固着するための複数の溝部３２６とを有する。溝部３２６の形状は、Ｖ字状とされている。光ファイバ固定部材３０２は、光導波路３０３のコア部３３２と対向するように光ファイバ３０５の位置を規制するための部材である。光ファイバ固定部材３０２の母材としては、例えば、シリコン基板を用いることができる。

図４は、図１に示す光導波路の断面図である。

図１〜図４を参照するに、光導波路３０３は、光ファイバ固定部材３０２の光導波路配設領域Ｊに固着されている。光導波路３０３は、光導波路本体３２７と、ミラー３２８とを有する。光導波路本体３２７は、光ファイバ３０５と対向する側の端面３２７Ａが垂直面とされており、端面３２７Ａの反対側に位置する端面３２７Ｂが傾斜面とされている。光ファイバ固定部材３０２の上面３０２Ａと端面３２７Ｂとが成す角度は、４５度とされている。

光導波路本体３２７は、クラッド層３３１，３３３と、コア部３３２とを有する。クラッド層３３１は、光導波路配設領域Ｊに対応する光ファイバ固定部材３０２の上面３０２Ａに設けられている。クラッド層３３１は、コア部３３２の面３３２Ａ及びコア部３３２の側面３３２Ｃを覆うように設けられている（図４参照）。コア部３３２は、クラッド層３３１上に設けられている。コア部３３２は、発光素子３０７から送信された光信号を光ファイバ３０５に伝送するための部材である。クラッド層３３３は、コア部３３２の面３３２Ｂ及びクラッド層３３１の面３３１Ａを覆うように設けられている。

ミラー３２８は、光導波路本体３２７の傾斜面３２７Ｂを覆うように設けられている。ミラー３２８は、発光素子３０７から送信された光信号を反射することで、発光素子３０７から送信された光信号をコア部３３２に導くためのものである。

光ファイバ３０５は、コア部３３６と、コア部３３６の周りを囲むクラッド部３３７とを有する。光ファイバ３０５は、コア部３３６が光導波路３０３のコア部３３２と対向するように、光ファイバ固定部材３０２の溝部３２６に固着されている。光ファイバ３０５は、光導波路３０３から送信された光信号を伝送するためのものである。

発光素子３０７は、端子部３４１と、光信号を発信する発光部３４２とを有する。端子部３４１は、はんだ３１９によりパッド部３１７Ａ上に固定されている。これにより、発光素子３０７は、配線パターン３１７と電気的に接続される。受光部３４２は、光導波路３０３のコア部３３２に設けられた部分のミラー３２８に光信号を発信可能な位置に配置されている。

アンダーフィル樹脂３０８は、配線基板３０１、光ファイバ固定部材３０２、及び光導波路３０３と発光素子３０７との間を充填するように設けられている。

図５〜図１２は、従来の光電気混載基板の製造工程を示す図である。図５〜図１２において、従来の光電気混載基板３００と同一構成部分には同一符号を付す。

図５〜図１２を参照して、従来の光電気混載基板３００の製造方法について説明する。始めに、図５に示す工程では、周知の手法により、配線基板３０１を形成する。次いで、図６に示す工程では、シリコン基板を加工して、複数の溝部３２６を有した光ファイバ固定部材３０２を形成する。次いで、図７に示す工程では、周知の手法により、クラッド層３３１，３３３及びコア部３３２からなる光導波路本体３２７と、ミラー３２８とを備えた光導波路３０３を形成する。

次いで、図８に示す工程では、光導波路配設領域Ｊに対応する部分の光ファイバ固定部材３０２の上面３０２Ａに光導波路３０３を固着する。次いで、図９に示す工程では、配線基板３０１に設けられたソルダーレジスト３１８上に、図８に示す構造体を固着する。次いで、図１０に示す工程では、光ファイバ固定部材３０２の複数の溝部３２６に光ファイバ３０５を固着する。

次いで、図１１に示す工程では、はんだ３１９により、発光素子３０７の端子部３４１をパッド部３１７Ａ上に固定する。このとき、光導波路３０３のコア部３３２に設けられた部分のミラー３２８に発光素子３０７の受光部３４２が光信号を発信可能なように、発光素子３０７の受光部３４２の位置調整を行う。

次いで、図１２に示す工程では、発光素子３０７と配線基板３０１、光ファイバ固定部材３０２、及び光導波路３０３との間を充填するようにアンダーフィル樹脂３０８を形成する。これにより、光電気混載基板３００が製造される（例えば、特許文献１参照。）。
特開２００１−２８１４７９号公報

しかしながら、従来の光電気混載基板３００では、配線基板３０１及び光導波路３０３の他に、別途、光ファイバ固定部材３０２を設ける必要があるため、光電気混載基板３００のコストが増加してしまうという問題があった。

また、光ファイバ固定部材３０２は、配線基板３０１及び光導波路３０３とは別の製造工程で形成していたため、光電気混載基板３００の製造コストが増加してしまうという問題があった。

そこで本発明は、上述した問題点に鑑みなされたものであり、コストを低減することのできる光電気混載基板及びその製造方法を提供することを目的とする。

本発明の一観点によれば、配線基板と、前記配線基板に設けられ、第１のクラッド層と、第２のクラッド層と、前記第１のクラッド層と前記第２のクラッド層との間に設けられたコア部とを有した光導波路と、前記コア部と対向するように配置された光ファイバと、を備えた光電気混載基板であって、前記光導波路に、前記光ファイバの端部の位置を規制する光ファイバ位置規制手段を設けたことを特徴とする光電気混載基板が提供される。

本発明によれば、光導波路に光ファイバの端部の位置を規制する光ファイバ位置規制手段を設けたことにより、従来、光導波路と光ファイバとを接続する際に必要であった光ファイバ固定部材が不要となるため、光電気混載基板のコストを低減することができる。

本発明の他の観点によれば、配線基板と、前記配線基板に設けられ、第１のクラッド層と、第２のクラッド層と、前記第１のクラッド層と前記第２のクラッド層との間に設けられた複数のコア部とを有した光導波路と、前記複数のコア部と対向するように配置された複数の光ファイバと、を備えた光電気混載基板であって、前記複数の光ファイバの端面が前記複数のコア部と対向するように前記複数の光ファイバの位置を規制するコネクタを設けると共に、前記光導波路に前記コネクタの位置を規制するコネクタ位置規制手段を設けたことを特徴とする光電気混載基板が提供される。

本発明によれば、複数の光ファイバの端面が複数のコア部と対向するように複数の光ファイバの位置を規制するコネクタを設けると共に、光導波路にコネクタの位置を規制するコネクタ位置規制手段を設けたことにより、従来、光導波路とコネクタとを接続する際に必要であった支持部材が不要となるため、光電気混載基板のコストを低減することができる。

本発明のその他の観点によれば、配線基板と、前記配線基板に設けられ、コア部を有した光導波路と、前記コア部と対向するように配置された光ファイバと、を有する光電気混載基板の製造方法であって、前記光導波路は、前記光ファイバの端部が挿入される光ファイバ挿入部と、前記光ファイバ挿入部の両側に設けられ、前記光ファイバと接触して前記光ファイバの端部の位置を規制する第１及び第２の突出部とを有し、前記光電気混載基板の製造方法は、前記配線基板を形成する配線基板形成工程と、前記光導波路を形成する光導波路形成工程と、を備え、前記光導波路形成工程は、支持基板上に、前記光ファイバ挿入部に対応する部分の両側に第１の突出部を有した第１のクラッド層を形成する第１のクラッド層形成工程と、前記第１のクラッド層上に、前記光ファイバと対向するコア部を形成するコア部形成工程と、前記第１のクラッド層及び前記コア部上に、前記光ファイバ挿入部に対応する部分の両側に第２の突出部を有した第２のクラッド層を形成する第２のクラッド層形成工程と、前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする光電気混載基板の製造方法が提供される。

本発明によれば、第１のクラッド層、コア部、及び第２のクラッド層を有した光導波路を形成する光導波路形成工程において、光ファイバの端部が挿入される光ファイバ挿入部と、光ファイバ挿入部の両側に設けられ、光ファイバと接触して光ファイバの端部の位置を規制する第１及び第２の突出部とを形成することにより、光ファイバ挿入部と第１及び第２の突出部とを形成する工程を別途設ける必要がないため、光電気混載基板の製造コストを低減することができる。

本発明のその他の観点によれば、配線基板と、前記配線基板に設けられ、複数のコア部を備えた光導波路と、複数の光ファイバと、前記複数の光ファイバが前記コア部と対向するように前記複数の光ファイバの位置を規制するコネクタと、を備えた光電気混載基板の製造方法であって、前記光導波路は、前記コネクタが挿入されるコネクタ挿入部と、前記コネクタ挿入部の両側に設けられ、前記コネクタと接触する突出部とを有し、前記光電気混載基板の製造方法は、前記配線基板を形成する配線基板形成工程と、前記光導波路を形成する光導波路形成工程と、を備え、前記光導波路形成工程は、支持基板上に、前記コネクタ挿入部に対応する部分の両側に第１の突出部を有した第１のクラッド層を形成する第１のクラッド層形成工程と、前記第１のクラッド層上に、前記複数のコア部を形成するコア部形成工程と、前記第１のクラッド層及び前記複数のコア部上に、前記コネクタ挿入部に対応する部分の両側に第２の突出部を有した第２のクラッド層を形成する第２のクラッド層形成工程と、前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする光電気混載基板の製造方法が提供される。

本発明によれば、第１のクラッド層、コア部、及び第２のクラッド層を有した光導波路を形成する光導波路形成工程において、コネクタが挿入されるコネクタ挿入部と、コネクタ挿入部の両側に設けられ、コネクタと接触する突出部とを形成することにより、コネクタ挿入部及び突出部を形成する工程を別途設ける必要がないため、光電気混載基板の製造コストを低減することができる。

本発明によれば、光電気混載基板のコストを低減することができる。

次に、図面に基づいて本発明の実施の形態について説明する。

（第１の実施の形態）
図１３は、本発明の第１の実施の形態に係る光電気混載基板の断面図であり、図１４は、図１３に示す光電気混載基板の平面図である。

図１３及び図１４を参照するに、第１の実施の形態の光電気混載基板１０は、配線基板１１と、２つの光導波路１２と、光ファイバ１５と、発光素子１７と、受光素子１８と、アンダーフィル樹脂２１，２２とを有する。

配線基板１１は、コア基板２５と、貫通ビア２６，２７と、配線２８，２９，４３，４４と、絶縁層３２，４５と、ビア３３，３４，４７，４８と、配線パターン３５，３６，４９，５１と、ソルダーレジスト３８，５３と、はんだ４１とを有する。

コア基板２５は、板状とされており、貫通孔５５，５６を有する。貫通ビア２６は、貫通孔５５に設けられている。貫通ビア２６は、その一方の端部が配線２８と接続されており、他方の端部が配線４３と接続されている。貫通ビア２６は、配線２８と配線４３とを電気的に接続するためのものである。

貫通ビア２７は、貫通孔５６に設けられている。貫通ビア２７は、その一方の端部が配線２９と接続されており、他方の端部が配線４４と接続されている。貫通ビア２７は、配線２９と配線４４とを電気的に接続するためのものである。

配線２８は、貫通ビア２６の形成領域に対応する部分のコア基板２５の上面２５Ａに設けられている。配線２８は、貫通ビア２６の上端部と接続されている。配線２９は、貫通ビア２７の形成領域に対応する部分のコア基板２５の上面２５Ａに設けられている。配線２９は、貫通ビア２７の上端部と接続されている。

絶縁層３２は、配線２８，２９を覆うように、コア基板２５の上面２５Ａに設けられている。絶縁層３２は、配線２８の上面の一部を露出する開口部５８と、配線２９の上面の一部を露出する開口部５９とを有する。

ビア３３は、開口部５８に設けられている。ビア３３の下端部は、配線２８と接続されている。ビア３４は、開口部５９に設けられている。ビア３４の下端部は、配線２９と接続されている。

配線パターン３５は、ビア３３の形成領域に対応する部分の絶縁層３２の上面３２Ａに設けられている。配線パターン３５は、ビア３３の上端部と接続されている。配線パターン３５は、パッド部６２を有する。配線パターン３６は、ビア３４の形成領域に対応する部分の絶縁層３２の上面３２Ａに設けられている。配線パターン３６は、ビア３４の上端部と接続されている。配線パターン３６は、パッド部６３を有する。

ソルダーレジスト３８は、パッド部６２，６３を除いた部分の配線パターン３５，３６を覆うように、絶縁層３２の上面３２Ａに設けられている。ソルダーレジスト３８は、パッド部６２の上面を露出する開口部６５と、パッド部６３の上面を露出する開口部６６とを有する。はんだ４１は、パッド部６２，６３上に設けられている。

配線４３は、貫通ビア２６の形成領域に対応する部分のコア基板２５の下面２５Ｂに設けられている。配線４３は、貫通ビア２６の下端部と接続されている。配線４４は、貫通ビア２７の形成領域に対応する部分のコア基板２５の下面２５Ｂに設けられている。配線４４は、貫通ビア２７の下端部と接続されている。

絶縁層４５は、配線４３，４４を覆うように、コア基板２５の下面２５Ｂに設けられている。絶縁層４５は、配線４３の下面の一部を露出する開口部６８と、配線４４の下面の一部を露出する開口部６９とを有する。

ビア４７は、開口部６８に設けられている。ビア４７の上端部は、配線４３と接続されている。ビア４８は、開口部６９に設けられている。ビア４８の上端部は、配線４４と接続されている。

配線パターン４９は、ビア４７の形成領域に対応する部分の絶縁層４５の下面４５Ｂに設けられている。配線パターン４９は、ビア４７の下端部と接続されている。配線パターン４９は、外部接続用パッド部７１を有する。配線パターン５１は、ビア４８の形成領域に対応する部分の絶縁層４５の下面４５Ｂに設けられている。配線パターン５１は、ビア４８の下端と接続されている。配線パターン５１は、外部接続用パッド部７２を有する。

ソルダーレジスト５３は、外部接続用パッド部７１，７２を除いた部分の配線パターン４９，５１を覆うように、絶縁層４５の下面４５Ｂに設けられている。ソルダーレジスト５３は、外部接続用パッド部７１の下面を露出する開口部５３Ａと、外部接続用パッド部７２の下面を露出する開口部５３Ｂとを有する。

図１３及び図１４を参照するに、２つの光導波路本体７５は、２つの光導波路本体７５に設けられた後述する光ファイバ位置規制手段７７が対向するように、ソルダーレジスト３８上に設けられている。２つの光導波路本体７５は、複数の光ファイバ１５と２つの光導波路本体７５との間において光信号の伝送が可能なように、複数の光ファイバ１５と接続されている。

図１５は、図１３に示す光導波路の斜視図であり、図１６は、図１５に示す光導波路のＡ−Ａ線方向の断面図であり、図１７は、図１５に示す光導波路のＢ−Ｂ線方向の断面図である。

図１３〜図１７を参照するに、光導波路１２は、光導波路本体７５と、光ファイバ位置規制手段７７と、ミラー７８とを有する。光導波路本体７５は、接着剤により、ソルダーレジスト３８上に固着されている。光導波路本体７５は、第１のクラッド層８１と、コア部８２と、第２のクラッド層８３とが積層された構成とされている。光導波路本体７５は、光ファイバ１５の端面と対向する部分の面７５Ａが垂直面とされている。また、光導波路本体７５の面７５Ａの反対側に位置する光導波路本体７５の端面７５Ｂは、傾斜面とされている。光導波路本体７５の端面７５Ｂは、第１のクラッド層８１、コア部８２、及び第２のクラッド層８３により構成される面である。光導波路本体７５の端面７５Ｂと第１のクラッド層８１の面８１Ｂとの成す角度θ_１は、４５度とされている。

第１のクラッド層８１は、第２のクラッド層８３の面８３Ａとコア部８２の面８２Ｂとを覆うように設けられている（図１７参照）。第１のクラッド層８１の厚さは、例えば、４０μｍとすることができる。

コア部８２は、第１のクラッド層８１と第２のクラッド層８３との間に設けられている。コア部８２の面８２Ａ及びコア部８２の側面８２Ｃは、第２のクラッド層８３に覆われている（図１７参照）。また、コア部８２の面８２Ｂは、第１のクラッド層８１に覆われている。コア部８２は、光信号の伝送を行うためのものである。コア部８２は、第１及び第２のクラッド層８１，８３よりも屈折率の大きい材料により構成されている。コア部８２の厚さは、例えば、４０μｍとすることができる。

第２のクラッド層８３は、接着剤により、ソルダーレジスト３８上に固着されている。第２のクラッド層８３は、第１のクラッド層８１の面８１Ａとコア部８２の面８２Ａ及び側面８２Ｃとを覆うように設けられている。

光ファイバ位置規制手段７７は、光ファイバ挿入部８４と、突出部８５とを有する。光ファイバ挿入部８４は、光ファイバ１５の端部が挿入される部分である。光ファイバ挿入部８４の幅Ｗ１は、光ファイバ１５の直径よりも少し小さくなるように設定されている。光ファイバ１５の直径が１２５μｍの場合、光ファイバ挿入部８４の幅Ｗ１は、例えば、１３０μｍとすることができる。

突出部８５は、光ファイバ挿入部８４の両側に設けられている。突出部８５は、光ファイバ挿入部８４に挿入された光ファイバ１５と接触することにより、光ファイバ１５の端部の位置を規制するためのものである。突出部８５の長さＬ１は、例えば、２ｍｍとすることができる。また、突出部８５の幅Ｗ２は、例えば、１２０μｍとすることができる。

突出部８５は、第１の突出部８８と、第２の突出部８９とが積層された構成とされている。第１の突出部８８は、光ファイバ挿入部８４の両側に突出するように配置された部分の第１のクラッド層８１により構成されている。第２の突出部８９は、光ファイバ挿入部８４の両側に突出するように配置された部分の第２のクラッド層８３により構成されている。第２の突出部８９の厚さＭ１は、例えば、８５μｍとすることができる。

このように、光ファイバ１５の端部が挿入される光ファイバ挿入部８４と、光ファイバ挿入部８４に挿入された光ファイバ１５と接触することで光ファイバ１５の端部の位置を規制する突出部８５とを備えた光ファイバ位置規制手段７７を光導波路１２に設けることにより、従来、光導波路３０３と光ファイバ３０５とを接続する際に必要であった光ファイバ固定部材３０２（図１参照）が不要となるため、光電気混載基板１０のコストを低減することができる。

また、突出部８５を第１及び第２のクラッド層８１，８３により構成することで、突出部８５を構成するための材料を別途用意する必要がないため、光電気混載基板１０のコストを低減することができる。

ミラー７８は、光導波路本体７５の端面７５Ｂに対応する部分の第１のクラッド層８１、コア部８２、及び第２のクラッド層８３に設けられている。ミラー７８は、光信号を反射するためのものである。ミラー７８としては、例えば、金属膜を用いることができる。ミラー７８となる金属膜としては、例えば、Ａｕ膜を用いることができる。ミラー７８としてＡｕ膜を用いた場合、ミラー７８の厚さは、例えば、０．２μｍとすることができる。

図１３及び図１４を参照するに、光ファイバ１５の一方の端部は、一方の光導波路１２に形成された光ファイバ挿入部８４に挿入されており、光ファイバ１５の他方の端部は、他方の光導波路１２に形成された光ファイバ挿入部８４に挿入されている。光ファイバ挿入部８４に挿入された複数の光ファイバ１５の端部は、接着剤により、配線基板１１及び光導波路１２に固着されている。

光ファイバ１５は、コア部９１と、クラッド部９２とを有する。コア部９１の側面は、クラッド部９２により覆われている。コア部９１は、光信号の伝送を行うためのものである。コア部９１は、光導波路１２のコア部８２と対向するように配置されている。コア部９１は、クラッド部９２よりも屈折率の大きい材料により構成されている。光ファイバ１５は、光導波路１２のコア部８２に光信号を伝送するためのものである。

発光素子１７は、配線基板１１上に設けられている。発光素子１７は、配線パターン３５及び配線パターン３５の近傍に設けられたミラー７８の上方に配置されている。発光素子１７は、光信号を発信する発光部９４と、端子部９５とを有する。発光部９４は、コア部８２に設けられた部分のミラー７８に対して光信号を照射可能な位置に配置されている。端子部９５は、はんだ４１により、配線パターン３５のパッド部６２上に固定されている。これにより、発光素子１７は、配線パターン３５と電気的に接続される。

発光素子１７の発光部９４から発信された光信号は、ミラー７８により、図１３に示す光ファイバ１５の左側に配置された光導波路１２のコア部８２に反射され、その後、光ファイバ１５のコア部９１を介して、図１３に示す光ファイバ１５の右側に配置された光導波路１２のコア部８２に伝送され、その後、受光素子１８の近傍に配置されたミラー７８により、受光素子１８の受光部９７へ反射される。発光素子１７としては、例えば、面発光レーザ素子（ＶＣＳＥＬ）を用いることができる。

受光素子１８は、配線基板１１上に設けられている。受光素子１８は、配線パターン３６及び配線パターン３６の近傍に設けられたミラー７８の上方に配置されている。受光素子１８は、光信号を受光する受光部９７と、端子部９８とを有する。受光部９７は、受光素子１８の近傍に配置されたミラー７８により反射される光信号（発光素子１７から発信された光信号）を受光可能な位置に配置されている。端子部９８は、はんだ４１により、配線パターン３６のパッド部６３上に固定されている。これにより、受光素子１８は、配線パターン３６と電気的に接続される。受光素子１８としては、例えば、フォトダイオード素子（ＰＤ）を用いることができる。

アンダーフィル樹脂２１は、発光素子１７と対向する部分の配線基板１１及び光導波路１２と発光素子１７との間を充填するように設けられている。アンダーフィル樹脂２１は、発光素子１７から照射される光信号を透過可能な透光性樹脂である。アンダーフィル樹脂２１は、発光素子１７を配線基板１１に固定するための樹脂である。

アンダーフィル樹脂２２は、受光素子１８と対向する部分の配線基板１１及び光導波路１２と受光素子１８との間を充填するように設けられている。アンダーフィル樹脂２２は、受光素子１８から照射される光信号を透過可能な透光性樹脂である。アンダーフィル樹脂２２は、受光素子１８を配線基板１１に固定するための樹脂である。

本実施の形態の光電気混載基板によれば、光ファイバ１５の端部が挿入される光ファイバ挿入部８４と、光ファイバ挿入部８４に挿入された光ファイバ１５と接触することで光ファイバ１５の端部の位置を規制する突出部８５とを備えた光ファイバ位置規制手段７７を光導波路１２に設けることにより、従来、光導波路３０３と光ファイバ３０５とを接続する際に必要であった光ファイバ固定部材３０２（図１参照）が不要となるため、光電気混載基板１０のコストを低減することができる。

また、突出部８５を第１及び第２のクラッド層８１，８３により構成することで、突出部８５を構成するための材料を別途用意する必要がないため、光電気混載基板１０のコストを低減することができる。

図１８〜図２７は、本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図である。図１８〜図２７において、第１の実施の形態の光電気混載基板１０と同一構成部分には同一符号を付す。

図１８〜図２７を参照して、第１の実施の形態の光電気混載基板１０の製造方法について説明する。始めに、図１８に示す工程では、周知の手法により、配線基板１１を形成する（配線基板形成工程）。次いで、図１９に示す工程では、予め準備しておいた支持基板１０２の上面１０２Ａに複数の第１の突出部８８を有した第１のクラッド層８１を形成する（第１のクラッド層形成工程）。第１の突出部８８は、光ファイバ１５が挿入される光ファイバ挿入部８４の両側に形成する。具体的には、支持基板１０２の上面１０２Ａにシート状のクラッド層を貼り付け、その後、シート状のクラッド層を露光及び現像することで第１のクラッド層８１を形成する。支持基板１０２としては、例えば、ポリカーボネート板、アクリル板、ＰＥＴ板等を用いることができる。光ファイバ挿入部８４の幅Ｗ１は、例えば、１３０μｍとすることができる。第１の突出部８８の幅Ｗ３は、例えば、１２０μｍとすることができる。第１の突出部８８の長さＬ２は、例えば、２ｍｍとすることができる。また、第１のクラッド層８１の厚さは、例えば、４０μｍとすることができる。

次いで、図２０に示す工程では、第１のクラッド層８１の面８１Ａに複数のコア部８２を形成する（コア部形成工程）。具体的には、第１のクラッド層８１の面８１Ａにシート状のコア層を貼り付け、その後、シート状のコア層を露光及び現像することで複数のコア部８２を形成する。このとき、複数のコア部８２は、その一方の端面が光ファイバ挿入部８４と対向するように形成する。コア部８２の厚さは、例えば、４０μｍとすることができる。コア部８２の幅は、例えば、４０μｍとすることができる。

次いで、図２１に示す工程では、複数のコア部８２が形成された第１のクラッド層８１の面８１Ａを覆うように、第２の突出部８９を有した第２のクラッド層８３を形成する（第２のクラッド層形成工程）。このとき、第２の突出部８９は、第１の突出部８８上に積層させる。具体的には、第１のクラッド層８１の面８１Ａにシート状のクラッド層を貼り付け、その後、シート状のクラッド層を露光及び現像することで第２のクラッド層８３を形成する。これにより、光ファイバ挿入部８４と、第１及び第２の突出部８８，８９からなる突出部８５とを備えた光ファイバ位置規制手段７７が形成される。第２の突出部８９の厚さＭ１は、例えば、８５μｍとすることができる。突出部８５の長さＬ１は、例えば、２ｍｍとすることができる。また、突出部８５の幅Ｗ２は、例えば、１２０ｍｍとすることができる。

次いで、図２２に示す工程では、図２１に示す構造体の光ファイバ位置規制手段７７が形成された側とは反対側に位置する部分の第１のクラッド層８１、コア部８２、及び第２のクラッド層８３を切断して、端面７５Ｂが傾斜面とされた光導波路本体７５を形成する（傾斜面形成工程）。このとき、光導波路本体７５の端面７５Ｂと第１のクラッド層８１の面８１Ｂとの成す角度θ_１が４５度となるように、第１のクラッド層８１、コア部８２、及び第２のクラッド層８３を切断する。第１のクラッド層８１、コア部８２、及び第２のクラッド層８３の切断には、例えば、ダイサーを用いることができる。

次いで、図２３に示す工程では、光導波路本体７５の傾斜面７５Ｂに金属膜を成膜して、金属膜よりなるミラー７８を形成する（ミラー形成工程）。具体的には、スパッタ法や蒸着法等の方法を用いて、光導波路本体７５の端面７５Ｂに金属膜を成膜する。これにより、支持基板１０２上に、光導波路１２に相当する構造体が形成される。金属膜としては、例えば、Ａｕ膜を用いることができる。ミラー７８としてＡｕ膜を用いた場合、ミラー７８の厚さは、例えば、０．２μｍとすることができる。

次いで、図２４に示す工程では、図２３に示す構造体から支持基板１０２を除去する（支持基板除去工程）。これにより、光導波路１２が形成される（図１９〜図２４に示す工程が光導波路形成工程に相当する）。

このように、第１のクラッド層８１、コア部８２、及び第２のクラッド層８３を有した光導波路１２を形成する光導波路形成工程において、光ファイバ１５の端部が挿入される光ファイバ挿入部８４と、光ファイバ挿入部８４の両側に設けられ、光ファイバ１５と接触して光ファイバ１５の端部の位置を規制する第１及び第２の突出部８８，８９（突出部８５）とを形成することにより、光ファイバ挿入部８４と第１及び第２の突出部８８，８９とを形成する工程を別途設ける必要がないため、光電気混載基板１０の製造コストを低減することができる。

次いで、図２５に示す工程では、接着剤により、ソルダーレジスト３８上に２つの光導波路１２を固着させる。このとき、２つの光導波路１２は、２つの光導波路１２に設けられた光ファイバ挿入部８４が対向するように配置する。

次いで、図２６に示す工程では、２つの光導波路１２に設けられた光ファイバ挿入部８４に複数の光ファイバ１５を挿入すると共に、接着剤により、複数の光ファイバ１５を配線基板１１及び光導波路１２に固着させる。

次いで、図２７に示す工程では、パッド部６２上に配置されたはんだ４１を溶融させて、発光素子１７の端子部９５をパッド部６２上に固定し、パッド部６３上に配置されたはんだ４１を溶融させて、受光素子１８の端子部９８をパッド部６３上に固定する。その後、発光素子１７と対向する部分の配線基板１１及び光導波路１２と発光素子１７との間にアンダーフィル樹脂２１を充填し、受光素子１８と対向する部分の配線基板１１及び光導波路１２と受光素子１８との間にアンダーフィル樹脂２２を充填する。これにより、光電気混載基板１０が製造される。

本実施の形態の光電気混載基板の製造方法によれば、第１のクラッド層８１、コア部８２、及び第２のクラッド層８３を有した光導波路１２を形成する光導波路形成工程において、光ファイバ１５の端部が挿入される光ファイバ挿入部８４と、光ファイバ挿入部８４の両側に設けられ、光ファイバ１５と接触して光ファイバ１５の端部の位置を規制する第１及び第２の突出部８８，８９（突出部８５）とを形成することにより、光ファイバ挿入部８４と第１及び第２の突出部８８，８９とを形成する工程を別途設ける必要がないため、光電気混載基板１０の製造コストを低減することができる。

（第２の実施の形態）
図２８は、本発明の第２の実施の形態に係る光電気混載基板の断面図であり、図２９は、図２８に示す光電気混載基板の平面図である。図２８及び図２９において、第１の実施の形態の光電気混載基板１０と同一構成部分には同一符号を付す。

図２８及び図２９を参照するに、第２の実施の形態の光電気混載基板１１０は、第１の実施の形態の光電気混載基板１０に設けられた配線基板１１の代わりに配線基板１１１，１１２を設けると共に、さらにＣＰＵ用半導体チップ１１４と、メモリー用半導体チップ１１５と、アンダーフィル樹脂１２１，１２２とを設けた以外は光電気混載基板１０と同様に構成される。

配線基板１１１は、コア基板１２５と、貫通ビア１２６，１２７と、配線１２８，１２９，１４３，１４４と、絶縁層１３２，１４５と、ビア１３３，１３４，１４７，１４８と、配線パターン１３５，１３６，１４９，１５１と、ソルダーレジスト１３８，１５３と、はんだ１４１とを有する。

コア基板１２５は、板状とされており、貫通孔１５５，１５６を有する。貫通ビア１２６は、貫通孔１５５に設けられている。貫通ビア１２６は、その一方の端部が配線１２８と接続されており、他方の端部が配線１４３と接続されている。貫通ビア１２６は、配線１２８と配線１４３とを電気的に接続するためのものである。

貫通ビア１２７は、貫通孔１５６に設けられている。貫通ビア１２７は、その一方の端部が配線１２９と接続されており、他方の端部が配線１４４と接続されている。貫通ビア１２７は、配線１２９と配線１４４とを電気的に接続するためのものである。

配線１２８は、貫通ビア１２６の形成領域に対応する部分のコア基板１２５の上面１２５Ａに設けられている。配線１２８は、貫通ビア１２６の上端部と接続されている。配線１２９は、貫通ビア１２７の形成領域に対応する部分のコア基板１２５の上面１２５Ａに設けられている。配線１２９は、貫通ビア１２７の上端部と接続されている。

絶縁層１３２は、配線１２８，１２９を覆うように、コア基板１２５の上面１２５Ａに設けられている。絶縁層１３２は、配線１２８の上面の一部を露出する開口部１５８と、配線１２９の上面の一部を露出する開口部１５９とを有する。

ビア１３３は、開口部１５８に設けられている。ビア１３３の下端部は、配線１２８と接続されている。ビア１３４は、開口部１５９に設けられている。ビア１３４の下端部は、配線１２９と接続されている。

配線パターン１３５は、ビア１３３の形成領域に対応する部分の絶縁層１３２の上面１３２Ａに設けられている。配線パターン１３５は、ビア１３３の上端部と接続されている。配線パターン１３５は、ＣＰＵ用半導体チップ１１４と電気的に接続されるパッド部１６２を有する。

配線パターン１３６は、ビア１３４の形成領域に対応する部分の絶縁層１３２の上面１３２Ａに設けられている。配線パターン１３６は、ビア１３４の上端部と接続されている。配線パターン１３６は、発光素子１７と電気的に接続されるパッド部１６３と、ＣＰＵ用半導体チップ１１４と電気的に接続されるパッド部１６４とを有する。

ソルダーレジスト１３８は、パッド部１６２〜１６４を除いた部分の配線パターン１３５，１３６を覆うように、絶縁層１３２の上面１３２Ａに設けられている。ソルダーレジスト１３８は、パッド部１６２の上面を露出する開口部１６５と、パッド部１６３の上面を露出する開口部１６６と、パッド部１６４の上面を露出する開口部１６７とを有する。はんだ１４１は、開口部１６６に露出されたパッド部１６３上に設けられている。

配線１４３は、貫通ビア１２６の形成領域に対応する部分のコア基板１２５の下面１２５Ｂに設けられている。配線１４３は、貫通ビア１２６の下端部と接続されている。配線１４４は、貫通ビア１２７の形成領域に対応する部分のコア基板１２５の下面１２５Ｂに設けられている。配線１４４は、貫通ビア１２７の下端部と接続されている。

絶縁層１４５は、配線１４３，１４４を覆うように、コア基板１２５の下面１２５Ｂに設けられている。絶縁層１４５は、配線１４３の下面の一部を露出する開口部１６８と、配線１４４の下面の一部を露出する開口部１６９とを有する。

ビア１４７は、開口部１６８に設けられている。ビア１４７の上端部は、配線１４３と接続されている。ビア１４８は、開口部１６９に設けられている。ビア１４８の上端部は、配線１４４と接続されている。

配線パターン１４９は、ビア１４７の形成領域に対応する部分の絶縁層１４５の下面１４５Ｂに設けられている。配線パターン１４９は、ビア１４７の下端部と接続されている。配線パターン１４９は、外部接続用パッド部１７１を有する。配線パターン１５１は、ビア１４８の形成領域に対応する部分の絶縁層１４５の下面１４５Ｂに設けられている。配線パターン１５１は、ビア１４８の下端部と接続されている。配線パターン１５１は、外部接続用パッド部１７２を有する。

ソルダーレジスト１５３は、外部接続用パッド部１７１，１７２を除いた部分の配線パターン１４９，１５１を覆うように、絶縁層１４５の下面１４５Ｂに設けられている。ソルダーレジスト１５３は、外部接続用パッド部１７１の下面を露出する開口部１５３Ａと、外部接続用パッド部１７２の下面を露出する開口部１５３Ｂとを有する。

配線基板１１２は、コア基板１７５と、貫通ビア１７６，１７７と、配線１７８，１７９，１９３，１９４と、絶縁層１８２，１９５と、ビア１８３，１８４，１９７，１９８と、配線パターン１８５，１８６，１９９，２０１と、ソルダーレジスト１８８，２０３と、はんだ１９１とを有する。

コア基板１７５は、板状とされており、貫通孔２０５，２０６を有する。貫通ビア１７６は、貫通孔２０５に設けられている。貫通ビア１７６は、その一方の端部が配線１７８と接続されており、他方の端部が配線１９３と接続されている。貫通ビア１７６は、配線１７８と配線１９３とを電気的に接続するためのものである。

貫通ビア１７７は、貫通孔２０６に設けられている。貫通ビア１７７は、その一方の端部が配線１７９と接続されており、他方の端部が配線１９４と接続されている。貫通ビア１７７は、配線１７９と配線１９４とを電気的に接続するためのものである。

配線１７８は、貫通ビア１７６の形成領域に対応する部分のコア基板１７５の上面１７５Ａに設けられている。配線１７８は、貫通ビア１７６の上端部と接続されている。配線１７９は、貫通ビア１７７の形成領域に対応する部分のコア基板１７５の上面１７５Ａに設けられている。配線１７９は、貫通ビア１７７の上端部と接続されている。

絶縁層１８２は、配線１７８，１７９を覆うように、コア基板１７５の上面１７５Ａに設けられている。絶縁層１８２は、配線１７８の上面の一部を露出する開口部２０８と、配線１７９の上面の一部を露出する開口部２０９とを有する。

ビア１８３は、開口部２０８に設けられている。ビア１８３の下端部は、配線１７８と接続されている。ビア１８４は、開口部２０９に設けられている。ビア１８４の下端部は、配線１７９と接続されている。

配線パターン１８５は、ビア１８３の形成領域に対応する部分の絶縁層１８２の上面１８２Ａに設けられている。配線パターン１８５は、ビア１８３の上端部と接続されている。配線パターン１８５は、メモリー用半導体チップ１１５と電気的に接続されるパッド部２１２を有する。

配線パターン１８６は、ビア１８４の形成領域に対応する部分の絶縁層１８２の上面１８２Ａに設けられている。配線パターン１８６は、ビア１８４の上端部と接続されている。配線パターン１８６は、受光素子１８と電気的に接続されるパッド部２１３と、メモリー用半導体チップ１１５と電気的に接続されるパッド部２１４とを有する。

ソルダーレジスト１８８は、パッド部２１２〜２１４を除いた部分の配線パターン１８５，１８６を覆うように、絶縁層１８２の上面１８２Ａに設けられている。ソルダーレジスト１８８は、パッド部２１２の上面を露出する開口部２１５と、パッド部２１３の上面を露出する開口部２１６と、パッド部２１４の上面を露出する開口部２１７とを有する。はんだ１９１は、開口部２１６に露出されたパッド部２１３上に設けられている。

配線１９３は、貫通ビア１７６の形成領域に対応する部分のコア基板１７５の下面１７５Ｂに設けられている。配線１９３は、貫通ビア１７６の下端部と接続されている。配線１９４は、貫通ビア１７７の形成領域に対応する部分のコア基板１７５の下面１７５Ｂに設けられている。配線１９４は、貫通ビア１７７の下端部と接続されている。

絶縁層１９５は、配線１９３，１９４を覆うように、コア基板１７５の下面１７５Ｂに設けられている。絶縁層１９５は、配線１９３の下面の一部を露出する開口部２１８と、配線１９４の下面の一部を露出する開口部２１９とを有する。

ビア１９７は、開口部２１８に設けられている。ビア１９７の上端部は、配線１９３と接続されている。ビア１９８は、開口部２１９に設けられている。ビア１９８の下端部は、配線１９４と接続されている。

配線パターン１９９は、ビア１９７の形成領域に対応する部分の絶縁層１９５の下面１９５Ｂに設けられている。配線パターン１９９は、ビア１９７の下端部と接続されている。配線パターン１９９は、外部接続用パッド部２２１を有する。配線パターン２０１は、ビア１９８の形成領域に対応する部分の絶縁層１９５の下面１９５Ｂに設けられている。配線パターン２０１は、ビア１９８の下端部と接続されている。配線パターン２０１は、外部接続用パッド部２２２を有する。

ソルダーレジスト２０３は、外部接続用パッド部２２１，２２２を除いた部分の配線パターン１９９，２０１を覆うように、絶縁層１９５の下面１９５Ｂに設けられている。ソルダーレジスト２０３は、外部接続用パッド部２２１の下面を露出する開口部２０３Ａと、外部接続用パッド部２２２の下面を露出する開口部２０３Ｂとを有する。

２つの光導波路１２は、一方の光導波路１２が配線基板１１１のソルダーレジスト１３８上に配設されており、他方の光導波路１２が配線基板１１２のソルダーレジスト１８８上に配設されている。２つの光導波路１２は、それぞれに設けられた光ファイバ挿入部８４が対向するように配置されている。

複数の光ファイバ１５は、その一方の端部が配線基板１１１に配設された光導波路１２の光ファイバ挿入部８４に挿入されており、他方の端部が配線基板１１２に配設された光導波路１２の光ファイバ挿入部８４に挿入されている。複数の光ファイバ１５は、光導波路１２のコア部８２と光ファイバ１５のコア部９１とが対向するように配置されている。複数の光ファイバ１５は、接着剤により、光導波路１２及び配線基板１１１，１１２に対して固着されている。

このように、光ファイバ１５の端部が挿入される光ファイバ挿入部８４と、光ファイバ１５と接触することで光ファイバ１５の端部の位置を規制する突出部８５とを有する光ファイバ位置規制手段７７を備えた光導波路１２を配線基板１１１，１１２に設けることにより、従来、光導波路３０３と光ファイバ３０５とを接続する際に必要であった光ファイバ固定部材３０２（図１参照）が不要となるため、光電気混載基板１１０のコストを低減することができる。

発光素子１７は、配線基板１１１上に設けられている。発光素子１７は、配線パターン１３６及び配線パターン１３６の近傍に設けられたミラー７８の上方に配置されている。発光素子１７は、発光部９４と、端子部９５を有する。発光部９４は、発光部９４の下方に配置されたコア部８２に設けられたミラー７８に対して光信号を照射可能な位置に配置されている。端子部９５は、はんだ１４１により、配線パターン１３６のパッド部１６３上に固定されている。これにより、発光素子１７は、配線パターン１３６と電気的に接続される。

発光素子１７の発光部９４から発信された光信号は、ミラー７８により、図２８に示す光ファイバ１５の左側に配置された光導波路１２のコア部８２に反射され、その後、光ファイバ１５のコア部９１を介して、図２８に示す光ファイバ１５の右側に配置された光導波路１２のコア部８２に伝送され、その後、受光素子１８の近傍に配置されたミラー７８により、受光素子１８の受光部９７へ反射される。

受光素子１８は、配線基板１１２上に設けられている。受光素子１８は、配線パターン１８６及び配線パターン１８６の近傍に設けられたミラー７８の上方に配置されている。受光素子１８は、光信号を受光する受光部９７と、端子部９８とを有する。受光部９７は、配線基板１１２に配設された光導波路１２のミラー７８により反射される光信号を受光可能な位置に配置されている。端子部９８は、はんだ１９１により、配線パターン１８６のパッド部２１６上に固定されている。これにより、受光素子１８は、配線パターン１８６と電気的に接続される。

アンダーフィル樹脂２１は、発光素子１７と配線基板１１１及び光導波路１２との間を充填するように設けられている。アンダーフィル樹脂２１は、発光素子１７から照射される光信号を透過可能な透光性樹脂である。アンダーフィル樹脂２１は、発光素子１７を配線基板１１１に固定するための樹脂である。

アンダーフィル樹脂２２は、受光素子１８と配線基板１１２及び光導波路１２との間を充填するように設けられている。アンダーフィル樹脂２２は、受光素子１８から照射される光信号を透過可能な透光性樹脂である。アンダーフィル樹脂２２は、受光素子１８を配線基板１１２に固定するための樹脂である。

ＣＰＵ用半導体チップ１１４は、パッド部１６２，１６４に対してフリップチップ接続されている。ＣＰＵ用半導体チップ１１４は、バンプ１１７及び配線パターン１３６を介して、発光素子１７と電気的に接続されている。

メモリー用半導体チップ１１５は、パッド部２１２，２１４に対してフリップチップ接続されている。メモリー用半導体チップ１１５は、バンプ１１８及び配線パターン１８６を介して、受光素子１８と電気的に接続されている。

アンダーフィル樹脂１２１は、配線基板１１１とＣＰＵ用半導体チップ１１４との間を充填するように設けられている。アンダーフィル樹脂１２２は、配線基板１１２とメモリー用半導体チップ１１５との間を充填するように設けられている。

本実施の形態の光電気混載基板によれば、光ファイバ１５の端部が挿入される光ファイバ挿入部８４と、光ファイバ１５と接触することで光ファイバ１５の端部の位置を規制する突出部８５とを有する光ファイバ位置規制手段７７を備えた光導波路１２を配線基板１１１，１１２に設けることにより、従来、光導波路３０３と光ファイバ３０５とを接続する際に必要であった光ファイバ固定部材３０２（図１参照）が不要となるため、光電気混載基板１１０のコストを低減することができる。

図３０〜図３３は、本発明の第２の実施の形態に係る光電気混載基板の製造工程を示す図である。図３０〜図３３において、第２の実施の形態の光電気混載基板１１０と同一構成部分には同一符号を付す。

図３０〜図３３を参照して、第２の実施の形態の光電気混載基板１１０の製造方法について説明する。始めに、図３０に示す工程では、周知の手法により、配線基板１１１，１１２を形成する（配線基板形成工程）。

次いで、図３１に示す工程では、接着剤により配線基板１１１のソルダーレジスト１３８上に１つの光導波路１２を固着すると共に、接着剤により配線基板１１２のソルダーレジスト１８８上に１つの光導波路１２を固着する。このとき、２つの光導波路１２に設けられた光ファイバ挿入部８４が対向するように配置する。

次いで、図３２に示す工程では、２つの光導波路１２に設けられた光ファイバ挿入部８４に複数の光ファイバ１５を挿入すると共に、複数の光ファイバ１５を光導波路１２及び配線基板１１１，１１２に固着させる。上記２つの光導波路１２は、第１の実施の形態で説明した図１９〜図２４に示す工程と同様な処理を行うことで形成する（光導波路形成工程）。

次いで、図３３に示す工程では、パッド部１７２上に配置されたはんだ１４１を溶融させて、発光素子１７の端子部９５をパッド部１６３上に固定し、パッド部２１３上に配置されたはんだ１９１を溶融させて、受光素子１８の端子部９８をパッド部２１３上に固定する。次いで、発光素子１７と配線基板１１１及び光導波路１２との間にアンダーフィル樹脂２１を充填し、受光素子１８と配線基板１１２及び光導波路１２との間にアンダーフィル樹脂２２を充填する。

次いで、パッド部１６２，１６４にＣＰＵ用半導体チップ１１４をフリップチップ接続し、パッド部２１２，２１４にメモリー用半導体チップ１１５をフリップチップ接続する。その後、ＣＰＵ用半導体チップ１１４と配線基板１１１との間を充填するようにアンダーフィル樹脂１２１を形成し、メモリー用半導体チップ１１５と配線基板１１２との間を充填するようにアンダーフィル樹脂１２２を形成する。これにより、光電気混載基板１１０が製造される。

上記説明した本実施の形態の光電気混載基板の製造方法は、第１の実施の形態の光電気混載基板１０の製造方法と同様な効果を得ることができる。

（第３の実施の形態）
図３４は、本発明の第３の実施の形態に係る光電気混載基板の断面図であり、図３５は、図３４に示す光電気混載基板の平面図である。図３４及び図３５において、第１の実施の形態の光電気混載基板１０と同一構成部分には同一符号を付す。

図３４及び図３５を参照するに、第３の実施の形態の光電気混載基板２３０は、第１の実施の形態の光電気混載基板１０に設けられた２つの光導波路１２及び複数の光ファイバ１５の代わりに、２つの光導波路２３２及び複数の光ファイバ２３３を設けると共に、さらにコネクタ２３４を設けた以外は光電気混載基板１０と同様に構成される。

図３４及び図３５を参照するに、２つの光導波路本体２３２は、配線基板１１に形成されたソルダーレジスト３８上に配設されている。２つの光導波路本体２３２は、２つの光導波路本体２３２に設けられた後述するコネクタ位置規制手段２３８が対向するように配置されている。２つの光導波路本体２３２は、複数の光ファイバ２３３と介して、光信号の授受が可能なように接続されている。

図３６は、図３４に示す光導波路の斜視図であり、図３７は、図３６に示す光導波路のＣ−Ｃ線方向の断面図であり、図３８は、図３６に示す光導波路のＤ−Ｄ線方向の断面図である。

図３４〜図３８を参照するに、光導波路２３２は、光導波路本体２３６と、コネクタ位置規制手段２３８と、ミラー７８とを有する。光導波路本体２３６は、第１のクラッド層２４１と、コア部２４２と、第２のクラッド層２４３とが積層された構成とされている。コネクタ２３４に収容された複数の光ファイバ２３３と対向する部分の光導波路本体２３２の面２３６Ａは、垂直面とされている。また、光導波路本体２３２の面２３６Ａとは反対側に位置する光導波路本体２３６の端面２３６Ｂは、傾斜面とされている。光導波路本体２３６の端面２３６Ｂと第１のクラッド層２４１の面２４１Ｂとが成す角度θ_２は、４５度となるように設定されている。

第１のクラッド層２４１は、第２のクラッド層２４３の面２４３Ａとコア部２４２の面２４２Ｂとを覆うように設けられている（図３８参照）。第１のクラッド層２４１の厚さは、例えば、４０μｍとすることができる。

コア部２４２は、第１のクラッド層２４１と第２のクラッド層２４３との間に設けられている。コア部２４２の面２４２Ａ及びコア部２４２の側面２４２Ｃは、第２のクラッド層２４３に覆われている（図３８参照）。コア部２４２の面２４２Ｂは、第１のクラッド層２４１に覆われている。コア部２４２は、光信号の伝送を行うためのものである。コア部２４２は、第１クラッド層２４１及び第２クラッド層２４３よりも屈折率の大きい材料により構成されている。コア部２４２の厚さは、例えば、４０μｍとすることができる。第２のクラッド層２４３は、第１のクラッド層２４１の面２４１Ａとコア部２４２の面２４２Ａ及び側面２４２Ｃとを覆うように設けられている。

コネクタ位置規制手段２３８は、コネクタ挿入部２４５と、２つの突出部２４７とを有する。コネクタ挿入部２４５は、複数の光ファイバ２３３の位置を規制するコネクタ２３４が挿入される部分である。コネクタ挿入部２４５の幅Ｗ４は、コネクタ２３４の幅よりも少し大きくなるように設定されている。コネクタ２３４の幅が３ｍｍの場合、コネクタ挿入部２４５の幅Ｗ４は、例えば、コネクタ２３４の幅よりも５μｍ程度大きくするとよい。

２つの突出部２４７は、コネクタ挿入部２４５の両側に設けられている。２つの突出部２４７は、コネクタ挿入部２４５に挿入されたコネクタ２３４と接触することで、コネクタ２３４の端部の位置を規制するためのものである。突出部２４７の長さＬ３は、例えば、２ｍｍとすることができる。また、突出部２４７の幅Ｗ５は、例えば、０．５ｍｍとすることができる。

突出部２４７は、第１の突出部２５１と、第２の突出部２５２とが積層された構成とされている。第１の突出部２５１は、コネクタ挿入部２４５の両側に突出するように配置された部分の第１のクラッド層８１により構成されている。第２の突出部２５２は、コネクタ挿入部２４５の両側に突出するように配置された第２のクラッド層２４３により構成されている。第２の突出部２５２の厚さＭ２は、例えば、１ｍｍとすることができる。

上記構成とされた突出部２４７は、コネクタ挿入部２４６に挿入された複数の光ファイバ１５の位置を規制するためのものである。

ミラー７８は、光導波路本体２３６の端面２３６Ｂに対応する部分の第１のクラッド層２４１、コア部２４２、及び第２のクラッド層２４３を覆うように設けられている。

図３４及び図３５を参照するに、複数の光ファイバ２３３は、光信号を伝送するコア部２５５と、コア部２５５を覆うように設けられたクラッド部２５６とを有する。複数の光ファイバ２３３の側面は、コネクタ２３４により覆われている。複数の光ファイバ２３３は、複数の光ファイバ２３３に設けられたコア部２５５が光導波路２３２のコア部２４２と対向するように、コネクタ２３４により各光ファイバ２３３の位置が規制されている。

図３４及び図３５を参照するに、コネクタ２３４は、複数の光ファイバ２３３を収容すると共に、対向する２つの光導波路２３２のコネクタ挿入部２４５に挿入された状態で、接着剤により、２つの光導波路２３２及び配線基板１１に固着されている。

図３９は、複数の光ファイバを収容したコネクタの斜視図であり、図４０は、図３９に示すコネクタの断面図である。

図３９及び図４０を参照するに、複数の光ファイバ２３３の一方の端面２３３Ａ（発光素子１７の近傍に設けられた光導波路２３２のコア部２４２と対向する面）は、コネクタ２３４の端面２３４Ａと略面一とされており、複数の光ファイバ２３３の他方の端面２３３Ｂ（受光素子１８の近傍に設けられた光導波路２３２のコア部２４２と対向する面）は、コネクタ２３４の端面２３４Ｂと略面一とされている。コネクタ２３４は、複数の光ファイバ２３３の端面２３３Ａ，２３３Ｂが光導波路２３２のコア部２４２と対向するように複数の光ファイバ２３３の位置を規制するためのものである。

本実施の形態の光電気混載基板によれば、光導波路２３２のコア部２４２と対向するように複数の光ファイバ２３３の位置を規制するコネクタ２３４を設けると共に、コネクタ２３４の少なくとも一部が挿入されるコネクタ挿入部２４５と、コネクタ挿入部２４５の両側に設けられ、コネクタ２３４の接触する突出部２７４とを有したコネクタ位置規制手段２３８を対向する２つの光導波路２３２に設けたことにより、従来、必要であった光導波路とコネクタとを支持する支持部材を設ける必要がなくなるため、光電気混載基板２３０のコストを低減することができる。

図４１〜図４３は、本発明の第３の実施の形態に係る光電気混載基板の製造工程を示す図である。図４１〜図４３において、第３の実施の形態の光電気混載基板２３０と同一構成部分には同一符号を付す。

図４１〜図４３を参照して、第３の実施の形態の光電気混載基板２３０の製造工程について説明する。始めに、第１の実施の形態で説明した図１８に示す工程と同様な処理を行って、配線基板１１を形成する（配線基板形成工程）。次いで、図４１に示す工程では、予め準備しておいた支持基板１０２の上面１０２Ａに２つの第１の突出部２５１を有した第１のクラッド層２４１を形成する（第１のクラッド層形成工程）。第１の突出部２５１は、コネクタ２３４が挿入されるコネクタ挿入部２４５の両側に形成する。具体的には、支持基板１０２の上面１０２Ａにシート状のクラッド層を貼り付け、その後、シート状のクラッド層を露光及び現像することで第１のクラッド層２４１を形成する。コネクタ挿入部２４５の幅Ｗ４は、例えば、３ｍｍとすることができる。第１のクラッド層２４１の厚さは、例えば、４０μｍとすることができる。

次いで、図４２に示す工程では、第１のクラッド層２４１の面２４１Ａに複数のコア部２４２を形成する（コア部形成工程）。具体的には、第１のクラッド層２４１の面２４１Ａにシート状のコア層を貼り付け、その後、シート状のコア層を露光及び現像することで複数のコア部２４２を形成する。コア部２４２の厚さは、例えば、４０μｍとすることができる。コア部２４２の幅は、例えば、４０μｍとすることができる。

次いで、図４３に示す工程では、複数のコア部８２が形成された第１のクラッド層２４１の面２４１Ａを覆うように、第２の突出部２５２を有した第２のクラッド層２４３を形成する（第２のクラッド層形成工程）。具体的には、第１のクラッド層２４１の面２４１Ａにシート状のクラッド層を貼り付け、その後、シート状のクラッド層を露光及び現像することで第２のクラッド層２４３を形成する。これにより、第１の突出部２５１と第２の突出部２５２とを有する２つの突出部２４７と、コネクタ挿入部２４５とを備えたコネクタ位置規制手段２３８が形成される。突出部２４７の長さＬ３は、例えば、２ｍｍとすることができる。また、突出部２４７の幅Ｗ５は、例えば、０．５ｍｍとすることができる。また、第２の突出部２５２の厚さＭ２は、例えば、１ｍｍとすることができる。

次いで、第１の実施の形態で説明した図２２〜図２４と同様な処理を行うことにより、先に説明した図３６に示す光導波路２３２が形成される（本実施の形態の場合、図４１〜図４３及び図２２〜図２４に示す工程が光導波路形成工程）。

このように、第１のクラッド層２４１、コア部２４２、及び第２のクラッド層２４３を有した光導波路２３２を形成する光導波路形成工程において、コネクタ２３４の一部が挿入されるコネクタ挿入部２４５と、コネクタ挿入部２４５の両側に設けられ、コネクタ２３４と接触することでコネクタ２３４の端部の位置を規制する第１及び第２の突出部２５１，２５２（突出部２４７）を形成することにより、コネクタ挿入部２４５と第１及び第２の突出部２５１，２５２とを形成する工程を別途設ける必要がなくなるため、光電気混載基板２３０の製造コストを低減することができる。

次いで、第１の実施の形態で説明した図２５〜図２７に示す工程と同様な処理を行うことにより、先に説明した図３４に示す光電気混載基板２３０が製造される。

本実施の形態の光電気混載基板の製造方法によれば、第１のクラッド層２４１、コア部２４２、及び第２のクラッド層２４３を有した光導波路２３２を形成する光導波路形成工程において、コネクタ２３４の一部が挿入されるコネクタ挿入部２４５と、コネクタ挿入部２４５の両側に設けられ、コネクタ２３４と接触することでコネクタ２３４の端部の位置を規制する第１及び第２の突出部２５１，２５２（突出部２４７）を形成することにより、コネクタ挿入部２４５と第１及び第２の突出部２５１，２５２とを形成する工程を別途設ける必要がなくなるため、光電気混載基板２３０の製造コストを低減することができる。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

例えば、第２の実施の形態の光電気混載基板１１０に設けられた光導波路１２及び複数の光ファイバ１５の代わりに、第３の実施の形態で説明した光導波路２３４、複数の光ファイバ２３３、及びコネクタ２３４を光電気混載基板１１０に設けてもよい。

本発明は、配線基板上に設けられた光導波路と、光導波路のコア部と対向するように配置された光ファイバとを備えた光電気混載基板及びその製造方法に適用可能である。

従来の光電気混載基板の概略を示す断面図である。 図１に示す光電気混載基板の平面図である。 図１に示す光ファイバ固定部材の斜視図である。 図１に示す光導波路の断面図である。 従来の光電気混載基板の製造工程を示す図（その１）である。 従来の光電気混載基板の製造工程を示す図（その２）である。 従来の光電気混載基板の製造工程を示す図（その３）である。 従来の光電気混載基板の製造工程を示す図（その４）である。 従来の光電気混載基板の製造工程を示す図（その５）である。 従来の光電気混載基板の製造工程を示す図（その６）である。 従来の光電気混載基板の製造工程を示す図（その７）である。 従来の光電気混載基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る光電気混載基板の断面図である。 図１３に示す光電気混載基板の平面図である。 図１３に示す光導波路の斜視図である。 図１５に示す光導波路のＡ−Ａ線方向の断面図である。 図１５に示す光導波路のＢ−Ｂ線方向の断面図である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る光電気混載基板の製造工程を示す図（その１０）である。 本発明の第２の実施の形態に係る光電気混載基板の断面図である。 図２８に示す光電気混載基板の平面図である。 本発明の第２の実施の形態に係る光電気混載基板の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る光電気混載基板の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る光電気混載基板の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る光電気混載基板の製造工程を示す図（その４）である。 本発明の第３の実施の形態に係る光電気混載基板の断面図である。 図３４に示す光電気混載基板の平面図である。 図３４に示す光導波路の斜視図である。 図３６に示す光導波路のＣ−Ｃ線方向の断面図である。 図３６に示す光導波路のＤ−Ｄ線方向の断面図である。 複数の光ファイバを収容したコネクタの斜視図である。 図３０に示すコネクタの断面図である。 本発明の第３の実施の形態に係る光電気混載基板の製造工程を示す図（その１）である。 本発明の第３の実施の形態に係る光電気混載基板の製造工程を示す図（その２）である。 本発明の第３の実施の形態に係る光電気混載基板の製造工程を示す図（その３）である。

符号の説明

１０，１１０，２３０ 光電気混載基板
１１，１１１，１１２ 配線基板
１２，２３２ 光導波路
１５，２３３ 光ファイバ
１７ 発光素子
１８ 受光素子
２１，２２，１２１，１２２ アンダーフィル樹脂
２５，１２５，１７５ コア基板
２５Ａ，３２Ａ，１０２Ａ，１２５Ａ，１３２Ａ，１７５Ａ，１８２Ａ 上面
２５Ｂ，４５Ｂ，１２５Ｂ，１４５Ｂ，１７５Ｂ，１９５Ｂ 下面
２６，２７，１２６，１２７，１７６，１７７ 貫通ビア
２８，２９，４３，４４，１２８，１２９，１４３，１４４，１７８，１７９，１９３，１９４ 配線
３２，４５，１３２，１４５，１８２，１９５ 絶縁層
３３，３４，４７，４８，１３３，１３４，１４７，１４８，１８３，１８４，１９７，１９８ ビア
３５，３６，４９，５１，１３５，１３６，１４９，１５１，１８５，１８６，１９９，２０１ 配線パターン
３８，５３，１３８，１５３，１８８，２０３ ソルダーレジスト
４１，１４１，１９１ はんだ
５３Ａ，５３Ｂ，５８，５９，６５，６６，６８，６９，１５３Ａ，１５３Ｂ，１５８，１５９，１６５〜１６９，２０３Ａ，２０３Ｂ，２０８，２０９，２１５〜２１９ 開口部
５５，５６，１５５，１５６，２０５，２０６ 貫通孔
６２，６３，１６２〜１６４，２１２〜２１４ パッド部
７１，７２，１７１，１７２，２２１，２２２ 外部接続用パッド部
７５，２３６ 光導波路本体
７５Ａ，８１Ａ，８１Ｂ，８２Ａ，８２Ｂ，８３Ａ，２３６Ａ，２４１Ａ，２４１Ｂ，２４２Ａ，２４２Ｂ，２４３Ａ 面
７５Ｂ，２３３Ａ，２３３Ｂ，２３４Ａ，２３４Ｂ，２３６Ｂ 端面
７７ 光ファイバ位置規制手段
７８ ミラー
８１，２４１ 第１のクラッド層
８２，９１，２４２ コア部
８３，２４３ 第２のクラッド層
８２Ｃ，２４２Ｃ 側面
８４ 光ファイバ挿入部
８５，２４７ 突出部
８８，２５１ 第１の突出部
８９，２５２ 第２の突出部
９２，２５５ クラッド部
９４ 発光部
９５，９８ 端子部
９７ 受光部
１０２ 支持基板
１１４ ＣＰＵ用半導体チップ
１１５ メモリー用半導体チップ
１１７，１１８ バンプ
１２１，１２２ アンダーフィル樹脂
２３４ コネクタ
２３８ コネクタ位置規制手段
２４５ コネクタ挿入部
Ｍ１，Ｍ２ 厚さ
Ｗ１〜Ｗ５ 幅
Ｌ１〜Ｌ３ 長さ
θ_１，θ_２ 角度

Claims (12)

1. 配線基板と、
   前記配線基板に設けられ、第１のクラッド層と、第２のクラッド層と、前記第１のクラッド層と前記第２のクラッド層との間に設けられたコア部とを有した光導波路と、
   前記コア部と対向するように配置された光ファイバと、を備えた光電気混載基板であって、
   前記光導波路に、前記光ファイバの端部の位置を規制する光ファイバ位置規制手段を設けたことを特徴とする光電気混載基板。
2. 前記光ファイバ位置規制手段は、前記光ファイバの端部が挿入される光ファイバ挿入部と、前記光ファイバ挿入部の両側に設けられ、前記光ファイバと接触する突出部と、を有することを特徴とする請求項１記載の光電気混載基板。
3. 前記突出部は、前記第１及び第２のクラッド層からなることを特徴とする請求項２記載の光電気混載基板。
4. 前記光ファイバ位置規制手段が設けられた側とは反対側に位置する部分の前記コア部の端面は、傾斜面とされており、
   前記コア部の端面に、光信号を反射するミラーを設けたことを特徴とする請求項１ないし３のうち、いずれか一項記載の光電気混載基板。
5. 配線基板と、
   前記配線基板に設けられ、第１のクラッド層と、第２のクラッド層と、前記第１のクラッド層と前記第２のクラッド層との間に設けられた複数のコア部とを有した光導波路と、
   前記複数のコア部と対向するように配置された複数の光ファイバと、を備えた光電気混載基板であって、
   前記複数の光ファイバの端面が前記複数のコア部と対向するように前記複数の光ファイバの位置を規制するコネクタを設けると共に、前記光導波路に前記コネクタの位置を規制するコネクタ位置規制手段を設けたことを特徴とする光電気混載基板。
6. 前記コネクタ位置規制手段は、前記コネクタが挿入されるコネクタ挿入部と、前記コネクタ挿入部の両側に設けられ、前記コネクタと接触する突出部と、を有することを特徴とする請求項５記載の光電気混載基板。
7. 前記突出部は、前記第１及び第２のクラッド層からなることを特徴とする請求項６記載の光電気混載基板。
8. 前記コネクタ位置規制手段が設けられた側とは反対側に位置する部分の前記複数のコア部の端面は、傾斜面とされており、
   前記複数のコア部の端面に、光信号を反射するミラーを設けたことを特徴とする請求項５ないし７のうち、いずれか一項記載の光電気混載基板。
9. 配線基板と、前記配線基板に設けられ、コア部を有した光導波路と、前記コア部と対向するように配置された光ファイバと、を有する光電気混載基板の製造方法であって、
   前記光導波路は、前記光ファイバの端部が挿入される光ファイバ挿入部と、前記光ファイバ挿入部の両側に設けられ、前記光ファイバと接触して前記光ファイバの端部の位置を規制する第１及び第２の突出部とを有し、
   前記光電気混載基板の製造方法は、前記配線基板を形成する配線基板形成工程と、前記光導波路を形成する光導波路形成工程と、を備え、
   前記光導波路形成工程は、支持基板上に、前記光ファイバ挿入部に対応する部分の両側に第１の突出部を有した第１のクラッド層を形成する第１のクラッド層形成工程と、
   前記第１のクラッド層上に、前記光ファイバと対向するコア部を形成するコア部形成工程と、
   前記第１のクラッド層及び前記コア部上に、前記光ファイバ挿入部に対応する部分の両側に第２の突出部を有した第２のクラッド層を形成する第２のクラッド層形成工程と、
   前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする光電気混載基板の製造方法。
10. 前記第２のクラッド層形成工程と前記支持基板除去工程との間に、前記第１及び第２の突出部が形成された側とは反対側に位置する部分の前記コア部に傾斜面を形成する傾斜面形成工程と、
    前記コア部の前記傾斜面に光信号を反射するミラーを形成するミラー形成工程と、を設けたことを特徴とする請求項９記載の光電気混載基板の製造方法。
11. 配線基板と、前記配線基板に設けられ、複数のコア部を備えた光導波路と、複数の光ファイバと、前記複数の光ファイバが前記コア部と対向するように前記複数の光ファイバの位置を規制するコネクタと、を備えた光電気混載基板の製造方法であって、
    前記光導波路は、前記コネクタが挿入されるコネクタ挿入部と、前記コネクタ挿入部の両側に設けられ、前記コネクタと接触する突出部とを有し、
    前記光電気混載基板の製造方法は、前記配線基板を形成する配線基板形成工程と、前記光導波路を形成する光導波路形成工程と、を備え、
    前記光導波路形成工程は、支持基板上に、前記コネクタ挿入部に対応する部分の両側に第１の突出部を有した第１のクラッド層を形成する第１のクラッド層形成工程と、
    前記第１のクラッド層上に、前記複数のコア部を形成するコア部形成工程と、
    前記第１のクラッド層及び前記複数のコア部上に、前記コネクタ挿入部に対応する部分の両側に第２の突出部を有した第２のクラッド層を形成する第２のクラッド層形成工程と、
    前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする光電気混載基板の製造方法。
12. 前記第２のクラッド層形成工程と前記支持基板除去工程との間に、前記第１及び第２の突出部が形成された側とは反対側に位置する部分の前記複数のコア部に傾斜面を形成する傾斜面形成工程と、
    前記複数のコア部の前記傾斜面に、光信号を反射するミラーを形成するミラー形成工程と、を設けたことを特徴とする請求項１１記載の光電気混載基板の製造方法。

Images