KR20040036626A - 광·전기 배선 혼재 하이브리드 회로 기판과 광·전기배선 혼재 하이브리드 회로 모듈 및 그 제조 방법들 - Google Patents

광·전기 배선 혼재 하이브리드 회로 기판과 광·전기배선 혼재 하이브리드 회로 모듈 및 그 제조 방법들 Download PDF

Info

Publication number
KR20040036626A
KR20040036626A KR1020030074301A KR20030074301A KR20040036626A KR 20040036626 A KR20040036626 A KR 20040036626A KR 1020030074301 A KR1020030074301 A KR 1020030074301A KR 20030074301 A KR20030074301 A KR 20030074301A KR 20040036626 A KR20040036626 A KR 20040036626A
Authority
KR
South Korea
Prior art keywords
optical
wiring circuit
layer
fine
circuit portion
Prior art date
Application number
KR1020030074301A
Other languages
English (en)
Inventor
오가와쯔요시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040036626A publication Critical patent/KR20040036626A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 전기 신호와 광 신호의 전송을 가능하게 하여 정보 신호의 고속, 고용량 전송화를 도모한다. 프린트 회로 프로세스에 의해 절연 기판에 배선층을 형성한 베이스 기판부와, 반도체 프로세스에 의해서 절연 수지층에 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성된 미세 배선 회로부와, 단부에 광 신호의 입출력부를 갖는 광 도파로가 형성되며 수발광부가 입출력부와 대향되어 광 신호의 수수를 행하는 적어도 한 쌍의 광학 소자를 설치한 광배선 회로부를 포함하고, 베이스 기판부에 미세 배선 회로부와 광배선 회로부가 실장되어 구성된다.

Description

광·전기 배선 혼재 하이브리드 회로 기판과 광·전기 배선 혼재 하이브리드 회로 모듈 및 그 제조 방법들{HYBRID CIRCUIT SUBSTRATE WITH OPTICAL AND ELECTRICAL INTERCONNECTS, HYBRID CIRCUIT MODULE WITH OPTICAL AND ELECTRICAL INTERCONNECTS AND MANUFACTURING METHODS THEREOF}
본 발명은 일본 특허청에 2002년 10월 24일 출원된 일본 우선권 출원 JP2002-309977에 기초한 것이며, 그 내용은 법이 허용하는 한도에서 본 명세서에 참고적으로 포함될 것이다.
본 발명은 광·전기 배선 혼재 하이브리드 회로 기판에 관한 것이며, 보다 구체적으로는, 전기 신호와 광 신호의 전송을 가능하게 하여 정보 신호의 고속, 고용량 전송화를 도모하는 것을 가능하게 하는 하이브리드 회로 기판에 관한 것이다. 또한, 본 발명의 바람직한 실시예는 상기 하이브리드 회로 기판의 제조 방법에 관한 것이다. 또한, 본 발명의 바람직한 실시예는 광·전기 배선 혼재 하이브리드 회로 모듈에 관한 것이며 상기 하이브리드 회로 모듈의 제조 방법에 관한 것이다.
예를 들면, 퍼스널 컴퓨터, 휴대 전화기, 비디오 기기, 오디오 기기 등의 각종 디지털 전자 기기에는, IC(Integrated Circuit) 소자나 LSI(Large Scale Integration) 소자 등의 다양한 반도체 칩을 탑재한 멀티칩 회로 모듈이 포함되어 있다. 회로 모듈에 있어서는, 배선 패턴의 미세화, IC 패키지의 소형화나 집적 규모의 비약적 향상, 다핀화 혹은 실장 방법의 개선 등에 의해서 고기능화, 복합화와 함께 소형화가 도모되고 있다. 또, 회로 모듈에 있어서는, 반도체 칩의 동작 속도의 대폭적인 향상, 대용량화 등에 수반하여 고성능화, 고기능화, 다기능화, 고속 처리화 등이 도모되고 있다.
회로 모듈에 있어서는, 보드 간 혹은 보드 내에 탑재된 반도체 칩 간 등과 같이 비교적 짧은 거리의 정보 신호의 전송이, 일반적으로 전기 배선에 의한 전기 신호에 의해서 행해지고 있다. 회로 모듈에 있어서는, 정보 신호의 고속 전송화나 신호 패턴의 고밀도화 등에 의해 한층 더 전송 성능이 향상되고 있다. 그러나, 전기 배선에 대해서는 그 한계가 있기 때문에 전송 성능 향상을 실현하기 곤란하였다. 회로 모듈에 있어서도 배선 패턴 내에서 발생하는 CR(Capacitance-Resistance) 시상수(time constant)에 의한 신호 전송의 지연, EMI(Electromagnetic Interference) 노이즈나 EMC(Electromagnetic Compatibility)혹은 각 배선 패턴 간의 크로스토크 등의 문제에 대한 대응이 필요하다.
회로 모듈에 있어서는, 상술한 전기 배선에 의한 전기 신호의 전송 방식의 문제를 해결하기 위해서, 광배선이나 광 인터커넥션 등으로 구성되는 광배선 기술의 채용이 주목받고 있다. 광배선 기술은, 기기 간, 기기 내의 보드 간 혹은 보드 내의 반도체 칩 간에, 정보 신호 등을 고속으로 전송하는 것을 가능하게 한다. 광배선 기술은, 특히 반도체 칩 간과 같이 단거리의 신호 전송을 행하는 경우 등에, 반도체 칩을 실장한 기판 위에 광 도파로를 형성하고, 이 광 도파로를 전송로로 하여 광 신호 전송 시스템을 적합하게 구축하도록 한다.
광배선 회로 모듈에 있어서는, 회로 기판 위에 광 도파로와 함께, 전기 신호를 광 신호로 변환하여 광 도파로 내에 출력하는 발광 소자, 광 도파로를 통해 전송된 광 신호를 전기 신호로 변환하여 출력하는 수광 소자, 혹은 이들 발광 소자나 수광 소자와 전기 신호의 수수를 행하기 위한 IC 칩 등이 포함된다. 한편, 광배선 회로 모듈에 있어서는, 광학 소자에 대한 전력 공급과 함께 저속의 제어 신호 등의 전송을 행하기 위해서, 회로 기판에 상술한 광 도파로와 함께 전기 배선 패턴도 형성됨으로써, 광 배선부와 전기 배선부가 혼재된 하이브리드형 회로 기판이 구비된다.
하이브리드 회로 기판은, 예를 들면 전기 배선부를 구성하는 적절한 배선 패턴이 형성된 일반적인 프린트 배선 기판의 주면 상에, 광배선부를 구성하는 광 도파로가 형성되어 구성된다. 혹은, 하이브리드형 기판은, 미세화, 고밀도화가 도모되어 비교적 고정밀도로 형성되는 경우에, 예를 들면 실리콘 기판이나 석영 기판 혹은 유리 기판을 이용하여 그 주면 상에 배선 패턴을 갖는 박막 다층 배선층을 형성하고 또한 이 박막 다층 배선층 상에 광배선부를 구성하는 광 도파로가 형성된다.
하이브리드형 회로 기판에 있어서, 광 도파로는 도광(photoconductive) 특성을 갖는 폴리머 화합물을 이용하여 저온 프로세스에 의해 형성된다. 하이브리드형 회로 기판에 있어서는, 광 도파로가 전파 손실의 원인이 되는 요철 형상이 없고 또한 높은 치수 정밀도를 갖고 형성되지 않으면 안된다. 하이브리드형 회로 기판에 있어서, 표면 거칠기가 작고 양호한 평탄도를 갖고 형성하는 것이 가능한 실리콘 기판 등의 주면 상에 광 도파로를 직접 형성하는 경우에, 상술한 특성을 갖는 광 도파로를 비교적 용이하게 형성하는 것이 가능하다.
그러나, 하이브리드형 회로 기판에 있어서는, 배선 패턴의 도금이나 금속박 등의 막 두께에 따라서 전기 배선부에 요철이 존재한다. 따라서, 실리콘 기판 등의 주면 상에 동시에 전기 배선 패턴이 형성되는 경우에, 이 요철이 전기 배선부 상에 형성되는 광 도파로에 전사되게 된다. 따라서, 하이브리드형 회로 기판은 광 도파로에 전파 손실의 악화나 치수 정밀도의 열화 등이 생기게 한다. 또한, 하이브리드형 회로 기판에 있어서는, 광 도파로의 형성 공정 중에, 예를 들면 웨트 에칭 처리나 세정 처리를 실시할 때에 산이나 알칼리 혹은 유기 용매에 실리콘 기판이 침지되고, 또한 예를 들면 드라이 에칭 처리나 고온의 열 처리 공정이 이루어진다.
따라서, 하이브리드형 회로 기판에 있어서는, 실리콘 기판이 손상을 입는다는 문제가 있었다. 하이브리드형 회로 기판에 있어서는, 비교적 고가의 실리콘 기판 등을 이용함으로써 고가가 된다는 다른 문제가 있었다. 하이브리드형 회로 기판에 있어서는, 예를 들면 마더보드 등의 실장 보드에 실장하여 전기적 접속을 행하는 경우에, 배선층 형성면과 실장면과의 사이를 예를 들면 비아를 통한 접속 구조를 채용하는 것이 곤란하고, 배선 구조도 복잡해져 대형화를 초래한다는 문제가 있었다.
흔히, 프린트 기판은 비교적 저렴하고 배선층 형성면과 실장면과의 사이의 전기적 접속의 대응이 가능하다. 그러나, 프린트 기판은 일반적으로 배선 패턴 등의 정밀도가 수 10 ㎛∼ 수 100 ㎛ 정도이다. 하이브리드형 회로 기판에 있어서는, 광학 소자와 광 도파로간의 고정밀도의 커플링을 고려하면, 수 ㎛ 정도의 정밀도로 배치가 요구됨과 함께, 배선 패턴의 고정밀도화, 미세화도 요구된다. 하이브리드형 회로 기판은, 이후 한층 더 반도체 칩의 입출력 패드의 미세화가 진행하거나, 또한 반도체 칩 사이의 고 대역폭에 수반하는 버스 배선 수의 증가에 따른 협피치화 등에 수반하여 프린트 기판을 채용하는데 어려움이 있다는 문제가 있었다.
따라서, 광·전기 배선 혼재 하이브리드 회로 기판, 구체적으로, 전기 배선부와 광배선부를 혼재시켜서 전기 신호와 광 신호의 전송을 가능하게 하여 정보 신호의 고속, 고용량 전송화를 도모하는 것을 가능하게 하는 고정밀도이고 또한 염가인 광·전기 배선 혼재 하이브리드 회로 기판이 필요하게 되었다. 또한, 이 하이브리드 회로 기판의 제조 방법이 필요하다. 또한, 광·전기 배선 혼재 하이브리드회로 모듈 및 그 제조 방법이 필요하다.
도 1은 본 발명의 바람직한 실시예에 따른 광·전기 배선 혼재 하이브리드 회로 모듈의 단면도.
도 2는 본 발명의 바람직한 실시예에 따른 베이스 기판부의 단면도.
도 3은 본 발명의 바람직한 실시예에 따른 미세 배선 회로부의 단면도.
도 4는 본 발명의 바람직한 실시예에 따른 광배선 회로부의 단면도.
도 5는 본 발명의 바람직한 실시예에 따른 미세 배선 회로부의 제조 공정에 이용되는 박리층을 갖는 더미 기판의 단면도.
도 6은 본 발명의 바람직한 실시예에 따른 더미 기판 상에 미세 배선 회로부를 형성한 상태의 단면도.
도 7은 본 발명의 바람직한 실시예에 따른 미세 배선 회로부에 접속 범프를 형성한 상태의 단면도.
도 8은 본 발명의 바람직한 실시예에 따른 접착층을 형성한 상태의 단면도.
도 9는 본 발명의 바람직한 실시예에 따른 접착층에 연마 처리를 실시한 상태의 단면도.
도 10은 본 발명의 바람직한 실시예에 따른 땜납 범프를 접합한 상태의 단면도.
도 11은 본 발명의 바람직한 실시예에 따른 더미 기판 위에 미세 배선 회로부를 형성한 중간체를 베이스 기판부에 실장하는 공정을 설명하는 단면도.
도 12는 본 발명의 바람직한 실시예에 따른 중간체를 베이스 기판부에 실장한 제2 중간체의 단면도.
도 13은 더미 기판을 미세 배선 회로부로부터 박리하는 공정을 설명하는 단면도.
도 14는 본 발명의 바람직한 실시예에 따른 베이스 기판부에 미세 배선 회로부를 실장한 제3 중간체의 단면도.
도 15는 본 발명의 바람직한 실시예에 따른 광배선 회로부의 제조 공정의 설명도로서, 제조 공정에 이용하는 박리층을 갖는 더미 기판의 단면도.
도 16은 본 발명의 바람직한 실시예에 따른 하부 클래드층을 형성한 상태의 단면도.
도 17은 본 발명의 바람직한 실시예에 따른 코어층을 형성한 상태의 단면도.
도 18은 본 발명의 바람직한 실시예에 따른 상부 클래드층을 형성한 상태의 단면도.
도 19는 본 발명의 바람직한 실시예에 따른 더미 기판 위에 광배선 회로부를 형성한 제4 중간체를 제3 중간체에 실장하는 공정을 설명하는 단면도.
도 20은 본 발명의 바람직한 실시예에 따른 제4 중간체를 실장한 제3 중간체의 단면도.
도 21은 본 발명의 바람직한 실시예에 따른 더미 기판을 제4 중간체로부터 박리하는 공정을 설명하는 단면도.
도 22는 본 발명의 바람직한 실시예에 따른 모듈 회로 기판의 단면도.
도 23은 본 발명의 제2 실시예로서 도시하는 광·전기 배선 혼재 하이브리드 회로 모듈의 단면도.
도 24는 본 발명의 바람직한 실시예에 따른 더미 기판 위에 미세 배선 회로부를 형성한 미세 배선 회로부 중간체와 더미 기판 위에 광배선 회로부를 형성한 광배선 회로부 중간체와의 접합 공정을 설명하는 단면도.
도 25는 본 발명의 바람직한 실시예에 따른 미세 배선 회로부 중간체와 광배선 회로부 중간체를 접합한 적층체의 단면도.
도 26은 본 발명의 바람직한 실시예에 따른 적층체의 광배선 회로부 중간체로부터 더미 기판을 박리하는 공정을 설명하는 단면도.
도 27은 제2 적층체의 단면도.
도 28은 본 발명의 바람직한 실시예에 따른 접속 포스트의 형성 공정을 설명하는 단면도.
도 29는 본 발명의 바람직한 실시예에 따른 광학 소자의 실장 공정을 설명하는 단면도.
도 30은 본 발명의 바람직한 실시예에 따른 절연층의 형성 공정을 설명하는단면도.
도 31은 본 발명의 바람직한 실시예에 따른 절연층의 연마 공정을 설명하는 단면도.
도 32는 본 발명의 바람직한 실시예에 따른 접속 범프의 형성 공정을 설명하는 단면도.
도 33은 본 발명의 바람직한 실시예에 따른 접착층의 형성 공정을 설명하는 단면도.
도 34는 본 발명의 바람직한 실시예에 따른 제3 적층체의 베이스 기판부에의 실장 공정을 설명하는 단면도.
도 35는 본 발명의 바람직한 실시예에 따른 제4 적층체의 단면도.
도 36은 본 발명의 바람직한 실시예에 따른 제4 적층체로부터 더미 기판을 박리하는 공정을 설명하는 단면도.
도 37은 본 발명의 바람직한 실시예에 따른 모듈 회로 기판의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 40 : 회로 모듈
2 : 실장 보드
3 : 베이스 기판부
4 : 미세 배선 회로부
5 : 광배선 회로부
6 : 전자 부품
7 : 반도체 칩
8 : 광학 소자
9 : 광 도파로
10 : 절연 기판
11 : 배선층
12, 20 : 더미 기판
13, 21 : 박리층
14 : 미세 전기 배선층
15, 33, 44 : 접착층
16 : 제1 접속 단자
17 : 제2 접속 단자
18, 23 : 접속 단자
19 : 비아
22 : 클래드층
24, 48 : 접속 범프
25, 49 : 땜납 범프
26 : 제1 중간체
27 : 제2 중간체
28 : 제3 중간체
29 : 하부 클래드층
30 : 코어층
31 : 상부 클래드층
32 : 제4 중간체
34, 52 : 모듈 회로 기판
41 : 절연층
42 : 미세 배선 회로부 중간체
43 : 광배선 회로부 중간체
45 : 제1 적층체
46 : 제2 적층체
47 : 접속 포스트
50 : 제3 적층체
51 : 제4 적층체
본 발명의 일실시예에 따른 광·전기 배선 혼재 하이브리드 회로 기판은, 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성한 베이스 기판부와, 이 베이스 기판부에 각각 실장된 미세 배선 회로부 및 광배선 회로부를 포함한다. 광·전기 배선 혼재 하이브리드 회로 기판은, 미세 배선 회로부가, 반도체 프로세스에 의해서 절연 수지층에 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성되어 이루어진다. 광·전기 배선 혼재 하이브리드 회로 기판은, 광배선 회로부가, 양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 입력부에 발광부가 대향된 발광 소자와 출력부에 수광부가 대향된 수광 소자로 이루어져 광 신호의 수수를 행하는 광학 소자가 형성되어 이루어진다.
이상과 같이 구성된 본 발명에 따른 광·전기 배선 혼재 하이브리드 회로 기판에 따르면, 프린트 회로 프로세스에 의해서 비교적 염가로 형성되는 베이스 기판부와, 반도체 프로세스에 의해서 고정밀도화, 미세화가 도모된 미세 전기 배선층이 형성되는 미세 배선 회로부와, 광 도파로에 의해 정보 신호 등의 고속화, 대용량화가 도모되는 광배선 회로부를 적층하여 구성함으로써, 정보 신호 등의 고속화, 대용량화를 가능하게 하는 고정밀도의 광배선과 전기 배선을 갖는 염가인 하이브리드 기판이 얻어진다. 본 발명의 바람직한 실시예에 따르면, 적층 구조에 의해서 소형화 및 전기 배선의 단축화가 도모되며 반도체 칩이나 표면 실장 부품 등의 실장 스페이스가 충분히 확보되기 때문에, 다기능화 혹은 특성 향상이 도모된다. 본 발명의 바람직한 실시예에 따르면, 하이브리드 회로 기판은 예를 들면 베이스 기판부에 마더보드 등에 실장되어 충분한 면적을 갖는 전원부나 접지 배선이 형성되어, 미세 배선 회로부가 광학 소자나 반도체 칩과의 정밀한 전기적 접속을 가능하게 하고 또한 내부에 예를 들면 고 특성의 수동 소자 등을 성막 형성하는 것이 가능하고, 광배선 회로부에 고정밀도의 광 도파로를 형성하면서 광 도파로와 광학 소자를 고정밀도로 커플링하는 것이 가능하고, 여러 가지의 특성에 최적으로 적응 가능한 하이브리드 회로 기판을 구성한다.
또한, 본 발명의 바람직한 실시예에 따른 광·전기 배선 혼재 하이브리드 회로 기판의 제조 방법은, 베이스 기판부 제조 공정과, 미세 배선 회로부 제조 공정과, 광배선 회로부 제조 공정과, 베이스 기판부에 대하여 미세 배선 회로부와 광배선 회로부를 실장하는 실장 공정을 갖는다. 베이스 기판부 제조 공정은, 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성한 베이스 기판부를 제작한다. 미세 배선 회로부 제조 공정은, 반도체 프로세스에 의해서 절연 수지층에 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성된 미세 배선 회로부를 제작한다. 광배선 회로부 제조 공정은, 양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 입력부에 발광부가 대향된 발광 소자와 출력부에 수광부가 대향된 수광 소자로 이루어져 광 신호의 수수를 행하는 광학 소자가 형성된 광배선 회로부를 제작한다.
본 발명의 바람직한 실시예에 따른 광·전기 배선 혼재 하이브리드 회로 기판의 제조 방법에 따르면, 프린트 회로 프로세스에 의해서 비교적 염가로 형성되는베이스 기판부와, 반도체 프로세스에 의해서 고정밀도화, 미세화가 도모된 미세 전기 배선층이 형성되는 미세 배선 회로부와, 광 도파로에 의해서 정보 신호 등의 고속화, 대용량화가 도모되는 광배선 회로부를 적층 구성한 하이브리드 회로 기판이 제조된다. 본 발명의 바람직한 실시예에 따르면, 정보 신호 등의 고속화, 대용량화를 가능하게 하는 고정밀도의 광배선과 전기 배선을 갖는 염가인 하이브리드 회로 기판의 제조를 가능하게 한다. 본 발명에 따르면, 각 부를 적층한 구조로 함으로써, 소형화 및 전기 배선의 단축화가 도모되며 반도체 칩이나 표면 실장 부품 등의 실장 스페이스가 충분히 확보되어, 다기능화 혹은 특성 향상이 도모된 하이브리드 회로 기판의 제조를 가능하게 한다. 본 발명의 바람직한 실시예에 따르면, 예를 들면 베이스 기판부에 마더보드 등에 실장되어 충분한 면적을 갖는 전원부나 접지 배선이 형성되고, 미세 배선 회로부가 광학 소자나 반도체 칩과의 정밀한 전기적 접속을 가능하게 하며 내부에 예를 들면 고 특성의 수동 소자 등을 성막 형성하는 것이 가능하고, 광배선 회로부에 고정밀도의 광 도파로를 형성하면서 광 도파로와 광학 소자를 고정밀도로 커플링하는 것이 가능하고, 여러 가지의 특성에 최적으로 적응 가능한 하이브리드 회로 기판의 제조를 가능하게 한다.
또한, 본 발명의 바람직한 실시예에 따른 광·전기 배선 혼재 하이브리드 회로 모듈은, 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성하여 이루어지는 베이스 기판부와, 이 베이스 기판부에 실장된 미세 배선 회로부 및 광배선 회로부와, 베이스 기판부나 미세 배선 회로부 혹은 광배선 회로부에 표면 실장된 반도체 칩이나 전자 부품을 포함한다. 광·전기 배선 혼재 하이브리드 회로 모듈은, 미세 배선 회로부가, 반도체 프로세스에 의해서 절연 수지층에 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성되어 이루어진다. 광·전기 배선 혼재 하이브리드 회로 모듈은, 광배선 회로부가, 양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 입력부에 발광부가 대향된 발광 소자와 출력부에 수광부가 대향된 수광 소자로 이루어져 광 신호의 수수를 행하는 광학 소자가 형성되어 이루어진다.
본 발명의 바람직한 실시예에 따른 광·전기 배선 혼재 하이브리드 회로 모듈에 따르면, 프린트 회로 프로세스에 의해서 비교적 염가로 형성되는 베이스 기판부와, 반도체 프로세스에 의해서 고정밀도화, 미세화가 도모된 미세 전기 배선층이 형성되는 미세 배선 회로부와, 광 도파로에 의해 정보 신호 등의 고속화, 대용량화가 도모되는 광배선 회로부를 적층하여 구성함으로써, 소형화 및 전기 배선의 단축화가 도모되며 반도체 칩이나 표면 실장 부품 등의 실장 스페이스가 충분히 확보되어, 정보 신호 등의 고속화, 대용량화를 가능하게 하며 다기능화 혹은 특성 향상이 도모된다. 본 발명의 바람직한 실시예에 따르면, 예를 들면 베이스 기판부에 마더보드 등에 실장되어 충분한 면적을 갖는 전원부나 접지 배선이 형성되어, 미세 배선 회로부가 광학 소자나 반도체 칩과의 정밀한 전기적 접속을 가능하게 하고 또한 내부에 예를 들면 고 특성의 수동 소자 등을 성막 형성하는 것이 가능하고, 광배선 회로부에 고정밀도의 광 도파로를 형성하면서 광 도파로와 광학 소자를 고정밀도로 커플링하는 것이 가능하고, 반도체 칩이나 표면 실장 부품 등이 고정밀도로 또한 최적으로 접속하여 고 특성의 하이브리드 회로 모듈을 구성한다.
또한, 본 발명의 바람직한 실시예에 따른 광·전기 배선 혼재 하이브리드 회로 모듈의 제조 방법은, 베이스 기판부 제조 공정과, 미세 배선 회로부 제조 공정과, 광배선 회로부 제조 공정과, 베이스 기판부에 대하여 미세 배선 회로부와 광배선 회로부를 실장하는 실장 공정과, 베이스 기판부나 미세 배선 회로부 혹은 광배선 회로부에 반도체 칩이나 표면 실장형 전자 부품을 실장하는 공정을 갖는다. 베이스 기판부 제조 공정은, 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성한 베이스 기판부를 제작한다. 미세 배선 회로부 제조 공정은, 반도체 프로세스에 의해서 절연 수지층에 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성된 미세 배선 회로부를 제작한다. 광배선 회로부 제조 공정은, 양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 입력부에 발광부가 대향된 발광 소자와 출력부에 수광부가 대향된 수광 소자로 이루어져 광 신호의 수수를 행하는 광학 소자가 형성된 광배선 회로부를 제작한다.
본 발명의 바람직한 실시예에 따른 광·전기 배선 혼재 하이브리드 회로 모듈의 제조 방법에 따르면, 프린트 회로 프로세스에 의해서 비교적 염가로 형성되는 베이스 기판부의 베이스 회로부에, 반도체 프로세스에 의해서 고정밀도화, 미세화가 도모된 미세 전기 배선층과 광 도파로를 통하여 정보 신호 등의 고속화, 대용량화 전송을 도모하는 광학 소자가 전기적으로 접속되며, 발광 소자와 반도체 칩이나 표면 실장형 전자 부품이 전기적으로 접속되고, 미세 배선 회로부와 광배선 회로부가 적층된 광·전기 배선 혼재 하이브리드 회로 모듈이 제조된다. 본 발명의 바람직한 실시예에 따르면, 소형화 및 전기 배선의 단축화가 도모되며 반도체 칩이나표면 실장 부품 등의 실장 스페이스가 충분히 확보되어, 정보 신호 등의 고속화, 대용량화를 가능하게 하며 다기능화 혹은 특성 향상이 도모되는 하이브리드 회로 모듈이 제조된다. 본 발명의 바람직한 실시예에 따르면, 예를 들면 베이스 기판부에 마더보드 등에 실장되어 충분한 면적을 갖는 전원부나 접지 배선이 형성되어, 미세 배선 회로부가 광학 소자나 반도체 칩과의 정밀한 전기적 접속을 가능하게 하고 또한 내부에 예를 들면 고특성의 수동 소자 등을 성막 형성하는 것이 가능하고, 광배선 회로부에 고정밀도의 광 도파로를 형성하면서 광 도파로와 광학 소자를 고정밀도로 커플링하는 것이 가능하고, 반도체 칩이나 표면 실장 부품 등이 고정밀도로 또한 최적으로 접속하여 고 특성의 하이브리드 회로 모듈이 제조된다.
<발명의 실시예>
상기한 본 발명의 특징과 다른 특징 및 이점들은 첨부 도면과 함께 본 발명의 예시적인 바람직한 실시예에 대한 기재로부터 보다 명확해질 것이다.
본 발명의 바람직한 실시예에 대하여, 도면을 참조하여 상세히 설명한다. 실시예에서 기술한 광·전기 배선 혼재 하이브리드 회로 모듈(이하, 간단히 회로 모듈이라 칭함)(1)은, 예를 들면 정보 통신 기능이나 저장 기능 등을 갖는, 퍼스널 컴퓨터, 휴대 전화기 혹은 오디오 기기 등의 각종 전자기기에 탑재된다. 혹은, 회로 모듈(1)은, 정보 신호나 제어 신호 등의 전기적 전송이나 전원 공급 등을 행하는 전기 배선 기능과, 정보 신호나 제어 신호 등의 광학적 전송을 행하는 광배선 기능을 포함하고 있다. 회로 모듈(1)은, 전송 속도가 저속이라도 비교적 지장이 없는 제어 신호 전송과 전원 공급을 전기 배선에 의해서 행하면서, 비교적 단거리간에 고속, 대용량화된 정보 신호 등의 전송을 광배선 애플리케이션에 의해서 행하도록 한다.
회로 모듈(1)은, 도 1에 도시한 바와 같이, 제1 주면(3a)을 실장면으로 하여 인터포저나 마더보드 등의 실장 보드(2) 상에 실장되는 베이스 기판부(3)와, 이 베이스 기판부(3)의 제2 주면(3b) 상에 제1 주면(4a)을 실장면으로 하여 실장되는 미세 배선 회로부(4)와, 이 미세 배선 회로부(4)의 제2 주면(4b) 상에 제1 주면(5a)을 실장면으로 하여 실장되는 광배선 회로부(5)로 구성된다. 회로 모듈(1)에는, 베이스 기판부(3)의 제2 주면(3b) 상에 표면 실장형의 전자 부품(6A, 6B)(이하, 일반적으로 설명하는 경우에는, 전자 부품(6)이라 총칭함)이 실장되어 있다.
회로 모듈(1)에는, 미세 배선 회로부(4)의 제2 주면(4b) 상에, 광배선 회로부(5)와 함께 정보 신호 등의 송신측 반도체 칩(7A)이나 정보 신호 등의 수신측 반도체 칩(7B)(이하, 일반적으로 설명하는 경우에는, 반도체 칩(7)이라 총칭함)이 실장되어 있다. 회로 모듈(1)에는, 광배선 회로부(5)의 제2 주면(5b) 상에, 발광 소자(8A)와 수광 소자(8B)(이하, 일반적으로 설명하는 경우에는, 광학 소자(8)라 총칭함)가 실장되어 있다.
또, 회로 모듈(1)은, 도시는 생략되어 있지만, 필요에 따라 베이스 기판부(3)의 제2 주면(3b) 상에도 반도체 칩(7)을 실장하고, 또한 미세 배선 회로부(4)의 제2 주면(4b) 상에 전자 부품(6)을 실장하도록 설계될 수 있다. 혹은 회로 모듈(1)은 광배선 회로부(5)의 제2 주면(5b) 상에 전자 부품(6)이나 반도체 칩(7)을 실장하도록 하여도 된다. 회로 모듈(1)은 베이스 기판부(3)에 실장되는반도체 칩(7)이 소핀화(pin reduction)된 것을 이용한다.
회로 모듈(1)은, 이하 상세히 설명하는 바와 같이, 베이스 기판부(3)와 미세 배선 회로부(4) 및 광배선 회로부(5)가, 각각에 위치한 비아나 접속 단자를 통하여 전기적으로 층간 접속되어 있다. 회로 모듈(1)에서, 베이스 기판부(3)와 미세 배선 회로부(4) 및 광배선 회로부(5)를 통하여 전자 부품(6)과 반도체 칩(7) 및 광학 소자(8)가 또한 전기적으로 적절하게 접속되어 있다. 회로 모듈(1)은, 이하 상세히 설명하는 바와 같이, 광배선 회로부(5) 내에 위치한 광 도파로(9)를 통하여 발광 소자(8A)와 수광 소자(8B)가 광학적으로 접속되어 있다. 따라서, 송신측 반도체 칩(7A)과 수신측 반도체 칩(7B)과의 사이에서 정보 신호 등의 광학적 전송을 행한다.
회로 모듈(1)은, 베이스 기판부(3)를 미세 배선 회로부(4)나 광배선 회로부(5)에 대한 전원계나 제어계의 회로부에 할당한다. 베이스 기판부(3)는 종래 일반적으로 행해지고 있는 프린트 회로 프로세스에 의해서 비교적 염가로 제작되는 다층 배선 기판을 포함한다. 베이스 기판부(3)는, 도 2에 도시한 바와 같이 예를 들면 절연 기판(10)의 반대쪽 주면 상에 단일층이나 다층의 배선층(11A, 11B)이 형성되어 이루어진다. 베이스 기판부(3)에는, 제1 주면(3a) 측의 제1 배선층(11A)에 실장 보드(2)에 대하여 전기적으로 접속되는 적절한 수의 제1 접속 단자(11a)와, 제2 주면(3b) 측의 제2 배선층(11B)에 미세 배선 회로부(4)를 전기적으로 접속하여 실장하는 적절한 수의 제2 접속 단자(11b)가 형성되어 있다. 베이스 기판부(3)는, 또한 제1 배선층(11A)과 제2 배선층(11B)을 적절하게 층간 접속하는 복수의 비아(11c)를 포함한다.
베이스 기판부(3)에는, 절연 기판(10)으로서 예를 들면 알루미나, 저온 소성 유리 세라믹, 알루미늄 나이트라이드, 멀라이트 등의 세라믹 기판이 이용된다. 혹은, 절연 기판(10)에는, 예를 들면 유리 에폭시, 폴리이미드 수지, 비스말레이토트리아진(BT-레진) 수지, 폴리페닐에틸렌(PPE) 수지, 액정 폴리머, 폴리노르보넨(PNB) 수지, 페놀 수지, 폴리올레핀 수지, 폴리테트라플루오로에틸렌 수지 등을 기재로 한 유기 절연 기판도 이용된다.
베이스 기판부(3)는, 상술한 절연 기판을 코어 기판으로 하여 그 주면의 반대측에, 예를 들면 감광성 또는 비감광성 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐(BCB) 등에 의해 유전성 수지층을 형성하면서 이 유전성 수지층에 포토리소그래피 처리나 에칭 처리를 실시하여 적절한 패턴 형성을 행하고, 또한 구리 도금 처리 등을 실시하여 배선층(11A, 11B)을 형성한다. 베이스 기판부(3)는, 이러한 경성(rigid) 기판 뿐만 아니라, 폴리이미드 필름 등을 이용한 연성(flexible) 다층 배선 기판으로 구성해도 된다.
베이스 기판부(3)는, 배선층(11A, 11B)의 소정 위치에 예를 들면 전해 도금법이나 무전해 도금법을 실시하여 구리 범프를 형성하고, 이 구리 범프에 니켈-금 도금이나 땜납 도금을 실시하여 상술한 제1 접속 단자(11a)나 제2 접속 단자(11b)를 형성한다. 베이스 기판부(3)는, 도시는 생략되어 있지만 제1 주면(3a) 및 제2 주면(3b)에, 제1 접속 단자(11a)나 제2 접속 단자(11b)를 외측에 노출시키고 전면을 보호층에 의해서 피복하도록 하여도 된다.
또, 제1 접속 단자(11a)나 제2 접속 단자(11b)의 형성 방법은, 이러한 방법에 한정되지 않고, 프린트 회로 프로세스에 있어서 일반적으로 행해지고 있는 그 밖의 적절한 방법에 의해서 형성해도 되는 것은 물론이다. 또한, 이러한 방법을 이용하여 후술하는 미세 배선 회로부(4)나 광배선 회로부(5)에 요구되는 접속 단자를 형성할 수도 있다.
미세 배선 회로부(4)는, 후술하는 바와 같이 주면 상에 박리층(13)이 형성된 더미 기판(12)이 이용되고, 이 더미 기판(12) 상에 반도체 프로세스에 의해 제작된다. 미세 배선 회로부(4)는 프린트 회로 프로세스에 의해서 제작된 상술한 베이스 기판부(3)에 비하여, 반도체 프로세스에 의해서 배선 패턴의 밀도가 수 ㎛ 정도까지 미세화된 고정밀도의 미세 전기 배선층(14)이 형성된다. 미세 배선 회로부(4)는, 도 3에 도시한 바와 같이, 다층 구조의 미세 전기 배선층(14)과 접착층(15)으로 이루어지고, 접착층(15)의 표면은 제1 주면(4a)으로서 베이스 기판부(3)에 대한 실장면을 구성한다.
미세 배선 회로부(4)는, 제2 주면(4b)의 중앙 영역(4b1)이 광배선 회로부(5)의 실장 영역으로 되고, 이 중앙 영역(4b1)의 양측 영역(4b2, 4b3)이 각각 반도체 칩(7)의 실장 영역이 된다. 미세 배선 회로부(4)에는, 중앙 영역(4b1)에 광배선 회로부(5), 바꾸어 말하면 광학 소자(8)를 전기적으로 접속하는 제1 접속 단자(16)가 형성되고, 반대측 영역(4b2, 4b3)에 소형화나 미소화 혹은 다핀화된 반도체 칩(7)을 전기적으로 접속하는 복수의 제2 접속 단자(17)가 형성되어 있다. 제1 접속 단자(16)와 제2 접속 단자(17)에는 상술한 베이스 기판부(3)의 각 접속 단자와같이 단자 형성 처리가 실시된다.
제1 접속 단자(16)는, 구체적으로 발광 소자(8A)를 접속하는 한 쌍의 접속 단자(16a1, 16a2)로 이루어지는 발광 소자 접속 단자(16A)와, 수광 소자(8B)를 접속하는 한 쌍의 접속 단자(16b1, 16b2)로 이루어지는 수광 소자 접속 단자(16B)로 이루어진다. 제2 접속 단자(17)는, 상세를 생략하지만 반도체 칩(7A, 7B)을 각각 베어 칩 실장하는 다수개의 접속 단자로 이루어진다.
미세 배선 회로부(4)는, 베이스 기판부(3)에 대하여 접착층(15)을 개재하여 접합됨으로써 제1 주면(3a) 상에 실장된다. 미세 배선 회로부(4)는, 베이스 기판부(3)와의 전기적인 접속이 필요하여, 접착층(15)에도 베이스 기판부(3)의 접속 단자(11b)와 대응하여 복수의 접속 단자(18)가 형성되어 있다. 따라서 미세 배선 회로부(4)는 접속 단자(18)가 마주 대하는 접속 단자(11b)와 전기적으로 접속되도록 하여, 접착층(15)을 개재하여 베이스 기판부(3)의 제2 주면(3b) 상에 베어 실장된다. 접착층(15)은, 예를 들면 열경화형의 수지 접착제가 이용되어, 후술하는 미세 배선 회로부(4)의 제조 공정 및 베이스 기판부(3)와의 실장 공정에서 설명한 바와 같이 가열 온도 조건에 따라 반경화 상태를 나타내는 특성을 갖는 것이 바람직하다. 접착층(15)은, 적절한 도포 방법에 의해서 미세 전기 배선층(14)의 한쪽 주면에 도포 형성되고, 연마 처리가 실시되어 전체의 박형화가 도모되도록 한다.
미세 배선 회로부(4)에서는, 제1 접속 단자(16)와 제2 접속 단자(17)간이 미세 전기 배선층(14)에 의해 접속되고, 제2 접속 단자(17)와 접속 단자(18)가 비아(19)를 통하여 적절하게 층간 접속되어 있다. 또한, 미세 배선 회로부(4)에는, 미세 전기 배선층(14) 내에, 상세를 생략하지만 박막 기술이나 후막 기술에 의해서 캐패시터 소자나 레지스터 소자 혹은 인덕터 소자 등의 수동 소자가 성막 형성되어 있다. 캐패시터 소자는, 예를 들면 디커플링 캐패시터나 DC 컷트용의 캐패시터이고, 탄탈옥사이드(TaO)막이나 질화 탄탈(TaN)막으로 구성된다. 레지스터 소자는, 예를 들면 종단 저항용의 레지스터이고, TaN 막으로 구성된다. 미세 배선 회로부(4)는, 반도체 프로세스에 의해서 미세 전기 배선층(14)을 형성하기 때문에 층 내에 고정밀도의 수동 소자를 형성하는 것이 가능하게 된다. 따라서, 칩 부품을 만족시키는 수동 소자 기능을 미세 전기 배선층(14) 내에 성막 형성하여 소형이고 또한 고성능의 수동 소자를 배선 길이를 단축하여 내장한다.
회로 모듈(1)에 있어서는, 상세를 후술하는 공정을 거쳐 수 ㎛ 정도의 미세 배선 밀도의 미세 전기 배선층(14)을 갖는 미세 배선 회로부(4)를 제작한다. 또한, 이렇게 제조된 미세 배선 회로부(4)를 베이스 기판부(3)에 실장한다. 일반적으로, 프린트 회로 프로세스에서는, 배선 밀도의 정밀도가 수십 ㎛ 정도로서, 베이스 기판부(3)에 미세 전기 배선층(14)을 직접 형성하는 것이 곤란하다. 따라서, 회로 모듈(1)에 있어서는, 프린트 회로 프로세스로서는 제작이 곤란한 미세 전기 배선층(14)이, 후술하는 별도의 공정을 거쳐 제작한 미세 배선 회로부(4)를 베이스 기판부(3)에 전사함으로써 형성된다. 그러므로, 회로 모듈(1)에 있어서는, 배선 밀도의 미세화와 함께 전자 부품(6)이나 반도체 칩(7) 혹은 광학 소자(8)의 실장 정밀도의 향상이 도모된다.
광배선 회로부(5)도, 상세를 후술하는 바와 같이 주면 상에 박리층(21)이 형성된 더미 기판(20)이 이용되고, 이 더미 기판(20) 상에서 제작된다. 광배선 회로부(5)에는, 도 4에 도시한 바와 같이 클래드층(22) 내에 광 도파로(9)가 광학적으로 밀봉되어 형성되어 있다. 광배선 회로부(5)에는, 예를 들면 플립칩법에 의해, 제2 주면(5b) 상에 발광 소자(8A)가 제1 접속 단자(23A)와 전기적으로 접속되며, 수광 소자(8B)가 제2 접속 단자(23B)와 전기적으로 접속되어 실장되어 있다.
제1 접속 단자(23A)와 제2 접속 단자(23B)는, 각각 제1 주면(5a)과 제2 주면(5b)을 관통하여 형성되고, 광배선 회로부(5)가 미세 배선 회로부(4)에 실장된 상태에서 제1 접속 단자(16)와 전기적으로 접속된다. 제1 접속 단자(23A)는, 예를 들면 미세 배선 회로부(4)를 통하여 반도체 칩(7A)과 접속되어 있고, 이 반도체 칩(7A)으로부터 출력되는 전기적 정보 신호를 발광 소자(8A)에 공급한다. 제2 접속 단자(23B)는, 예를 들면 미세 배선 회로부(4)를 통하여 반도체 칩(7B)과 접속되어 있고, 수광 소자(8B)에 의해서 변환되어 출력되는 전기적 정보 신호를 반도체 칩(7B)에 공급한다.
광배선 회로부(5)는, 광 도파로(9)의 일단 측에 수광부(9a)가 형성되고 타단 측에 발광부(9b)가 형성된다. 수광부(9a)는 발광 소자(8A)의 발광부(8a)와 대향되고 발광부(9b)가 수광 소자(8B)의 수광부(8b)와 대향된다. 광배선 회로부(5)는, 광 도파로(9)를, 예를 들면 도광재로 이루어지는 코어재를 굴절률을 달리하는 클래드로 밀봉한 소위 광폐쇄형(light confinement type) 광 도파로로 구성하여 이루어진다. 광 도파로(9)는, 예를 들면 폴리이미드 수지, 에폭시 수지, 아크릴 수지, 폴리올레핀 수지 혹은 고무 수지 등의 도광성을 갖는 수지재로 형성된다. 혹은,광 도파로(9)는, 이들 수지의 혼합재 혹은 불소를 첨가한 폴리머 재료로 형성된다.
광 도파로(9)는, 수광부(9a)의 일단부를 45°로 컷트함으로써 발광 소자(8A)로부터 발광된 발광광의 광로를 90° 변환하는 45° 미러면으로 구성되어 있다. 광 도파로(9)는, 마찬가지로 발광부(9b)의 일단부를 45°로 컷트함으로써 내부를 도광된 입사광의 광로를 90° 변환하는 45° 미러면으로 구성되어 있다.
이상과 같이 구성된 회로 모듈(1)은, 베이스 기판부(3)가 제1 주면(3a)을 실장면으로 하여 도시가 생략된 마더보드 등에 실장된다. 회로 모듈(1)은, 충분한 면적을 갖는 전원 라인이나 접지가 형성된 베이스 기판부(3) 측으로부터 미세 배선 회로부(4)의 미세 전기 배선층(14)이나 광배선 회로부(5)의 광학 소자(8)에 대하여 조정을 증가시킨 전원의 공급이 행하여진다. 회로 모듈(1)은, 베이스 기판부(3)가 염가로 제작될 뿐 아니라 별도의 공정에 의해 제작되는 미세 배선 회로부(4)에 고정밀도의 수동 소자나 배선 패턴이 형성됨으로써, 전체적으로 비용의 저감이 도모된다.
회로 모듈(1)은, 미세 배선 회로부(4)의 제2 주면(4b) 상에 고집적화 혹은 다핀화 등이 도모된 반도체 칩(7)을 고정밀도로 실장하면서, 광배선 회로부(5)를 고정밀도로 실장하는 것을 가능하게 한다. 회로 모듈(1)은 또한, 반도체 칩(7)과 광학 소자(8)와의 접속 간격을 단거리화하면서 광학 소자(8) 간을 광 도파로(9)를 통하여 접속하기 때문에, 배선의 인출이 단축화되어 기생 용량의 저감이 도모되고 또 정보 신호의 고속, 고용량 전송화가 도모되게 한다.
회로 모듈(1)에 있어서는, 상술한 바와 같이 미세 배선 회로부(4)가 반도체프로세스를 이용하여 베이스 기판부(3)와 별도의 공정에 의해서 제작된다. 미세 배선 회로부(4)의 제조 공정에는, 도 5에 도시한 바와 같이 박리층(13)이 형성된 더미 기판(12)이 공급되고, 이 더미 기판(12) 상에 미세 전기 배선층(14)이 형성된다. 더미 기판(12)에는, 절연성, 내열성 혹은 내화학성을 갖고 또한 고정밀도의 평탄면을 형성하는 것이 가능한 실리콘 기판이나 유리 기판이 이용된다.
박리층(13)은, 더미 기판(12)의 제1 주면(12a) 상에 성막 형성되어, 후술하는 바와 같이 성막된 미세 배선 회로부(4)를 더미 기판(12)으로부터 박리하는 작용을 발휘한다. 박리층(13)은, 후술하는 미세 배선 회로부(4)의 프로세스 온도 이상의 가열 처리를 행함으로써 박리성이 생기는 수지재나, 산성 용액 혹은 알칼리 용액에 의해 용해되는 금속 등에 의해 성막되고, 미세 전기 배선층(14)의 형성 프로세스에 대하여 내성을 갖고 또한 박리 작용이 발휘되면 된다. 박리층(13)은, 예를 들면 스퍼터링법에 의해 더미 기판(12)의 제1 주면(12a) 상에 균일한 두께로 구리나 알루미늄의 금속 박막층을 형성하여 얻어지는데, 이 금속 박막층의 표면에 예를 들면 스핀 코팅법에 의해 폴리이미드 수지 등의 수지층을 성막한다.
미세 배선 회로부(4)의 제조 공정은, 박리층(13) 상에, 반도체 프로세스에 의해 예를 들면 절연 수지층과 미세 배선층으로 이루어지는 단위 배선층을 다층화하여, 도 6에 도시한 바와 같이 미세 전기 배선층(14)을 형성한다. 절연 수지층에는, 예를 들면 저유전율과 저 Tanδ 특성, 즉 고주파 특성 및/또는 내열성 혹은 내화학성을 갖는 절연성 유전 재료, 예를 들면 벤조시클로부텐, 폴리이미드 수지, 폴리노르보넨, 액정 폴리머, 에폭시 수지 혹은 아크릴 수지가 이용가능하다. 이 절연 수지층은 스핀 코팅법 등의 적절한 성막법에 의해서 성막된다.
절연 수지층에는, 단위 배선층을 구성하는 미세 배선 패턴이 형성된다. 미세 배선 패턴은, 예를 들면 감광성의 절연성 유전 재료를 이용하여 절연 수지층이 형성된 경우에는 포토리소그래프법에 의해서 이 절연 수지층에 직접 형성된다. 혹은, 비감광성의 절연성 유전 재료를 이용하여 절연 수지층이 형성된 경우에는 포토리소그래프법과 드라이 에칭법에 의해 이 절연 수지층에 형성된다. 미세 배선 회로부(4)의 제조 공정은, 절연 수지층에 형성된 미세 배선 패턴 내에 도금 처리에 의해서 금속막을 형성하는 공정을 포함한다. 상기 도금 처리는, 예를 들면 박리층을 전압 인가 전극으로 하여 예를 들면 구리 도금을 실시하는 공정으로서, 패턴의 개구부에 절연 수지층과 거의 동일한 두께가 되도록 제어하여 구리 도금층을 형성한다.
미세 배선 회로부(4)의 제조 공정은, 또한 상술한 공정에 의해서 제1 층의 단위 배선층을 형성한 후에, 절연 수지층의 형성, 패터닝, 금속 도금 등의 처리를 실시함으로써 상층의 단위 배선층을 순차 형성한다. 미세 배선 회로부(4)의 제조 공정에서는, 패터닝 처리에 있어서 비아(19)의 형성도 행해진다. 비아(19)의 형성 공정은, 예를 들면 포토리소그래프법에 의해서 절연 수지층에 대하여 하층 측의 미세 배선층의 소정 위치를 외측으로 향하게 하는 방식으로 홀을 형성하거나, 레이저 조사에 의해 홀을 형성하기도 한다.
미세 배선 회로부(4)의 제조 공정에서는, 상술한 각 단위 배선층 내의 일부에, 박막 레지스터, 캐패시터 혹은 인덕터 등의 박막 수동 소자가 형성된다. 박막레지스터는, 예를 들면 배선 패턴 사이에 니켈-크롬이나 질화 티탄 혹은 질화 탄탈 등의 레지스터 형성 재료를 포토리소그래프법, 스퍼터링법, 증착법 등의 적절한 방법에 의해서 패턴 형성한다. 혹은, 박막 레지스터는, 예를 들면 절연 수지층에 대하여 리프트 오프법에 의해서 질화 탄탈층을 형성하는 공정과, 이 질화 탄탈층 상에 레지스트 처리를 실시한 후에 전면에 질화 탄탈을 스퍼터링하는 공정과, 레지스트층 상의 질화 탄탈을 제거하는 공정을 거쳐 형성하도록 하여도 된다.
박막 캐패시터의 형성 공정은, 예를 들면 하층의 단위 배선층의 전면에 캐패시터 형성 부위를 패터닝한 뒤 레지스트층을 코팅하는 공정과, 붕산암모늄 등의 전해액 속에서 산화 탄탈이 양극이 되도록 전계를 인가함으로써 탄탈옥사이드층을 형성하는 양극 산화 공정과 상부 전극 형성 공정 등을 거쳐서 형성된다. 박막 캐패시터의 형성 공정은, 필요한 배선 패턴 만을 남기도록 포토리소그래프 처리를 하면서 탄탈옥사이드층에 마스킹을 실시하여 예를 들면 리프트 오프법에 의해 니켈과 구리로 이루어지는 상부 전극이 형성된다.
미세 배선 회로부(4)의 제조 공정은 또한, 단위 배선층의 일부에 예를 들면 스파이럴형의 인덕터를 형성한다. 인덕터는 절연 수지층에 스퍼터링법에 의해서 니켈과 구리로 이루어지는 스퍼터링층에 전계 도금을 실시하여 후막 패턴으로서 형성됨으로써, 손실의 저하가 억제된다.
미세 배선 회로부(4)의 제조 공정에서는, 더미 기판(12)에 대하여, 제2 주면(4b) 측을 제1 층으로 하여 다층의 단위 배선층으로 이루어지는 미세 전기 배선층(14)이 형성된다. 미세 배선 회로부(4)의 제조 공정에서는, 제1 층의 단위 배선층에 상술한 광배선 회로부(5)를 접속하기 위한 제1 접속 단자(16)나 반도체 칩(7) 패키징의 실장용 제2 접속 단자(17)가 형성된다. 미세 배선 회로부(4)의 제조 공정에서는, 더미 기판(12) 상에서 최상층이 되는 제1 주면(4a)을 구성하는 단위 배선층에 접속 단자(18)가 적절하게 형성되어 있고, 이 접속 단자(18)에 대해서 베이스 기판부(3)와의 전기적 접속을 행하기 위해서 필요한 단자 형성 처리가 실시된다.
접속 단자(18)의 형성 공정에서는, 최상층의 단위 배선층에 대하여 예를 들면 애디티브(additive)법에 의한 전해 구리 도금을 실시하여, 도 7에 도시한 바와 같이 소정 위치에 구리 포스트의 접속 범프(24)를 형성한다. 또, 접속 단자(18)의 형성 공정은, 예를 들면 단위 배선층의 소정 위치에 땜납 범프를 접합하여 접속 범프(24)를 구성하도록 해도 되는 것은 물론이다.
또, 미세 배선 회로부(4)의 제조 공정은, 미세 전기 배선층(14)에 대하여, 예를 들면 절연층에 배선 패턴에 대응한 배선구를 형성한 후에 절연층의 전면에 금속층을 형성하여 연마 처리를 실시하는 공정에 의해서 형성하도록 하여도 된다. 또, 미세 배선 회로부(4)의 제조 공정은, 예를 들면 2 단계 노광 공정과, 도금 공정과, 화학-기계 연마 공정(CMP:Chemical-Mechanical Polishing) 등을 거쳐서 배선 패턴과 비아(19)를 형성하도록 하여도 된다.
미세 배선 회로부(4)의 제조 공정에서는, 미세 배선 회로부(4)의 제1 주면(4a) 상에, 도 8에 도시한 바와 같이 접속 범프(24)를 피복하도록 접착층(15)을 전면에 걸쳐 형성한다. 접착층(15)은 예를 들면 열경화형의 수지 접착재가 이용되는데, 이 수지 접착재를 적절한 도포법에 의해서 제1 주면(4a) 상에 도포하여 형성된다. 접착층(15)은, 후술하는 바와 같이 연마 처리를 실시하여 평탄화되므로, 가열 온도 조건에 따라서 반경화 상태에서 경화 상태로 상태 변화가 생기는 특성을 갖는 것이 바람직하다. 접착층(15)은 소정의 온도로 가열됨으로써 반경화 상태가 되어 접속 범프(24)를 위치 결정 유지한다.
접착층(15)은, 도 9에 도시한 바와 같이 표면에 접속 범프(24)를 노출시킴과 함께 평탄한 면으로 연마된다. 연마 처리시, 금속과 수지를 연마하기 때문에, 화학-기계 연마법이 적합하다. 접착층(15)은 반경화 상태이므로 보다 고정밀도의 평탄면을 효율적으로 형성하는 것을 가능하게 한다. 접착층(15)은 평탄면에 형성됨과 함께 반경화 상태이므로, 평탄 정밀도가 약간 떨어지는 베이스 기판부(3)에 정밀도로 효과적으로 접합된다. 미세 배선 회로부(4)의 제조 공정에서는, 도 10에 도시한 바와 같이 표면에 노출된 각 접속 범프(24)에 땜납 레지스트 등을 통해 땜납 범프(25)가 각각 접합되어 제1 중간체(26)를 제작한다. 또, 접속 범프(24)에 땜납 범프를 이용한 경우에는, 미세 배선 회로부(4)는 땜납 범프(25)의 접합이 불필요한 것은 물론이다.
미세 배선 회로부(4)의 제조 공정에서는, 도 11에서 화살표로 도시한 바와 같이 제1 중간체(26)를 반전하여 최상층의 접착층(15)을 실장면으로 하고, 이 제1 중간체(26)를 베이스 기판부(3)의 제2 주면(3b) 상에 실장한다. 미세 배선 회로부(4)의 제조 공정에서는, 이 경우 접속 범프(24), 바꾸어 말하면 각 접속 단자(18)가 접합 전에, 베이스 기판부(3)의 제2 주면(3b) 측에 제2 접속 단자(11b)가마주 대하도록 정력된다. 미세 배선 회로부(4)의 제조 공정에서는, 제1 중간체(26)를 조합한 베이스 기판부(3)에 리플로우 땜납 등을 행함으로써 제1 중간체(26)를 확실히 접합 고정시켜, 제2 중간체(27)를 제작한다. 미세 배선 회로부(4)의 제조 공정에서는, 이 경우에 접착층(15)을 경화시키는 온도 조건에서 가열을 완료한 후에 접속 범프(24)를 용융하는 온도 조건에서 가열이 행하여진다.
미세 배선 회로부(4)의 제조 공정에서는, 제2 중간체(27)에 대하여 소정의 냉각을 행한 후에, 도 13에 도시한 바와 같이 미세 배선 회로부(4)를 베이스 기판부(3)에 남겨 박리층(13)을 통하여 더미 기판(12)을 박리하는 처리가 실시된다. 미세 배선 회로부(4)의 제조 공정에서는, 박리층(13)의 수지재에 박리성이 생기는 온도 이상의 가열 처리나, 산성 용액 혹은 알칼리 용액에 침지하는 처리를 실시함으로써 더미 기판(12)의 박리가 행하여진다.
미세 배선 회로부(4)의 제조 공정에서는, 예를 들면 박리층(13)이 수지층과 구리층으로 형성되어 있는 경우에, 제2 중간체(27)를 질산 용액에 침지함으로써 구리층이 약간 용해됨으로써, 도 13의 화살표로 도시한 바와 같이 박리층(13)을 통하여 미세 배선 회로부(4)와 더미 기판(12)이 분리된다. 미세 배선 회로부(4)는, 질산 용액에 침지한 경우에 미세 전기 배선층(14)의 배선 패턴도 표면이 용해할 우려가 있기 때문에, 박리층(13)과의 사이에 보호(passivation)층을 형성해 두도록 해도 된다.
미세 배선 회로부(4)의 제조 공정에서는, 더미 기판(12) 상에 형성된 상태대로 미세 배선 회로부(4)를 베이스 기판부(3)에 실장하기 때문에, 실장전 미세 배선회로부(4)가 얇은 두께이더라도 일반적인 패키지 부품과 같이 실장 공정의 간이화가 도모됨과 함께 정밀하게 위치시킬 수 있다.
회로 모듈(1)의 제조 공정에서는, 이상의 공정을 거쳐 프린트 회로 프로세스에 의해서 제작된 베이스 기판부(3)에 대하여, 더미 기판(12) 상에 반도체 프로세스에 의해서 제작된 미세 배선 회로부(4)가 실장되어 도 14에 도시하는 제3 중간체(28)가 제작된다. 또한, 이하에서 상세히 설명하는 바와 같이, 이 제3 중간체(28)의 미세 배선 회로부(4) 상에 광배선 회로부(5)가 실장되어 회로 모듈(1)이 제작된다. 회로 모듈(1)의 제조 공정에서는, 실장 전에 베이스 기판부(3)에 광배선 회로부(5)를 위치시킨 상태에서 리플로우 땜납 처리를 동시에 실시함으로써, 베이스 기판부(3)의 제2 주면(3b) 상에 전자 부품(6)을 위치시킬 수도 있다.
구체적으로, 상술한 미세 배선 회로부(4)의 제조 공정에서는, 상세를 후술하는 바와 같이 미세 배선 회로부(4)를 더미 기판(12) 상에 위치시킨 상태에서 가열 처리를 행하여 베이스 기판부(3)에 접합한 후에 더미 기판(12)으로부터 박리한다. 따라서, 미세 배선 회로부(4)의 제조 공정은, 더미 기판(12)에 대하여, 제2 주면(4b) 측을 제1 층으로 하여 다층의 미세 전기 배선층(14)을 형성한다. 혹은, 베이스 기판부(3)에 접합시키기 전에 미세 배선 회로부(4)를 더미 기판(12)으로부터 박리시키는 경우, 미세 배선 회로부(4)의 제조 공정은, 제1 주면(4a) 측을 제1 층으로 하여 미세 전기 배선층(14)이 형성되도록 해도 된다.
회로 모듈(1)의 제조 공정에서는, 베이스 기판부(3)와 미세 배선 회로부(4)와의 접합 구조가 상술한 구조 및 공정에 한정되는 것이 아니다. 회로 모듈(1)의제조 공정에서는, 예를 들면 플립 칩 접합법 등의 일반적인 표면 실장 구조에 의해서, 접착층(15) 및/또는 접속 범프(24)를 개재시키지 않고 베이스 기판부(3)에 미세 배선 회로부(4)를 실장하도록 하여도 된다.
회로 모듈(1)의 제조 공정에서는, 상술한 제3 중간체(28)의 미세 배선 회로부(4) 상에, 별도의 공정에 의해서 제작된 광배선 회로부(5)를 실장한다. 회로 모듈(1)의 제조 공정에서는, 후술하는 바와 같이 미세 배선 회로부(4) 상에 광배선 회로부(5)를 실장할 때에, 반도체 칩(7)을 동시에 실장하도록 하여도 된다.
광배선 회로부(5)의 제조 공정에서는, 상술한 미세 배선 회로부(4)와 같이 더미 기판(20)이 이용된다. 더미 기판(20)도, 절연성, 내열성 혹은 내화학성을 갖고 또한 고정밀도의 평탄면을 형성하는 것이 가능한 실리콘 기판이나 유리 기판이 이용된다. 도 15에 도시한 바와 같이, 더미 기판(20)은 제1 주면(20a) 상에 박리층(21)을 갖고, 후술하는 공정을 거쳐 제작된 광배선 회로부(5)가 박리층(21)을 통해 더비 기판(20)으로부터 박리된다. 박리층(21)도, 프로세스 온도 이상의 가열 처리에 의해 박리성을 갖는 수지재나, 산성 용액 혹은 알칼리 용액에 의해 용해하는 금속 등에 의해 성막되고, 광배선 회로부(5)의 형성 프로세스에 대하여 내성을 가지고 박리 작용이 발휘되는 것이 요구된다. 박리층(21)은, 예를 들면 스퍼터링법에 의해 더미 기판(20)의 제1 주면(20a) 상에 균일한 두께로 구리나 알루미늄의 금속 박막층을 형성하고, 이 금속 박막층의 표면에 예를 들면 스핀 코팅법에 의해 폴리이미드 수지 등의 수지층을 성막하여 이루어진다.
광배선 회로부(5)의 제조 공정은, 예를 들면 더미 기판(20) 상에, 도광재로이루어지는 코어재의 외주부를 저굴절율의 클래드재로 피복한 소위 광폐쇄형의 광 도파로(9)를 갖는 광배선 회로부(5)를 형성한다. 광배선 회로부(5)의 제조 공정은, 더미 기판(20)에 대하여 제2 주면(5b) 측을 제1층으로 하여 광배선 회로부(5)가 형성된다. 광배선 회로부(5)의 제조 공정에서는, 광 도파로(9)가 상술한 바와 같이 폴리이미드 수지, 에폭시 수지, 아크릴 수지, 폴리올레핀 수지나 고무 수지 혹은 이들 수지재의 혼합재나 불소를 첨가한 폴리머 재료 등의 도광성을 갖는 수지재로 형성된다. 광배선 회로부(5)의 제조 공정에서는, 상술한 코어재나 클래드재로서, 액체 상태에서 경화시켜 형성한 것이나 필름형의 것을 이용한다.
광배선 회로부(5)의 제조 공정에서는, 도 16에 도시한 바와 같이 박리층(21)의 주면 상에, 클래드재에 의해서 하부 클래드층(29)을 성막 형성한다. 특히, 하부 클래드층(29)은, 후술하는 바와 같이 더미 기판(20) 상에 광배선 회로부(5)를 유지시킨 상태에서 반전시켜서 제3 중간체(28)에 실장하기 때문에, 패키지 상태에서 상측에 위치된다. 광배선 회로부(5)의 제조 공정에서는, 도 17에 도시한 바와 같이 하부 클래드층(29) 상에 코어재로 코어층(30)을 성막한다. 또, 코어층(30)은, 광 도파로(9)가 3차원 광폐쇄형 광 도파로인 경우에는 광 도파로를 하부 클래드층(29)에 형성하도록 패터닝된 트렌치에 코어재를 충전하여 형성된다. 혹은, 광 도파로(9)가 슬라브형 광폐쇄형 광 도파로인 경우에는 시트형의 코어재를 하부 클래드층(29)에 접합하여 형성된다.
광배선 회로부(5)의 제조 공정에서는, 코어층(30)의 길이 방향의 양단부에, 수광부(9a)를 구성하는 제1 미러면(30a)과 발광부(9b)를 구성하는 제2 미러면(30b)을 형성하도록 커팅 처리가 실시된다. 제1 미러면(30a)과 제2 미러면(30b)은, 양단부를 45°로 컷트함으로써 광 도파로(9) 내를 통과하는 빛의 광로를 90° 변환한다. 제1 미러면(30a)과 제2 미러면(30b)은, 상술한 바와 같이 광배선 회로부(5)가 반전되어 미세 배선 회로부(4) 상에 실장되기 때문에, 코어층(30)이 상부면에 비하여 하부면이 커지도록 45°의 경사가 이루어져 형성된다. 혹은, 제1 미러면(30a)과 제2 미러면(30b)은, 광배선 회로부(5)가 더미 기판(20)으로부터 박리되어 반전하지 않고서 미세 배선 회로부(4)에 실장되는 경우에는, 역경사로 형성된다.
광배선 회로부(5)는, 상부 클래드층(31)이, 도 18에 도시한 바와 같이 코어층(30)의 제1 미러면(30a) 및 제2 미러면(30b)을 피복하지 않고 형성되는 경우에는, 이들 제1 미러면(30a)과 제2 미러면(30b)이 전반사 미러면으로서 구성된다. 또한, 상부 클래드층(31)이 코어층(30)에 제1 미러면(30a) 및 제2 미러면(30b)을 피복하여 형성되는 경우에는, 이들 제1 미러면(30a)과 제2 미러면(30b)의 표면에 금이나 알루미늄의 박막층을 형성하여 미러면으로서 구성한다.
구체적으로, 광배선 회로부(5)의 제조 공정에서는, 상술한 제1 미러면(30a) 및 제2 미러면(30b)을 상술한 감광성 재료를 이용한 코어층(30)으로 형성하는 경우에는, 하부 클래드층(29)에 포토리소그래프 처리를 실시하여 패터닝을 행할 때에 이용하는 포토마스크의 패턴을 그레이 스케일(gray scale)을 이용하여 형성하는 것이 가능하다. 또한, 광배선 회로부(5)의 제조 공정에서는, 상술한 제1 미러면(30a) 및 제2 미러면(30b)을, 예를 들면 코어층(30)의 패터닝을 드라이 에칭 처리로 행하는 경우에 소위 경사 에칭(taperd etching)함으로써 형성하는 것이 가능하다. 광배선 회로부(5) 제조 공정에서는, 상술한 공정을 거쳐 도 18에 도시한 더미 기판(20) 상에 광배선 회로부(5)를 형성한 제4 중간체(32)를 제작한다.
구체적으로, 상술한 광배선 회로부(5)의 제조 공정에서는, 더미 기판(20) 상에 단층의 광 도파로(9)를 형성하는 공정만을 설명하였다. 광 도파로(9)를 복층에 걸쳐서 형성하도록 해도 되는 것은 물론이다. 이 경우, 광배선 회로부(5)는, 상세를 생략하지만 예를 들면 하층 측의 광 도파로(9)가, 상층 측의 광 도파로(9)보다도 길게 형성되면서, 상층의 양단부로부터 돌출된 양단부가 45° 미러면을 개재하여 상부면(제1 주면(5a))측으로 연장되도록 형성된다.
상술한 광배선 회로부(5)의 제조 공정의 설명에서는, 광 도파로(9)를 형성하는 공정만을 설명하였다. 그러나, 광배선 회로부(5)에는 광학 소자(8)가 전기적으로 접속되는 접속 단자(23)도 형성된다. 광배선 회로부(5)는, 일반적인 비아 형성 공정에 의해서 제1 주면(5a)과 제2 주면(5b)을 관통하는 비아가 형성되며, 이 비아를 통하여 제1 주면(5a)과 제2 주면(5b) 사이를 전기적으로 층간 접속된 복수개의 접속 단자(23)가 형성된다. 광배선 회로부(5)에는, 후술하는 박리 공정을 거쳐 더미 기판(20)이 박리된 제2 주면(5b) 상에 광학 소자(8)가 실장된다.
또, 광배선 회로부(5)에는, 상세를 생략하지만 접속 단자(23)에 대하여 제1 주면(5a)과 제2 주면(5b)의 표면에서 단자 처리가 행하여진다. 또한, 광배선 회로부(5)에는, 제1 주면(5a)과 제2 주면(5b)의 표면에, 필요에 따라 접속 단자(23)를 제외하고 보호층을 형성하도록 하여도 된다. 광배선 회로부(5)에는 제1 주면(5a) 측의 단자 형성 처리나 보호층 형성이 더미 기판(20)에 유지된 상태에서 행해진다.반면, 제2 주면(5b) 측의 상기 처리는 광배선 회로부가 더미 기판(20)으로부터 박리된 후 행해진다. 또한, 광배선 회로부(5)는, 필요에 따라 적절한 전기 배선 패턴을 형성하도록 설계되어도 된다. 광배선 회로부(5)는, 이 경우에, 더미 기판(20) 상에 정밀한 전기 배선 패턴을 제공할 수 있다.
회로 모듈(1)의 제조 공정에서는, 제4 중간체(32)가, 상술한 공정을 거쳐 제작된 베이스 기판부(3)에 미세 배선 회로부(4)를 실장하여 이루어지는 제3 중간체(28)의 주면 상에 실장된다. 제3 중간체(28)에는, 도 19에 도시한 바와 같이 미세 배선 회로부(4)의 제2 주면(4b)에, 광배선 회로부(5)의 패키징 영역에 대응하여 접착제가 도포되어 접착층(33)이 형성된다. 또, 접착층(33)에 대해서는, 미세 배선 회로부(4)와 광배선 회로부(5)를 전기적으로 접속하기 때문에, 상술한 제1 주면(4a) 측의 접착층(15)과 같이 접속 범프를 노출시키면서 평탄화되어 형성한다. 또한, 접착층(33)에 대해서는, 광배선 회로부(5)의 제1 주면(5a) 측에 접착제를 도포하여 형성하도록 하여도 된다.
회로 모듈(1)의 제조 공정에서는, 더미 기판(20)을 반전시켜서 도 19의 화살표로 도시한 바와 같이 상부 클래드층(31)을 접착층(33)을 개재하여 광배선 회로부(5)에 접합한다. 회로 모듈(1)의 제조 공정에서는, 이 경우에 미세 배선 회로부(4)의 제1 접속 단자(16)에 광배선 회로부(5)의 접속 단자(23)를 접속하도록 위치 결정한 상태에서, 접착층(33)을 경화시키는 온도 조건에서 가열이 행하여진다. 회로 모듈(1)의 제조 공정에서는, 도 20에 도시한 바와 같이 미세 배선 회로부(4)에 대하여 광배선 회로부(5)가 확실히 접합되어, 제3 중간체(28) 상에 제4 중간체(32)가 실장된다.
회로 모듈(1)의 제조 공정에서는, 도 21에 도시한 바와 같이 광배선 회로부(5)를 미세 배선 회로부(4)의 제2 주면(4b) 상에 남겨 박리층(21)을 통하여 더미 기판(20)을 박리하는 처리가 실시된다. 더미 기판(20)의 박리 공정은, 상술한 미세 배선 회로부(4)의 제조 공정에서의 미세 배선 회로부(4)로부터의 더미 기판(12)의 박리 처리와 같이 행해져, 박리층(21)의 수지재에 박리성이 생기는 온도 이상의 가열 처리나 산성 용액 혹은 알칼리 용액에 침지하는 처리가 실시된다. 회로 모듈(1)의 제조 공정에서는, 베이스 기판부(3)에 광배선 회로부(5)를 더미 기판(20)에 유지한 상태에서 실장하므로, 일반적인 패키징 부품과 같이 실장 공정의 간이화가 도모되고 정밀하게 위치시켜 실장이 행하여져, 도 22에 도시한 모듈 회로 기판(34)이 제작된다.
회로 모듈(1)의 제조 공정에서는, 모듈 회로 기판(34)에 전자 부품(6), 반도체 칩(7) 혹은 광학 소자(8)가 공급되어, 예를 들면 리플로우 땜납 등에 의해서 전기적 접속을 행하여 실장함으로써 도 1에 도시한 회로 모듈(1)이 제조된다. 모듈 회로 기판(34)에는, 베이스 기판부(3)의 제2 주면(3b) 상에 접속 단자(11b)를 개재하여 전자 부품(6)이 실장된다. 모듈 회로 기판(34)에는, 미세 배선 회로부(4)의 제2 주면(4b) 상에 제2 접속 단자(17)를 개재하여 반도체 칩(7)이 실장되며, 제1 접속 단자(16)에 접속 단자(23)가 접속되어 광배선 회로부(5)가 실장된다. 모듈 회로 기판(34)에는, 광배선 회로부(5)의 제2 주면(5b) 상에 접속 단자(23)를 통해 광학 소자(8)가 실장된다.
회로 모듈(1)의 제조 공정에서는, 상술한 바와 같이 광배선 회로부(5)를 더미 기판(20)을 이용하여 그 평탄한 주면(20a) 상에 제작하기 때문에, 고정밀도의 광 도파로(9)를 용이하게 형성하는 것이 가능해진다. 또, 회로 모듈(1)의 제조 공정에서는, 각각 별도의 공정에 의해서 베이스 기판부(3)나 미세 배선 회로부(4) 혹은 광배선 회로부(5)를 제작하여 적층하도록 하였기 때문에, 각 부에 대한 다른 공정에서 이용되는 화학품 및/또는 온도 조건 등에 의한 영향을 받지 않고 합리적인 공정에 의해 고정밀도로 제작을 할 수 있다.
또한, 회로 모듈(1)의 제조 공정에서는, 미세 배선 회로부(4)에 대하여 반도체 칩(7)이 고정밀도로 실장됨과 함께, 광배선 회로부(5)에 대하여 광학 소자(8)가 고정밀도로 실장된다. 회로 모듈(1)의 제조 공정에서는, 상술한 바와 같이 광배선 회로부(5)를 반전하여 미세 배선 회로부(4)에 실장하기 때문에, 광 도파로(9)에 광로를 변환하는 반사 미러면(30a, 30b)을 용이하게 형성하는 것이 가능함과 함께, 광학 소자(8)에 대한 수광부(9a)와 발광부(9b)와의 얼라이먼트도 용이하게 행해진다.
이상 실시예에서, 회로 모듈(1)은, 상술한 바와 같이 베이스 기판부(3)에 미세 배선 회로부(4)를 실장하고, 또한 미세 배선 회로부(4)에 광배선 회로부(5)를 실장하여 구성하였다. 그러나, 본 발명의 바람직한 실시예는 이러한 적층 구조체에 한정되는 것은 아니다. 회로 모듈(1)의 제조 공정에서는, 베이스 기판부(3)에 대하여 미세 배선 회로부(4)를 실장한 후에 광배선 회로부(5)를 실장하는 대신, 미리 미세 배선 회로부(4)와 광배선 회로부(5)를 접합하여 일체화한 상태에서, 이들을 베이스 기판부(3)에 실장하도록 하여도 된다.
도 23에 제2 실시예로서 도시한 회로 모듈(40)도, 회로 모듈(1)과 같이 각각 별도의 공정에 의해서 제작한 베이스 기판부(3)와, 미세 배선 회로부(4)와, 광배선 회로부(5)와의 적층 구조체로 이루어지는 광·전기 배선 혼재 하이브리드 회로 모듈이다. 회로 모듈(40)은 광배선 회로부(5)를 미세 배선 회로부(4)에 내장한 적층 구조체의 구성을 특징으로 한다.
회로 모듈(40)은, 회로 모듈(1)의 적층 구조체와 비교하여, 미세 배선 회로부(4)와 광배선 회로부(5)가 베이스 기판부(3)에 대하여 반전한 상태에서 적층된 구조로 되어 있다. 회로 모듈(40)에서, 따라서 미세 배선 회로부(4)나 광배선 회로부(5)는 그 세부 구성 및/또는 더미 기판(12, 20) 상에서 성막되는 층 구성이 회로 모듈(1)의 것과 다르다. 그러나, 회로 모듈(40)의 각 부의 기본적인 구성을 회로 모듈(1)의 것과 마찬가지로 하기 때문에, 이하의 설명에 있어서 대응하는 부재나 부위에 동일 부호를 붙임으로써 그 설명을 생략한다.
회로 모듈(40)은, 광배선 회로부(5)를 미세 배선 회로부(4)에 내장함으로써, 광 도파로(9)의 보호, 광학적 노이즈로부터의 영향의 저감을 도모하면서, 미세 배선 회로부(4)에 대한 전자 부품(6) 및/또는 반도체 칩(7)의 실장 밀도의 향상이 도모되고 있다. 회로 모듈(40)은, 베이스 기판부(3)에 접착층(15)을 통해 광배선 회로부(5)를 내장한 미세 배선 회로부(4)가 접합되어 이루어진다. 회로 모듈(40)은, 베이스 기판부(3)에 대하여, 미세 배선 회로부(4)와 광배선 회로부(5)와의 절연을 유지하기 위해서, 미세 배선 회로부(4)와 광배선 회로부(5)와의 접합체의 하부면에후술하는 절연층(41)이 형성되어 있다.
회로 모듈(40)은, 미세 배선 회로부(4)와 광배선 회로부(5)가 각각 회로 모듈(1)과 유사하게 형성되어 있지만, 미세 배선 회로부(4)와 광배선 회로부(5)가 베이스 기판부(3)에 대하여 각각 반전한 상태로 조합되어 있다. 회로 모듈(40)은, 광배선 회로부(5)의 제1 주면(5a) 측에 광학 소자(8)가 실장되지만, 이 광학 소자(8)가 절연층(41)과 대략 동일면을 구성하도록 하여 광배선 회로부(5)를 미세 배선 회로부(4)에 내장하고 있다. 따라서, 회로 모듈(40)은, 미세 배선 회로부(4)와 광배선 회로부(5)가, 절연층(41)을 실장면으로 하여 베이스 기판부(3)의 제2 주면(3b) 상에 실장된다.
회로 모듈(40)은, 상세를 생략하지만 베이스 기판부(3)의 제2 주면(3b)에 전원 공급 단자가 형성되며 미세 배선 회로부(4)의 제2 주면(4b) 측에 정보 신호의 입출력 단자가 형성되어 있다. 회로 모듈(40)은, 광학 소자(8)가 전원 단자를 베이스 기판부(3)의 전원 공급 단자와 접속되도록 하고, 제1 주면(5a) 측에서 입출력 단자가 미세 배선 회로부(4)의 입출력 단자와 접속된다. 물론, 회로 모듈(40)은, 광학 소자(8)가 광학 입출력부를 광 도파로(9)의 수광부(9a)와 발광부(9b)에 대향되도록 광배선 회로부(5)의 제1 주면(5a)에 실장된다.
회로 모듈(40)도, 충분한 면적을 갖는 전원 라인이나 접지가 형성된 베이스 기판부(3)측으로부터 미세 배선 회로부(4)의 미세 전기 배선층(14)이나 광배선 회로부(5)의 광학 소자(8)에 대하여 조정이 잘 되는 전원 공급이 행하여진다. 회로 모듈(40)은, 베이스 기판부(3)가 염가로 제작되며 별도의 공정에 의해서 제작되는미세 배선 회로부(4) 내에 고정밀도의 수동 소자나 배선 패턴이 형성되기 때문에, 전체적으로 비용의 저감이 도모된다.
회로 모듈(40)도, 미세 배선 회로부(4)의 제1 주면(4a) 상에 고집적화 혹은 다핀화 등이 도모된 반도체 칩(7)을 고정밀도로 실장하는 것이 가능함과 함께, 광배선 회로부(5)를 고정밀도로 실장한다. 회로 모듈(40)은 또한, 반도체 칩(7)과 광학 소자(8)와의 전기적인 접속 간격이 줄어들 뿐 아니라 광학 소자(8) 사이를 광 도파로(9)를 통하여 접속하기 때문에, 배선의 인출이 단축화되어 기생 용량의 저감이 도모되고 또 정보 신호의 고속, 고용량 전송화가 도모되게 된다.
회로 모듈(40)에 있어서도, 미세 배선 회로부(4)와 광배선 회로부(5)가, 상술한 회로 모듈(1)의 제조 공정과 같이 베이스 기판부(3)와 별도의 공정에 의해서 제작된다. 회로 모듈(40)의 제조 공정에서는, 미세 배선 회로부(4)와 광배선 회로부(5)를, 각각 박리층(13)을 형성한 더미 기판(12)과 박리층(21)을 형성한 더미 기판(20) 상에 형성하는 공정을 회로 모듈(1)의 제조 공정과 마찬가지로 하기 때문에, 개개의 제조 공정의 상세에 대한 설명을 생략한다. 회로 모듈(40)의 제조 공정에서는, 미세 배선 회로부(4)가 더미 기판(12)에 대하여 제1 주면(4a)을 제1 층으로 하여 다층의 미세 전기 배선층(14)이 적층 형성된다.
회로 모듈(40)의 제조 공정에서는, 도 24에 도시한 바와 같이 더미 기판(12)의 주면(12a) 상에 미세 배선 회로부(4)를 유지한 상태의 미세 배선 회로부 중간체(42)에 대하여, 더미 기판(20)의 주면(20a) 상에 광배선 회로부(5)를 유지한 상태의 광배선 회로부 중간체(43)를 접합하는 공정을 갖는다. 접합시, 미세 배선회로부 중간체(42)의 주면, 즉 미세 배선 회로부(4)의 제2 주면(4b) 상에, 광배선 회로부(5)의 실장 영역에 대응하여 접착제가 도포되어 접착층(44)이 형성된다. 혹은 접착층(44)이 광배선 회로부(5)측에 형성되도록 하여도 된다.
접합 공정에 있어서, 미세 배선 회로부(4)의 제2 주면(4b)에 대하여 광배선 회로부(5)의 제1 주면(5a)이 대향하도록 정렬하여, 도 24 화살표로 도시한 바와 같이 미세 배선 회로부 중간체(42)와 광배선 회로부 중간체(43)를 서로 정합시킨다. 접합 공정에 있어서, 예를 들면 가열 처리에 의해서 접착제를 경화시킴으로써, 도 25에 도시한 바와 같이 미세 배선 회로부 중간체(42)와 광배선 회로부 중간체(43)를 접착층(44)을 개재하여 적층체(45)로 일체화시킨다.
회로 모듈(40)의 제조 공정에서는, 상술한 접합 공정을 거쳐 일체화된 미세 배선 회로부 중간체(42)와 광배선 회로부 중간체(43)와의 적층체(45)로부터, 광배선 회로부 중간체(43)측의 더미 기판(20)이 박리된다. 박리 공정은, 상술한 바와 같이 적층체(45)에 대하여 박리층(21)의 수지재에 박리성이 생기는 온도 이상의 가열 처리나 산성 용액 혹은 알칼리 용액에 침지하는 처리를 실시한다. 따라서, 적층체(45)는, 도 26에 도시한 바와 같이 광배선 회로부(5)를 미세 배선 회로부(4)의 제2 주면(4b) 상에 남기고 박리층(21)을 통하여 더미 기판(20)이 박리된다.
회로 모듈(40)의 제조 공정에서는, 광배선 회로부(5)로부터 더미 기판(20)이 박리됨으로써 도 27에 도시한 바와 같이 더미 기판(12) 상에 미세 배선 회로부(4)와 광배선 회로부(5)가 적층된 제2 적층체(46)가 구성된다. 또한, 이 제2 적층체(46)에 대하여 베이스 기판부(3)와의 접속이나 광학 소자(8)를 실장하기 위한 단자 공정이 실시된다. 단자 공정에서는, 미세 배선 회로부(4)의 제2 주면(4b)에 형성된 배선 패턴의 소정 위치에, 예를 들면 구리 도금에 의한 애디티브법 등에 의해서 도 28에 도시한 바와 같이 다수개의 접속 포스트(47)를 형성한다. 접속 포스트(47)는, 각각 소정의 두께를 갖고 형성된다.
회로 모듈(40)의 제조 공정에서는, 도 29에 도시한 바와 같이 광배선 회로부(5)의 제2 주면(5b) 상에, 광 도파로(9)의 수광부(9a)와 발광부(9b)에 각각 발광부와 수광부를 얼라이먼트시켜 광학 소자(8)가 실장된다. 회로 모듈(40)의 제조 공정에서는, 광배선 회로부(5)를 미세 배선 회로부(4)에 실장한 구성에 의해서, 광학 소자(8)를 실장하는 것이 가능하다. 또, 회로 모듈(40)의 제조 공정에서는, 광학 소자(8)의 실장 공정과 접속 포스트(47)의 형성 공정과의 순서를 반대로 행하도록 하여도 된다. 또한, 광학 소자(8)의 실장 공정에서는, 필요에 따라 예를 들면 투명한 수지재 등에 의해서 광학 소자(8)를 밀봉하도록 하여도 된다.
회로 모듈(40)의 제조 공정에서는, 도 30에 도시한 바와 같이 미세 배선 회로부(4)의 제2 주면(4b)과 광배선 회로부(5)의 제2 주면(5b)의 전체를 피복하도록 하여 절연 수지재에 의해서 절연층(41)이 형성된다. 절연층(41)은 미세 배선 회로부(4)와 광배선 회로부(5)를, 베이스 기판부(3)와의 절연을 유지하면서 기계적 보호를 도모한다. 회로 모듈(40)의 제조 공정에서는, 절연층(41)에 대하여 예컨대, 화학-기계 연마 처리가 실시된다. 연마 공정은, 도 31에 도시한 바와 같이 절연층(41)과 함께 광학 소자(8)를 기능을 손상하지 않는 정도까지 연마함으로써 전체의 박형화를 도모한다. 연마 공정은, 절연층(41)이 나오도록 광학 소자(8)와접속 포스트(47)를 절연층(41) 표면에 노출시킨다.
회로 모듈(40)의 제조 공정에서는, 도 32에 도시한 바와 같이 절연층(41)에 노출된 광학 소자(8)나 접속 포스트(47)에 대하여 베이스 기판부(3)와의 전기적 접속을 행하기 위한 접속 범프(48)가 형성된다. 접속 범프(48)의 접합 공정은, 예를 들면 세미애디티브(semi-additive)법에 의한 구리 전해 도금에 의해 소정의 두께를 갖는 구리 포스트로 이루어지는 접속 범프(48)를 형성한다. 또, 접속 범프(48)는 광학 소자(8)나 접속 포스트(47)에 땜납 범프를 접착하여 구성할 수도 있다.
회로 모듈(40)의 제조 공정에서는, 접속 범프(48)를 피복하도록 하여 제2 적층체(46)의 주면 상에 접착층(15)이 형성된다. 접착층(15)은, 상술한 바와 같이 가열 온도 조건에 따라서 반경화 상태를 나타내는 특성을 갖는 열경화형의 수지 접착제가 도포되어 형성된다. 접착층(15)은 접속 범프(48)를 표면에 노출시킬 때까지 연마된다. 회로 모듈(40)의 제조 공정에서는, 접착층(15)의 표면에 노출된 접속 범프(48)에 각각 땜납 범프(49)가 접합되어, 도 33에 도시한 바와 같이 미세 배선 회로부(4) 내에 광배선 회로부(5)를 내장한 제3 적층체(50)가 제작된다. 또, 접속 범프(48)에 땜납 범프를 이용한 경우에는 땜납 범프(49)는 불필요하다.
회로 모듈(40)의 제조 공정에서는, 상술한 공정을 거쳐 제작된 제3 적층체(50)가 베이스 기판부(3)의 제2 주면(3b) 상에 실장된다. 제3 적층체(50)는, 도 34에 도시한 바와 같이 베이스 기판부(3)에 대하여 접착층(15)을 실장면으로 하도록 반전되어 제2 주면(3b)에 위치되어 조합된다. 회로 모듈(40)의 제조 공정에서는, 제3 적층체(50)를 조합한 베이스 기판부(3)에 접착층(15)을 경화시키는온도 조건으로 가열 처리가 행하여진다. 회로 모듈(40)의 제조 공정에서는, 리플로우 땜납 처리에 의해 땜납 범프(49)가 용융하여 도 35에 도시한 바와 같이 베이스 기판부(3)에 대하여 제3 적층체(50)가 확실히 접합 고정된 제4 적층체(51)를 제작한다.
회로 모듈(40)의 제조 공정에서는, 제4 적층체(51)를 소정의 방식으로 냉각한 후에, 미세 배선 회로부(4)와 광배선 회로부(5)와의 적층체를 베이스 기판부(3)에 남기도록 박리층(13)을 통하여 더미 기판(12)을 박리한다. 박리 공정시, 예를 들면 박리층(13)의 수지재에 박리성이 생기는 온도 이상의 가열 처리나, 산성 용액 혹은 알칼리 용액에 침지하는 처리를 실시함으로써 더미 기판(12)의 박리가 행하여져, 도 37에 도시한 바와 같이 광배선 회로부(5)를 내장한 미세 배선 회로부(4)를 베이스 기판부(3) 상에 실장하여 이루어지는 모듈 회로 기판(52)이 제작된다.
회로 모듈(40)의 제조 공정에서는, 모듈 회로 기판(52)에 전자 부품(6), 반도체 칩(7) 혹은 광학 소자(8)가 공급되어, 예를 들면 리플로우 땜납 등에 의해서 전기적 접속을 행하여 실장함으로써 도 23에 도시한 회로 모듈(40)이 제조된다. 회로 모듈(40)의 제조 공정에서는, 상술한 바와 같이 광배선 회로부(5)를 더미 기판(20)을 이용하여 그 평탄한 주면(20a) 상에 제작하기 때문에, 고정밀도의 광 도파로(9)를 용이하게 형성하는 것이 가능해진다. 또, 회로 모듈(40)의 제조 공정에서는, 각각 별도의 공정에 의해서 제작한 베이스 기판부(3)나 미세 배선 회로부(4) 혹은 광배선 회로부(5)를 적층하여 모듈 회로 기판(52)을 제작하도록 하였기 때문에, 각 부에 대한 다른 공정에서 이용되는 약품류나 온도 조건 등의 영향이 회피되어 합리적인 공정에 의해 고정밀도로 제작이 행하여진다.
회로 모듈(40)의 제조 공정에서는, 미세 배선 회로부(4)에 대하여 반도체 칩(7)이 고정밀도로 실장됨과 함께, 광배선 회로부(5)에 대하여 광학 소자(8)가 고정밀도로 실장된다. 회로 모듈(40)의 제조 공정에서는, 상술한 바와 같이 광배선 회로부(5)와 미세 배선 회로부(4)를 정합시켜 일체화한 후에 베이스 기판부(3)에 실장하여, 광학 소자(8)에 대해 수광부(9a)와 발광부(9b)의 배열도 용이하게 행해지고, 또한 광학 소자(8)와 베이스 기판부(3)와의 정밀한 전기적 접속도 행해진다. 회로 모듈(40)의 제조 공정에서는, 광배선 회로부(5)를 미세 배선 회로부(4)에 내장한 모듈 회로 기판(52)을 제작한다. 따라서, 광 도파로(9)의 보호, 광학적 노이즈 영향의 저감이 도모되며, 미세 배선 회로부(4)에 대한 전자 부품(6)이나 반도체 칩(7)의 실장 밀도의 향상이 도모된 고정밀도의 모듈 회로 기판(52)이 제작된다.
상술한 회로 모듈(40)의 제조 공정에서는, 베이스 기판부(3)에 대한 전기적 접속을 통하여 미세 배선 회로부(4)를 실장하는데에 접속 포스트(47) 및/또는 접속 범프(48)의 형성 공정이나 땜납 범프(49)의 접합 공정 등을 적용된다. 이러한 접속 구조에 본 발명의 바람직한 실시예가 한정되는 것이 아님은 물론이다. 회로 모듈(40)의 제조 공정에서는, 종래 일반적으로 행해지고 있는 표면 실장 구조를 통해 베이스 기판부(3)에 미세 배선 회로부(4)를 실장하도록 하여도 된다.
상술한 회로 모듈(1, 40)에 있어서는, 광배선 회로부(5)가 미세 배선 회로부(4)보다도 소형으로 형성되어, 이 광배선 회로부(5)를 미세 배선 회로부(4)의 주면 상에 실장 혹은 내장하여 구성하였다. 그러나, 본 발명의 바람직한 실시예는 이러한 구성에 한정되는 것은 아니다. 회로 모듈은, 광배선 회로부(5)를 미세 배선 회로부(4)보다도 대형으로 형성하고 광 도파로(9)와 함께 적절한 전기 배선 패턴 및/또는 접속 단자를 형성하는 방식으로, 미세 배선 회로부(4)를 실장하도록 하여도 된다. 이 경우, 이러한 광배선 회로부(5) 상에는 접속 단자를 통해 전자 부품(6)이나 반도체 칩(7)이 실장된다.
본 발명이 특정한 수준의 바람직한 형태로 이상 기술되었지만, 많은 다른 변경, 변형, 조합 및 서브 조합이 가능하다. 따라서, 본 발명의 기술 분야에서 통상의 지식을 가진자라면 본 발명의 범위를 벗어나지 않는 한도 내에서 구체적으로 기재한 바와 다른 변형예를 실시할 수 있을 것이다.
이상 상세히 설명한 바와 같이 본 발명에 따르면, 프린트 회로 프로세스에 의해서 비교적 염가로 형성되는 베이스 기판부와, 반도체 프로세스에 의해서 고정밀도화, 미세화가 도모된 미세 전기 배선층이 형성되는 미세 배선 회로부와, 광 도파로에 의해 정보 신호 등의 고속화, 대용량화가 도모되는 광배선 회로부를 적층하여 구성함으로써, 소형화 및 전기 배선의 단축화가 도모되며 반도체 칩이나 표면 실장 부품 등의 실장 스페이스가 충분히 확보되어, 정보 신호 등의 고속화, 대용량화를 가능하게 하면서 다기능화 혹은 특성 향상이 도모된다. 본 발명에 따르면, 베이스 기판부에 마더보드 등에 실장되어 충분한 면적을 갖는 전원부나 접지 배선이 형성되어, 미세 배선 회로부가 광학 소자나 다핀화된 반도체 칩 혹은 전자 부품을 전기적으로 정밀하게 접속하여 실장하는 것을 가능하게 하고 또한 내부에 고특성의 수동 소자 등을 성막 형성하는 것도 가능하다. 본 발명에 따르면, 광배선 회로부에 고정밀도의 광 도파로를 형성하면서 광 도파로와 광학 소자를 고정밀도로 커플링하는 것이 가능하다.

Claims (25)

  1. 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성한 베이스 기판부와,
    반도체 프로세스에 의해서 절연 수지층에 상기 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성된 미세 배선 회로부와,
    양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 상기 입력부에 발광(light emitting)부가 대향된 발광 소자와 상기 출력부에 수광(photo detect)부가 대향된 수광 소자로 이루어진 광학 소자가 형성되어 광 신호의 수수를 행하는 광배선 회로부를 포함하고,
    상기 베이스 기판부 상에 상기 미세 배선 회로부와 상기 광배선 회로부를 실장하여 광 신호와 전기 신호를 전송하는 광·전기 배선 혼재 하이브리드 회로 기판.
  2. 제1항에 있어서,
    상기 베이스 기판부는 세라믹재, 세라믹재와 유기재와의 혼합물 및 유기재 중 하나를 기재로 하는 상기 절연 기판을 포함하는 하이브리드 회로 기판.
  3. 제1항에 있어서,
    상기 광 도파로는 도광성 수지재(photoconductive resin material), 불소 첨가 도광성 수지재, 상기 도광성 수지재와 상기 불소 첨가 도광성 수지재의 혼합물로 이루어지는 폴리머 재료 중 하나로 형성되는 하이브리드 회로 기판.
  4. 제1항에 있어서,
    상기 베이스 기판부의 표면 상에, 제1면을 실장면으로 하여 상기 미세 배선 회로부가 실장되고,
    상기 미세 배선 회로부의 제2면 상에, 제1면을 실장면으로 하여 상기 광배선 회로부가 실장될 때, 상기 광학 소자에 상기 미세 배선 회로부를 통하여 상기 베이스 기판부로부터 전원이 공급되는 하이브리드 회로 기판.
  5. 제4항에 있어서,
    상기 광배선 회로부의 제2면에, 전자 부품을 실장하고 전기적으로 접속하기 위해, 상기 미세 배선 회로부와 비아 홀을 통하여 상기 광배선 회로부의 표면에 접속된 접속 단자를 더 포함하는 하이브리드 회로 기판.
  6. 제1항에 있어서,
    상기 베이스 기판부의 표면 상에, 제1면을 실장면으로 하여 상기 광배선 회로부가 실장되고,
    상기 광배선 회로부의 제2면 상에, 제1면을 실장면으로 하여 상기 미세 배선 회로부가 실장되는 하이브리드 회로 기판.
  7. 제6항에 있어서,
    상기 미세 배선 회로부의 제2면에, 전자 부품을 실장하고 전기적으로 접속하는 하이브리드 회로 기판.
  8. 제1항에 있어서,
    상기 미세 배선 회로부의 제1면에, 절연층에 의해서 피복함으로써 상기 광배선 회로부가 실장되고,
    상기 절연층을 실장면으로 하여 상기 미세 배선 회로부가 상기 베이스 기판부의 표면 상에 실장됨으로써, 상기 광배선 회로부가 내장되는 하이브리드 회로 기판.
  9. 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성한 베이스 기판부를 제작하는 공정과,
    반도체 프로세스에 의해서 절연 수지층에 상기 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성된 미세 배선 회로부를 제작하는 공정과,
    양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 상기 입력부에 발광부가 대향된 발광 소자와 상기 출력부에 수광부가 대향된 수광 소자로 이루어진 광학 소자가 형성되어 광 신호의 수수를 행하는 광배선 회로부를 제작하는 공정과,
    상기 베이스 기판부 상에, 상기 미세 배선 회로부와 상기 광배선 회로부를 실장하는 공정과,
    광 신호와 전기 신호를 위한 전송로를 포함하는 하이브리드 회로 기판을 제조하는 공정
    을 포함하는 광·전기 배선 혼재 하이브리드 회로 기판을 제조하기 위한 하이브리드 회로 기판 제조 방법.
  10. 제9항에 있어서,
    상기 베이스 기판부의 표면 상에, 제1면을 실장면으로 하여 상기 미세 배선 회로부를 실장하는 공정과,
    상기 미세 배선 회로부의 제2면 상에, 상기 제1면을 실장면으로 하여 상기 광배선 회로부를 실장하는 공정을 더 포함하고,
    상기 베이스 기판부 상에, 상기 미세 배선 회로부와 상기 광배선 회로부를 적층 형성하는 하이브리드 회로 기판 제조 방법.
  11. 제9항에 있어서,
    상기 베이스 기판부의 표면 상에, 제1면을 실장면으로 하여 상기 광배선 회로부를 실장하는 공정과,
    상기 광배선 회로부의 제2면 상에, 상기 제1면을 실장면으로 하여 상기 미세 배선 회로부를 실장하는 공정을 더 포함하고,
    상기 베이스 기판부 상에, 상기 광배선 회로부와 상기 미세 배선 회로부를 적층 형성하는 하이브리드 회로 기판 제조 방법.
  12. 제9항에 있어서,
    상기 더미 기판의 박리층(release layer) 상에 절연 수지층을 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과,
    상기 절연 수지층 상에 반도체 프로세스에 의해서 상기 베이스 회로부의 배선층보다 미세한 적어도 하나의 미세 전기 배선층을 포함하여 상기 미세 배선 회로부를 형성하는 공정과,
    상기 미세 배선 회로부를 상기 박리층을 통하여 상기 더미 기판으로부터 박리하는 공정
    을 더 포함하는 하이브리드 회로 기판 제조 방법.
  13. 제12항에 있어서,
    상기 미세 배선 회로부는, 상기 더미 기판 위에, 상기 베이스 기판부의 표면 상에 실장면을 구성하는 제1면을 상층이 되도록 형성되는 하이브리드 회로 기판 제조 방법.
  14. 제12항에 있어서,
    상기 더미 기판으로부터의 박리 공정은 상기 미세 배선 회로부를 상기 베이스 기판부 또는 상기 광배선 회로부의 제2면 상에 실장한 후에 행해지는 하이브리드 회로 기판 제조 방법.
  15. 제9항에 있어서,
    상기 박리층 상에 클래드재에 의해서 코어재를 밀봉하여 상기 광 도파로를 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과,
    상기 박리층을 통하여 상기 더미 기판으로부터 박리하는 공정
    을 더 포함하는 하이브리드 회로 기판 제조 방법.
  16. 제9항에 있어서,
    더미 기판의 박리층 상에 절연 수지층을 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과, 상기 절연 수지층 상에 반도체 프로세스에 의해서 상기 베이스 회로부의 배선층보다 미세한 적어도 하나의 미세 전기 배선층을 포함하여 상기 미세 배선 회로부를 형성하는 공정에 의해 상기 미세 배선 회로부를 제작하는 공정과,
    평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함하는 더미 기판을 이용하여, 상기 박리층 상에 상기 광 도파로를 형성하는 공정에 의해서 상기 광배선 회로부를 제작하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부를, 각각 상기 더미 기판에 의해 유지한 상태에서, 각각의 최상층을 접합면으로 하여 접합하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부 중 하나로부터, 상기 박리층을 통하여 상기 더미 기판을 박리하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부 중 하나의 박리면을 실장면으로 하여 상기 베이스 기판부의 표면 상에 실장하는 공정과,
    상기 다른 더미 기판에 의해 유지된 상태의 상기 미세 배선 회로부와 상기 광배선 회로부 중 하나로부터, 상기 박리층을 통하여 상기 다른 더미 기판을 박리하는 공정
    을 더 포함하는 하이브리드 회로 기판 제조 방법.
  17. 제9항에 있어서,
    더미 기판의 박리층 상에 절연 수지층을 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과, 상기 절연 수지층 상에 반도체 프로세스에 의해서 상기 베이스 회로부의 배선층보다 미세한 적어도 하나의 미세 전기 배선층을 포함하여 상기 미세 배선 회로부를 형성하는 공정에 의해서 상기 미세 배선 회로부를 제작하는 공정과,
    평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함하는 더미 기판을 이용하여, 상기 박리층 상에 상기 광 도파로를 형성하는 공정에 의해서 상기 광배선 회로부를 제작하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부를, 각각 더미 기판에 의해 유지한 상태에서, 각각의 최상층을 접합면으로 하여 접합하는 공정과,
    상기 광배선 회로부로부터 상기 더미 기판을 상기 박리층을 통하여 박리하고 상기 박리면 상에 광학 소자를 실장하는 공정과,
    상기 미세 배선 회로부의 노출된 최상층을 상기 베이스 기판부와 전기적 접속하기 위한 접속 단자를 구성하는 접속 패드를 형성하는 공정과,
    노출된 상기 광배선 회로부와 상기 접속 패드를 피복하도록 하고, 상기 미세 배선 회로부의 노출된 상기 최상층에 절연층을 형성하는 공정과,
    상기 광학 소자와 상기 접속 패드를 노출시키도록 상기 절연층을 연마하는 공정과,
    상기 절연층을 실장면으로 하여 상기 접속 단자와 상기 광학 소자를 상기 배선층에 접속 및 상기 베이스 기판부의 표면 상에 실장하는 공정과,
    상기 미세 배선 회로부 측의 상기 더미 기판을 상기 박리층을 통하여 박리하는 공정
    을 더 포함하고,
    상기 광배선 회로부는 상기 미세 배선 회로부와 상기 베이스 기판부 사이에 실장되는 하이브리드 회로 기판 제조 방법.
  18. 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성한 베이스 기판부와,
    반도체 프로세스에 의해서 절연 수지층에 상기 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성된 미세 배선 회로부와,
    양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 상기 입력부에 발광부가 대향된 발광 소자와 상기 출력부에 수광부가 대향된 수광 소자를 포함하는 광학 소자가 형성되어 광 신호의 수수를 행하는 광배선 회로부와,
    상기 베이스 기판부, 상기 미세 배선 회로부 및 상기 광배선 회로부 중 하나의 표면에 실장되어 상기 배선층, 상기 미세 전기 배선층 및 상기 광학 소자 중 하나와 전기적으로 접속된 전자 부품
    을 포함하고,
    상기 베이스 기판부 상에 상기 미세 배선 회로부와 상기 광배선 회로부가 실장되어 광 신호와 전기 신호를 전송하는 광·전기 배선 혼재 하이브리드 회로 모듈.
  19. 제18항에 있어서,
    상기 미세 배선 회로부에, 상기 광배선 회로부와 적어도 한 쌍의 반도체 칩이 상기 미세 전기 배선층과 전기적으로 접속된 전자 부품으로서 실장되고,
    상기 반도체 칩 간의 정보 신호의 전송은 상기 광배선 회로부의 상기 광 도파로와 상기 광학 소자를 통하여 광학 전송에 의해 행해지는 하이브리드 회로 모듈.
  20. 제18항에 있어서,
    상기 광배선 회로부는 상기 미세 배선 회로부와 상기 베이스 기판부와의 사이에 배치되는 하이브리드 회로 모듈.
  21. 프린트 회로 프로세스에 의해서 절연 기판 상에 배선층을 형성한 베이스 기판부를 제작하는 공정과,
    반도체 프로세스에 의해서 절연 수지층에 상기 베이스 기판부의 배선층보다 미세한 미세 전기 배선층이 형성된 미세 배선 회로부를 제작하는 공정과,
    양단부에 광 신호의 입력부와 출력부가 형성된 광 도파로와, 상기 입력부에 발광부가 대향된 발광 소자와 상기 출력부에 수광부가 대향된 수광 소자를 포함하는 광학 소자가 형성되어 광 신호의 수수를 행하는 광배선 회로부를 제작하는 공정과,
    상기 베이스 기판부 상에, 상기 미세 배선 회로부와 상기 광배선 회로부를 실장하는 공정과,
    상기 베이스 기판부, 상기 미세 배선 회로부 및 상기 광배선 회로부 중 하나의 표면에 전자 부품을 실장하는 공정
    을 포함하고,
    상기 미세 전기 배선층에 실장된 상기 적어도 한 쌍의 반도체 칩 간의 정보 신호의 전송이 상기 광학 소자와 상기 광 도파로를 통하여 광학적으로 행해지는 광 신호와 전기 신호를 위한 전송로를 포함하는 광·전기 배선 혼재 하이브리드 회로기판을 제조하기 위한 하이브리드 회로 모듈 제조 방법.
  22. 제21항에 있어서,
    더미 기판의 박리층 상에 절연 수지층을 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과,
    상기 절연 수지층 상에 반도체 프로세스에 의해서 상기 베이스 회로부의 배선층보다 미세한 적어도 하나의 미세 전기 배선층을 포함하여 상기 미세 배선 회로부를 형성하는 공정과,
    상기 미세 배선 회로부를 상기 박리층을 통하여 상기 더미 기판으로부터 박리하는 공정
    을 더 포함하는 하이브리드 회로 모듈 제조 방법.
  23. 제21항에 있어서,
    상기 박리층 상에 클래드재에 의해서 코어재를 밀봉하여 상기 광 도파로를 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과,
    상기 박리층을 통하여 상기 더미 기판으로부터 박리하는 공정
    을 더 포함하는 하이브리드 회로 모듈 제조 방법.
  24. 제21항에 있어서,
    더미 기판의 박리층 상에 절연 수지층을 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과, 상기 절연 수지층 상에 반도체 프로세스에 의해서 상기 베이스 회로부의 배선층보다 미세한 적어도 하나의 미세 전기 배선층을 포함하여 상기 미세 배선 회로부를 형성하는 공정에 의해 상기 미세 배선 회로부를 제작하는 공정과,
    평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함하는 더미 기판을 이용하여, 상기 박리층 상에 상기 광 도파로를 형성하는 공정에 의해 상기 광배선 회로부를 제작하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부를, 각각 더미 기판에 의해 유지된 상태에서, 각각의 최상층을 접합면으로 하여 접합하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부 중 하나로부터, 상기 박리층을 통하여 상기 더미 기판을 박리하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부 중 하나의 상기 박리면을 실장면으로 하여 상기 베이스 기판부의 표면 상에 실장하는 공정과,
    상기 다른 더미 기판에 의해 유지된 상태의 상기 미세 배선 회로부와 상기 광배선 회로부 중 하나로부터, 상기 박리층을 통하여 상기 다른 더미 기판을 박리하는 공정
    을 더 포함하는 하이브리드 회로 모듈 제조 방법.
  25. 제21항에 있어서,
    더미 기판의 박리층 상에 절연 수지층을 형성하는 공정 - 상기 더미 기판은 평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함함 - 과, 상기 절연 수지층 상에 반도체 프로세스에 의해서 상기 베이스 회로부의 배선층보다 미세한 적어도 하나의 미세 전기 배선층을 포함하여 상기 미세 배선 회로부를 형성하는 공정에 의해 상기 미세 배선 회로부를 제작하는 공정과,
    평탄화된 표면 상에 박리층을 형성한 실리콘 기판이나 유리 기판을 포함하는 더미 기판을 이용하여, 상기 박리층 상에 상기 광 도파로를 형성하는 공정에 의해 상기 광배선 회로부를 제작하는 공정과,
    상기 미세 배선 회로부와 상기 광배선 회로부를, 각각 더미 기판에 의해 유지된 상태에서, 각각의 최상층을 접합면으로 하여 접합하는 공정과,
    상기 광배선 회로부로부터 상기 더미 기판을 상기 박리층을 통하여 박리하고 상기 박리면 상에 광학 소자를 실장하는 공정과,
    상기 미세 배선 회로부의 노출된 최상층을 상기 베이스 기판부와 전기적 접속을 하기 위한 접속 단자를 구성하는 접속 패드를 형성하는 공정과,
    노출된 상기 광배선 회로부와 상기 접속 패드를 피복하도록 상기 미세 배선 회로부의 노출된 상기 최상층에 절연층을 형성하는 공정과,
    상기 광학 소자와 상기 접속 패드를 노출시키도록 상기 절연층을 연마하는 공정과,
    상기 절연층을 실장면으로 하여 상기 접속 단자와 상기 광학 소자를 상기 배선층에 접속하여 상기 베이스 기판부의 표면 상에 실장하는 공정과,
    상기 미세 배선 회로부 측의 상기 더미 기판을 상기 박리층을 통하여 박리하는 공정
    을 더 포함하고,
    상기 광배선 회로부는 상기 미세 배선 회로부와 상기 베이스 기판부 사이에 실장되는 하이브리드 회로 모듈 제조 방법.
KR1020030074301A 2002-10-24 2003-10-23 광·전기 배선 혼재 하이브리드 회로 기판과 광·전기배선 혼재 하이브리드 회로 모듈 및 그 제조 방법들 KR20040036626A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00309977 2002-10-24
JP2002309977A JP4023285B2 (ja) 2002-10-24 2002-10-24 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
KR20040036626A true KR20040036626A (ko) 2004-04-30

Family

ID=32455635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030074301A KR20040036626A (ko) 2002-10-24 2003-10-23 광·전기 배선 혼재 하이브리드 회로 기판과 광·전기배선 혼재 하이브리드 회로 모듈 및 그 제조 방법들

Country Status (3)

Country Link
US (2) US7266262B2 (ko)
JP (1) JP4023285B2 (ko)
KR (1) KR20040036626A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709436B1 (ko) * 2006-02-17 2007-04-18 주식회사 하이닉스반도체 멀티 칩 패키지 장치 및 그 형성 방법
KR100714625B1 (ko) * 2005-10-18 2007-05-07 삼성전기주식회사 박막 캐패시터 내장형 인쇄회로기판의 제조방법
KR100748180B1 (ko) * 2004-08-19 2007-08-10 인하대학교 산학협력단 광ｐｃｂ
KR100849302B1 (ko) * 2007-01-03 2008-07-29 삼성전자주식회사 메인 보드와 그를 이용한 광전 복합 회로
US8107776B2 (en) 2006-09-19 2012-01-31 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040064050A1 (en) * 2002-09-20 2004-04-01 Jun Liu System and method for screening tissue
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
KR20050076742A (ko) * 2004-01-22 2005-07-27 마츠시타 덴끼 산교 가부시키가이샤 광전송로 기판의 제조방법, 광전송로 기판, 광전송로내장기판, 광전송로 내장기판의 제조방법 및 데이터처리장치
JP4435610B2 (ja) * 2004-03-23 2010-03-24 パナソニック株式会社 ダミー基板
JP4498102B2 (ja) * 2004-11-10 2010-07-07 イビデン株式会社 光電気配線板、および、光通信用デバイス
JP2006201500A (ja) * 2005-01-20 2006-08-03 Sony Corp 半導体集積回路およびそれを用いた電子機器
US7443020B2 (en) * 2005-02-28 2008-10-28 Texas Instruments Incorporated Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit
KR100660604B1 (ko) * 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
JP2006339293A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 回路モジュール
JP4711757B2 (ja) * 2005-07-01 2011-06-29 日本特殊陶業株式会社 配線基板
JP4556789B2 (ja) * 2005-07-07 2010-10-06 ソニー株式会社 再生装置、再生方法および再生プログラム
JP2007220792A (ja) * 2006-02-15 2007-08-30 Sony Corp ハイブリットモジュールの製造方法
US7842990B2 (en) * 2006-02-17 2010-11-30 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device including trench capacitor
JP2008091639A (ja) * 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP5223183B2 (ja) * 2006-10-31 2013-06-26 日立電線株式会社 光電気複合配線部品及びこれを用いた電子機器
JP5155596B2 (ja) * 2007-05-14 2013-03-06 新光電気工業株式会社 光電気混載基板の製造方法
JP5076831B2 (ja) * 2007-11-22 2012-11-21 凸版印刷株式会社 光基板及びその製造方法
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
FR2927441B1 (fr) * 2008-02-13 2011-06-17 Yannick Grasset Objet sans contact a circuit integre connecte aux bornes d'un circuit par couplage capacitif
KR100952478B1 (ko) * 2008-02-19 2010-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2009119877A1 (ja) * 2008-03-28 2009-10-01 日立化成工業株式会社 配線板の製造方法、光電気複合部材の製造方法及び光電気複合基板の製造方法
JP2009258341A (ja) * 2008-04-16 2009-11-05 Japan Aviation Electronics Industry Ltd 光モジュール、光電変換器
JP4796615B2 (ja) * 2008-11-26 2011-10-19 日東電工株式会社 光電気混載基板およびその製造方法
JP5195558B2 (ja) * 2009-03-19 2013-05-08 日立化成株式会社 光電気複合部材の製造方法
JP2010287876A (ja) * 2009-05-15 2010-12-24 Sanyo Electric Co Ltd 配線構造および光ディスク装置
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
CN102687090A (zh) 2010-01-11 2012-09-19 惠普发展公司，有限责任合伙企业 包括用于电信号传输和光信号传输的驱动电路的系统
JP5278366B2 (ja) * 2010-04-06 2013-09-04 住友ベークライト株式会社 光導波路構造体および電子機器
JP5310633B2 (ja) * 2010-04-08 2013-10-09 住友ベークライト株式会社 光導波路構造体および電子機器
TW201213360A (en) * 2010-04-06 2012-04-01 Sumitomo Bakelite Co An optical waveguide structure and an electronic device
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US8999179B2 (en) 2010-07-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in a substrate
KR101147988B1 (ko) * 2010-07-13 2012-05-24 포항공과대학교 산학협력단 물리적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
CN102148222B (zh) * 2010-12-18 2012-07-18 日月光半导体制造股份有限公司 具邻近通信信号输入端的半导体结构及半导体封装结构
CN102116914B (zh) * 2011-03-04 2012-12-19 中国电子科技集团公司第八研究所 小型化双路光模块
JP2012208306A (ja) * 2011-03-29 2012-10-25 Nitto Denko Corp 光電気混載基板およびその製法
US8803269B2 (en) * 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
US8539666B2 (en) 2011-11-10 2013-09-24 Harris Corporation Method for making an electrical inductor and related inductor devices
US9423560B2 (en) * 2011-12-15 2016-08-23 Alcatel Lucent Electronic/photonic integrated circuit architecture and method of manufacture thereof
JP2013131509A (ja) * 2011-12-20 2013-07-04 Ricoh Co Ltd 光学ユニットの製造方法、光学ユニット、光走査装置及び画像形成装置
US8682114B2 (en) * 2012-06-29 2014-03-25 Infinera Corporation Coherent detection for an integrated circuit having a multiplexer or a demultiplexer with a shared propagation region
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9297971B2 (en) * 2013-04-26 2016-03-29 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer
US9159670B2 (en) 2013-08-29 2015-10-13 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
US8772951B1 (en) * 2013-08-29 2014-07-08 Qualcomm Incorporated Ultra fine pitch and spacing interconnects for substrate
CN205213161U (zh) * 2013-09-06 2016-05-04 株式会社村田制作所 多层基板
JP6201610B2 (ja) * 2013-10-08 2017-09-27 富士通株式会社 電子装置の製造方法及び回路基板
US10345571B2 (en) 2014-01-30 2019-07-09 Karl Storz Endovision, Inc. Intelligent light source
JP6418757B2 (ja) * 2014-03-03 2018-11-07 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
JP6277802B2 (ja) * 2014-03-18 2018-02-14 富士通株式会社 電子部品の製造方法、電子部品および支持具
CN105092898B (zh) * 2014-05-04 2018-03-09 中芯国际集成电路制造(北京)有限公司 半导体检测结构及形成方法、检测方法
JP6507975B2 (ja) * 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
JP6699969B2 (ja) 2016-06-17 2020-05-27 日本特殊陶業株式会社 電子部品検査用の多層配線基板
JP6712050B2 (ja) 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
TW201826463A (zh) * 2016-09-08 2018-07-16 日商凸版印刷股份有限公司 配線基板及配線基板的製造方法
US10591687B2 (en) 2017-05-19 2020-03-17 Adolite Inc. Optical interconnect modules with 3D polymer waveguide
US10163825B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11114308B2 (en) * 2018-09-25 2021-09-07 International Business Machines Corporation Controlling of height of high-density interconnection structure on substrate
US10656351B1 (en) * 2018-10-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd Package structure for optical fiber and method for forming the same
DE102020108029B4 (de) * 2019-08-29 2023-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-package für hochgeschwindigkeitsdatenübertragung und herstellungsverfahren dafür
US11508677B2 (en) 2019-08-29 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package for high-speed data transmission and manufacturing method thereof
CN113009625B (zh) * 2021-03-09 2022-06-10 中国电子科技集团公司第五十四研究所 一种集成光波导的多层lcp光传输模块的制造方法
US20240112972A1 (en) * 2022-09-30 2024-04-04 Intel Corporation Microelectronics packages with photo-integrated glass interposer
CN115542478B (zh) * 2022-11-25 2023-04-07 之江实验室 一种基于光电芯片双面工艺的三维封装结构及封装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310833A (ja) 1993-04-27 1994-11-04 Nippon Telegr & Teleph Corp <Ntt> 電気・光配線板の製造方法
JPH07202427A (ja) 1993-12-29 1995-08-04 Nec Corp 有機樹脂多層配線層の製造方法
JP2000199827A (ja) 1998-10-27 2000-07-18 Sony Corp 光導波装置およびその製造方法
JP3860380B2 (ja) 1999-04-06 2006-12-20 富士通株式会社 配線基板及びこれを使用したチップモジュール
JP3491677B2 (ja) 1999-06-24 2004-01-26 日本電気株式会社 光電気混載基板およびその製造方法
JP2002006161A (ja) 2000-06-19 2002-01-09 Sony Corp 光配線基板および光配線モジュール並びにそれらの製造方法
JP4701506B2 (ja) 2000-09-14 2011-06-15 ソニー株式会社 回路ブロック体の製造方法、配線回路装置の製造方法並びに半導体装置の製造方法
JP3771169B2 (ja) 2000-12-06 2006-04-26 イビデン株式会社 光通信用デバイス
JP4590722B2 (ja) 2000-12-06 2010-12-01 凸版印刷株式会社 光部品搭載用基板製造方法
EP1286194A3 (en) * 2001-08-21 2004-05-19 Canon Kabushiki Kaisha Optical waveguide apparatus

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748180B1 (ko) * 2004-08-19 2007-08-10 인하대학교 산학협력단 광ｐｃｂ
KR100714625B1 (ko) * 2005-10-18 2007-05-07 삼성전기주식회사 박막 캐패시터 내장형 인쇄회로기판의 제조방법
KR100709436B1 (ko) * 2006-02-17 2007-04-18 주식회사 하이닉스반도체 멀티 칩 패키지 장치 및 그 형성 방법
US8107776B2 (en) 2006-09-19 2012-01-31 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same
US8157456B2 (en) 2006-09-19 2012-04-17 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same
KR101153770B1 (ko) * 2006-09-19 2012-06-14 이비덴 가부시키가이샤 광 상호접속 디바이스 및 그 제조 방법
US8705907B2 (en) 2006-09-19 2014-04-22 Ibiden Co., Ltd. Optical interconnect device and method for manufacturing the same
KR100849302B1 (ko) * 2007-01-03 2008-07-29 삼성전자주식회사 메인 보드와 그를 이용한 광전 복합 회로

Also Published As

Publication number Publication date
US7266262B2 (en) 2007-09-04
JP4023285B2 (ja) 2007-12-19
JP2004146602A (ja) 2004-05-20
US7167608B2 (en) 2007-01-23
US20040264837A1 (en) 2004-12-30
US20060110099A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
KR20040036626A (ko) 광·전기 배선 혼재 하이브리드 회로 기판과 광·전기배선 혼재 하이브리드 회로 모듈 및 그 제조 방법들
US7915076B2 (en) Hybrid module and method of manufacturing the same
KR101053419B1 (ko) 다층 배선 회로 모듈 및 그 제조 방법
JP3882738B2 (ja) 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
KR100909155B1 (ko) 멀티칩 회로 모듈 및 그 제조 방법
US10535622B2 (en) Substrate structure and electronic device having coarse redistribution layer electrically connected to fine redistribution layer
JP4810958B2 (ja) ハイブリット回路装置
JP2003163323A (ja) 回路モジュール及びその製造方法
JP2006245057A (ja) ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
KR20000029293A (ko) 광 도파 장치 및 그 제조 방법
JP2007287801A (ja) 電気・光混載三次元半導体モジュール及びハイブリット回路装置並びに携帯型電話機
JP2002006161A (ja) 光配線基板および光配線モジュール並びにそれらの製造方法
JP4810957B2 (ja) ハイブリットモジュール及びその製造方法
JP2006270036A5 (ko)
CN114695144A (zh) 板级系统级封装方法及封装结构
JP2007220792A (ja) ハイブリットモジュールの製造方法
US8506175B2 (en) Optical waveguide board
JP4042555B2 (ja) 半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法
JP2004264382A (ja) 光導波路基板及びその製造方法、光電気複合実装配線基板及びその製造方法
CN114823384A (zh) 板级系统级封装方法及封装结构
CN114823387A (zh) 板级系统级封装方法及封装结构
CN114823386A (zh) 板级系统级封装方法及封装结构
JP2004258066A (ja) 光導波路基板の製造方法、光電気複合実装配線基板の製造方法
CN114823373A (zh) 板级系统级封装方法及封装结构
JP2005310841A (ja) 回路モジュール体及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid