JP6277802B2 - 電子部品の製造方法、電子部品および支持具 - Google Patents
電子部品の製造方法、電子部品および支持具 Download PDFInfo
- Publication number
- JP6277802B2 JP6277802B2 JP2014055026A JP2014055026A JP6277802B2 JP 6277802 B2 JP6277802 B2 JP 6277802B2 JP 2014055026 A JP2014055026 A JP 2014055026A JP 2014055026 A JP2014055026 A JP 2014055026A JP 6277802 B2 JP6277802 B2 JP 6277802B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- support member
- release layer
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
ている(例えば、特許文献1−2を参照)。
水分が付与されると分解する剥離層を表面に形成した支持部材に配線層を形成し、
前記支持部材に形成した前記配線層に基材を貼り合わせ、
前記剥離層に水分を付与した状態で前記支持部材と前記配線層とを剥離する、
電子部品の製造方法。
配線層と、
前記配線層を支持する支持部材と、
前記支持部材と前記配線層との間に形成された、水分が付与されると分解する剥離層と、を備える、
電子部品。
電子部品の配線層を支持するための支持部材と、
前記支持部材の表面に形成された、水分が付与されると分解する剥離層と、を備える、
支持具。
であってもよく、例えば、配線層6の配線4と電気的に繋がる配線を有するもの(例えば、ビルドアップ基板といった各種の配線基板)や、その他の各種基板を適用可能である。
て低コストで且つ歩留まり及び信頼性の向上を図ることができる。また、上記製造方法は、配線層を複数有するプリント基板やLSI(Large Scale Integration)配線、MEM
S(Micro Electro Mechanical Systems)、チップパッケージ基板、ウェハーレベルパッケージ(WLP)、シリコンインターポーザといった積層構造を有する各種の電子部品の製造にも適用できる。製造される各種の電子部品が高密度実装の要求を受けて多端子、狭ピッチ化し、配線が微細化しても、上記製造方法であれば、配線にダメージを与えることが無いため、高い信頼性や歩留まりの実現を図ることが可能である。
セトキシシラン、ジフェニルジメトキシシラン、ジフェニルジエトキシシラン、ジフェニルジプロポキシシラン、ジフェニルジアセトキシシラン、フェニルメチルジメトキシシラン、フェニルメチルジエトキシシラン、フェニルメチルジプロポキシシラン、フェニルメチルジアセトキシシラン、フェニルエチルジメトキシシラン、フェニルエチルジエトキシシラン、フェニルエチルジプロポキシシラン、フェニルエチルジアセトキシシラン、フェニルプロピルジメトキシシラン、フェニルプロピルジエトキシシラン、フェニルプロピルジプロポキシシラン、フェニルプロピルジアセトキシシラン、ジフルオロジメトキシシラン、ジフルオロジエトキシシラン、ジフルオロジプロポキシシラン、ジフルオロジアセトキシシラン、フルオロメチルジメトキシシラン、フルオロメチルジエトキシシラン、フルオロメチルジプロポキシシラン、フルオロメチルジアセトキシシラン、フルオロプロピルジメトキシシラン、フルオロプロピルジエトキシシラン、フルオロプロピルジプロポキシシラン、フルオロプロピルジアセトキシシラン、フェニルフルオロジメトキシシラン、フェニルフルオロジエトキシシラン、フェニルフルオロジプロポキシシラン、フェニルフルオロジアセトキシシランが挙げられる。
5μmから200μmが好ましい。また、成膜後は加熱してもよく、加熱温度、時間は所望の物性によって適宜選択することができる。好ましくは150℃〜300℃、5分〜60分程度であり、一般的な塗布型シロキサンの成膜条件に基づいたものを適用できる。
テトラエトキシシラン41.6g(0.2mol)、フルオロトリエトキシシラン18.2g(0.1 mol)、メチルイソブチルケトン89.7gを300mlの反応容器に仕込み、500ppmの硝酸水溶液19.8g(1.1mol)を10分間で滴下し、滴下終了後50℃で2時間攪拌した。その後、室温に冷却してパーティクルを濾過することで剥離層材料を作製した。
テトラエトキシシラン41.6g(0.2mol)、フルオロトリエトキシシラン36.4g(0.2mol)、メチルイソブチルケトン117.0gを300mlの反応容器に仕込み、500ppmの硝酸水溶液25.2g(1.4mol)を10分間で滴下し、滴下終了後50℃で2時間攪拌した。その後、室温に冷却してパーティクルを濾過することで剥離層材料を作製した。
テトラエトキシシラン20.8g(0.1mol)、フルオロトリエトキシシラン43.68g(0.24mol)、メチルイソブチルケトン96.7gを300mlの反応容器に仕込み、500ppmの硝酸水溶液20.16g(1.12mol)を10分間で滴下し、滴下終了後50℃で2時間攪拌した。その後、室温に冷却してパーティクルを濾過することで剥離層材料を作製した。
テトラエトキシシラン62.4g(0.3mol)、メチルイソブチルケトン93.6gを300mlの反応容器に仕込み、500ppmの硝酸水溶液21.6g(1.2mol)を10分間で滴下し、滴下終了後50℃で2時間攪拌した。その後、室温に冷却してパーティクルを濾過することで剥離層材料を作製した。
テトラエトキシシラン41.6g(0.2mol)、フルオロトリエトキシシラン10.92g(0.06mol)、メチルイソブチルケトン78.78gを300mlの反応容器に仕込み、500ppmの硝酸水溶液21.24g(1.18mol)を10分間で滴下し、滴下終了後50℃で2時間攪拌した。その後、室温に冷却してパーティクルを濾過することで剥離層材料を作製した。
テトラエトキシシラン20.8g(0.1mol)、フルオロトリエトキシシラン47.32g(0.26mol)、メチルイソブチルケトン102.18gを300mlの反応容器に仕込み、500ppmの硝酸水溶液21.24g(1.18mol)を10分間で滴下し、滴下終了後50℃で2時間攪拌した。その後、室温に冷却してパーティクルを濾過することで剥離層材料を作製した。
6インチφのシリコンウエハを準備し、実施例1の剥離層材料を回転数2000rpm
、30秒間の条件でスピンコート法により塗布した。次いで135℃のホットプレートで1分ベークし、膜厚約700nmの剥離層3を石英ウエハ上に形成した。次に、剥離層3上に透過防止層として厚さ500nmのCuをスパッタ法により形成した。
実施例5は、実施例4において用いられている剥離層材料を実施例2の剥離層材料に置き換えた点を除き、実施例4と同じ手法にて回路基板8を形成したものである。
実施例6は、実施例4において用いられている剥離層材料を実施例3の剥離層材料に置き換えた点を除き、実施例4と同じ手法にて回路基板8を形成したものである。
比較例4は、実施例4において用いられている剥離層材料を比較例1の剥離層材料に置き換えた点を除き、実施例4と同じ手法にて回路基板を形成したものである。
比較例5は、実施例4において用いられている剥離層材料を比較例2の剥離層材料に置き換えた点を除き、実施例4と同じ手法にて回路基板を形成したものである。
比較例6は、実施例4において用いられている剥離層材料を比較例3の剥離層材料に置き換えた点を除き、実施例4と同じ手法にて回路基板を形成したものである。
上記の実施例4〜6および比較例4〜6について、剥離性の良否と配線のダメージの有無を確認する実験の結果を以下に示す。なお、本実験は、121℃,100%RH,2気圧のプレッシャクッカーに1時間放置した際の支持部材の剥離性および回路基板の配線のダメージの有無を確認したものである。配線のダメージについては光学顕微鏡で観察した結果である。本実験の結果を下記の表1に示す。
上記の実施例4〜6について、加熱した水で剥離試験を行った結果を下記の表2に、水蒸気中で剥離試験を行った結果を下記の表3に示す。なお、剥離性の判定は量産性を考慮し、処理時間が2時間以内に剥離できた場合を『○』、2時間から2時間30分未満で剥離できた場合を『△』、それ以外を『×』とした。
(付記1)
水分が付与されると分解する剥離層を表面に形成した支持部材に配線層を形成し、
前記支持部材に形成した前記配線層に基材を貼り合わせ、
前記剥離層に水分を付与した状態で前記支持部材と前記配線層とを剥離する、
電子部品の製造方法。
(付記2)
前記基材は、配線を有しており、
前記配線層は、前記基材が有する配線よりも微細な配線を有している、
付記1に記載の電子部品の製造方法。
(付記3)
前記基材は、ビルドアップ基板である、
付記1または2に記載の電子部品の製造方法。
(付記4)
前記支持部材が剥離された前記配線層に半導体チップを更に貼り合わせる、
付記1から3の何れか一項に記載の電子部品の製造方法。
(付記5)
前記剥離層は、多孔質膜で形成されていることを特徴とする、
付記1から4の何れか一項に記載の電子部品の製造方法。
(付記6)
前記剥離層は、側鎖にフッ素原子を有するシロキサンポリマであることを特徴とする、
付記1から5の何れか一項に記載の電子部品の製造方法。
(付記7)
前記剥離層は、前記シロキサンポリマのフッ素含有量がシリコン原子1に対して0.3から0.7であることを特徴とする、
付記6に記載の電子部品の製造方法。
(付記8)
前記支持部材と前記配線層とを剥離する際は、60℃以上の水または80℃以上の水蒸気を付与した状態で前記支持部材と前記配線層とを剥離する、
付記6または7に記載の電子部品の製造方法。
(付記9)
配線層と、
前記配線層を支持する支持部材と、
前記支持部材と前記配線層との間に形成された、水分が付与されると分解する剥離層と、を備える、
電子部品。
(付記10)
前記電子部品は、前記配線層に貼り合わされており、配線を有する基材を更に備え、
前記配線層は、前記基材が有する配線よりも微細な配線を有している、
付記9に記載の電子部品。
(付記11)
前記基材は、ビルドアップ基板である、
付記10に記載の電子部品。
(付記12)
前記剥離層は、多孔質の材料で形成されていることを特徴とする、
付記9から11の何れか一項に記載の電子部品。
(付記13)
前記剥離層は、側鎖にフッ素原子を有するシロキサンポリマであることを特徴とする、
付記9から12の何れか一項に記載の電子部品。
(付記14)
前記剥離層は、前記シロキサンポリマのフッ素含有量がシリコン原子1に対して0.3から0.7であることを特徴とする、
付記13に記載の電子部品。
(付記15)
電子部品の配線層を支持するための支持部材と、
前記支持部材の表面に形成された、水分が付与されると分解する剥離層と、を備える、
支持具。
(付記16)
前記剥離層は、側鎖にフッ素原子を有するシロキサンポリマであることを特徴とする、
付記15に記載の支持具。
(付記17)
前記剥離層は、前記シロキサンポリマのフッ素含有量がシリコン原子1に対して0.3から0.7であることを特徴とする、
付記16に記載の支持具。
Claims (8)
- 水分が付与されると分解する剥離層を表面に形成した支持部材に配線層を形成し、
前記支持部材に形成した前記配線層に基材を貼り合わせ、
前記剥離層に水分を付与した状態で前記支持部材と前記配線層とを剥離し、
前記剥離層は、側鎖にフッ素原子を有するシロキサンポリマであり、前記シロキサンポリマのフッ素含有量がシリコン原子1に対して0.3から0.7であることを特徴とする、
電子部品の製造方法。 - 前記基材は、配線を有しており、
前記配線層は、前記基材が有する配線よりも微細な配線を有している、
請求項1に記載の電子部品の製造方法。 - 前記基材は、ビルドアップ基板である、
請求項1または2に記載の電子部品の製造方法。 - 前記支持部材が剥離された前記配線層に半導体チップを更に貼り合わせる、
請求項1から3の何れか一項に記載の電子部品の製造方法。 - 前記剥離層は、多孔質膜で形成されていることを特徴とする、
請求項1から4の何れか一項に記載の電子部品の製造方法。 - 前記支持部材と前記配線層とを剥離する際は、60℃以上の水または80℃以上の水蒸気を付与した状態で前記支持部材と前記配線層とを剥離する、
請求項1から5の何れか一項に記載の電子部品の製造方法。 - 配線層と、
前記配線層を支持する支持部材と、
前記支持部材と前記配線層との間に形成された、水分が付与されると分解する剥離層と、を備え、
前記剥離層は、側鎖にフッ素原子を有するシロキサンポリマであり、前記シロキサンポリマのフッ素含有量がシリコン原子1に対して0.3から0.7であることを特徴とする、
電子部品。 - 電子部品の配線層を支持するための支持部材と、
前記支持部材の表面に形成された、水分が付与されると分解する剥離層と、を備え、
前記剥離層は、側鎖にフッ素原子を有するシロキサンポリマであり、前記シロキサンポリマのフッ素含有量がシリコン原子1に対して0.3から0.7であることを特徴とする、
支持具。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055026A JP6277802B2 (ja) | 2014-03-18 | 2014-03-18 | 電子部品の製造方法、電子部品および支持具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014055026A JP6277802B2 (ja) | 2014-03-18 | 2014-03-18 | 電子部品の製造方法、電子部品および支持具 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015177173A JP2015177173A (ja) | 2015-10-05 |
JP6277802B2 true JP6277802B2 (ja) | 2018-02-14 |
Family
ID=54256012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014055026A Active JP6277802B2 (ja) | 2014-03-18 | 2014-03-18 | 電子部品の製造方法、電子部品および支持具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6277802B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201821280A (zh) * | 2016-09-30 | 2018-06-16 | 日商富士軟片股份有限公司 | 積層體以及半導體元件的製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07202428A (ja) * | 1993-12-28 | 1995-08-04 | Matsushita Electric Ind Co Ltd | 多層回路基板の製造方法 |
JP4023285B2 (ja) * | 2002-10-24 | 2007-12-19 | ソニー株式会社 | 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法 |
JP4603383B2 (ja) * | 2005-02-17 | 2010-12-22 | 日本電気株式会社 | 配線基板及び半導体装置並びにそれらの製造方法 |
US8865049B2 (en) * | 2008-09-05 | 2014-10-21 | Tokyo University Of Science Educational Foundation Administrative Org. | Method for producing transfer structure and matrix for use therein |
JP5786798B2 (ja) * | 2012-05-25 | 2015-09-30 | 信越化学工業株式会社 | 放射線硬化性シリコーン組成物及び剥離シート |
-
2014
- 2014-03-18 JP JP2014055026A patent/JP6277802B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015177173A (ja) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI663232B (zh) | 晶圓加工體、晶圓加工用臨時接著材料、及薄型晶圓之製造方法 | |
TWI640436B (zh) | 晶圓加工體、晶圓加工用暫時性接著材及薄型晶圓之製造方法 | |
JP5687230B2 (ja) | ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 | |
JP6224509B2 (ja) | ウエハ用仮接着材料、それらを用いた仮接着用フィルム、及びウエハ加工体並びにそれらを使用した薄型ウエハの製造方法 | |
TWI703613B (zh) | 晶圓加工體及晶圓加工方法 | |
TWI531636B (zh) | Wafer processing body, wafer processing member, temporary processing material for wafer processing, and manufacturing method of thin wafer | |
EP2634794B1 (en) | Adhesive layer for use in temporarily supporting a wafer during processing, wafer support with adhesive layer for processing wafer, wafer-adhesive-support composite and method of manufacturing a thin wafer | |
KR101924403B1 (ko) | 웨이퍼 가공용 가접착재, 이를 이용한 웨이퍼 가공용 부재, 웨이퍼 가공체, 및 박형 웨이퍼의 제조 방법 | |
TWI668077B (zh) | 晶圓之暫時接著方法及薄型晶圓之製造方法 | |
TWI656188B (zh) | Temporary bonding material for wafer processing, wafer processing body, and manufacturing method using the same | |
JP5767159B2 (ja) | ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 | |
JP6404787B2 (ja) | ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 | |
TWI690579B (zh) | 晶圓加工用暫時接著材、晶圓加工體、及薄型晶圓之製造方法 | |
TWI525132B (zh) | Organic polysiloxane, temporary adhesive composition containing organopolysiloxane, and a method for producing a thin wafer using the same | |
TW201726866A (zh) | 晶圓加工用接著材、晶圓層合體及薄型晶圓之製造方法 | |
TWI793305B (zh) | 附電路基板加工體及附電路基板加工方法 | |
TW201731997A (zh) | 晶圓加工體、晶圓加工用暫時接著材料、及薄型晶圓之製造方法 | |
KR101409143B1 (ko) | 기판의 접합 방법 및 3차원 반도체 장치 | |
KR20120028847A (ko) | 반도체 소자의 제조 방법 | |
JP6277802B2 (ja) | 電子部品の製造方法、電子部品および支持具 | |
TW202106865A (zh) | 洗淨劑組成物、基板之洗淨方法及支撐體或基板之洗淨方法 | |
WO2021112070A1 (ja) | ウエハ加工用仮接着剤、ウエハ積層体及び薄型ウエハの製造方法 | |
JP7351260B2 (ja) | デバイス基板用仮接着剤、デバイス基板積層体及びデバイス基板積層体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6277802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |