KR101409143B1 - 기판의 접합 방법 및 3차원 반도체 장치 - Google Patents

기판의 접합 방법 및 3차원 반도체 장치 Download PDF

Info

Publication number
KR101409143B1
KR101409143B1 KR1020090067157A KR20090067157A KR101409143B1 KR 101409143 B1 KR101409143 B1 KR 101409143B1 KR 1020090067157 A KR1020090067157 A KR 1020090067157A KR 20090067157 A KR20090067157 A KR 20090067157A KR 101409143 B1 KR101409143 B1 KR 101409143B1
Authority
KR
South Korea
Prior art keywords
layer
bonding
gas
adhesive layer
silicon oxide
Prior art date
Application number
KR1020090067157A
Other languages
English (en)
Other versions
KR20100021354A (ko
Inventor
후지오 야기하시
요시따까 하마다
다께시 아사노
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20100021354A publication Critical patent/KR20100021354A/ko
Application granted granted Critical
Publication of KR101409143B1 publication Critical patent/KR101409143B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 접합하는 기판 사이에 접착층 전구체층을 끼우고, 가열하여 접착층을 형성하는 기판의 접합 방법에 있어서, 접합하는 한쪽 또는 양쪽 기판에 상기 기판이 접착층 전구체와 접촉하는 면에 미리 가스 투과층을 형성한 기판을 이용하는 것을 특징으로 하는 기판의 접합 방법을 제공한다.
본 발명에 따르면, 접합용 재료로 열경화시 비교적 다량의 가스를 발생시키는 재료를 이용한 경우에도, 반도체 장치가 형성된 기판 사이를 가스 발생에 의한 박리 문제를 일으키지 않고, 강고한 접합을 형성 가능하게 한다.
3차원 반도체 장치, 접착층 전구체층

Description

기판의 접합 방법 및 3차원 반도체 장치 {SUBSTRATE BONDING METHOD, AND 3-D SEMICONDUCTOR DEVICE}
본 발명은 반도체 기판 등의 기판의 접합 방법 및 3차원 반도체 장치에 관한 것이다.
LSI(대규모 집적 회로; Large Scale Integrated Circuit)는 정보 처리 속도의 향상, 정보 처리량의 증대라는 고성능화를 추구하기 위해서, 리소그래피 기술을 비롯한 다수의 기술 개발에 의해서 구조의 미세화가 행해져 왔다. 예를 들면 리소그래피 기술에서는, ArF 엑시머 레이저 노광에 의해서 이미 65 nm 노드인 것이 공업화되고 있고, 추가로 액침 노광법을 이용함으로써 추가적인 미세화가 이미 스케쥴화되어 있다. 그러나 이러한 미세화만에 의한 고성능화는 리소그래피 기술에 그치지 않고, 여러가지 기술적으로 또는 재료적으로 한계에 도달할 가능성이 있는 것이 지적되고 있다.
또하나의 고집적화 또는 고속화의 방법으로서, LSI를 상하 방향에도 적층시켜 집적도를 높이거나, 또는 처리 속도를 높이는 방법, 이른바 3차원(3D) 반도체 집적 회로는, 미세화와는 독립적으로 집적도의 향상 또는 처리 속도의 고속화가 가 능한 기술로서 주목받고 있어, 이미 다수의 연구가 행해지고 있다.
LSI를 세로 방향으로 적층하는 방법으로는, LSI를 형성한 웨이퍼끼리 부착하여 적층하는 방법, LSI를 형성한 웨이퍼 상에 LSI칩을 부착하여 적층하는 방법, LSI칩 상에 LSI칩을 부착하여 적층하는 방법이 검토되고 있지만, 어느 방법에서도 LSI끼리의 접합은 하나의 주요 기술이고, 접합은 결함이 없는 것, 강고한 것이 요구되고 있다.
이러한 LSI끼리의 접합에는 직접법과 간접법이 있다. 직접법은 각각의 접합면을 직접 접합하는 방법이고, 실리콘 퓨전 본딩, 이온 플라즈마 본딩 등이 알려져 있다. 이 직접 접합은 일반적으로 강한 강도로 접합을 형성할 수 있고, 불필요한 제3 재료를 원리적으로 포함하지 않기 때문에 높은 신뢰성이 얻어진다는 이점이 있지만, 한편으로 접합 형성을 위해 접합면이 높은 평탄성과 고도로 작은 표면 러프니스(Roughness)가 요구되어 기술적인 장애가 많다.
한편, 간접법은 접합층을 이용하여 접합하는 방법이지만, 이미 비교적 한정된 범위에서는, 칩 사이를 접합하여 적층된 실장 기술은 실용화되어 있고, 예를 들면 특허 문헌 1(일본 특허 공개 제2007-270125호 공보)에서는, 복수개의 칩을 적층하기 위한 칩 사이의 접착층에, 열경화성 수지에 의한 절연 시트를 사용한 발명이 개시되어 있다.
또한, 웨이퍼 사이를 접합하는 예로는, 예를 들면 특허 문헌 2(일본 특허 공표 2006-522461호 공보)에서는, 반도체 장치를 형성한 웨이퍼를 극박화한 것을 반도체 장치를 형성한 웨이퍼에 절연 재료를 이용하여 접합함과 동시에, 적층된 웨이 퍼 사이에 전기적 접합부를 형성하는 기술이 개시되어 있고, 여기서는 절연-접착 재료로서 폴리이미드가 사용되고 있다.
이러한 간접법에 사용하는 접착층을 위한 재료에 요구되는 성능에 대해서, 상술한 일본 특허 공개 제2007-270125호 공보(특허 문헌 1)에서는, LSI칩간 접합에 유동성이 높은 절연 시트를 사용하면 경화시에 가스를 발생하고, 그것이 원인이 되어 박리를 일으킨다는 문제를 지적하고 있어, 특정한 물성을 만족시키는 B 스테이지화한 접합용 시트를 이용함으로써, 가스 발생에 의한 박리가 발생하지 않는 열경화가 가능해지는 것을 발견하였다.
또한, 본 발명에 관련된 선행 문헌으로는, 상기 일본 특허 공개 제2007-270125호 공보(특허 문헌 1), 일본 특허 공표 2006-522461호 공보(특허 문헌 2) 및 후술하는 특허 문헌을 포함하는 이하의 것을 들 수 있다.
[특허 문헌 1] 일본 특허 공개 제2007-270125호 공보
[특허 문헌 2] 일본 특허 공표 2006-522461호 공보
[특허 문헌 3] WO 2005/53009호 공보
[특허 문헌 4] 일본 특허 공개 제2005-216895호 공보
[특허 문헌 5] 일본 특허 공개 제2007-324283호 공보
[특허 문헌 6] 일본 특허 공개 제2007-314778호 공보
[특허 문헌 7] 미국 특허 제6,268,457호 명세서
[특허 문헌 8] 일본 특허 공개 제2004-311532호 공보
[특허 문헌 9] 일본 특허 공개 제2004-269693호 공보
[특허 문헌 10] 일본 특허 공개 제2004-292643호 공보
[특허 문헌 11] 일본 특허 공개 제2008-19423호 공보
[특허 문헌 12] 일본 특허 공개 (평)9-71654호 공보
접착시 가열할 때에 가스 발생을 수반하여 경화하는 재료는 일본 특허 공개 제2007-270125호 공보(특허 문헌 1)에서 지적된 바와 같이, 상술한 바와 같은 반도체 장치의 접합에는 이용하기 어려운 재료이다. 그러나 반대로 매입 특성이나 열 안정성을 고려한 경우, 바람직한 재료는 열경화시 비교적 다량의 가스 발생을 수반하는 경우가 있다. 예를 들면 유기 규소계 재료는 절연 재료로서 바람직한 재료인 것은 잘 알려져 있고, 400 ℃를 초과하는 고온 처리를 한 경우에도, 층이 골격 구조를 상실하지 않는다는 바람직한 특성을 갖는다. 그러나 산화규소 골격이 충분한 밀도를 갖는 막을 성막하려고 하면, 열경화시에는 비교적 다량의 가스를 발생하게 되기 때문에, 종래의 접합 방법을 이용한 경우에는 박리나 불균일성 등에 의한 불량 문제를 일으키기 쉬운 재료이다.
본 발명은 반도체 장치의 적층 기술에 있어서, 접합용 재료에 열경화시 비교적 다량의 가스를 발생시키는 재료를 이용한 경우에도, 반도체 장치가 형성된 기판 사이를 가스 발생에 의한 박리 문제를 일으키지 않고, 강고한 접합을 형성할 수 있는 기판의 접합 방법을 제공하는 것을 목적으로 한다. 또한, 추가로 상기 제조 방법에 의해서 얻어진 신뢰성이 높은 3차원 반도체 장치를 제공하는 것을 목적으로 한다.
접착층 전구체층 또는 접착층 중 용제나 축합시에 발생하는 가스에 의한 접 합층 파괴를 원인으로 하는 접합 불량 문제는, 기본적으로는 접합층을 파괴하지 않고 가스가 계외로 방출되면 해결되는 것은 분명하다. 그런데 현재 개발을 서두르고 있는 별도 영역의 반도체 제조용 재료인 다공질 저유전율막으로는, 종래의 균일 재료, 예를 들면 벌크의 산화규소보다도 낮은 유전율을 얻기 위해서, 막 중에 공공(空孔)을 갖게 한 것이 여러가지 개발되어 있다. 예를 들면 CVD법에 의해서 얻어지는 것으로는 특허 문헌 3(WO 2005/53009호 공보)과 같은 것, 또한 도포법에 의해서 얻어지는 것으로는 일본 특허 공개 제2005-216895호 공보(특허 문헌 4), 일본 특허 공개 제2007-324283호 공보(특허 문헌 5)와 같은 유기 규소계의 것이나, 특허 문헌 6(일본 특허 공개 제2007-314778호 공보)과 같은 비규소계의 것이 알려져 있다. 이러한 미세 구멍을 갖는 막이면, 가스를 통과시키는 수단이 될 수 있을 가능성이 있다는 것을 본 발명자들은 상도하였다.
따라서, 본 발명자들은 상기 작업 가설에 기초하여 접합하는 기판에 상술한 바와 같은 다공질막층을 형성하고, 그 다공질막층을 통해 접착층 전구체층을 설치하여 기판의 접합을 시도한 바, 접착층 전구체층의 열경화에 따라 가스를 방출하는 재료를 이용한 경우에도, 박리를 일으키지 않고 접합할 수 있다는 것을 발견하였다. 또한, 유기 또는 무기 산화규소계 고분자 화합물을 함유하는 산화규소계 막 형성용 조성물을 이용하여 성막한 산화규소계 막이면, 상술한 바와 같은 입자간 간극에 의한 공공, 이른바 메소 구멍(공경이 반경 1 내지 10 nm 정도)을 갖는 것 뿐만 아니라, 마이크로 구멍(공경이 반경 1 nm 이하)에 의한 다공질층이나, 이른바 스핀 온 글래스(Spin On Glass; SOG)막과 같은 마이크로 구멍을 확인할 수 없는 다 공질층을 이용하여도 마찬가지로 박리를 일으키지 않고 접합할 수 있는 것을 발견하여 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 하기 기판의 접합 방법 및 3차원 반도체 장치를 제공한다.
접합하는 기판 사이에 접착층 전구체층을 끼우고, 가열하여 접착층을 형성하는 기판의 접합 방법에 있어서, 접합하는 한쪽 또는 양쪽 기판에 상기 기판이 접착층 전구체와 접촉하는 면에 미리 가스 투과층을 형성한 기판을 이용하는 것을 특징으로 하는, 접합하는 기판 사이에 접착층 전구체층을 끼워 가열하여 접착층을 형성하는 기판의 접합 방법이다(청구항 1). 접합층 중에 가스 투과층을 설치함으로써, 접착층 전구체층을 경화하기 위한 가열을 행했을 때에, 접착층 전구체층으로부터 가스 방출이 있었던 경우에도, 가스 투과층으로부터 가스가 계외로 방출되기 때문에, 경화시에 방출 가스에 의한 기판 접합의 파괴 등이 방지되어 확실한 접합이 가능해진다.
상기 가스 투과층은 규소계 재료를 함유하는 도포막을 형성하고, 상기 도포막을 가열함으로써 가스 투과성을 부여한 것을 사용할 수 있다(청구항 2). 도포형의 규소계 막은 가스 투과성 막으로 하는 바람직한 재료 중 하나이고, 가열에 의해 규소간 가교가 형성되고, 입체적인 골격 구조가 유지됨으로써 가스 분자가 통과하는 공간이 형성된다.
상기 규소계 재료의 바람직한 양태로는 산화규소계 재료를 들 수 있다(청구항 3). 도포형의 산화규소계 재료는 가스 투과층으로서 바람직할 뿐만 아니라, 400 ℃ 이상의 고온에 의해서도 접합력을 유지하는 것을 기대할 수 있는 재료이다.
또한, 상기 산화규소계 재료는 유기 산화규소 화합물인 것이 바람직하다(청구항 4). 유기 산화규소 화합물은 산화규소계 재료 중에서도, 용이하게 비교적 안정적인 도포용 조성물로 할 수 있다.
가스 투과층을 얻기 위한 공정의 별도 양태로는, 상기 가스 투과층은 CVD법에 의해 비유전율 k가 3 이하인 다공질막을 형성하는 경우에 이용하는 산화규소계 재료 막 형성 방법을 이용하여 얻은 것인 상기 기판의 접합 방법을 들 수 있다(청구항 5). 플라즈마 CVD에 의해 TEOS(테트라에톡시실란)만을 이용하는 방법에 의해 얻어지는 산화규소막은 가스 투과성을 나타내지 않지만, 비유전율 k가 3 이하가 된 CVD 다공질막은 가스 투과막으로서 사용 가능한 재료이다.
또한, 본 발명은 접합하는 기판 사이에 접착층 전구체층을 끼우고, 가열하여 접착층을 형성하는 기판의 접합 방법에 있어서, 접합에 앞서서 접합하는 한쪽 또는 양쪽 기판의 접착층 전구체와 접촉하는 면에 무기 또는 유기 산화규소계 고분자 화합물을 함유하는 산화규소계 막 형성용 조성물을 이용하여 산화규소계 막을 가스 투과층으로서 성막한 기판을 이용하고, 상기 기판 사이에 접착층 전구체층을 끼우고 가열하여 접착층을 형성하는 기판의 접합 방법이다(청구항 6). 접합하는 기판의 한쪽 또는 양쪽에, 접합면에 무기 또는 유기 산화규소 고분자 화합물을 함유하는 막을 성막하고, 그것을 가열 경화시킨 층을 형성해두면 접착층 전구체층을 이용하여 기판 사이를 접합할 때에, 가열에 의해서 가스가 발생하는 재료의 접착층 전구체층을 이용하여도 접합층에 공극이나 박리가 발생하는 것을 방지할 수 있다.
상기 접착층 전구체층은 무기 또는 유기 산화규소계 고분자 화합물을 함유하 는 재료를 함유하는 층인 것이 바람직하다(청구항 7). 무기 또는 유기 산화규소 고분자 화합물로부터 얻어지는 열경화막은, 본 발명의 방법에 의해 접착층으로 하는 것이 가능해지는 재료이지만, 열 안정성이 높고, 기판과 동일한 에칭 특성을 갖기 때문에 접합층으로서 바람직한 재료이다.
또한, 본 발명은 상술한 접합 방법을 이용하여 제조한 3차원 반도체 장치이다(청구항 8). 상술한 방법에 의해 얻어진 3차원 반도체 장치는 접합 결함을 가질 위험성이 낮고, 접합 후의 공정에서 고온에서의 처리를 행한 경우에도 높은 신뢰성을 기대할 수 있는 설계를 가능하게 한다.
또한, 본 발명은 기판 사이를 접합층을 이용하여 접합된 반도체 장치에 있어서, 접합층은 가스 투과층과 접착층을 포함하는 것을 특징으로 하는 3차원 반도체 장치이다(청구항 9).
이 경우, 상기 가스 투과층의 한 양태는 규소계 재료를 함유하는 도포 조성물의 도포 조작 및 가열에 의해서 가스 투과성을 부여하는 가열 조작을 포함하는 공정에 의해 얻어진 가스 투과층이다(청구항 10).
추가로, 상기 규소계 재료는 산화규소계 재료인 것이 바람직하다(청구항 11).
또한, 상기 3차원 반도체 장치가 갖는 상기 기판의 접합면에 형성되는 가스 투과층의 별도 양태는, CVD법에 의해 비유전율 k가 3 이하인 다공질막을 형성하는 경우에 이용하는 산화규소계 재료 막 형성 방법에 의해서 얻어지는 저유전율막과 동질의 재료를 포함한다(청구항 12).
또한, 상기 3차원 반도체 장치의 접착층은 산화규소계 화합물을 포함하는 것이 바람직하다(청구항 13). 본 발명의 방법에서 사용이 가능해지는 산화규소계 화합물을 접착층에 이용함으로써, 고온에 있어서의 접합이 높은 안정성이 확보되고, 높은 신뢰성을 갖는 3차원 반도체 장치가 된다.
본 발명에 따르면, 접합용 재료에 열경화시 비교적 다량의 가스를 발생시키는 재료를 이용한 경우에도, 반도체 장치가 형성된 기판 사이를 가스 발생에 의한 박리 문제를 일으키지 않고, 강고한 접합을 형성 가능하게 한다.
3차원 집적 회로를 제조할 때에 새롭게 발생하는 문제로서, 상하의 반도체 장치를 어떻게 설계하면 좋은지, 상하의 반도체 장치의 전기적 접합을 어떻게 설치하는가와 같은 중대한 문제 중 하나로, 반도체 장치가 형성된 기판끼리 어떻게 견고하게 접합하는가라는 문제가 있다. 본 발명은 3차원 반도체 장치를 위한 반도체 장치가 형성된 기판의 강고한 접합에 이용하는 접합 방법 및 상술한 특징적인 접합층을 갖는 반도체 장치에 관한 것이다.
반도체 장치의 적층은 3차원 집적 회로로 한정되지 않고, 반도체 패키지에 복수개의 반도체 장치를 적층하여 패키지화할 때에 이용되고 있지만, 상술한 일본 특허 공표 2006-522461호 공보(특허 문헌 2)에는, 반도체칩을 접착할 때에 접착 재료가 응고시에 가스를 발생하는 재료를 이용하면, 발생한 가스가 접착층을 파괴하여 공극이나 박리가 발생하는 것이 지적되고 있다.
그런데 반도체끼리 견고하게 접합하는 경우, 재료로서 응고시에 가스를 발생시키는 재료가 우수한 재료인 경우가 있다. 예를 들면 대표적인 절연 재료인 폴리이미드계의 막인 경우에는, 전구체로서 폴리아미드산을 사용한 경우에는 경화시에 상당한 양의 가스를 발생시킨다. 또한 규소계 재료는 400 ℃와 같은 고온 처리를 행한 경우에도 접착층으로서의 기능을 상실하지 않는 것이 기대되는 절연성을 갖는 유리한 재료이지만, 유기 측쇄의 가교에 의한, 이른바 부가형의 실리콘 접착제가 아닌, 열 안정성이 높은 접합층 형성을 기대할 수 있는 실라놀기의 축합에 의해서 Si-O-Si 결합이 형성되어 경화하는 타입의 규소계 재료는, 상기 규소계 재료가 포함되는 접착층 전구체를 접착층 형성 전에 B 스테이지화한 경우에도, 그 축합도는 60 내지 70 ％ 정도이고, 경화하여 접착층이 될 때의 탈수 반응에 의해 상당한 양의 물 또는 알코올을 발생시키는 재료이다. 이 때문에, 종래의 열경화에 의한 방법으로는 경화시의 가스 발생에 의한 공극 발생을 억제할 수 없고, 임시 접착과 같은 일시적인 접착이 아닌 한, 규소막을 접착층으로 하는 기판 사이의 접합은 어렵다고 여겨지고 있었다.
상술한 바와 같은 기판의 접합은, 반도체 장치를 형성한 웨이퍼끼리의 접합, 반도체 장치를 형성한 웨이퍼 상에의 다이싱한 반도체칩의 접합, 반도체칩끼리의 접합이 있지만, 어느 경우에도 가스 발생을 수반하여 경화하는 재료에서는 상술한 문제가 발생하고, 특히 웨이퍼끼리의 접합에서는 면적이 크기 때문에 문제를 피할 수 없었다.
본 발명자들은 상술한 바와 같은 경화시에 가스를 발생하는 재료를 이용하여 기판을 접합하는 방법을 여러가지 검토한 결과, 접합하는 기판의 접합면, 즉 접착층 전구체층에 접착시에 접촉하는 면에, 후술하는 바와 같은 가스 투과층을 미리 형성한 경우에는, 접착층에 경화시 가스 발생을 수반하는 재료를 이용하여도, 웨이퍼끼리 공극, 박리가 발생하지 않고 접합할 수 있는 것을 발견하였다. 또한, 특히 접합하는 기판의 양쪽 접합면에 가스 투과층을 형성해 두는 경우에는 억제 효과는 현저하고, 또한 접착층 전구체층을 어느 한쪽 기판에만 접착층 전구체층 형성용 조성물의 형태로 도포 성막하는 경우에는, 접착층 전구체층 형성용 조성물을 도포하지 않는 쪽의 기판에 가스 투과층을 설치해 두는 것이 바람직하다는 것도 발견하였다.
본 발명에 이용한 작업 가설은, 본 발명의 기술을 어떤식으로든 제한하는 것은 아니지만, 다음과 같은 것이다. 즉, 종래 형태의 절연막은 일반적으로는 테트라에톡시실란을 이용하여 CVD법에 의해서 얻어지는 벌크의 산화규소막이지만, 이것보다도 낮은 유전율을 갖는 다공질 저유전율막이라 불리고 있는 다공질막은, 막 중에 공공을 형성함으로써 유전율을 벌크의 상태보다 낮춘 것이다. 특히 k값이 2.5 이하가 된 다공질막에는 메소 구멍이라 불리는 막을 형성하는 재료 입자의 입자 간극에 의한 공공(공경의 반경이 1 내지 10 nm 정도)이 있다. 따라서, 접착층과 기판 사이에 다공질막이 개재되면, 이러한 공공을 통과시켜 가스가 방출되고, 접합층이 파괴되지 않고 강고한 접합이 가능해진다는 것이다.
후술하는 바와 같이, 상기한 가설에 기초하여 다공질층을 형성한 후, 그것을 개재시켜 접합층으로 기판의 접합을 행한 바, 박리 등을 일으키지 않고 접합을 행 할 수 있었기 때문에, 추가로 메소 구멍을 거의 갖지 않고, 추가로 공경이 작은 마이크로 구멍(공경의 반경이 1 nm 이하)을 갖는 재료에 대해서도 검토를 행하였다. 마이크로 구멍은 무기 또는 유기 산화규소계 고분자 화합물 용액으로부터 제조한 막을 열 가교하여 형성한 경우 등에 막 중에 형성되는 것으로, 구체예로는 무기 또는 유기 산화규소 수지를 함유하는 SOG막 형성용 조성물에 후술하는 크기가 작은 폴로젠을 가한 용액으로 성막한 산화규소계 막이 있다. 이러한 막을 가스 투과막으로 하고, 동일한 접합을 시도한 바, 마이크로 구멍을 갖는 가스 투과층에 의해서도 박리를 일으키지 않고 접합을 행할 수 있는 것을 발견하였다. 또한 엘립소메트릭 포로시미터(ELLIPSOMETRIC POROSIMETER)와 같은 장치를 이용하여도 마이크로 구멍을 확인할 수 없는 SOG막에 대해서도 실시한 바, 공공의 직경에 의해서 효과가 낮아지지만, 공극 발생이 억제된 접합은 가능하다는 것이 확인되었다.
우선, 본 발명에 이용하는 기판의 접합면에 형성하는 가스 투과층으로서 유용한 메소 구멍을 갖는 가스 투과층에 대해서 설명한다.
지금까지 반도체 장치에의 이용이 검토된 상술한 메소 구멍을 갖는 막은, 벌크의 산화규소막보다 낮은 비유전율(k값)을 갖는 저유전율 절연막으로서의 적용이 검토되는 가운데 다수개 발표되고 있다. 이들은 모두 가스 투과막으로서 사용 가능하지만, 특히 산화규소계의 막은 400 ℃ 정도의 고온에서도 높은 안정성이 기대되는 유용한 재료이다.
메소 구멍을 갖는 산화규소계 막의 성막 방법에 대해서도 다수가 공지이다. 옛부터 있는 방법으로는, 예를 들면 열경화시킬 수 있는 무기 또는 유기 산화규소 계 고분자 화합물에, 그 열경화점보다 조금 높은 온도에서 휘발 또는 분해하여 가스화하는 재료, 이른바 폴로젠을 가하여 성막한 후, 폴로젠을 막 중에서 이탈시키는 소결 조작을 하면, 메소 구멍을 갖는 산화규소계 막이 얻어지는 것은 잘 알려져 있다(예를 들면 특허 문헌 8: 일본 특허 공개 제2004-311532호 공보 등). 폴로젠으로서 사용할 수 있는 재료는 이미 다수의 것이 공지이지만, 예를 들면 (메트)아크릴산계 고분자 화합물, 폴리에테르, 폴리에스테르 등과 같은 열분해성을 갖는 중합체를 들 수 있다. 또한, 도포 용제에 비하여 비점이 높은 탄소수가 5 내지 10 정도인 다가 알코올이나 말레산 유도체와 같은 열분해성 카르복실산 유도체와 같은 비교적 분자 크기가 작은 것을 가함으로써 메소 구멍이 아닌, 후술하는 마이크로 구멍을 주체로 하는 다공질막을 만들 수도 있다.
또한, 메소 구멍을 갖는 다공질막을 형성하는 데에 있어서, 상기한 바와 같이 열분해성 고분자 화합물을 사용하는 것은 반드시 필수는 아니고, 산화규소계 고분자 화합물의 합성 반응의 조건에 의해서 폴로젠을 이용하지 않고 산화규소계 고분자 화합물만을 막 형성 재료로 하여도 얻어진다. 예를 들면 특허 문헌 9(일본 특허 공개 (평)2004-269693호 공보)에 있어서는, 실란 화합물을 테트라메틸암모늄히드록시드로 가수분해 축합하여 얻은 산화규소계 고분자 화합물을 이용하여 제조한 도포막은, 소성에 의해 유전율 2.0 내지 3.0 정도의 저유전율의 막을 형성할 수 있고, 이러한 막은 그 유전율로부터 메소 구멍을 갖는 다공질막으로 되어 있는 것으로 추측된다. 또한, 메소 구멍의 존재는 엘립소메트릭 포로시미터와 같은 장치를 사용하면, 마이크로 구멍의 존재를 합쳐 막 중의 공공을 확인할 수 있다.
상술한 바와 같은 막 형성용 조성물의 주된 성분인 산화규소계 고분자 화합물은, 일반적으로는 가수분해성 실란을 가수분해한 것이나, 복수개의 실라놀을 갖는 규소 화합물이나 그의 염을 축합하여 얻지만, 이용하는 원료, 축합 방법에 대해서는 상술한 것을 비롯한 다수개의 공지 문헌에 기재되어 있고, 이들은 기본적으로는 모두 본 목적에 사용할 수 있다. 그 중에서도 바람직하게 이용되는 산화규소계 고분자 화합물의 원료가 되는 것은, 이하에 나타내는 가수분해성 실란 화합물이다. 즉,
하기 화학식 1로 표시되는 4관능성 알콕시실란 화합물이나 하기 화학식 2로 표시되는 가수분해성 실란 화합물이다.
Figure 112009044912193-pat00001
(식 중, R1은 탄소수 1 내지 4의 직쇄상 또는 분지상의 알킬기를 나타내고, 4개의 R1은 각각 독립적으로 서로 동일하거나 상이할 수도 있다)
Figure 112009044912193-pat00002
(식 중, R2는 탄소수 1 내지 4의 직쇄상 또는 분지상의 알킬기를 나타내고, R2가 복수개 포함되는 경우에는 각각 독립적으로 서로 동일하거나 상이할 수도 있다. R3은 치환기를 포함할 수도 있는 탄소수 1 내지 8의 직쇄상 또는 분지상의 알 킬기를 나타내고, R3이 복수개 포함되는 경우에는 각각 독립적으로 서로 동일하거나 상이할 수도 있다. 또한 m은 1 내지 3의 정수를 나타낸다)
본 발명에 바람직하게 이용되는 화학식 1에 나타내는 실란 화합물의 예로는 테트라메톡시실란, 테트라에톡시실란, 테트라프로폭시실란, 테트라부톡시실란, 트리에톡시메톡시실란, 트리프로폭시메톡시실란, 트리부톡시메톡시실란, 트리메톡시에톡시실란, 트리메톡시프로폭시실란, 트리메톡시부톡시실란 및 알킬기의 이성체 등을 들 수 있지만, 이것으로 한정되는 것은 아니다.
또한 화학식 2에 나타내는 실란 화합물의 예로는, 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리프로폭시실란, 메틸트리부톡시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리프로폭시실란, 에틸트리부톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 프로필트리프로폭시실란, 프로필트리부톡시실란, 부틸트리메톡시실란, 부틸트리에톡시실란, 부틸트리프로폭시실란, 부틸트리부톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디프로폭시실란, 디메틸디부톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디프로폭시실란, 디에틸디부톡시실란, 디프로필디메톡시실란, 디프로필디에톡시실란, 디프로필디프로폭시실란, 디프로필디부톡시실란, 디부틸디메톡시실란, 디부틸디에톡시실란, 디부틸디프로폭시실란, 디부틸디부톡시실란, 트리메틸메톡시실란, 트리메틸에톡시실란, 트리메틸프로폭시실란, 트리메틸부톡시실란, 트리에틸메톡시실란, 트리에틸에톡시실란, 트리에틸프로폭시실란, 트리에틸부톡시실란, 트리프로필메톡시실란, 트리프 로필에톡시실란, 트리프로필프로폭시실란, 트리프로필부톡시실란, 트리부틸메톡시실란, 트리부틸에톡시실란, 트리부틸프로폭시실란, 트리부틸부톡시실란 및 그의 알킬기 이성체 등을 들 수 있다.
이러한 원료를 이용하여 얻은 산화규소계 고분자 화합물을 이용한 저유전율 다공질막의 형성 재료에 대해서는 다수의 공지된 것이 알려져 있고, 상술한 화학식 1, 2 이외의 것도 많이 알려져 있지만(예를 들면 특허 문헌 10: 일본 특허 공개 제2004-292643호 공보), 이들은 모두 기본적으로는 사용 가능하다.
상술한 가수분해성 실란 화합물은 단체, 또는 혼합물로서 가수분해 축합을 행하고, 산화규소계 고분자 화합물로 하지만, 가수분해 축합함으로써 도포하고, 가열 경화 가능한 정도의 중합도, 즉 분자량이 겔 투과 크로마토그래피: GPC에 의해서 폴리스티렌 기준으로 중량 평균 분자량 MW 500 이상 정도가 되는 것이면, 기본적으로는 어느 조합으로도 가스 투과막용의 재료로 할 수 있다.
이들 중에서, 가수분해 축합 후에 얻어지는 산화규소계 고분자 화합물이 가스 투과막으로서 기능하도록 열경화에 의해서 용이하게 상기 가스 투과성을 얻기 위해서는, 열경화시에 막 중에 3차원의 네트워크가 형성되는 것이 바람직하고, 상술한 화학식 1 및 화학식 2의 m이 1인 것이나, 그 밖의 것으로서, 하기와 같은 화학식 3 내지 5로 표시되는 것과 같이, 3개 이상의 산소 원자 및/또는 탄화수소에 의한 가교를 형성하는 능력이 있는 가수분해성 실란 화합물이 포함될 필요가 있다. 3개 이상의 산소 원자 및/또는 탄화수소에 의한 가교를 형성하는 능력이 있는 가수분해성 실란 화합물의 함유비는 10 몰％ 이상인 것이 바람직하고, 보다 바람직하게 는 30 몰％ 이상이며, 100 몰％일 수도 있다. 이것이 10 몰％ 미만인 경우에는 열경화가 곤란해지는 경우가 있고, 30 몰％ 이상으로 한 경우에는 공공이 잘 보존된다.
Figure 112009044912193-pat00003
Figure 112009044912193-pat00004
Figure 112009044912193-pat00005
(단, a는 1 내지 20의 정수, r은 각각 독립적으로 1 내지 3의 정수이고, s는 0 내지 2의 정수이지만, 모든 r이 1일 때는 모든 s가 0이 되지 않는다. 또한, b는 2 내지 6의 정수이고, t는 0 내지 2의 정수임과 동시에, 모든 t가 0이 되지 않는다. c는 1 내지 4의 정수이고, c가 1인 경우, 모든 r은 1이 되지 않는다. R은 치환기를 포함할 수도 있는 탄소수 1 내지 8의 직쇄상 또는 분지상의 알킬기를 나타내고, R이 복수개 포함되는 경우에는 각각 독립적으로 서로 동일하거나 상이할 수도 있다. Y는 각각 독립적으로 수소 원자, 수산기, 탄소수 1 내지 4의 알콕시기로부터 선택되며, Zal은 치환기를 가질 수도 있는 2가의 탄소수 1 내지 10의 환상 구 조, 예를 들면
Figure 112009044912193-pat00006
를 포함할 수도 있는 직쇄상 또는 분지상, 또는 환상의 지방족 탄화수소기를 나타내고, Zx는 탄소수 1 내지 10의 직쇄상, 분지상 또는 환상 구조를 포함할 수도 있는 (c+1)가의 지방족 탄화수소기 또는 탄소수 6 내지 12의 방향환 함유 탄화수소기를 나타낸다)
상기 가스 투과층 형성용에 이용하는 산화규소계 고분자 화합물은, 상술한 가수분해성 실란 화합물을 산 또는 염기성 촉매를 이용하고, 가수분해 축합함으로써 얻어진다. 가수분해성 실란 화합물의 가수분해 축합은 다수의 공지예가 알려져 있고, 산 촉매를 이용하는 방법이나 알칼리 촉매에 의한 방법(예를 들면 특허 문헌 11: 일본 특허 공개 제2008-19423호 공보에 두 방법에 대해서 기술되어 있음)이 있다.
예를 들면 산 촉매를 이용하는 경우에는, 가수분해성 실란 화합물을 무기산, 예를 들면 불산, 염산, 브롬화수소산, 황산, 질산, 과염소산, 인산 등이나, 술폰산 유도체, 예를 들면 메탄술폰산, 벤젠술폰산, 톨루엔술폰산, 트리플루오로메탄술폰산 등, 또한 비교적 산성도가 높은 옥살산이나 말레산과 같은 유기산 등이 사용된다. 촉매의 사용량은, 규소 단량체 혼합물에 포함되는 규소 원자 1 몰에 대하여 10-6 몰 내지 10 몰, 바람직하게는 10-5 몰 내지 5 몰, 보다 바람직하게는 10-4 몰 내지 1 몰이다.
상술한 가수분해성 실란 화합물로부터 가수분해·축합에 의해 규소 함유 화합물을 얻을 때의 물의 양은, 가수분해성 실란 화합물에 결합하고 있는 가수분해성 치환기 1 몰당 0.01 내지 100 몰, 보다 바람직하게는 0.05 내지 50 몰, 더욱 바람직하게는 0.1 내지 30 몰을 첨가하는 것이 바람직하다. 100 몰을 초과하는 첨가는 반응에 사용하는 장치가 과대해질 뿐 경제적이지 못하다.
조작 방법으로서, 촉매 수용액에 가수분해성 실란 화합물을 첨가하여 가수분해·축합 반응을 개시시킨다. 이 때, 촉매 수용액에 유기 용제를 가할 수도 있고, 가수분해성 실란 화합물을 유기 용제로 희석해 둘 수도 있으며, 둘 다 행할 수도 있다. 반응 온도는 0 내지 100 ℃, 바람직하게는 5 내지 80 ℃이다. 가수분해성 실란 화합물의 적하시에 5 내지 80 ℃로 온도를 유지하고, 그 후 20 내지 80 ℃에서 숙성시키는 방법이 바람직하다.
촉매 수용액에 가하거나, 또는 가수분해성 실란 화합물을 희석할 수 있는 유기 용제로는 메탄올, 에탄올, 1-프로판올, 2-프로판올, 1-부탄올, 2-부탄올, 2-메틸-1-프로판올, 아세톤, 아세토니트릴, 테트라히드로푸란, 톨루엔, 헥산, 아세트산에틸, 시클로헥사논, 메틸-2-n-아밀케톤, 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산 tert-부틸, 프로피온산 tert-부틸, 프로필렌글리콜모노 tert-부틸에테르아세테이트, γ-부티로락톤 및 이들의 혼합물 등이 바람직하다.
이들 용제 중에서 바람직한 것은 수가용성인 것이다. 예를 들면, 메탄올, 에탄올, 1-프로판올, 2-프로판올 등의 알코올류, 에틸렌글리콜, 프로필렌글리콜 등의 다가 알코올, 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 에틸렌글리콜모노프로필에테르 등의 다가 알코올 유도체, 아세톤, 아세토니트릴, 테트라히드로푸란 등을 들 수 있다. 이 중에서 특히 바람직한 것은 비점이 100 ℃ 이하이다.
또한, 유기 용제의 사용량은 가수분해성 실란 화합물 1 몰에 대하여 0 내지 1000 ㎖, 특히 0 내지 500 ㎖가 바람직하다. 유기 용제의 사용량이 많으면 반응 용기가 과대해져 경제적이지 못하다.
한편, 염기성 촉매를 이용하는 경우, 사용되는 염기성 촉매는 구체적으로는 메틸아민, 에틸아민, 프로필아민, 부틸아민, 에틸렌디아민, 헥사메틸렌디아민, 디메틸아민, 디에틸아민, 에틸메틸아민, 트리메틸아민, 트리에틸아민, 트리프로필아민, 트리부틸아민, 시클로헥실아민, 디시클로헥실아민, 모노에탄올아민, 디에탄올아민, 디메틸모노에탄올아민, 모노메틸디에탄올아민, 트리에탄올아민, 디아자비시클로옥탄, 디아자비시클로시클로노넨, 디아자비시클로운데센, 헥사메틸렌테트라민, 아닐린, N,N-디메틸아닐린, 피리딘, N,N-디메틸아미노피리딘, 피롤, 피페라진, 피롤리딘, 피페리딘, 피콜린, 테트라메틸암모늄히드록시드, 콜린히드록시드, 테트라프로필암모늄히드록시드, 테트라부틸암모늄히드록시드, 암모니아, 수산화리튬, 수산화나트륨, 수산화칼륨, 수산화바륨, 수산화칼슘 등을 들 수 있다. 촉매의 사용 량은 가수분해성 실란 화합물 1 몰에 대하여 10-6 몰 내지 10 몰, 바람직하게는 10-5 몰 내지 5 몰, 보다 바람직하게는 10-4 몰 내지 1 몰이다.
상기 가수분해성 실란 화합물로부터 가수분해·축합에 의해 규소 함유 화합물을 얻을 때의 물의 양은, 가수분해성 실란 화합물에 결합하고 있는 가수분해성 치환기 1 몰당 0.01 내지 100 몰, 보다 바람직하게는 0.05 내지 50 몰, 더욱 바람직하게는 0.1 내지 30 몰을 첨가하는 것이 바람직하다. 100 몰을 초과하는 첨가는 반응에 사용하는 장치가 과대해질 뿐 경제적이지 못하다.
조작 방법으로서, 촉매 수용액에 가수분해성 실란 화합물을 첨가하여 가수분해·축합 반응을 개시시킨다. 이 때, 촉매 수용액에 유기 용제를 가할 수도 있고, 가수분해성 실란 화합물을 유기 용제로 희석해 둘 수도 있으며, 둘 다 행할 수도 있다. 반응 온도는 0 내지 100 ℃, 바람직하게는 5 내지 80 ℃이다. 가수분해성 실란 화합물의 적하시에 5 내지 80 ℃로 온도를 유지하고, 그 후 20 내지 80 ℃에서 숙성시키는 방법이 바람직하다.
촉매 수용액에 가하거나, 또는 가수분해성 실란 화합물을 희석할 수 있는 유기 용제로는 메탄올, 에탄올, 1-프로판올, 2-프로판올, 1-부탄올, 2-부탄올, 2-메틸-1-프로판올, 아세톤, 아세토니트릴, 테트라히드로푸란, 톨루엔, 헥산, 아세트산에틸, 시클로헥사논, 메틸-2-n-아밀케톤, 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르, 프로필렌글리콜모노메 틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산 tert-부틸, 프로피온산 tert-부틸, 프로필렌글리콜모노 tert-부틸에테르아세테이트, γ-부티로락톤 및 이들의 혼합물 등이 바람직하다.
이들 용제 중에서 바람직한 것은 수가용성인 것이다. 예를 들면, 메탄올, 에탄올, 1-프로판올, 2-프로판올 등의 알코올류, 에틸렌글리콜, 프로필렌글리콜 등의 다가 알코올, 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 에틸렌글리콜모노프로필에테르 등의 다가 알코올 축합물 유도체, 아세톤, 아세토니트릴, 테트라히드로푸란 등을 들 수 있다.
이 중에서 특히 바람직한 것은 비점이 100 ℃ 이하인 것이다.
또한, 유기 용제의 사용량은 가수분해성 실란 화합물 1 몰에 대하여 0 내지 1000 ㎖, 특히 0 내지 500 ㎖가 바람직하다. 유기 용제의 사용량이 많으면 반응 용기가 과대해져 경제적이지 못하다.
그 후, 필요하면 촉매의 중화 반응을 행하고, 가수분해·축합 반응으로 생성된 알코올을 감압 제거하여 반응 혼합물 수용액을 얻는다. 이 때, 중화에 사용할 수 있는 산성 물질의 양은, 촉매로 사용된 염기에 대하여 0.1 내지 2 당량이 바람직하다. 이 산성 물질은 물 중에서 산성을 나타내는 것이면 임의의 물질일 수 있다.
상술한 규소계 고분자 화합물을, 물을 포함할 수도 있는 유기 용제에 용해시 켜 접착층 전구체 막 형성용 조성물로 한다. 여기서 사용되는 유기 용제는 도포 조건에 따라서 적절한 휘발성을 갖고, 상기 규소계 고분자 화합물을 용해시킬 수 있는 것이면 어느 것도 사용할 수 있다. 바람직하게 사용할 수 있는 용제로는 n-펜탄, 이소펜탄, n-헥산, 이소헥산, n-헵탄, 2,2,2-트리메틸펜탄, n-옥탄, 이소옥탄, 시클로헥산, 메틸시클로헥산 등의 지방족 탄화수소계 용매, 벤젠, 톨루엔, 크실렌, 에틸벤젠, 트리메틸벤젠, 메틸에틸벤젠, n-프로필벤젠, 이소프로필벤젠, 디에틸벤젠, 이소부틸벤젠, 트리에틸벤젠, 디이소프로필벤젠, n-아밀나프탈렌 등의 방향족 탄화수소계 용매, 아세톤, 메틸에틸케톤, 메틸-n-프로필케톤, 메틸-n-부틸케톤, 메틸이소부틸케톤, 시클로펜타논, 시클로헥사논, 2-헥사논, 메틸시클로헥사논, 2,4-펜탄디온, 아세토닐아세톤, 디아세톤알코올, 아세토페논 등의 케톤계 용매, 에틸에테르, 이소프로필에테르, n-부틸에테르, n-헥실에테르, 2-에틸헥실에테르, 디옥솔란, 4-메틸디옥솔란, 디옥산, 디메틸디옥산, 에틸렌글리콜모노-n-부틸에테르, 에틸렌글리콜모노-n-헥실에테르, 에틸렌글리콜모노페닐에테르, 에틸렌글리콜모노-2-에틸부틸에테르, 에틸렌글리콜디부틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜모노프로필에테르, 디에틸렌글리콜디프로필에테르, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜디부틸에테르, 테트라히드로푸란, 2-메틸테트라히드로푸란, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜디메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜디에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜디프로필에테르, 프로필렌글리콜모노부틸에테 르, 디프로필렌글리콜디메틸에테르, 디프로필렌글리콜디에틸에테르, 디프로필렌글리콜디프로필에테르, 디프로필렌글리콜디부틸에테르 등의 에테르계 용매, 디에틸카르보네이트, 아세트산에틸, γ-부티로락톤, γ-발레로락톤, 아세트산 n-프로필, 아세트산이소프로필, 아세트산 n-부틸, 아세트산이소부틸, 아세트산 sec-부틸, 아세트산 n-펜틸, 아세트산3-메톡시부틸, 아세트산메틸펜틸, 아세트산2-에틸부틸, 아세트산2-에틸헥실, 아세트산벤질, 아세트산시클로헥실, 아세트산메틸시클로헥실, 아세트산 n-노닐, 아세토아세트산메틸, 아세토아세트산에틸, 아세트산에틸렌글리콜모노메틸에테르, 아세트산에틸렌글리콜모노에틸에테르, 아세트산디에틸렌글리콜모노메틸에테르, 아세트산디에틸렌글리콜모노에틸에테르, 아세트산디에틸렌글리콜모노 n-부틸에테르, 아세트산프로필렌글리콜모노메틸에테르, 아세트산프로필렌글리콜모노에틸에테르, 아세트산디프로필렌글리콜모노메틸에테르, 아세트산디프로필렌글리콜모노에틸에테르, 아세트산디프로필렌글리콜모노 n-부틸에테르, 디아세트산글리콜, 아세트산메톡시트리글리콜, 프로피온산에틸, 프로피온산 n-부틸, 프로피온산이소아밀, 옥살산디에틸, 옥살산디 n-부틸, 락트산메틸, 락트산에틸, 락트산 n-부틸, 락트산 n-아밀, 말론산디에틸, 프탈산디메틸, 프탈산디에틸 등의 에스테르계 용매, N-메틸포름아미드, N,N-디메틸포름아미드, 아세트아미드, N-메틸아세트아미드, N,N-디메틸아세트아미드 N-메틸프로피온아미드, N-메틸피롤리돈 등의 질소 함유계 용매, 황화디메틸, 황화디에틸, 티오펜, 테트라히드로티오펜, 디메틸술폭시드, 술포란, 1,3-프로판술톤 등의 황 함유계 용매 등을 들 수 있다.
이들은 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
상술한 축합 반응에서 얻어진 산화규소계 고분자 화합물의 반응 혼합물은, 통상 수세나 이온 교환에 의한 탈금속 처리된 후, 도포에 유리한 용제에 용제 교환된다. 또한 필요에 따라서 상술한 폴로젠이나, 계면활성제, pH 안정화제 등을 가하고, 도포 용제에 의한 농도 조정을 행하면 가스 투과성 막 형성용 조성물이 얻어진다. 이 때에 사용하는 도포 용제로는, 통상의 산화규소계 고분자 화합물을 함유하는 조성물 용액을 조정하기 위해서 사용되는 용제를 사용할 수 있고, 이러한 용제는 이미 다수의 것이 공지이며, 상술한 것을 들 수 있고, 또한 상술한 일본 특허 공개 제2005-216895호 공보(특허 문헌 4), 일본 특허 공개 제2007-324283호 공보(특허 문헌 5)나 미국 특허 제6,268,457호 명세서(특허 문헌 7), 일본 특허 공개 제2004-311532호 공보(특허 문헌 8), 일본 특허 공개 제2004-269693호 공보(특허 문헌 9), 일본 특허 공개 제2004-292643호 공보(특허 문헌 10), 일본 특허 공개 제2008-19423호 공보(특허 문헌 11), 일본 특허 공개 (평)9-71654호 공보(특허 문헌 12)에도 다수 개시되어 있으며, 모두 기본적으로 사용 가능하다. 또한, 농도는 막 두께에 따라 조정되고, 다공질막과 마찬가지의 막 두께를 이용하는 경우에는 일본 특허 공개 제2005-216895호 공보(특허 문헌 4), 일본 특허 공개 제2007-324283호 공보(특허 문헌 5)나 미국 특허 제6,268,457호 명세서(특허 문헌 7), 일본 특허 공개 제2004-311532호 공보(특허 문헌 8), 일본 특허 공개 제2004-269693호 공보(특허 문헌 9), 일본 특허 공개 제2004-292643호 공보(특허 문헌 10), 일본 특허 공개 제2008-19423호 공보(특허 문헌 11), 일본 특허 공개 (평)9-71654호 공보(특허 문헌 12)를 참고로 할 수 있지만, 조성물 용액의 고형분 농도는, 최종 가열 후의 막 두께가 대개 300 내지 1000 nm가 되도록 조정하는 것이 바람직하고, 산화규소계 고분자 화합물이나 도포 조건에도 의존하여 조정할 필요가 있지만, 0.1 내지 30 질량％이고, 보다 바람직하게는 0.2 내지 20 질량％이다.
상술한 바와 같이 제조된 가스 투과성 막 형성용 조성물은, 통상 최종적으로 여과에 의한 이물질 제거를 행한 후, 가스 투과성 막을 형성하는 기판에 도포 성막된다. 이러한 고분자 화합물을 함유하는 막 형성용 조성물의 도포 성막에 대해서도 이미 다수의 방법이 알려져 있지만, 본 발명에서 특히 웨이퍼 등의 면적의 비교적 넓은 기판에 대하여 성막을 행하는 경우에는, 회전 도포법에 의한 성막이 높은 평탄성이 얻어지기 때문에 유리한 방법이다.
용액상의 조성물을 이용하여 도포된 막은, 막 중에 남는 용제를 제거하기 위한 가열을 행한 후, 추가로 가스 투과성 막으로서의 메소 구멍 또는 후술하는 마이크로 구멍이 막 중에 유지되기 위한 기계 구조의 기가 되는 고분자 화합물간 가교를 형성하기 위한 가열을 행한다. 상기 두가지 목적 중 가열은 반드시 2단계에서 행할 필요는 없지만, 얻어지는 막에 균열 등이 발생하는 것을 방지하기 위해서는 2단계에서 행하는 것이 바람직하다.
통상 전자의 가열은 80 내지 250 ℃에서 30 초 내지 5 분간 정도의 가열을 행한다. 또한, 후자의 고분자 화합물간 가교를 형성하기 위한 가열은 200 내지 450 ℃에서 1 내지 60 분간 행하는 것이 일반적이다.
상기 후단의 가열시에 산화규소계 재료에 의한 막으로는 자유롭게 잔존하고 있는 실라놀기 사이에서 Si-O-Si 결합이 형성되고, 가열에 의해서도 메소 구멍 또 는 마이크로 구멍이 손상되지 않는 강도를 갖는 막 골격이 형성되기 때문에, 후술하는 접합시에 고온 처리가 행해진 경우에도 가스 투과성이 소실되지 않는다.
또한, 가스 투과막으로서 기능시키기 위한 막 두께는, 접합시에 이용하는 접착층 전구체층의 2 분의 1 정도의 막 두께가 있으면 필요한 가스 투과성을 충분히 확보할 수 있지만, 평탄성의 확보 등의 조작성을 염려한 경우, 상기 2단째의 가열 후의 막 두께가 300 내지 1000 nm 정도가 되도록 하면 취급이 용이하다.
잘 알려져 있는 또 하나의 다공질막 형성 방법은, CVD법에 의한 다공질 형성 방법이다. 이 방법에 대해서도 다수의 재료가 알려져 있다(예를 들면 상기 특허 문헌 3: WO 2005/53009호 공보). 이 방법에서는, 예를 들면 하기 화학식 6과 같은 탄화수소기나 알콕시기를 갖는 환상 실록산 화합물, 특히 비닐기를 갖는 유도체, 또는 탄화수소기나 알콕시기를 갖는 직쇄 또는 분지상 유기 실록산 화합물을 이용하여, 플라즈마 중합 반응 또는 산화제 가스 또는 수소화 실리콘 가스와의 반응을 일으킴으로써, 형성되는 유기 산화규소계 막 중에 미소한 공공을 부여하는 방법이다. 이러한 방법으로 성막한 다공질막에 의해서도 가스 투과막으로서 기능시킬 수 있다.
Figure 112009044912193-pat00007
(단, R4는 탄소수 1 내지 10의 직쇄, 분지 또는 환상 구조를 포함할 수도 있 는 포화 또는 불포화의 지방족 탄화수소기이다. Y는 각각 독립적으로 수소 원자, 수산기, 탄소수 1 내지 4의 알콕시기 중 어느 하나를 나타낸다. p는 0 내지 2의 정수이지만, R4가 포화 탄화수소기인 경우, 모든 p가 0이 되지 않는다. 또한 q는 3 내지 5의 정수를 나타낸다)
한편, 상술한 바와 같은 메소 구멍을 그다지 갖지 않고, 그것보다도 미세한 마이크로 구멍(공경 1 nm 이하)을 중심으로 갖는 막을 이용하여도, 약간 가스 배출능은 떨어지지만, 가스 투과막으로서 기능시킬 수 있다.
마이크로 구멍을 갖는 산화규소계 막으로는, 이미 메소 구멍을 갖는 막을 형성하기 위한 재료로서 유용한 가수분해성 실란을, 산 촉매를 이용하여 가수분해하여 얻은 산화규소계 고분자 화합물(특허 문헌 11: 일본 특허 공개 제2008-19423호 공보, 특허 문헌 12: 일본 특허 공개 (평)9-71654호 공보 등)을 이용하고, 상술한 크기가 작은 폴로젠을 이용하여 성막하여 얻은 산화규소계 막을 들 수 있다. 또한, 이 마이크로 구멍을 갖는 산화규소계 고분자 화합물을 이용하여 형성되는 가스 투과층의 성막은, 상술한 메소 구멍을 갖는 것과 사용하는 고형분 재료가 다를 뿐 완전히 동일한 방법에 의해 성막할 수 있다.
또한, 상술한 바와 같은 마이크로 구멍을 확인할 수 없는 산화규소계 고분자 화합물, 이는 이른바 SOG막 형성용의 재료 그 자체이지만, 이것에 폴로젠을 가하지 않고 소결막을 형성한 경우에는 엘립소메트릭 포로시미터를 이용하여 마이크로 구멍을 확인할 수 없다. 그러나 이러한 것을 이용하여도 상기 마이크로 구멍을 갖는 막에 의한 효과보다 약간 더 떨어지지만, 가스 투과막으로서 기능시킬 수 있다.
본 발명의 기판의 접합 방법에 의한 복수개의 기판의 접합은, 접합하는 적어도 한쪽 기판에 상술한 가스 투과층을 설치하고, 추가로 접착층 전구체층을 끼우고, 가열하여 접착층 전구체층을 경화하여 접착층으로 함으로써 접합이 완성된다.
상기 가스 투과층은, 양쪽의 접합하는 기판의 접착층 전구체층에 접촉하는 면에 설치하면 보다 효과적이지만, 접착층 전구체층 형성용 조성물 용액을 이용하여 접합하는 기판의 한쪽에 접착층 전구체층을 도포 성막하여 접합하는 경우에는, 적어도 접착층 전구체층을 성막하지 않는 쪽의 기판에 가스 투과층을 설치해 두는 것이 유리하다. 이는 경화시에 도포 용제 등에 닿지 않는, 보다 신선한 가스 투과층을 이용할 수 있기 때문이다.
본 발명의 기판의 접합 방법에 있어서, 본 발명의 효과를 유리하게 이용할 수 있는 접착층 전구체층 재료는, 열경화에 의해 접착층이 될 때에 축합 반응 등의 반응에 의해서 가스를 방출하는 재료이다. 특히 접합 후에 400 ℃와 같은 고온 조건으로 후속 공정을 행하는 장치의 제조 공정에서 사용하는 경우에는, 접착층에도 내열성이 요구된다. 이러한 내열성을 갖는 접착층을 제공하는 접착층 전구체층의 재료로서도 규소계 고분자 화합물은 유리하고, 상술한 가스 투과층의 형성에 유리한 재료인 산화규소계 고분자 화합물을 여기서도 이용할 수 있다.
접착층 전구체층의 형성에 사용할 수 있는 산화규소계 고분자 화합물로는, 기본적으로는 수소, 수산기 또는 알콕시기로 치환되어 있는 규소 유닛을 갖는 산화규소계 고분자 화합물이면, 성막 후에 가열해 줌으로써, 고분자 화합물 사이에 Si- O-Si 가교가 도입되어 경화하기 때문에 접착층이 될 수 있다. 이 때문에, 매우 광범위한 재료의 채용이 가능하다.
바람직하게 사용할 수 있는 것으로는, 상술한 화학식 1, 2로 표시되는 가수분해성 실란 화합물을 함유하는 가수분해성 실란의 단체 또는 혼합물을 상술한 바와 같은 공지된 방법에 의해 가수분해 축합하여 얻은 산화규소계 고분자 화합물을 예시할 수 있다.
또한 복수개의 규소 원자를 함유하고, 1 그룹 이상의 규소 원자의 사이가 탄화수소쇄에 의해서 가교된 구조를 가지며, 3개 이상의 수소, 수산기, 알콕시기로부터 선택되는 가수분해성기를 갖는 다핵 규소계 가수분해성 실란, 이는 상술한 화학식 3 내지 5로 대표되는 것이지만, 이것을 함유하는 가수분해성 실란 화합물의 단체 또는 혼합물을 상술한 바와 같은 공지된 방법에 의해 가수분해 축합한 고분자 화합물은 접착층의 탄성률을 낮출 수 있으며, 접합 후 히트쇼크에 의한 접합 불량 발생에 대하여 억제 효과를 나타낸다.
상기 규소 원자간의 2가 탄화수소쇄의 예로서, 지방족으로는 직쇄의 것으로서 메틸렌, 에틸렌, 프로필렌, 부틸렌, 헥실렌 등을, 환상 구조를 포함하는 것으로는 시클로로헥실렌, 디메틸렌시클로헥실렌, 노르보르닐렌, 아다만틸렌 등을 들 수 있다. 또한 방향족으로는 페닐렌, 나프틸렌, 안트라세닐렌 등을 들 수 있다.
또한 규소가 3개 이상 포함되는 경우에는, 지방족으로는 상기 2가 지방족에 포함되는 탄소 원자보다 더욱 분지하여 그 말단이 규소 원자와 결합하는 구조나, 규소와 탄화수소쇄가 교대로 배치되어 규소가 3개 이상 연속하는 것을 들 수 있고, 방향족으로는 상기 2가의 방향족기의 탄소 상에, 추가로 규소 원자와 결합하는 탄소가 있는 구조를 들 수 있다.
상기 가수분해성 실란 화합물은, 상기 가스 투과층 형성 재료를 제조하는 경우와 마찬가지로, 가수분해 축합함으로써 고분자 화합물로 할 수 있다. 여기서도 기본적으로는 도포 가능하고, 후술하는 감압 조건하에서 가열 경화 가능한 재료가 되는 것이면 좋고, 도포 성막성을 양호하게 하기 위해서는 분자량이 500 이상인 것이 바람직하다. 따라서, 축합 조건에 대해서도, 상술한 바와 같은 조건을 채용할 수 있고, 일본 특허 공개 제2005-216895호 공보(특허 문헌 4), 미국 특허 제6,268,457호 명세서(특허 문헌 7), 일본 특허 공개 제2004-311532호 공보(특허 문헌 8), 일본 특허 공개 제2004-269693호 공보(특허 문헌 9), 일본 특허 공개 제2004-292643호 공보(특허 문헌 10), 일본 특허 공개 제2008-19423호 공보(특허 문헌 11), 일본 특허 공개 (평)9-71654호 공보(특허 문헌 12)에 개시되어 있는 방법을 모두 사용할 수 있다.
상술한 축합에 의해 얻어진 산화규소계 고분자 화합물은, 가스 투과층 형성용 재료의 경우와 마찬가지로, 축합 반응에서 얻어진 반응액을, 통상 탈금속 처리를 행한 후, 도포에 유리한 용제로 용제 교환된다. 여기서 사용하는 용제에 대해서도 상술한 것을 들 수 있고, 마찬가지로 일본 특허 공개 제2005-216895호 공보(특허 문헌 4), 일본 특허 공개 제2007-324283호 공보(특허 문헌 5), 미국 특허 제6,268,457호 명세서(특허 문헌 7), 일본 특허 공개 제2004-311532호 공보(특허 문헌 8), 일본 특허 공개 제2004-269693호 공보(특허 문헌 9), 일본 특허 공개 제 2004-292643호 공보(특허 문헌 10), 일본 특허 공개 제2008-19423호 공보(특허 문헌 11)에 기술되어 있는 것을 사용할 수 있다. 또한 필요에 따라, 계면활성제나 pH 안정화제 등의 보조 첨가제를 가하고, 도포 용제에 의한 농도 조정을 행한 후, 통상 여과에 의해 이물질을 제거하여 접착층 전구체층 형성용 조성물로 한다. 이 경우, 조성물 용액의 고형분 농도는, 접착층 전구체층의 막 두께가 대개 300 내지 1500 nm가 되도록 조정하는 것이 바람직하고, 산화규소계 고분자 화합물이나 도포 조건에도 의존하여 조정을 할 필요가 있지만, 바람직하게는 0.1 내지 40 질량％이고, 보다 바람직하게는 0.2 내지 30 질량％이다.
접착층 전구체층은 상술한 접착층 전구체층 형성용 조성물을 박리 가능한 기판 위에 도포하여 성막하고, 그것을 이용하여 접합하는 기판 사이에 끼우는 조작을 행할 수도 있지만, 얇은 접착층에 의해서 접합하기 위해서는 접합하는 적어도 한쪽 기판 상에 상술한 접착층 전구체층 형성용 조성물을 직접 도포하여 접착층 전구체층을 형성하고, 접합하는 기판끼리 합쳤을 때에 접착층 전구체층이 끼워지도록 하는 것이 유리하다.
접착층 전구체층의 성막은 상기 접착층 전구체층 형성용 조성물을 성막 대상의 기판에 공지된 방법으로 도포하여 행할 수 있다. 여기서도 웨이퍼 등에 도포하는 경우에는 회전 도포를 이용하는 것이 유리하다.
상기에서 도포된 막은, 과잉의 용제를 어느 정도 증발시켜 접착층 전구체층으로서 사용할 수도 있지만, 경화에 따른 가스에 추가로 도포 용제를 상당량 포함하는 것이기 때문에, 가열을 행하여 막 중에 잔존하는 용제를 제거하는 조작을 가 하는 것이 바람직하다. 또한, 가스 투과층을 이용하는 경우에도, 경화시에 경화 반응에 수반되는 가스를 어느 정도 줄여 두는 것이 접합시의 공극 발생 등의 억제에는 유리하기 때문에, 접착에 장해가 발생하지 않을 정도로 접착층 전구체층 중 가교 반응을 진행시켜 두는, 이른바 B 스테이지화를 해두는 것이 바람직하다.
접착층 전구체층에 대하여, 먼저 가스 투과층의 형성 방법으로서 기재한 후 단의 고온에서의 소성을 한 경우, 접착층 전구체층은 완전히 경화시켜 접착성은 나타내지 않는다. 그러나 경화 온도보다 낮은 온도로 가열하고, 가교 형성 가능한 활성기의 일부에만 가교 형성시킨 경우, 접착층 전구체층은 접착성을 나타낸다. 이 B 스테이지화하기 위한 온도는 재료에 따라서 상이하지만, 대중적으로는 120 내지 230 ℃에서 30 초 내지 3 분 정도의 가열이 적당하다.
이와 같이 하여 준비된 가스 투과층이 형성된 기판에 접착층 전구체를 끼워 행하는 접합은, 일반적으로 진공 조건하에 가압하면서 가열하여 접착층 전구체층을 열경화하여 접착층으로 함으로써 완성한다. 분위기의 진공도는 보다 높은 것이 바람직하지만, 접착층 전구체층 중에는 유기 용제가 잔존하고 있기 때문에 높은 진공으로 할 수는 없으며, 일반적으로 500 내지 5000 Pa 사이에서 행하고, 그 때 1000 내지 60000 뉴튼의 하중을 가해 행한다. 최종적인 접합을 위해서는 고온에서 행할 필요가 있고, 그 온도에 대해서는 접착층이 경화하는 온도이면 특별히 한정되지 않지만, 200 내지 450 ℃에서 1 내지 120 분 정도 행한다.
접합하는 기판끼리 사이의 배선을 어떻게 형성할지에 대해서는, 여러가지 방법이 생각되고, 여기서는 깊게 언급은 하지 않지만, 2개의 기판끼리 배선을 형성시 키는 부위에는 도전성 금속을 매립할 필요가 있고, 그 부분에는 상기 가스 투과막이 형성되지 않도록 미리 제2단의 가열 전에 전구체 막 재료를 그 부분만 제거하거나, 또는 가스 투과막을 완성한 후, 레지스트 재료 등을 이용하여 에칭 제거해 두는 방법을 사용할 수 있다. 레지스트 재료를 사용하여 에칭 제거한 공간을 이용하여 금속을 매립함으로써 범프를 형성할 수도 있다. 이 방법에 따르면, 레지스트막의 막 두께를 적당히 선택함으로써, 범프의 높이를 조정할 수 있다.
또한, 별도의 수단으로는 상하의 배선을 행하지 않는 상태에서 기판 사이의 접합을 행하고, 필요에 따라 한쪽 기판을 CMP 등에 의해서 박막화한 후에, 박막화한 기판과 접합층을 관통하는 홀을 설치하고, 거기에 금속을 매립함으로써 배선을 형성할 수도 있다. 이 경우에는 본 발명의 접합층으로서 바람직한 재료로서 상술한 산화규소계 재료에 의한 가스 투과층 및 접착층은, 실리콘 기판과 동일한 조건의 드라이 에칭에 의해서 용이하게 에칭 가공할 수 있는 것도 본 발명의 유리한 효과가 된다.
<실시예>
이하, 제조예, 실시예 및 비교예를 들어 본 발명을 구체적으로 설명하지만, 본 발명이 하기의 실시예로 제한되는 것은 아니다.
(산화규소계 고분자 화합물의 제조예)
[제조예 1]
에탄올 188.4 g, 초순수 93.44 g, 25 ％ 수산화테트라메틸암모늄 수용액 8.26 g을 혼합한 용액을 교반하면서 60 ℃로 가온하였다. 이 용액 중에 메틸트리 메톡시실란 19.5 g과 테트라에톡시실란 36.43 g의 혼합액을 6 시간에 걸쳐 적하하였다. 얻어진 반응액을 얼음물로 냉각하여 실온으로 한 후, 옥살산 2 g과 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 200 ㎖를 첨가하고, 얻어진 용액을 증발기에 의해 용매 증류 제거하고, 잔류액이 161 g이 될 때까지 용매를 증류 제거하였다. 이와 같이 하여 얻어진 용액에 아세트산에틸 200 g, 초순수 120 g을 가하고, 분액 로트로 세정, 정치하였다. 분리한 수층을 제거한 후 유기층을 추가로 2회, 초순수 120 ㎖를 이용하여 수세하였다. 이와 같이 하여 얻어진 유기층에 PGMEA 120 ㎖를 가한 후, 증발기에 의해 용매를 증류 제거하여 208 g까지 농축하여 가스 투과막 형성용 조성물 모액으로 하였다. 이 용액의 불휘발 잔분은 21.3 질량％였다. 또한, 이 재료의 GPC 측정은 적절하다고 생각되는 값이 얻어지지 않았지만, 충분히 축합되었다는 것은 확인할 수 있었다.
[제조예 2]
실란 원료를 적하하는 시간을 6 시간에서 4 시간으로 변경한 것 이외에는 제조예 1과 마찬가지로 합성을 행하여 농축액 204 g이 얻어졌다. 이 용액의 불휘발 잔분은 22.9 질량％였다. 또한, 이 재료의 GPC 측정은 적절하다고 생각되는 값이 얻어지지 않았지만, 충분히 축합되었다는 것은 확인할 수 있었다.
[제조예 3]
실란 원료를 적하하는 시간을 6 시간에서 1 시간으로 변경한 것 이외에는 제조예 1과 마찬가지로 합성을 행하여 농축액 214 g이 얻어졌다. 이 용액의 불휘발 잔분은 18.9 질량％였다. 또한, 이 재료의 GPC 측정은 적절하다고 생각되는 값이 얻어지지 않았지만, 충분히 축합되었다는 것은 확인할 수 있었다.
[제조예 4]
실란 원료를 적하하는 시간을 6 시간에서 1 시간으로 변경하고, 이용하는 수산화테트라메틸암모늄 수용액을 16.5 g으로 한 것 이외에는 제조예 1과 마찬가지로 합성을 행하여 농축액 188 g이 얻어졌다. 이 용액의 불휘발 잔분은 21.0 질량％였다.
[제조예 5]
메틸트리메톡시실란 45.4 g과 테트라에톡시실란 101.5 g의 혼합물 대신에 트리메톡시실란 136.2 g을 이용하여 제조예 1과 마찬가지로 반응을 행하여 농축액 256 g이 얻어졌다. 이 용액의 불휘발 잔분은 28.7％이고, GPC에 의한 중량 평균 분자량은 2105였다.
[제조예 6]
농질산 0.18 g을 261 g의 초순수 중에 용해시킨 용액을 실온에서 교반하면서, 메틸트리메톡시실란 45.4 g과 테트라에톡시실란 101.5 g의 혼합물을 첨가하였다. 반응액은 서서히 발열하여 50 ℃에 도달했지만, 30 분 후에는 실온으로 되돌아갔다. 12 시간 동안 이 상태에서 교반을 계속하였다. 이 반응액에 PGMEA 225 g 및 폴로젠 작용을 갖는 용제 2-메틸펜탄-2,4-디올 75 g을 가하고, 저비점 용매를 감압으로 증류 제거하였다. 그 사이 증발기의 버스 온도는 30 ℃ 이하로 유지하였다. 얻어진 잔류 용액에 톨루엔 500 ㎖, 초순수 500 ㎖를 가하고, 분액 로트에 옮겨 수층을 제거하였다. 유기층은 초순수 200 ㎖에서 추가로 2회 세정하였다. 얻 어진 유기층을 증발기로 용매 증류 제거한 결과, 208 g의 용액이 얻어지고, 이것을 가스 투과막 형성용 조성물 모액으로 하였다. 또한, 이 용액의 불휘발 잔분은 20.0 질량％이고, GPC에 의해 그 중량 평균 분자량을 측정한 바, 3113이었다.
[제조예 7]
질산 대신에 농황산 0.11 g을 이용한 것 이외에는 제조예 6과 동일한 합성을 행하여 농축액 202 g이 얻어졌다. 이 용액의 불휘발 잔분은 22.2 질량％이고, GPC에 의한 중량 평균 분자량은 3534였다.
[제조예 8]
질산 대신에 농염산 0.31 g을 이용한 것 이외에는 제조예 6과 동일한 합성을 행하여 농축액 210 g이 얻어졌다. 이 용액의 불휘발 잔분은 20.3 질량％이고, GPC에 의한 중량 평균 분자량은 1995였다.
[제조예 9]
농질산 0.18 g을 261 g의 초순수 중에 용해시킨 용액을 실온에서 교반하면서, 메틸트리메톡시실란 45.4 g과 테트라에톡시실란 101.5 g의 혼합물을 첨가하였다. 반응액은 서서히 발열하여 50 ℃에 도달했지만, 30 분 후에는 실온으로 되돌아갔다. 12 시간 동안 이 상태에서 교반을 계속하였다. 이 반응액에 PGMEA 300 g을 가하고, 저비점 용매를 감압으로 증류 제거하였다. 그 사이 증발기의 버스 온도는 30 ℃ 이하로 유지하였다. 얻어진 잔류 용액에 톨루엔 500 ㎖, 초순수 500 ㎖를 가하고, 분액 로트에 옮겨 수층을 제거하였다. 유기층은 초순수 200 ㎖에서 추가로 2회 세정하였다. 얻어진 유기층을 증발기로 용매 증류 제거한 결과 210 g 의 용액이 얻어지고, 이것을 가스 투과막 형성용 조성물 모액으로 하였다. 또한, 이 용액의 불휘발 잔분은 20.3 질량％이고, GPC에 의해 그 중량 평균 분자량을 측정한 바, 3062였다.
[제조예 10]
질산 대신에 농황산 0.11 g을 이용한 것 이외에는 제조예 9와 동일한 합성을 행하여 농축액 205 g이 얻어졌다. 이 용액의 불휘발 잔분은 22.4 질량％이고, GPC에 의한 중량 평균 분자량은 3522였다.
[제조예 11]
질산 대신에 농염산 0.31 g을 이용한 것 이외에는 제조예 9와 동일한 합성을 행하여 농축액 213 g이 얻어졌다. 이 용액의 불휘발 잔분은 20.6 질량％이고, GPC에 의한 중량 평균 분자량은 1988이었다.
(가스 투과층의 성막)
도포 및 120 ℃, 230 ℃의 가열은 다이닛본 스크린사 제조 회전 도포 장치 DSPN-60을 사용하고, 소성에는 다이닛본 스크린사 제조 소결로 AVF-601을 이용하였다.
우선 상기 제조예 1 내지 11에서 얻어진 산화규소계 고분자 화합물 용액을 각각 실리콘 웨이퍼 상에 적하하고, 1500 rpm의 회전 속도로 도포하였다. 이를 120 ℃에서 2 분, 230 ℃에서 2 분간 베이킹을 행한 후, 425 ℃에서 1 시간 동안 가열하여 약 100 nm 두께의 다공질막을 얻었다. 이 조작에 의해 제조예 1 내지 11의 가스 투과막 형성용 조성물로부터 각각 가스 투과막 G1 내지 G11을 얻었다.
(CVD법에 의한 가스 투과막의 성막)
플라즈마 CVD 장치 내에서, 실리콘 웨이퍼 상에 원료로서 테트라비닐테트라메틸시클로테트라실록산을 캐리어 가스로서 헬륨을 이용하여 RF 전력 200 W에서 공공을 갖는 유기 산화규소막 500 nm를 성막하여 가스 투과막 G12를 얻었다.
(공공의 측정)
도포막을 소프라(SOPRA)사 제조 엘립소메트릭 포로시미터 EP12를 이용하여 톨루엔 증기에 의한 측정을 행하였다. 측정 결과로부터, 반경 1 nm를 초과하는 공공을 메소 구멍, 반경 1 nm 이하의 공공을 마이크로 구멍으로 하였다.
Figure 112009044912193-pat00008
[실시예 1 내지 12, 비교예 1 내지 3]
(접착층 전구체층의 형성)
성막 및 B 스테이지화는 다이닛본 스크린사 제조 회전 도포 장치 DSPN-60을 이용하여 행하였다. 상술에서 얻은 가스 투과층을 형성한 실리콘 웨이퍼 상에, 제조예 9에서 얻은 산화규소계 고분자 화합물 용액을 접착층 전구체층 형성용 조성물로서 적하하고, 1500 rpm의 회전 속도로 도포하였다. 이것을 120 ℃에서 2 분, 230 ℃에서 2 분간 베이킹을 행하여, 막 두께 약 120 nm의 B 스테이지화된 접착층 전구체층을 갖는 기판 G#A를 얻었다(#는 상기 제조예에서 얻어진 가스 투과층을 갖는 기판의 실험 번호를 나타냄).
한편, 가스 투과막을 형성하지 않은 실리콘 웨이퍼 상에 동일한 방법에 의해 B 스테이지화된 접착층 전구체층을 형성하여 기판 A를, 또한 실리콘 웨이퍼 상에 플라즈마 CVD에 의해 테트라에톡시실란(TEOS)을 이용하여 산화규소막 100 nm를 성막한 웨이퍼 상에 마찬가지로 B 스테이지화한 접착층 전구체층을 형성하여 기판 OA를 얻었다.
(접합 실험)
분위기를 감압할 수 있고, 2개의 기판을 끼워 가열할 수 있는 기판 접합 장치 EVG520(EV 그룹사 제조)을 이용하고, 하기 표 2에 나타낸 기판 조합의 접합을 행하였다.
접합하는 기판끼리 접착층 전구체층을 끼워 합쳐서 장치에 장착하고, 양 기판 사이에 3000 N의 가중을 가해 1000 Pa로 감압한 후, 350 ℃에서 5 분간 가열하여 접착층의 형성을 행하였다.
또한, 접합 조작 완료 후, 취출한 기판의 초음파 영상 장치에 의한 검사를 행하고, 공극의 발생을 확인하였다.
Figure 112009044912193-pat00009
G(번호)A: 실리콘 웨이퍼에 제조예(번호)의 가스 투과막을 성막하고, 그 위에 접착층 전구체층을 형성한 기판
G(번호): 실리콘 웨이퍼에 제조예(번호)의 가스 투과막을 성막한 기판
A: 실리콘 웨이퍼에 접착층 전구체층을 형성한 기판
N: 접착층 전구체층, 가스 투과층 모두 갖지 않는 실리콘 웨이퍼
OA: 실리콘 웨이퍼에 CVD-TEOS에 의해 산화규소막 100 nm를 성막하고, 그 위에 접착층 전구체층을 형성한 기판
O: CVD-TEOS에 의해 산화규소막 100 nm를 성막한 실리콘 웨이퍼
상기 표 2에 나타낸 바와 같이, 실리콘 웨이퍼 그 자체, 또는 TEOS에 의한 플라즈마 CVD에서 성막한 SiO2막을 성막한 기판을 탈수 축합에 의해서 경화하는 접착층 전구체층을 이용하여 접합을 시도하면, 부분적으로 접착된 부분 주위에 발생한 물이 빠질 때에 형성된 공간이 현저히 존재하여, 면이 접착되어 있다는 상태로 할 수 없었다. 그러나 가스 투과층을 형성한 실시예 1 내지 12에서는 물이 빠진 형적을 나타낸 명백한 공간은 형성되지 않았다. 또한, 실시예 6 내지 8의 마이크로 구멍을 중심으로 갖는 것에서는 문제가 되지 않을 정도의 공극이 확인될 뿐이고, 실시예 9 내지 11의 마이크로 구멍도 관측되지 않는 막에서도 작은 공극이 보이지만, 접합 조건의 조정에 의해서 해결할 수 있을 정도였다.
따라서, 열경화시에 가스를 발생시키는 타입의 접착층 전구체층은, 고온에서 안정적인 접합을 가능하게 하는 재료이지만, 그것에 의한 접합은 어렵다고 여겨지고 있었지만, 접착하는 기판의 표면에 상기한 바와 같은 가스 투과층을 설치함으로써, 이와 같은 고온에 안정적인 접합을 형성하는 것이 가능해지는 것이 확인되었다.

Claims (13)

  1. 접합하는 기판 사이에 접착층 전구체층을 끼우고, 가열하여 접착층을 형성하는 기판의 접합 방법에 있어서, 접착층 전구체층 재료로서 경화시에 Si-O-Si 결합이 형성되어 가스를 방출하는 산화규소계 화합물 재료를 이용하고, 접합하는 한쪽 또는 양쪽 기판에 상기 기판이 접착층 전구체와 접촉하는 면에 미리 산화규소계 화합물을 함유하는 도포막을 형성하고, 상기 도포막을 가열하는 것에 의해서 가스 투과성을 부여한 가스 투과층, 또는 CVD법에 의해 얻어진 비유전율 k가 3 이하인 다공질막인 가스 투과층을 형성한 기판을 이용하는 것을 특징으로 하는 기판의 접합 방법.
  2. 제1항에 있어서, 상기 가스 투과층은 산화규소계 재료를 함유하는 도포막을 형성하고, 상기 도포막을 가열함으로써 가스 투과성을 부여한 가스 투과층인 기판의 접합 방법.
  3. 제2항에 있어서, 상기 산화규소계 재료는 유기 산화규소 화합물인 기판의 접합 방법.
  4. 제1항에 있어서, 상기 가스 투과층은 CVD법에 의해 얻어진 비유전율 k가 3 이하인 다공질막인 기판의 접합 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 접합 방법을 이용하여 제조한 3차원 반도체 장치.
  6. 기판 사이를 접합층을 이용하여 접합한 반도체 장치에 있어서, 접합층은 가스 투과층과 접착층을 포함하고, 상기 접합층은 접착층 전구체층 재료로서 경화시에 Si-O-Si 결합이 형성되어 가스를 방출하는 산화규소계 화합물 재료를 이용하여 접착층 전구체층을 형성하고, 가열하여 상기 접착층 전구체층을 경화하여 얻어진 것이고, 상기 가스 투과층은 산화규소계 화합물을 함유하는 도포막을 형성하고, 상기 도포막을 가열하는 것에 의해서 가스 투과성을 부여한 가스 투과층, 또는 CVD법에 의해 얻어진 비유전율 k가 3 이하인 다공질막인 가스 투과층인 것을 특징으로 하는 3차원 반도체 장치.
  7. 제6항에 있어서, 상기 가스 투과층은 산화규소계 재료를 함유하는 도포 조성물의 도포 조작 및 가열에 의해서 가스 투과성을 부여하는 가열 조작을 포함하는 공정에 의해 얻어진 가스 투과층인 3차원 반도체 장치.
  8. 제7항에 있어서, 상기 산화규소계 재료는 유기 산화규소계 재료인 3차원 반도체 장치.
  9. 제6항에 있어서, 상기 기판의 접합면에 형성되는 가스 투과층은 CVD법에 의해 얻어진 비유전율 k가 3 이하인 다공질막으로 이루어지는 3차원 반도체 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020090067157A 2008-08-15 2009-07-23 기판의 접합 방법 및 3차원 반도체 장치 KR101409143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008209194A JP4947316B2 (ja) 2008-08-15 2008-08-15 基板の接合方法並びに３次元半導体装置
JPJP-P-2008-209194 2008-08-15

Publications (2)

Publication Number Publication Date
KR20100021354A KR20100021354A (ko) 2010-02-24
KR101409143B1 true KR101409143B1 (ko) 2014-06-17

Family

ID=41058687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090067157A KR101409143B1 (ko) 2008-08-15 2009-07-23 기판의 접합 방법 및 3차원 반도체 장치

Country Status (6)

Country Link
US (1) US8257528B2 (ko)
EP (1) EP2154710B1 (ko)
JP (1) JP4947316B2 (ko)
KR (1) KR101409143B1 (ko)
CN (1) CN101651107B (ko)
TW (1) TWI448526B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011071087A1 (ja) * 2009-12-09 2011-06-16 宇部興産株式会社 ポリイミドフィルムの製造方法、およびポリイミドフィルム
FR2963982B1 (fr) 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
FR2987626B1 (fr) * 2012-03-05 2015-04-03 Commissariat Energie Atomique Procede de collage direct utilisant une couche poreuse compressible
CN104428881B (zh) 2013-07-08 2017-06-09 索尼公司 固化条件的确定方法、电路器件的生产方法和电路器件
JP2015147866A (ja) * 2014-02-06 2015-08-20 株式会社ニコン 接合方法、デバイスおよび接合装置
DE102014217165A1 (de) * 2014-08-28 2016-03-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterstruktur, Verfahren zu deren Herstellung und deren Verwendung
JP6687646B2 (ja) 2016-02-10 2020-04-28 ウルトラメモリ株式会社 半導体装置
JP6696917B2 (ja) * 2017-01-18 2020-05-20 信越化学工業株式会社 複合基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235310A (ja) 2003-01-29 2004-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005142504A (ja) 2003-11-10 2005-06-02 Sony Corp 半導体装置、半導体基板およびそれらの製造方法
WO2005053009A1 (ja) 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
JP2005216895A (ja) 2004-01-27 2005-08-11 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物、その製造方法、多孔質膜及び半導体装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52112290A (en) * 1976-03-17 1977-09-20 Fujitsu Ltd Manufacture of semiconductor device
JPH06289049A (ja) * 1993-04-02 1994-10-18 Hitachi Ltd 加速度センサ
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
JP3703116B2 (ja) 1995-07-05 2005-10-05 信越化学工業株式会社 オルガノポリシロキサン樹脂の製造方法
US5844060A (en) * 1995-07-05 1998-12-01 Shin-Etsu Chemical Co., Ltd. Organopolysiloxane resin, production method thereof, and curable organopolysiloxane resin composition using the same
EP0886342A1 (en) * 1997-06-16 1998-12-23 Alcatel Cable joint
JP4127884B2 (ja) * 1997-11-28 2008-07-30 株式会社ルネサステクノロジ 半導体装置
US6180497B1 (en) * 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
US6268457B1 (en) 1999-06-10 2001-07-31 Allied Signal, Inc. Spin-on glass anti-reflective coatings for photolithography
JP2001196567A (ja) * 1999-10-29 2001-07-19 Mitsubishi Materials Silicon Corp 張り合わせシリコン基板の製造方法
US6465368B2 (en) * 2000-05-16 2002-10-15 Jsr Corporation Method of manufacturing insulating film-forming material, the insulating film-forming material, and insulating film
AU2001266998A1 (en) * 2000-06-23 2002-01-08 Honeywell International, Inc. Method to restore hydrophobicity in dielectric films and materials
JP2002341800A (ja) * 2001-05-15 2002-11-29 Sofuken:Kk 展示用台紙
JP3962282B2 (ja) * 2002-05-23 2007-08-22 松下電器産業株式会社 半導体装置の製造方法
JP4076841B2 (ja) * 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
JP4575782B2 (ja) 2002-12-20 2010-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元デバイスの製造方法
JP2004269693A (ja) 2003-03-10 2004-09-30 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物及びその製造方法、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP4180417B2 (ja) 2003-03-27 2008-11-12 信越化学工業株式会社 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP2004311532A (ja) * 2003-04-02 2004-11-04 Semiconductor Leading Edge Technologies Inc 多孔質膜の形成方法
KR101294551B1 (ko) * 2004-09-16 2013-08-07 가부시키가이샤 니콘 비정질 산화 규소 바인더를 갖는 ＭｇＦ２ 광학 박막, 및그것을 구비하는 광학 소자, 그리고 그 ＭｇＦ２ 광학박막의 제조 방법
JP4691365B2 (ja) * 2005-02-04 2011-06-01 株式会社巴川製紙所 半導体装置用接着剤組成物および半導体装置用接着シート
JP2007270125A (ja) 2006-03-08 2007-10-18 Hitachi Chem Co Ltd 接着シート、一体型シート、半導体装置、及び半導体装置の製造方法
JP2007314778A (ja) 2006-04-26 2007-12-06 Fujifilm Corp 膜形成用組成物、該組成物を用いて形成した絶縁膜及び電子デバイス
US7612155B2 (en) * 2006-04-26 2009-11-03 Fujifilm Corporation Film forming composition, insulating film formed by use of the composition, and electronic device
JP4877486B2 (ja) 2006-05-31 2012-02-15 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
US7855043B2 (en) * 2006-06-16 2010-12-21 Shin-Etsu Chemical Co., Ltd. Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method
JP4716040B2 (ja) 2006-06-16 2011-07-06 信越化学工業株式会社 ケイ素含有膜形成用組成物、ケイ素含有膜、ケイ素含有膜形成基板及びこれを用いたパターン形成方法
US20080200084A1 (en) * 2007-02-16 2008-08-21 Angus Richard O Compositions for thin circuit materials, circuits, multi-layer circuits, and methods of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235310A (ja) 2003-01-29 2004-08-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005142504A (ja) 2003-11-10 2005-06-02 Sony Corp 半導体装置、半導体基板およびそれらの製造方法
WO2005053009A1 (ja) 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
JP2005216895A (ja) 2004-01-27 2005-08-11 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物、その製造方法、多孔質膜及び半導体装置

Also Published As

Publication number Publication date
US8257528B2 (en) 2012-09-04
JP2010045260A (ja) 2010-02-25
CN101651107B (zh) 2014-04-02
CN101651107A (zh) 2010-02-17
KR20100021354A (ko) 2010-02-24
US20100040893A1 (en) 2010-02-18
EP2154710B1 (en) 2016-11-16
EP2154710A2 (en) 2010-02-17
EP2154710A3 (en) 2014-11-05
JP4947316B2 (ja) 2012-06-06
TW201026810A (en) 2010-07-16
TWI448526B (zh) 2014-08-11

Similar Documents

Publication Publication Date Title
KR101409143B1 (ko) 기판의 접합 방법 및 3차원 반도체 장치
KR101623655B1 (ko) 고온 내성 접착제 조성물, 기판의 접착 방법 및 3차원 반도체 장치
US9334424B2 (en) Temporary adhesive for wafer processing, member for wafer processing using the same, wafer processed body, and method for producing thin wafer
KR101018926B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
KR100671850B1 (ko) 다공질 필름의 개질 방법 및 개질된 다공질 필름 및 그 용도
JP2009286936A (ja) 有機酸化ケイ素系微粒子及びその製造方法、多孔質膜形成用組成物、多孔質膜及びその形成方法、並びに半導体装置
WO2007072750A1 (ja) 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液から得られる低誘電率非晶質シリカ系被膜
JP2009286935A (ja) 有機酸化ケイ素微粒子及びその製造方法、多孔質膜形成用組成物、多孔質膜及びその形成方法、並びに半導体装置
KR20170014946A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
US7084505B2 (en) Porous film, composition and manufacturing method, interlayer dielectric film, and semiconductor device
JP2006120783A (ja) 半導体加工用保護膜形成用塗布液、その調製方法およびこれより得られる半導体加工用保護膜
KR20150039084A (ko) 실리카계 막 형성용 조성물, 실리카계 막 및 실리카계 막의 제조방법
JP2006117763A (ja) 低誘電率非晶質シリカ系被膜形成用塗布液、その調製方法およびこれより得られる低誘電率非晶質シリカ系被膜
TW202045705A (zh) 洗淨劑組成物及洗淨方法
KR101968224B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
JP6277802B2 (ja) 電子部品の製造方法、電子部品および支持具
JP3136784B2 (ja) 絶縁膜の形成方法
WO2022210068A1 (ja) 接着剤組成物、積層体、積層体の製造方法、及び加工された基板の製造方法
JP2023094125A (ja) 樹脂硬化物、硬化性樹脂組成物、積層体、撮像装置、半導体装置、積層体の製造方法及び接合電極を有する素子の製造方法
TW202334348A (zh) 接著劑組成物、積層體、積層體之製造方法、及加工後之基板之製造方法
KR20170100987A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20180056606A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20230165266A (ko) 적층체, 박리제 조성물 및 가공된 반도체 기판의 제조 방법
JP2022144612A (ja) 剥離剤組成物、積層体、積層体の製造方法、及び半導体基板の製造方法
KR20210128235A (ko) 실리카 막 형성용 조성물, 그로부터 형성된 실리카 막, 및 상기 실리카 막을 포함하는 전자 소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6