CN108231609A - 通过部件固定结构将部件嵌入部件承载件中 - Google Patents

通过部件固定结构将部件嵌入部件承载件中 Download PDF

Info

Publication number
CN108231609A
CN108231609A CN201711397634.5A CN201711397634A CN108231609A CN 108231609 A CN108231609 A CN 108231609A CN 201711397634 A CN201711397634 A CN 201711397634A CN 108231609 A CN108231609 A CN 108231609A
Authority
CN
China
Prior art keywords
component
load
bearing part
fixing structure
part fixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711397634.5A
Other languages
English (en)
Other versions
CN108231609B (zh
Inventor
蒂莫·施瓦茨
安德里亚斯·兹鲁克
马里奥·朔贝尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Austria Aotesi Science And Technology Ltd Co System
Original Assignee
Austria Aotesi Science And Technology Ltd Co System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Aotesi Science And Technology Ltd Co System filed Critical Austria Aotesi Science And Technology Ltd Co System
Publication of CN108231609A publication Critical patent/CN108231609A/zh
Application granted granted Critical
Publication of CN108231609B publication Critical patent/CN108231609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

一种制造部件承载件的方法，其中该方法包括：通过部件固定结构至少部分地覆盖基部结构的主表面；将部件安装在承载件上；以及将基部结构与承载件互连，使得部件部分地延伸到部件固定结构中。

Description

通过部件固定结构将部件嵌入部件承载件中
技术领域
本发明涉及制造部件承载件的方法、半成品以及部件承载件。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能增长和这种电子部件的日益小型化以及待安装在部件承载件诸如印刷电路板上的电子部件的数量上升的情况下，正在使用具有若干电子部件的日益更加强大的阵列式部件或封装件，其具有多个触点或连接件，这些触点之间的间隔越来越小。移除由这种电子部件和部件承载件本身在运行期间所产生的热成为日益突显的问题。同时，部件承载件应是机械稳固的且电气可靠的，以便即使在恶劣条件下也能运行。
此外，将部件有效地嵌入部件承载件中是个问题。这在嵌入具有翘曲的部件时特别困难。
发明内容
本发明的目的是将部件——甚至在具有翘曲时——有效地嵌入部件承载件中。
为了实现上述目的，提供了制造部件承载件的方法、半成品以及部件承载件。
根据本发明的示例性实施方案，提供了一种制造部件承载件的方法，其中，该方法包括：通过部件固定结构至少部分地覆盖基部结构的主表面(特别是用于获得第一预成型体)；将部件安装在承载件上(特别是用于获得与第一预成型体分离的第二预成型体)；以及将基部结构与承载件互连(特别是通过将第一预成型体与第二预成型体互连，以获得一整体)，使得部件(特别是仅仅)部分地延伸到部件固定结构中。
根据本发明的另一示例性实施方案，提供了一种用于制造部件承载件的半成品，其中，该半成品包括：基部结构，该基部结构至少部分地由部件固定结构覆盖(特别是用于获得第一预成型体)；以及承载件，该承载件上安装有部件(特别是用于获得与第一预成型体分离的第二预成型体)，其中，基部结构与承载件互连(即，处于第一预成型体和第二预成型体已经互连以已经形成一整体的状态)或待与承载件互连(即，处于第一预成型体和第二预成型体尚未互连的状态)，使得部件部分地延伸到部件固定结构中。
根据本发明的又一示例性实施方案，提供了一种部件承载件，其中，该部件承载件包括：互连的堆叠体，该互连的堆叠体包括至少一个电绝缘层结构和/或至少一个导电层结构；在堆叠体中的部件固定结构；以及部件，该部件嵌入堆叠体中并且至少部分地延伸到部件固定结构中，使得部件固定结构在部件下方的厚度小于部件固定结构在部件的侧向的厚度。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或其中容纳一个或多个部件以提供机械支撑和/或电连接的任何支撑结构。换言之，部件承载件可以被配置为用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机内插物和IC(集成电路)基板中的一种。部件承载件也可以是将上述类型的部件承载件中的不同部件承载件组合的混合板。
在本申请的上下文中，术语“半成品”可以特别地表示尚未完全完成的部件承载件的结构，但是与此相反，其是在制造部件承载件期间获得的部件承载件的预成型件。特别地，这种半成品还可以包括临时承载件，该临时承载件稍后将在制造过程期间从部件承载件的其余部分或其预成型件移除。然而，只要部件承载件的预成型件尚未处于其能够支撑自身的构造，这种临时承载件就临时提供机械支撑，使其各个元件在相互固定或互连之前不易于改变它们相对于彼此的相对位置。还可能的是，半成品还缺少完全制好的部件承载件的其他特征，诸如待附接至其的一个或多个层结构和/或用于将所嵌入的部件电连接和/或热连接至环境的竖向互连件。
根据本发明的一种示例性实施方案，提供了一种用于制造部件承载件诸如印刷电路板(PCB)的制造架构，其也允许嵌入显现出翘曲(诸如弯曲)的部件。常规地，将显现出翘曲的部件嵌入到部件承载件中还导致获得显现出翘曲的部件承载件的风险。然而，这在可靠性、与其他电子构件的适当连接以及具有翘曲的部件承载件的分层趋势方面是不被期望的。与这种常规途径相反，本发明的示例性实施方案通过将部件安装在(例如临时的)承载件上来去除部件的潜在翘曲。当将部件粘附在承载件上以形成预成型体时，部件连接至承载件而没有保留翘曲。可以在这种制造过程期间实现的另一预成型体是支撑基部结构上的部件固定结构。部件固定结构可以被构造成(特别是在材料选择方面)使得在将两个所提到的预成型体连接至彼此时，(特别是现在无翘曲的)部件部分地突出到部件固定结构中并且可以被固定(特别是通过使部件固定结构固化)在那里，同时与基部结构保持小距离。例如，部件可以熔合到部件固定结构中以形成永久的整体结构。由此，部件可以以无翘曲的方式互连在部件承载件材料的堆叠体内，即使部件本身在其被安装在承载件上之前显现出翘曲也如此。在一方面为压配在部件固定结构中的部件与另一方面为基部结构之间的剩余小距离确保了形成用于稍后电接触和/或热接触嵌入的部件的触点变得非常简单，这是因为接触孔需要仅穿过小厚度来形成。尽管当将具有翘曲的部件嵌入部件承载件材料中使得整个部件不显现出翘曲或仅显现出明显减小的翘曲的方式时，上述优点是特别显著的，但是也应该说本发明的其他示例性实施方案也可以用于将无翘曲的部件在简单的制造工艺中嵌入部件承载件材料中，使得可以获得可靠的部件承载件。特别地，不需要额外的努力来确保待嵌入的部件无翘曲，这是因为具有翘曲和不具有翘曲的部件均可以用所描述的制造架构来嵌入。
在下文中，将说明该方法、半成品以及部件承载件的其他示例性实施方案。
在一种实施方案中，承载件是临时承载件，该临时承载件在部件承载件的制造完成之前被移除。在本申请的上下文中，术语“临时承载件”可以特别地表示仅在制造部件承载件期间连接至部件的本体，其中在第一次使用所制造的部件承载件之前，将该本体从该部件承载件或其预成型件移除。因此，在完全制好的部件承载件的实际使用或运行期间，临时承载件并不构成该承载件的一部分。这种构思允许具体地根据临时承载件的期望的临时承载功能来设计该临时承载件，而不会在关于其与其余部件承载件材料的兼容性存在任何约束，例如不会在杨氏模量、热膨胀系数等方面存在任何约束。当在一种实施方案中被实施为临时承载件时，承载件可以是显现出柔性和临时粘附部件的能力的粘性带。然而，然后也可以用具有粘性表面的刚性承载板形成临时承载件。两种实施方案均允许以使得部件的任何潜在翘曲被抑制或甚至消除的方式临时地承载部件。
然而，在其他示例性实施方案中，承载件可以是形成完全制好的部件承载件的一部分的永久承载件。在这种实施方案中，下述情况是有利的：承载件的材料类似于部件承载件材料，特别是显现出与其余部件承载件材料或其一部分相似或相同的热膨胀系数和/或杨氏模量值。在这种实施方案中，临时承载件可以例如由FR4材料和/或铜材料制成。
在一种实施方案中，用作为部件固定结构的至少部分未固化的材料的至少部分地覆盖基部结构的主表面。在本申请的上下文中，术语“至少部分未固化的材料”可以特别地表示在层压过程期间即通过施加温度和/或压力变得能再流动的材料。例如，这种材料可以是仍未交联的树脂。当部件固定结构由至少部分未固化的材料制成时，将部件压入部件固定结构中可以在其中部件固定结构的材料暂时地再次熔化或变得能流动的层压过程框架内完成，其中部件固定结构的材料的随后的再次凝固这时导致部件的固定嵌入而没有翘曲。换言之，通过将部件压到部件固定结构中来固定部件可以在同一过程中进行，并且因此与部件固定结构的先前至少部分未固化的材料的固化同时进行。部件固定结构也可以由粘合材料制成，例如由液体粘合剂诸如基于环氧树脂的粘合剂。
在一种实施方案中，部件固定结构包括由下述组成的组中的至少一种：树脂，特别是环氧树脂或双马来酰亚胺-三嗪树脂；预浸料；氰酸酯；聚酰亚胺；丙烯酸酯；以及预浸料。这些材料具有以至少部分未固化的状态(例如也称为B阶)可用的优点，并且因此可以固化以将部件固定在其中。同时，这些材料与在制造中的部件承载件内的相邻的其他部件承载件材料适当地兼容，从而不会出现热失配等问题。由此，可以获得可靠的部件承载件。
在一种实施方案中，部件固定结构的厚度在2μm至50μm之间的范围内，特别是在5μm至20μm之间的范围内(然而，更大的厚度是可能的，特别是当将被嵌入相对较厚的部件时)。因此，部件固定结构可以被设置为具有均匀厚度的层。在将部件浸入或者压入部件固定结构中时，在部件的位置处的厚度可以局部地减小，而部件固定结构(在此实施为均质材料层)的厚度可以较大。在所提到的小厚度的情况下，已经证明由于部件安装在粘性承载件上，因此可以适当地固定翘曲在先前仅暂时减小或消除的部件。因此，部件固定结构在压入的部件下面的剩余的仅非常小的厚度在后来非常简单地形成用于接触所嵌入的部件的触点方面具有显著的优点。
在一种实施方案中，基部结构由完全固化的材料制成。在该上下文中，术语“完全固化”可以特别地表示材料特性，根据该材料特性，相应的材料(诸如树脂)不能再再次熔化而变得能流动并且不能在随后再次凝固。这种树脂材料可能已经交联。因此，完全固化的材料可以是C阶材料而不是A阶或B阶材料。通过采取这种措施，可以确保基部结构本身在互连程序期间(特别是在可能涉及增加的压力和/或升高的温度的层压程序中)不会失去其支撑功能或改变其位置，使得可以确保高的位置精度。
在一种实施方案中，基部结构包括由下述组成的组中的至少一种：芯；包括至少一个电绝缘层结构和/或至少一个导电层结构的堆叠体；以及金属箔。芯可以是由完全固化的材料诸如FR4的(即包括增强颗粒诸如玻璃纤维的树脂)制成的基部结构。当将基部结构实施为多层堆叠体时，除了其作为基部结构的支撑功能之外，已经可以准备稍后使用的多层结构的电子功能。当被实施为金属箔时，基部结构可以例如是铜箔。
在一种实施方案中，该方法包括通过将部件安装特别是粘附在承载件上来至少部分地去除部件的翘曲。因此，由于将部件安装在承载件的粘合表面上，可以实现部件的翘曲的暂时去除。例如，具有例如小于40μm的非常小的厚度并具有显现出翘曲的固有趋势的电子芯片诸如半导体芯片可以通过粘附而暂时地固定在承载件上，使得承载件的安装表面的平面性转化成部件的翘曲的去除。然后，可以通过将承载件上如此制备的部件部分地压入部件固定结构中来实现部件的翘曲的永久去除，由此形成与部件固定结构的整体互连。因此，将部件安装在承载件上以用于暂时地去除或减少翘曲与通过将部件压入部件固定结构来永久地去除或抑制翘曲的组合是特别有利的。
在一种实施方案中，通过层压来进行互连。术语“层压”可以特别地表示施加机械压力，如果需要的话与热结合。然而，其他互连技术也是可能的，例如粘合或胶合。
在一种实施方案中，该方法包括：通过另外的部件固定结构至少部分地覆盖基部结构的相对的另一主表面；将另外的部件安装在另外的承载件上；以及将基部结构与另外的承载件互连，使得另外的部件部分地延伸到另外的部件固定结构中。在这种实施方案中(对照例如图8至图13)，基部结构的两个相对主表面均可以用于在其上以无翘曲的方式附接一个或多个相应的部件，使得可以获得具有高电性能的部件承载件。当所获得的结构稍后被分成不同的部件承载件时，这种构思还允许同时高效地批量加工多个部件承载件。
在一种实施方案中，该方法包括：在用部件固定结构进行覆盖之前，在基部结构中形成至少一个接触孔；以及在互连之后，至少部分地用导电材料填充至少一个接触孔。在互连(特别是层压)之前已经在(特别是芯型)基部结构中形成一个或多个接触孔具有以下优点：其因此可以使稍后穿过相对较厚的基部结构钻这种接触孔(例如通过激光处理)变得不必要，这样的稍后钻孔可能会损害非常紧密地定位的(例如由半导体材料制成的)部件。由此，在早期形成一个或多个接触孔防止了部件的劣化或甚至损坏。用导电和/或导热材料填充接触孔可以在制造过程结束时进行，例如通过镀覆(例如以化学镀方式或电镀)进行。因此，一个或多个进入孔可以例如填充有铜材料。
在一种实施方案中，该方法包括：选择性地仅在基部结构的主表面的一部分上形成部件固定结构。这可以例如通过由转印体(transfer body)将部件固定结构的材料从辅助体(auxiliary body)转印到基部结构的主表面上来实现，该转印体具有对应于所述部分的至少一个升高或突出的部段。当选择性地仅在基部结构的主表面的一个或多个特定部分上施加部件固定结构的材料时，剩余表面部分可以有效地用于其他目的，例如用于部件承载件的导体迹线的形成。此外，部件固定结构所需的材料这时可以保持得非常小。非常有利地，部件固定结构的材料的这种转印可以通过印模或冲头架构来实现，在该印模或冲头架构中，辅助体与突出部段一起将部件固定结构的材料仅选择性地压在基部结构的一个或多个期望的子部段上。这是以高位置精度施加部件固定结构的材料的高效程序。
在一种实施方案中，该方法包括将部件安装在平坦的承载件(诸如板)上，特别是安装在无腔体的承载件上。将部件安装在平坦或平面的承载件——其没有显现出明显的表面轮廓诸如在部件的安装区域中或周围的一个或多个腔体——上允许避免将部件安装在腔体中的繁琐过程。
在一种实施方案中，该方法包括在互连期间使部件固定结构的材料再次熔化并且随后再次凝固，使得部件一体地固定到部件固定结构上。再次熔化和再次凝固(特别是在部件固定结构的固化材料方面)的构思已被证明是以无翘曲的方式将部件固定在部件固定结构内的简单且高效的机制。
在一种实施方案中，该方法包括：将部件部分地压入(特别是通过层压)部件固定结构中，并且同时和/或随后使部件固定结构固化(特别是也通过层压)，使得部件永久地固定(特别是以无翘曲的方式，即使在单独使用的部件显现出翘曲时)在所固化的部件固定结构内。例如，通过将显现出固有翘曲的部件安装在承载件上，可以是该部件暂时地无翘曲，然后通过将该部件压入部件固定结构中并与部件固定结构永久地互连，可以使该部件永久地无翘曲，其中上述互连使部件固定结构永久地硬化。因此，所描述的处理部件的两阶段程序(即，将部件安装在承载件上，以及在使部件固定结构固化时将部件压入部件固定结构中)防止了部件的任何固有翘曲转化成部件承载件的实质翘曲。
在一种实施方案中，该方法包括：在与覆盖有部件固定结构的基部结构互连之前，翻转(或反转，特别是180°)其上安装有部件(特别是多个部件)的承载件。根据这种实施方案，一个或优选地多个(例如多于100个)部件可以安装在承载件上(特别是通过粘合)。之后，其上组装有(多个)部件的承载件，即第二预成型体，可以在与第一预成型体互连之前翻转或反转。因此，可以通过批量程序高效地形成半成品。因此，使通过拾取和放置程序在部件固定结构上连接每个单独的部件不必要。
在一种实施方案中，该部件至少部分地布置在基部结构的承载件的腔体且特别是盲孔型腔体中。将部件嵌入腔体中允许用具有期望特性的材料围绕部件，例如屏蔽电磁辐射，在部件承载件运行期间移除热能等。如果需要，可以通过形成基部结构的对应表面轮廓来实现腔体的形成。然后可以通过部件固定结构来实现部件在腔体中的永久附接。
在一种实施方案中，部件固定结构包括与半成品或部件承载件的基部结构和至少一个电绝缘层结构中的至少一个相同的材料且特别是相同的树脂，或者由与半成品或部件承载件的基部结构和至少一个电绝缘层结构中的至少一个相同的材料且特别是相同的树脂构成。当以所描述的方式调整部件固定结构的材料与其余的部件承载件材料时，可以高效地抑制由不同的热膨胀系数值和/或基本上不同的杨氏模量值导致的问题。这产生可靠的部件承载件。
在一种实施方案中，所制造的部件承载件基本上无翘曲。因此，由于上述制造方法，部件承载件整体可以无翘曲或可以显现出仅非常少量的翘曲。
在一种实施方案中，部件(特别是在前一段落中所描述的嵌入砸在部件承载件中)固有地包括翘曲。术语“固有地包括翘曲”可以特别地表示这种分离的部件本身显现出弯曲的事实。然而，这种弯曲或翘曲可以通过将这种部件粘附至平坦的基部结构而暂时去除，并且当在部件固定结构通过固化而硬化的同时或之前将基部结构上的部件压入该部件固定结构中时，这种弯曲或翘曲可以永久地去除。换言之，部件可以固有地显现出翘曲，然而，通过将部件安装在承载件的平面粘性表面上而暂时地去除翘曲，并且通过迫使如此平面化的部件仅部分地进入部件固定结构中来转移和固定该部件而永久地去除翘曲。之后，当被嵌入部件承载件中时，部件不再显现出任何翘曲。
在一种实施方案中，部件承载件包括屏蔽结构，该屏蔽结构被配置为防止电磁辐射(特别是在射频范围内，例如在1GHz以上)从部件承载件的外部传播到所嵌入的部件(或在相反的方向上)和/或从部件传播到其外部(例如传播到同样嵌入在部件承载件中的另一部件和/或传播到部件承载件的外部)。因此，可以实现高效的EMI(电磁干扰)保护。
在一种实施方案中，部件承载件包括热移除结构，该热移除结构被配置为在部件承载件运行期间从部件移除热。当至少部分地被高导热材料诸如铜包围时，可以高效地从部件承载件移除或耗散由部件在运行期间产生的热，和/或可以实现散热。这减少了热失配、热致张力等问题，并且可以产生可靠地运行的部件承载件而没有分层或翘曲的倾向。
在一种实施方案中，部件承载件包括至少一个另外的(嵌入的或表面安装的)部件，该至少一个另外的部件与上述部件堆叠并且电连接。例如，第一部件可以是微处理器，并且第二部件可以是与微处理器在功能上协作的存储器或MEMS(微机电系统)。所描述的构思允许将多个部件堆叠在同一部件承载件中以及其横向布置。
在一种实施方案中，互连的堆叠体的至少一部分形成柔性板部段。特别地，当基部结构由柔性部件承载件材料诸如聚酰亚胺形成时，可以获得总体上柔性的部件承载件。在其他实施方案中，部件承载件被实施为刚性的部件承载件。也可以以所描述的方式制造刚性-柔性承载件，其中部件承载件的一部分是柔性的，而其另一部分是刚性的。
在一种实施方案中，部件固定结构在部件下方的厚度在1μm至50μm之间的范围内，特别是在2μm至10μm之间的范围内。在所嵌入的部件的底部与基部结构之间的通过部件固定结构的材料形成的这种小的剩余厚度(由此用作间隔件)允许穿过其非常简单地形成用于接触所嵌入的部件的触点。
在一种实施方案中，部件承载件包括至少一个导电接触结构，该至少一个导电接触结构电连接所嵌入的部件。这种导电接触结构可以被实施为接触孔，该接触孔至少部分地填充有导电材料并且至少部分地延伸穿过互连的堆叠体直到部件(特别是作为竖向互连结构)。另外地或可替代地，可以设置一个或多个导电接触结构，其被构造为在部件上或上方且与部件电连接的(多个)图案化导电层结构(诸如一个或多个图案化铜箔)(例如，形成堆叠体的一部分或与堆叠体分开设置)。
该至少一个部件可以选自由不导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、传热单元(例如热管)、电子部件或其组合组成的组。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储设备(例如DRAM或另一数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片、导光元件(例如光波导或光导连接件)以及能量收集单元。然而，其他部件也可以嵌入在部件承载件中。例如，可以将磁性元件用作该部件。这种磁性元件可以是永久磁性元件(诸如铁磁性元件、反铁磁性元件或亚铁磁性元件，例如铁氧体基部结构)或者可以是顺磁性元件。然而，该部件还可以是另外的部件承载件，例如处于板中板构造。部件可以表面安装在部件承载件上和/或可以被嵌入在部件承载件内部。而且，也可以其他部件作为该部件。
在一种实施方案中，半成品或部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠体。例如，部件承载件可以是所提到的(多个)电绝缘层结构和(多个)导电层结构的层压体，该层压体特别是通过施加机械压力——如果需要由热能支持——而形成。所提到的堆叠体可以提供能够为另外的部件提供大安装表面且仍然非常薄且紧凑的板状部件承载件。术语“层结构”可以特别地表示在共同平面内的连续层、图案化层或多个不连续的孤立区(island，岛)。
在一种实施方案中，半成品或部件承载件被成形为板。这有助于紧凑设计，不过其中部件承载件仍提供用于在其上安装部件的大基底。此外，特别地，作为嵌入式电子部件的示例的裸芯片由于其厚度小而可以方便地嵌入薄板诸如印刷电路板中。
在一种实施方案中，半成品或部件承载件被配置为由印刷电路板和基板(特别是IC基板)组成的组中之一。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过将若干导电层结构与若干电绝缘层结构层压而形成的部件承载件(其可以是板状的(即，平面的)、三维弯曲的(例如当使用3D打印制造时)或者其可以具有任何其他形状)，上述层压例如通过施加压力——如果需要伴随热能的供应——来进行。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，即所谓的预浸料或FR4材料。通过形成穿过层压体的通孔(例如通过激光钻孔或机械钻孔)，并且通过用导电材料(特别是铜)填充通孔从而形成作为通孔连接件的过孔，各导电层结构可以以期望的方式彼此连接。除了可以嵌入印刷电路板中的一个或多个部件之外，印刷电路板通常被配置为在板形印刷电路板的一个或两个相对表面上容纳一个或多个部件。它们可以通过焊接连接至相应的主表面。PCB的电介质部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示与待安装在其上的部件(特别是电子部件)具有基本上相同的尺寸的小部件承载件。更具体地，基板可以被理解为用于电连接件或电网络的承载件以及与印刷电路板(PCB)相当但具有相当高密度的横向和/或竖向布置的连接件的部件承载件。横向连接件例如是导电路径，而竖向连接件可以是例如钻孔。这些横向和/或竖向连接件布置在基板内，并且可以用于提供特别是IC芯片的容纳部件或未容纳部件(诸如裸晶片)与印刷电路板或中间印刷电路板的电连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的电介质部分可以由具有增强球体(诸如玻璃球体)的树脂构成。
在一种实施方案中，至少一个电绝缘层结构包括由下述组成的组中的至少一种：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂，更具体地FR-4或FR-5)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸材料、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、基于环氧树脂的积层膜、聚四氟乙烯(特氟隆)、陶瓷以及金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网状物、纤维或球体。虽然预浸料或FR4通常是优选的，但是也可以使用其他材料。对于高频应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以在部件承载件中被实现为电绝缘层结构。
在一种实施方案中，部件固定结构包括与基部结构和至少一个电绝缘层结构中的至少一个相同的材料且特别是相同的树脂，或者由与基部结构和至少一个电绝缘层结构中的至少一个相同的材料且特别是相同的树脂构成。这降低了部件承载件内的热致张力。
在一种实施方案中，至少一个导电层结构包括由铜、铝、镍、银、金、钯和钨组成的组中的至少一种。虽然铜通常是优选的，但是其他材料或其涂覆变体也是可以的，特别是涂覆有超导材料诸如石墨烯。
在一种实施方案中，半成品或部件承载件是层压型体。在这种实施方案中，半成品或部件承载件是通过施加按压力——如果需要的话伴随有热——而堆叠和连接在一起的多层结构的复合体。
本发明的上述方面和其他方面从下面将描述的实施方案的实施例是明了的，并且参考实施方案的这些实施例进行说明。
附图说明
图1示出了根据本发明的示例性实施方案的部件承载件的截面图。
图2至图6示出了根据本发明的其他示例性实施方案的部件承载件或其预成型件的截面图。
图7示出了根据本发明的示例性实施方案的在制造部件承载件期间获得的半成品的截面图。
图8和图9示出了根据本发明的示例性实施方案的在基部结构的两个相对主表面上施加部件固定结构期间获得的结构的截面图。
图10和图11示出了根据图8和图9的实施方案在制造部件承载件期间在安装具有或不具有翘曲的部件过程中获得的结构的截面图。
图12示出了根据示例性实施方案的半成品的截面图，该半成品是通过将根据图8和图9制造的结构与根据图10和图11制造的结构相结合而获得的。
图13示出了根据本发明的示例性实施方案的部件承载件，该部件承载件是在从图12所示的半成品移除临时承载件之后获得的。
图14示出了根据本发明的另一示例性实施方案的部件承载件，该部件承载件是在根据图13的部件承载件的外部主表面上互连多个电绝缘层结构和多个导电层结构之后获得的。
图15和图16示出了根据本发明的示例性实施方案的在制造相应部件承载件期间获得的半成品。
图17至图19示出了根据本发明的示例性实施方案的在层结构的支撑堆叠体的相应组成方面有所不同的部件承载件的截面图。
图20示出了根据本发明的示例性实施方案的具有电磁辐射屏蔽能力的部件承载件的截面图，并且图21示出了该部件承载件的平面图。
图22和图23是根据本发明的其他示例性实施方案的具有电磁辐射屏蔽能力的部件承载件的截面图。
图24至图26是根据本发明的其他示例性实施方案的具有热移除能力的部件承载件的截面图。
图27和图28是根据本发明的其他示例性实施方案的在其中嵌入有多个部件的堆叠体的部件承载件的截面图。
图29示出了根据本发明的示例性实施方案的辅助体和转印体的截面图，该转印体被配置为将部件固定结构的材料转印到基部结构上。
图30示出了在其上根据图29施加有部件固定结构的材料的选择性部段的基部结构上的截面图。
图31示出了根据本发明的示例性实施方案的基于图30所示的结构制造的部件承载件的截面图。
图32示出了根据本发明的示例性实施方案的具有柔性基部结构的部件承载件的截面图。
附图中的图示是示意性的。在不同的附图中，相似或相同的元件被提供有相同的附图标记。
具体实施方式
在将参考附图进一步详细地描述示例性实施方案之前，将概述发展本发明的示例性实施方案所基于的一些基本考虑。
根据本发明的一种示例性实施方案，提供了一种嵌入显现出翘曲的部件的方法。然而，这种方法也可以对没有显现出翘曲的部件进行。
显现出翘曲的部件在将被嵌入部件承载件诸如印刷电路板(PCB)中时是个重要问题。特别地，这可能会在拾取和放置具有翘曲的部件时导致问题。传统上，并没有合理的机会将具有翘曲的部件集成到PCB中。其原因在于，将具有翘曲的部件嵌入部件承载件诸如PCB中通常在整体上转化成部件承载件的翘曲。这可能会导致部件损坏。另一个问题是，形成用于电接触和/或热接触这种显现出翘曲的嵌入部件的触点的是非常困难的，特别是由于电介质材料与期望特性的各种偏差。
根据本发明的一种示例性实施方案，显现出翘曲的平面部件或显现出翘曲的部件被安装在(特别是临时的)承载件上。在基部结构(其例如可以被实施为芯或多层结构)上，部件固定结构(例如树脂箔或树脂片，其可以具有优选地在5μm至20μm之间的范围内的厚度)可以施加在基部结构的表面上(在一个主表面上或在两个相对主表面上)。随后，具有所安装(多个)部件的承载件和具有部件固定结构的基部结构可以互连。这可以例如用B阶材料、软砂质粘土(lam)和/或树脂箔的最终固化来完成。随后，可以进一步处理所获得的多层部件承载件预成型件。这种制造架构允许嵌入具有翘曲的部件，同时获得无翘曲或仅显现出非常少量的翘曲的部件承载件。这使得能够在部件被实施为电子芯片时特别地进行芯片中间嵌入设计。这种嵌入程序不仅可以对显现出翘曲的部件进行，而且可以对无翘曲的部件进行。部件不仅首先是嵌入的芯片，而且是在中间的芯片(chip middle)，这可以使产量提高。
当根据本发明的示例性实施方案将具有翘曲的部件组装到部件承载件中时，这可以通过将一个或多个部件安装在至少部分地覆盖有部件固定结构的材料的基部结构的一个或两个相对主表面上来进行。这种制造架构可以应用于显现出翘曲的部件，上述翘曲例如在2％至15％之间的范围内。在这种情况下，翘曲的百分比可以被定义为在垂直于厚度的平面中部件的每单位长度的翘曲相关厚度偏差。例如，也可以嵌入没有翘曲或具有小于约0.5％的翘曲的部件。待嵌入的部件例如可以具有在40μm以下的厚度，这与在不具有腔体的情况下的嵌入工艺适当地兼容。当部件的厚度大于40μm时，在具有或不具有腔体的情况下的嵌入可以是可能的。部件固定结构可以被实施为树脂片，其可以被施加在基部结构的整个主表面上或仅部分地施加(这可以通过使用印刷模具等来确保)。
所实施的导电层结构可以是铜箔。它们可以具有在例如2μm至500μm的范围内的厚度。它们也可以与转印嵌入(transfer embedding，转移嵌入)结合使用。部件可以面朝上和/或面朝下组装，即使一个或多个焊垫朝向部件固定结构定向或保持在部件固定结构外部。利用所描述的制造工艺，也可以制造柔性板，其可以使用铜和聚酰亚胺材料的组合。基部结构可以是厚度在20μm至300μm之间的范围内的薄芯或多层结构。这与部件的面朝上和/或面朝下的构造均兼容。有利地，在互连之前，可以在基部结构中预先钻一个或多个接触孔，使得可以防止由于在互连之后形成厚的接触孔而引起部件的损坏或劣化。基部结构也可以配备有诸如由铜制成的导电层结构。利用厚度为例如250μm的包括铜的芯或多层，可以特别有利地进行面朝上组装。当使用不具有铜的芯或多层结构时，面朝上或面朝下组装是可能的。可以在基部结构的表面上施加可以形成部件固定结构的树脂材料，其可以包括金属、玻璃、PCB材料、基板材料、陶瓷材料、聚酰亚胺、IMS材料、铝和/或柔性材料。
图1示出了根据本发明的示例性实施方案的部件承载件100的截面图。
所示出的板状和层压型部件承载件100——其在此被实施为印刷电路板(PCB)——包括互连的堆叠体118，该互连的堆叠体包括电绝缘层结构116(诸如树脂箔，该树脂特别地是其中具有增强颗粒尤其是玻璃纤维的环氧树脂；它们可以是预浸结构、RCF结构，或者可以实施为纯树脂片)和导电层结构114(诸如，连续的和/或图案化的金属层诸如铜片，以及竖向互连件，诸如填充有铜的激光过孔)。
此外，层型部件固定结构104布置在堆叠体118中，并且在此被实施为树脂片。
此外，两个电子部件106诸如半导体芯片嵌入在堆叠体118中并且部分地延伸到部件固定结构104中。部件106的下表面相对于基部结构102的上表面在竖向上间隔开距离为d的间隙(填充有部件固定结构104的材料)。部件106的上表面与在它们上方的电绝缘层结构116直接接触。换言之，电子部件106被压入部件固定结构104中，但是并非完全延伸穿过整个部件固定结构104，而是仅穿过部件固定结构的一部分。因此，部件固定结构104的树脂材料的薄膜保留在电子部件106下方，上述电子部件还使它们的上主表面从部件固定结构104的上表面露出并与之齐平。部件固定结构104在部件106下方的厚度d可以例如是5μm。部件固定结构104在与部件106并置的部分的最大厚度D可以例如在数微米至数十微米之间的数量级，这取决于部件106的厚度。导电迹线141形成在下面的电绝缘层结构116的顶表面上，并且还从与部件106的相反侧延伸到部件固定结构104中。
在用部件固定结构104覆盖之前，在基部结构102中形成也在图1中示出的多个接触孔110(例如通过激光钻孔形成)，其中部件固定结构104布置在该基部结构上，并且电子部件106布置在该基部结构上方。基部结构102在此被实施为电绝缘层结构116，其可以由预浸料制成，在两个相对主表面上用铜覆盖。在通过层压进行互连之后，用导电材料(特别是铜)填充(例如通过镀覆)接触孔110。接触孔110可以在施加部件固定结构104之前形成，并且可以稍后用于接触部件106。然后，在最终的层压之后，后处理已经形成的接触孔110(例如，在例如通过镀覆用导电材料诸如铜来填充接触孔之前，通过进一步的激光程序)就足矣。触点的形成可以通过激光工艺、等离子工艺和光刻工艺的组合来进行。接触孔110形成将嵌入的部件106与电子环境电连接的导电接触结构。除了设置金属填充的接触孔110之外或作为其替代方案，一个或多个图案化的导电层结构(图1中未示出)还可以设置在部件106上或上方并与该部件电连接。
如从图1可以看出，层型部件固定结构104的在部件106下方且表示为d的厚度小于部件固定结构104的除部件106的位置之外的较大厚度D。部件固定结构104既存在于部件106下面又与部件横向相邻的事实确保了部件106高度可靠地集成到部件固定结构104中。在部件106下面的厚度d非常小的事实简化了在嵌入之后接触部件106。
在图1所示的构造中，部件承载件100是无翘曲的，即使一个或两个薄电子部件106显现出那样的翘曲也如此。这特别地是由于以下事实：在制造图1所示的部件承载件100期间，电子部件106被胶粘到临时承载件108上，如下面将描述的。因此，通过将部件106安装在承载件108上并且随后在完成部件承载件100的制造之前移除承载件108，图1的实施方案去除了部件106的翘曲。嵌入在根据图1的部件承载件100中的部件106可能在安装之前显现出翘曲(参见图10中的左侧部件106)，然而该部件在嵌入之后不再呈现出翘曲，这是由于在制造期间将部件106安装在临时承载件108上并且随后通过层压将部件106固定在部件固定结构104中。
图2至图6示出了根据本发明的其他示例性实施方案的部件承载件100或其预成型件的截面图。
图2所示的部件承载件100包括图案化的铜箔作为导电层结构114，该导电层结构具有用于容纳部件106的腔体120。部件固定结构104在此被实施为具有原本均匀的厚度并且由均质材料制成的层，其中，在将部件106嵌入腔体120中之后，部件固定结构104在部件106下面局部地具有与在导电层结构114的侧壁上的厚度以及在导电层结构114的顶壁上的厚度相比较小的厚度。例如，部件固定结构104可以具有在2μm至30μm之间的范围内的厚度，而图2中的导电层结构114的厚度可以在1μm至200μm之间的范围内。根据图2，部件106完全布置在基部结构102的盲孔型腔体120中。
在图3的实施方案中，部件106布置在平面基部结构102上，其中部件固定结构104被实施为在其上安装部件106之前是具有均质材料和均匀厚度的平坦层。由于该安装，部件固定结构104在部件106下面的厚度变得小于其在部件106周围的厚度。
图4的实施方案示出了具有腔体120的基部结构102的导电层结构114，部件106在高度方向上仅部分地嵌入在该腔体中，而部件106的另一部分竖向地突出到导电层结构114以外。导电层结构114的导电材料既实现了对电磁辐射的屏蔽又实现了有效的热移除。
根据图5的实施方案对应于图3的实施方案，不同之处在于根据图5使用电绝缘层结构116来提供基部结构102，而不是如图3一样使用导电层结构114。根据图5的电绝缘层结构116可以包括芯材(例如FR4)、IMS材料、聚酰亚胺材料等。
根据图6的实施方案，示出了其中基部结构102被实施为电绝缘层结构116的部件承载件100，该电绝缘层结构在其对应于部件106的位置的中央部分中具有高导热材料诸如铜的嵌体131。因此，图6的实施方案的热移除能力非常高。除此之外，图6的实施方案对应于图5的实施方案。
图7示出了根据本发明的示例性实施方案在制造部件承载件100期间获得的半成品112的截面图。
所示出的半成品112包括基部结构102，该基部结构被实施为完全固化的FR4材料的芯形式的电绝缘层结构106，在电绝缘层结构116的两个相对主表面上由作为导电层结构114的相应铜箔覆盖。如从图7可以看出，基部结构102的两个相对主表面中的每一个均由作为相应部件固定结构104的相应树脂片覆盖，在上述部件固定结构内共熔合四个部件106。若干电绝缘层结构116和导电层结构114层压在部件固定结构104和电子部件106的先前露出的表面上，以获得图7的构造。
此外，示出了临时承载件108，其被设置用于临时承载部件106，该部件可能在安装在临时承载件108上之前显现出翘曲(对照图10和图11)。
在根据图7的半成品112中，临时承载件108已经从靠近半成品112的底表面的部件106移除。相应地，另一临时承载件112(未示出)已经从靠近半成品112的顶表面的部件108移除。在图7的实施方案中，部件106可以安装在基部结构102的两个相对主表面上。
图8和图9示出了根据本发明的示例性实施方案的在基部结构102的两个相对主表面上施加部件固定结构104期间获得的结构的截面图。
参考图8，基部结构102的两个露出的相对主表面覆盖有作为相应的部件固定结构104的未固化树脂材料。在所示的实施方案中，使用相应的未固化的树脂箔作为部件固定结构104。与此相反，基部结构102在此由覆盖有铜箔的完全固化的材料诸如FR4制成。
在图9中，示出了由部件固定结构104覆盖基部结构102的相对主表面的工艺的结果。
因此，图8和图9示出了芯制备工艺，即用部件固定结构104的相应材料层覆盖基部结构102的两个相对主表面。具有均匀厚度和均质材料(在所示实施方案中为树脂)的两个层附接至芯102的两个相对主表面，由此用相应的部件固定结构104覆盖两个表面。图9的结构将用作用于制造图13的部件承载件100的第一预成型体。
图10和图11示出了在与图8和图9的工艺相结合地制造部件承载件100的期间安装在具有翘曲(参见图10的左手侧)或不具有翘曲(参见图10的右手侧)的部件106的过程中获得的结构的截面图。
参考图10，示出了在附接一个仍包括翘曲的电子部件106(左手侧)和一个不具有翘曲的平坦电子部件106(右手侧)之前的临时承载件108。临时承载件108稍后将在部件承载件100的制造完成之前被移除。
参考图11，示出了在具有粘性表面的平坦的临时承载件108上安装图10的电子部件106的结果。当粘附至临时承载件108时，两个电子部件106显现为不再翘曲。
图11的结构将被用作用于制造图13的部件承载件100的第二预成型体。为了在部件承载件制造方面形成第二预成型体，图10和图11示出了部件106如何安装至相应承载件108的相应粘性表面。图10的左手侧所示的部件106显现出翘曲，而图10的右手侧的部件106不具有翘曲。在将部件106粘附在承载件108的粘性表面上之后，翘曲被临时去除。因此，图10和图11示出了本发明的示例性实施方案允许组装具有翘曲的部件106和不具有翘曲的部件106。
图12示出了根据示例性实施方案的半成品112的截面图，该半成品是通过将根据图8和图9制造的第一预成型体与根据图10和图11制造的两个第二预成型体相结合而获得的。三个预成型体通过层压即压力互连，该层压可选地伴有热。图13示出了根据本发明的示例性实施方案的部件承载件100，该部件承载件是在层压之后以及随后从半成品112移除临时承载件108之后获得的。
如从图11和图12的对照可以看出，在与覆盖有部件固定结构104的基部结构102互连(对照图13)之前，根据图12的其上安装有部件106的上承载件108被翻转或反转180°。通过采取该措施，不必通过拾取和放置组件在部件固定结构104上单独组装部件106。与此相反，在大量部件106(例如多于100个，例如20,000个)附接至承载件108的情况下，可以同时执行互连过程。
如在图12和图13中所见，具有部件固定结构104的基部结构102与承载件108和部件106互连，使得部件106仅部分地延伸到相应的部件固定结构104中。根据图13的部件承载件100通过将覆盖有部件固定结构104的基部结构102与其上安装有部件106的临时承载件108互连(更精确地是层压，即施加机械压力和热)而获得，使得部件106部分地延伸到相应的部件固定结构104中。为了获得根据图13的整体结构，在层压期间使部件固定结构104的材料再次熔化并且随后再次凝固，使得部件106熔合或一体地固定到部件固定结构104中。在此程序期间，部件固定结构104的先前未固化的树脂材料交联，从而完全固化和硬化。此后，移除临时承载件108，并且因此获得图13的部件承载件100。
图14示出了根据本发明另一示例性实施方案的部件承载件100，该部件承载件是在根据图13的部件承载件100上互连多个另外的电绝缘层结构116和多个另外的导电层结构114之后获得的。
图14示出了在图13所示的部件承载件100的两个相对主表面上层压两个另外的导电层结构(诸如铜箔)114和两个另外的电绝缘层结构116(诸如预浸层、RCF、树脂片等)之后获得的部件承载件100。因此，图14示出了进一步积层的结果。
图15和图16示出了根据本发明的其他示例性实施方案的在制造相应的部件承载件100期间获得的半成品112。
图15示出了以与参考图12所描述的类似的方式制造的半成品112，不同之处在于其上安装有部件106的承载件108仅附接至覆盖有部件固定结构104的基部结构102的一个主表面。相应地，图15的基部结构102的另一主表面保持无部件固定结构104。根据图15，基部结构102包括在其两个相对主表面上覆盖有铜层的芯。
图16的实施方案与图15的实施方案的不同之处在于，基部结构102仅由芯构成，即未被设置铜箔。
图17至图19示出了根据本发明的示例性实施方案的在层结构的支撑堆叠体118的相应组成方面有所不同(对照附图标记114、116、104)的部件承载件100的截面图。图17示出了在将图15所示的两个预成型体压在一起、继之移除承载件108并将另外的层结构114、116层压到部件承载件100的顶表面上的情况下所获得的结果。相应地，图18示出了具有比图17相比更紧凑的基部结构102——即由导电层结构114(例如铜箔)构成的基部结构102——的部件承载件100。因此，图19示出了其中导电层结构114被由电绝缘层结构116(诸如由FR4制成的芯)构成的基部结构102替代的部件承载件100。
图20示出了根据本发明的示例性实施方案的具有电磁辐射屏蔽能力的部件承载件100的截面图，并且图21示出了该部件承载件100的一部分的平面图。图20和图21中所示的部件承载件100包括金属(特别是铁磁)屏蔽结构122，该屏蔽结构被配置为防止电磁辐射从部件106的外部(例如，从部件承载件100的外部和/或从部件承载件106的另一部件106)传播到部件106和/或从部件106传播到部件106的外部(例如，传播到部件承载件100的外部和/或传播到部件承载件106的另一部件106)。
图20和图21的实施方案示出了由填充有铜的过孔或狭缝支撑的完全EMI(电磁干扰)屏蔽件。因此，图21所示的铜柱用作电磁辐射吸收柱，这些柱与在其上方和下方的电磁辐射吸收金属层协作。也示出了PCB型部件承载件100的导电迹线141。
图22和图23是根据本发明的其他示例性实施方案的以屏蔽结构122形式具有电磁辐射屏蔽能力的部件承载件100的截面图。与图20和图21相反，图22的实施方案仅示出了部分屏蔽件。与图22的实施方案相比，图23的实施方案示出了使用由周围的铜材料限定的腔体120的完全屏蔽件。
图24至图26是根据本发明的其他示例性实施方案的具有热移除能力的部件承载件100的截面图。在这些实施方案中的每一个中，部件承载件100都配备有热移除结构124，该热移除结构被配置为在部件承载件100运行期间从部件106移除热。图24至图26的实施方案被设置用于适当的热传递，即用于移除在部件106运行期间产生的热。
根据图24，热移除能力由限定腔体120的在部件106下方的凹形铜块主导。图25示出了热移除实施方案，其中在部件106下面的平面铜层为热移除提供了显著贡献。在图26中，部件106本身也被配置为促进热移除的铜块。其与在部件106下面的作为导电层结构114的铜层协作，并通过构成部件固定结构104的树脂层与该铜层分离。
图27和图28是根据本发明的其他示例性实施方案的部件承载件100的截面图，上述部件承载件具有嵌入在相应的部件承载件100中的多个部件106的堆叠体。因此，根据图27和图28的部件承载件100包括与部件106堆叠并且电连接的附加的另外的部件106。
图27和图28示出了多个部件106可以竖向地堆叠并且可以在功能上协作。在所示的实施方案中，所堆叠的部件106经由球栅阵列143互连。由此，确保了部件106可以在功能上协作。例如，两个所堆叠的部件106中的一个可以是微处理器，而所堆叠的部件106中的另一个可以是存储芯片或MEMS芯片。
图29示出了根据本发明的示例性实施方案的辅助体130和转印体132的截面图，该转印体被配置为将部件固定结构104的材料转印到基部结构102上。图30示出了在其上根据图29施加有部件固定结构104的材料的选择性部段的基部结构102的截面图。图31示出了根据本发明的示例性实施方案的基于图30所示的结构制造的部件承载件100的截面图。
在根据图29至图31的实施方案中，通过由转印体132将部件固定结构104的材料从辅助体130转印到基部结构102的主表面上，可以选择性地仅在基部结构102的主表面的选择性部分(在此是两个)上形成部件固定结构104，该转印体具有与部件固定结构104的部分(在此是两个)相对应的突出或升高部段134(在此是两个)。
图29示出了可以用于仅在基部结构102的选定表面部分上施加用于形成部件固定结构104的树脂材料的布置。这可以通过印模或冲头状结构来实现，其中突出或升高部段134将树脂材料转印到基部结构102上，如图30所示。这允许与部件固定结构104的横向限定部段相邻地布置导电迹线141。这导致紧凑的设计。图31示出了在将部件106压到部件固定结构104的部分中之后以及在将导电层结构114和电绝缘层结构116层压在图30所示的结构的上主表面上之后的这种过程的结果。而且，可以钻出接触孔110并使其填充有导电材料。
图32示出了根据本发明示例性实施方案的具有柔性基部结构102的部件承载件100的截面图。根据图32，互连的堆叠体118形成柔性板部段126。因此，图32的实施方案示出了所描述的制造架构与柔性板的形成兼容。
应注意，术语“包括”不排除其他元件(element，元素)或步骤，并且“一(a，一种)”或“一(an，一种)”不排除多个。与不同实施方案相关联地描述的元件还可以组合。
还应注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实施不限于图中所示的和上述的优选实施方案。相反，即使在基本上不同的实施方案的情况下，使用所示出的解决方案和根据本发明的原理的多种变型也是可能的。

Claims (20)

1.一种制造部件承载件的方法，其中，所述方法包括：
通过部件固定结构至少部分地覆盖基部结构的主表面；
将部件安装在承载件上；
将所述基部结构与所述承载件互连，使得所述部件部分地延伸到所述部件固定结构中。
2.根据权利要求1所述的方法，其中，所述承载件是临时承载件，所述临时承载件在所述部件承载件的制造完成之前被移除。
3.根据权利要求1所述的方法，其中，用作为所述部件固定结构的至少部分未固化的材料至少部分地覆盖所述基部结构的所述主表面。
4.根据权利要求1所述的方法，其中，所述部件固定结构包括由下述组成的组中的至少一种：树脂，特别是环氧树脂或双马来酰亚胺-三嗪树脂；预浸料；氰酸酯；聚酰亚胺；丙烯酸酯；以及预浸料。
5.根据权利要求1所述的方法，其中，所述部件固定结构具有在2μm至50μm之间的范围内，特别是在5μm至20μm之间的范围内的厚度。
6.根据权利要求1所述的方法，其中，所述基部结构由完全固化的材料制成。
7.根据权利要求1所述的方法，其中，所述基部结构包括由下述组成的组中的至少一种：芯；包括至少一个电绝缘层结构和/或至少一个导电层结构的堆叠体；以及金属箔。
8.根据权利要求1所述的方法，其中，所述方法包括：通过将所述部件安装，特别是粘附在所述承载件上来至少部分地去除所述部件的翘曲。
9.根据权利要求1所述的方法，其中，通过由层压和粘附组成的组中的一种执行所述互连。
10.根据权利要求1所述的方法，其中，所述方法包括：
通过另外的部件固定结构至少部分地覆盖所述基部结构的相对的另一主表面；
将另外的部件安装在另外的承载件上；
将所述基部结构与所述另外的承载件互连，使得所述另外的部件部分地延伸到所述另外的部件固定结构中。
11.根据权利要求1所述的方法，其中，所述方法包括：
在用所述部件固定结构进行所述覆盖之前，在所述基部结构中形成至少一个接触孔；
在所述互连之后，用导电材料至少部分地填充所述至少一个接触孔。
12.根据权利要求1所述的方法，其中，所述方法包括：选择性地仅在所述基部结构的所述主表面的一部分上形成所述部件固定结构，特别是通过由转印体将所述部件固定结构的材料从辅助体转印到所述基部结构的所述主表面上，所述转印体具有与所述基部结构的所述主表面的、待用所述部件固定结构选择性地覆盖的一部分相对应的至少一个升高部段。
13.根据权利要求1所述的方法，包括以下特征中至少之一：
其中，所述方法包括将所述部件安装在平坦的承载件上，特别是安装在无腔体的承载件上；
其中，所述方法包括在所述互连期间使所述部件固定结构的材料再次熔化并且随后再次凝固，使得所述部件与所述部件固定结构一体地固定；
其中，所述方法包括将所述部件部分地压入所述部件固定结构中，并且同时和/或随后使所述部件固定结构固化，使得所述部件永久地固定在固化的部件固定结构内；
其中，所述方法包括在与覆盖有所述部件固定结构的所述基部结构互连之前，翻转其上安装有所述部件的所述承载件。
14.一种用于制造部件承载件的半成品，其中，所述半成品包括：
基部结构，所述基部结构至少部分地由部件固定结构覆盖；
承载件，所述承载件上安装有部件；
其中，所述基部结构与所述承载件互连或将与所述承载件互连，使得所述部件部分地延伸到所述部件固定结构中。
15.根据权利要求14所述的半成品，其中，所述部件至少部分地布置在所述基部结构的腔体中，特别是盲孔型腔体中。
16.根据权利要求14所述的半成品，包括以下特征中的至少一个：
所述半成品包括至少一个导电层结构，特别是包括由下述组成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及的材料中的任一种可选地涂覆有超导材料诸如石墨烯；
所述半成品包括至少一个电绝缘层结构，特别是包括由下述组成的组中的至少一种：树脂，特别是增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；
玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；基于环氧树脂的积层膜；聚四氟乙烯；陶瓷；以及金属氧化物；
其中，所述部件固定结构包括与所述基部结构和所述至少一个电绝缘层结构中的至少一个相同的材料、特别是相同的树脂，或者由与所述基部结构和所述至少一个电绝缘层结构中的至少一个相同的材料、特别是相同的树脂构成；
其中，所述部件选自由下述组成的组：电子部件；不导电和/或导电嵌体；传热单元；能量收集单元；有源电子部件；无源电子部件；电子芯片；存储设备；滤波器；集成电路；信号处理部件；功率管理部件；
光电接口元件；电压转换器；密码部件；发射器和/或接收器；机电换能器；致动器；微机电系统；微处理器；电容器；电阻器；电感；累加器；开关；摄像机；天线；磁性元件；导光元件；另外的部件承载件；以及逻辑芯片；
所述半成品被成形为板；
其中，待由所述半成品制造的所述部件承载件被配置为由印刷电路板和基板组成的组中之一。
17.一种部件承载件，包括：
互连的堆叠体，所述互连的堆叠体包括至少一个电绝缘层结构和/或至少一个导电层结构；
部件固定结构，所述部件固定结构在所述堆叠体中；
部件，所述部件嵌入在所述堆叠体中并且部分地延伸到所述部件固定结构中，使得所述部件固定结构在所述部件下方的厚度小于所述部件固定结构在所述部件的侧向的厚度。
18.根据权利要求17所述的部件承载件，其中，所述部件承载件无翘曲。
19.根据权利要求17所述的部件承载件，其中，所述部件本质上包括翘曲。
20.根据权利要求17所述的部件承载件，包括以下特征中至少之一：
所述部件承载件包括屏蔽结构，所述屏蔽结构被配置为防止电磁辐射在所述部件承载件的外部与所述部件之间传播；
所述部件承载件包括热移除结构，所述热移除结构被配置为在所述部件承载件运行期间从所述部件移除热；
所述部件承载件包括至少一个另外的部件，所述至少一个另外的部件与所述部件堆叠并电连接；
其中，所述互连的堆叠体的至少一部分形成柔性板部段；
其中，所述部件固定结构在所述部件下方的厚度在1μm至50μm之间的范围内，特别是在2μm至10μm之间的范围内；
所述部件承载件包括至少一个导电接触结构，所述导电接触结构电连接嵌入的部件，并且被配置为由下述组成的组中的至少一种：至少部分地填充有导电材料并且至少部分地延伸穿过所述互连的堆叠体直到
所述部件的接触孔；以及在所述部件上或上方且与所述部件电连接的图案化导电层结构。
CN201711397634.5A 2016-12-21 2017-12-21 通过部件固定结构将部件嵌入部件承载件中 Active CN108231609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/387,372 US20180177045A1 (en) 2016-12-21 2016-12-21 Embedding Component in Component Carrier by Component Fixation Structure
US15/387,372 2016-12-21

Publications (2)

Publication Number Publication Date
CN108231609A true CN108231609A (zh) 2018-06-29
CN108231609B CN108231609B (zh) 2022-11-04

Family

ID=60953578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711397634.5A Active CN108231609B (zh) 2016-12-21 2017-12-21 通过部件固定结构将部件嵌入部件承载件中

Country Status (3)

Country Link
US (2) US20180177045A1 (zh)
EP (1) EP3340754A1 (zh)
CN (1) CN108231609B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200899A (zh) * 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
TWI776655B (zh) * 2021-08-25 2022-09-01 美商全球連接器科技有限公司 電路裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
EP3735111A1 (en) 2019-05-03 2020-11-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with deformed layer for accommodating component
US11236436B2 (en) 2020-01-23 2022-02-01 Rockwell Collins, Inc. Controlled induced warping of electronic substrates via electroplating
US11587881B2 (en) 2020-03-09 2023-02-21 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device
US11335646B2 (en) 2020-03-10 2022-05-17 Advanced Semiconductor Engineering, Inc. Substrate structure including embedded semiconductor device and method of manufacturing the same
EP3930428A1 (en) * 2020-06-22 2021-12-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded component covered by functional film having an inhomogeneous thickness distribution
EP4044221A1 (en) * 2021-02-10 2022-08-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat removal architecture for stack-type component carrier with embedded component
CN113301716B (zh) * 2021-06-01 2022-03-29 深圳市利迪亚电子有限公司 一种带异型孔的多层pcb板及加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893776A (zh) * 2005-07-07 2007-01-10 三星电机株式会社 用于制作具有嵌入电子元件的电路板的方法
US20070290366A1 (en) * 2006-06-20 2007-12-20 Unimicron Technology Corp. Embedded chip package structure and fabricating method thereof
CN101160024A (zh) * 2006-08-30 2008-04-09 三星电机株式会社 嵌入元件式印刷电路板的制造方法
US20100123239A1 (en) * 2008-11-17 2010-05-20 Shinko Electric Industries Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
US7211736B2 (en) * 2003-10-31 2007-05-01 Hewlett-Packard Development Company, L.P. Connection pad layouts
US20070020908A1 (en) * 2005-07-18 2007-01-25 Tessera, Inc. Multilayer structure having a warpage-compensating layer
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method
JP5388676B2 (ja) * 2008-12-24 2014-01-15 イビデン株式会社 電子部品内蔵配線板
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US9420694B2 (en) * 2010-08-31 2016-08-16 Ge Embedded Electronics Oy Method for controlling warpage within electronic products and an electronic product
US8642897B2 (en) * 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20140311774A1 (en) * 2010-10-14 2014-10-23 Nec Corporation Board, mounting structure of surface mounting component, and electronic device
US8609462B2 (en) * 2011-10-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming 3DIC package
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9059106B2 (en) * 2012-10-31 2015-06-16 International Business Machines Corporation Compensating for warpage of a flip chip package by varying heights of a redistribution layer on an integrated circuit chip
JP2015090894A (ja) * 2013-11-05 2015-05-11 イビデン株式会社 プリント配線板
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR102495916B1 (ko) * 2015-08-13 2023-02-03 삼성전자 주식회사 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1893776A (zh) * 2005-07-07 2007-01-10 三星电机株式会社 用于制作具有嵌入电子元件的电路板的方法
US20070290366A1 (en) * 2006-06-20 2007-12-20 Unimicron Technology Corp. Embedded chip package structure and fabricating method thereof
CN101160024A (zh) * 2006-08-30 2008-04-09 三星电机株式会社 嵌入元件式印刷电路板的制造方法
US20100123239A1 (en) * 2008-11-17 2010-05-20 Shinko Electric Industries Co., Ltd. Semiconductor package and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200899A (zh) * 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
CN111200899B (zh) * 2018-11-20 2023-09-15 奥特斯科技(重庆)有限公司 部件承载件及制造该部件承载件的方法
TWI776655B (zh) * 2021-08-25 2022-09-01 美商全球連接器科技有限公司 電路裝置

Also Published As

Publication number Publication date
EP3340754A1 (en) 2018-06-27
US20180177045A1 (en) 2018-06-21
CN108231609B (zh) 2022-11-04
US20220053633A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
CN108231609A (zh) 通过部件固定结构将部件嵌入部件承载件中
CN110324969B (zh) 部件承载件与倾斜的其它部件承载件连接用于短的电连接
US11051391B2 (en) Thermally highly conductive coating on base structure accommodating a component
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
KR101976602B1 (ko) 인쇄회로 기판 및 그 제조 방법
US10595414B2 (en) Component carrier and manufacturing method
CN103747616B (zh) 元器件内置模块
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
US10743422B2 (en) Embedding a component in a core on conductive foil
US10410963B1 (en) Deformed layer for short electric connection between structures of electric device
US11189500B2 (en) Method of manufacturing a component carrier with an embedded cluster and the component carrier
CN206819971U (zh) 部件承载件
CN110634805B (zh) 一种部件承载件和制造该部件承载件的方法
EP3349552A1 (en) Embedding component in component carrier by rigid temporary carrier
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP2011071417A (ja) 配線基板の製造方法
US20200273785A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
CN116314123A (zh) 混合器件载体及其制造方法
US11570905B2 (en) Method of manufacturing component carrier and component carrier
JP4694007B2 (ja) 三次元実装パッケージの製造方法
US11410965B2 (en) Electronic device with embedded component carrier
US11810844B2 (en) Component carrier and method of manufacturing the same
US20220272828A1 (en) Heat Removal Architecture for Stack-Type Component Carrier With Embedded Component
TW200830498A (en) Manufacturing method for integrating passive component within substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant