CN116314123A - 混合器件载体及其制造方法 - Google Patents

混合器件载体及其制造方法 Download PDF

Info

Publication number
CN116314123A
CN116314123A CN202211573854.XA CN202211573854A CN116314123A CN 116314123 A CN116314123 A CN 116314123A CN 202211573854 A CN202211573854 A CN 202211573854A CN 116314123 A CN116314123 A CN 116314123A
Authority
CN
China
Prior art keywords
layer structure
layer
density
conductive elements
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211573854.XA
Other languages
English (en)
Inventor
马库斯·莱特格布
海因茨·莫伊齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN116314123A publication Critical patent/CN116314123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/2201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

用于制造混合器件载体(100)的方法，包括：提供具有至少一个电绝缘层和至少一个导电层的第一层结构(110)；以及在第一层结构(110)上形成第二层结构(160)，其中第二层结构(160)至少包括第一层和第二层，其中第一层结构(110)具有第一密度的导电元件，并且其中第二层结构(160)具有第二密度的导电元件，其中导电元件的第二密度大于导电元件的第一密度，并且其中在第一层结构(110)上形成第二层结构(160)包括：在第一层结构(110)上形成第二层结构(160)的第一层(162)；以及随后在第二层结构(160)的第一层(162)上形成第二层结构(160)的第二层(164)。

Description

混合器件载体及其制造方法
本申请是申请日为2018年03月08日、申请号为2018101911683、发明名称为“混合器件载体及其制造方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及一种混合器件载体及其制造方法。
背景技术
知晓将具有较低密度的导电元件的第一层结构(诸如印刷电路板(PCB)，其可以是高密度互连结构)与较高密度的导电元件的第二层结构(诸如衬底，其可以被称为超高密度互连结构)进行组合。在这种方案中，衬底和PCB是分开制造的。只是随后将衬底与PCB进行组合以产生最终的器件载体。
这种常规方案可能存在若干缺点，因为这些方案需要使用附加的衬底或中介层(interposer)。在超高集成密度的导电元件如在衬底中的情况下，会出现如下问题：器件载体，包括安装在其上的器件，在运行期间被显著加热，并且不能充分地去除所产生的热量。这导致可靠性问题和过热的危险。进一步地，由于电子功能复杂以及导电元件的高集成密度及其薄层架构，器件载体可能不能够充分地去除所产生的机械应力和张力。特别是，附加衬底或中介层(例如可由硅制成的附加衬底或中阶层)可能不能够有效地消散机械应力和/或热量。
进一步地，第二层结构需要例如通过粘合层与第一层结构连接。然而，常见的粘合层通常是电绝缘的，因此阻碍了第一层结构与第二层结构之间直接电接触。为了建立第二层结构与第一层结构之间的电接触，需要进一步的工艺步骤，致使制造工艺效率较低。
随着电子产业的发展，电子产品具有朝小型化和高性能方向发展的趋势。因此，需要特别提供具有优异的高频特性并且可以以合理的制造工作来制造的可靠且坚固的高性能器件载体。
发明内容
通过根据独立权利要求的主题可以满足这种需求。本发明的有利实施例由从属权利要求描述。
根据本发明的第一方面，描述了一种用于制造混合器件载体的方法，该方法包括：
提供具有至少一个电绝缘层和至少一个导电层的第一层结构；以及在第一层结构上形成第二层结构，其中第二层结构至少包括第一层和第二层，其中第一层结构具有第一密度的导电元件，并且其中第二层结构具有第二密度的第二层结构，其中导电元件的第二密度大于导电元件的第一密度，并且其中在第一层结构上形成第二层结构包括：在第一层结构上形成第二层结构的第一层；以及随后，在第二层结构的第一层上形成第二层结构的第二层。
在第一层结构上“形成第二层结构”的术语可以可选地包含将第一层结构完全或部分嵌入第一层结构内。例如，第二层结构的第一层可以形成在第一层结构内的具有合适尺寸的腔体中。
根据本发明的另一方面，描述了通过根据本发明的方法获得的器件载体。
代替根据常规方案分开制造第一层结构和第二层结构、接着将具有较低密度的电子元件的第一层结构与具有较高密度的电子元件的第二层结构进行组合，根据本发明的器件载体，通过在第一层结构上“分层地”构建第二层结构，第一层结构与第二层结构形成整体连接，反之亦然。不需要使用附加的衬底或中介层。由此，根据本发明的方法允许以合理的制造工作制造出高度紧凑同时又可靠且坚固的具有优异的高频特性的高性能器件载体，满足了用于在现代电子设备中使用的器件载体的小型化发展需求。
在本申请的上下文中，如果没有其他说明或其他明显表述，术语“传导”是指导电，而如果没有其他说明或其他明显表述，术语“绝缘”是指电绝缘。绝缘层可以为介电层的形式。
根据本发明的另一实施例，
导电元件的第一密度和导电元件的第二密度优选地由每单位体积的电气器件数量来限定。
在本申请的上下文中，“导电元件”是能够传导电流的任何类型的零部件。更具体地说，“导电元件”是从由以下元件组成的组中选择的元件：电子线路、微过孔、电子器件(特别是有源电子器件)、用于接触电子线路和/或电子器件的元件(特别是焊料沉积物、铜柱)。
根据另一实施例，“导电元件”是从由电子线路和微过孔组成的组中选择的元件。例如，第一层结构所具有的电子线路和微过孔的总数比第二层结构少，其中第一层结构的体积与第二层结构相同。在该实施例中，第一层结构所具有的导电元件的密度将比第二层结构低。作为另一示例，采取第一层结构所具有的电子线路和微过孔的总数与第二层结构相同，其中第一层结构的体积是第二层结构的两倍。在该示例中，第一层结构的体积是第一层结构的高度乘以宽度乘以长度。第二层结构的体积是第二层结构的高度乘以宽度乘以长度。例如，第一层结构的高度可以大约是第二层结构的高度的两倍，其中第一层结构的宽度大约与第二层结构的宽度相同，并且第一层结构的长度大约与第一层结构的长度相同。进而，如果在第一层结构和第二层结构中存在相同数量的导电元件，则在该实施例中，由于第一层结构的体积较大，第一层结构所具有的导电元件的密度将比第二层结构更低或更小。
根据另一实施例，“导电元件”是从由电子线路、微过孔和电子器件(特别是有源电子器件)组成的组中选择的元件。
特别地，导电元件的第一密度和导电元件的第二密度由每单位体积的有源器件数量来限定。
特别地，导电元件的第一密度和导电元件的第二密度被限定为每单位体积的导电元件数量或体积。也可以将不同尺寸的导电元件集成。因而，较多数量的较小的导电元件与较少数量的较大导电元件相比可以引起更高的导电元件的密度。
可以通过导电元件的厚度和/或可形成导电元件的一部分的焊盘(pad)或过孔的环形圈的尺寸来影响或限定导电元件的密度。此外，可以通过过孔的直径或电子线路的线间距离(线间距)来影响或限定导电元件的密度。
在特定实施例中，导电元件的密度由电子线路的平均线间距离来限定。例如，如果第一层结构的平均线间距离是第二层结构的电子线路的平均线间距离的两倍，则第二层结构的导电元件的密度是第一层结构的导电元件的密度的两倍大。
在另一实施例中，导电元件的密度由电子器件的平均尺寸限定。
特别地，导电元件的密度可以由以下组成的组中的一项或多项来限定：(a)构造复杂性；(b)导电层的数量，特别是每体积的导电层数量；(c)导电层厚度的倒数；(d)一种或多种材料；(e)高频率适用性；(f)(微)过孔平均直径的倒数；(g)微过孔的数量，特别是每体积的微过孔数量；(h)有源器件的数量，特别是每体积的数量；(i)晶片的数量，特别是每体积的晶片数量；(j)所产生的热能，特别是每单位体积和每单位时间内作为焦耳热由导电元件产生的热能；(k)电子线路的平均线间距或电子线路的两条相邻线之间的最近距离。
在更一般的情况下，导电元件的密度可以由层结构的构造复杂性来限定。技术人员知道区分层结构的导电元件的较复杂构造与层结构的导电元件的不太复杂构造。导电元件的构造较复杂可以引起性能例如信号传输速率较高。
例如，导电层厚度的倒数是导电元件密度的合适指标。导电层的厚度越小，即导电层越薄，则层结构的架构变得越紧凑且越密集。
例如，(微)过孔平均直径的倒数也是导电元件密度的合适指标。(微)过孔的直径越小，则可以更紧凑且更密集地将(微)过孔引入到层结构中。
如果导电元件的密度由导电层的数量限定，并且第二层结构的导电层的数量大于第一层结构的导电层的密度，则导电元件的第二密度大于导电元件的第一密度。
因为电流流过导电元件导致产生热量，特别是以焦耳热的形式产生热量，所以导电元件的密度越大，产生的热量就越多。因此，每单位体积和每单位时间产生的热能是导电元件密度的合适指标。
进一步地，导电元件的密度由电子线路的平均线间距限定。导电元件的密度越大，则电子线路的线间距变得越小。特别地，第二层结构的电子线路的平均线间距不超过10微米，而第一层结构的电子线路的平均线间距至少为10微米。
例如，如果导电元件的密度由导电层的数量限定，并且第二层结构的导电层的数量大于第一层结构的导电层的密度，则导电元件的第二密度大于导电元件的第一密度。
特别地，第二导电层的导电元件的第二密度是第一层结构的导电元件的第一密度的两倍，更特别地是三倍，更特别地是四倍，更特别地是五倍。
在本申请的上下文中，“导电层”特别是指结构化的导电层，其中结构化的导电层进而意味着包括由导电通路、电子线路和导电材料岛(island)组成的组中的至少一种。
在本申请的上下文中，“层结构”特别地具有至少一个电绝缘层和至少一个导电层。更特别地，术语“层结构”表示多个导电层和绝缘层，特别是处于交替布置的多个导电层和绝缘层，即优选是交替的导电层和绝缘层的堆叠体。
在本申请的上下文中，术语“在......上”特别用于描述某物通过建立直接接触而至少部分覆盖其他物体。相比之下，“上方”用于描述某物至少部分覆盖其他物体，而不一定建立直接接触。换句话说，当“上方”特别用于描述两个层之间的空间关系时，在这两个元件之间可能放置有其他的层或附加的层。例如，在本申请的上下文中，表述“第二层结构的第一层形成在第一层结构上”意味着，第二层结构的第一层直接形成在第一层结构上，而没有在第二层结构的第一层与第一层结构之间形成或放置任何其他的层。相比之下，表述“第二层结构的第一层形成在第一层结构上方”意味着，第二层结构的第一层不一定直接形成在第一层结构上，而是可能在第二层结构的第一层与第一层结构之间形成或放置有其他层。
在另一实施例中，该方法还包括在第一层结构的第二主表面上形成第三层结构，该第二主表面与第一主表面相反，第二层结构形成在该第一主表面上。第三层结构至少包括第一层和第二层，其中第三层结构具有第三密度的导电元件，其中导电元件的第三密度大于导电元件的第一密度。在第一层结构的第二主表面上形成第三层结构特别包括：在第一层结构的第二主表面上形成第三层结构的第一层；以及随后，在第三层结构的第一层上形成第三层结构的第二层。
特别地，第一层结构可以包括：介电材料或绝缘材料的芯层，夹置芯层的作为上导电层的第一上层和作为下导电层的第一下层。更特别地，作为上绝缘层的第二上层布置在上导电层上方，并且作为下绝缘层的第二下层布置在下导电层下方。
特别地，芯层的厚度至少是选自第一上层和第一下层的两者中的至少一个的厚度的两倍。更特别地，芯层的厚度至少是第一上层和第一下层两者的厚度的两倍。
优选地，芯层的厚度至少是选自第二上层和第二下层的两者中的至少一个的厚度的两倍。更优选地，芯层的厚度至少是第二上层和第二下层两者的厚度的两倍。
更特别地，芯层的厚度至少是第一上层、第一下层、第二上层和第二下层中的每一个的厚度的两倍。
使用厚度在该范围内的芯层可以是特别有利的，因为这样的厚度可以实现器件载体的足够的刚性或刚度。进一步地，使用这种芯层能够在芯层中嵌入附加的结构、元件和/或器件，诸如散热通路。
特别地，存在从上导电层穿过绝缘芯层通向下导电层的至少一个过孔。过孔可以用作导电和/或导热通路。
可替代地，第一层结构可以包括导电金属的芯层、夹置芯层的上介电层和下介电层；布置在上介电层上方的上导电层和布置在下介电层下方的下导电层。
根据本发明的另一实施例，第二层结构的电子线路的平均线间距离不超过20微米，更优选不超过10微米，更优选不超过5微米，且甚至更优选的不超过2微米。第一层结构的电子线路的平均线间距离可以为至少10微米或至少20微米。因此，第一层结构可以被命名为高密度互连结构，而第二层结构可以被命名为超高密度互连结构。
在本申请的上下文中，术语“高密度互连结构”可以特别表示每单位体积的导电元件数量可以比超高密度互连结构少的结构。第一密度层结构还可以表示如下结构，该结构可以包括相对较大的导电元件，使得可以在一个单位体积内引入少量的这种导电元件。
在本申请的上下文中，术语“超高密度互连结构”可以特别表示每单位体积的导电元件数量可以比高密度互连结构多的结构。超高密度层结构还可以表示如下结构，该结构可以包括相对较小的导电元件，使得可以在一个单位体积内引入大量的这种导电元件。
根据本发明的另一实施例，形成在第一层结构上的第二层结构的第一层是电绝缘层。
根据本发明的另一实施例，
第二层结构的第一层和/或第二层结构的第二层最初以未固化的电绝缘材料来提供。
在本申请的上下文中，特别地，电绝缘材料是“预浸料”。预浸料是包含热固性聚合物基材料诸如环氧树脂的“预浸渍”复合纤维材料。
在本申请的上下文中，术语“第一层结构的最上层”表示第一层结构中的第二层结构的第一层放置或存在于其上的层。进一步地，在本申请的上下文中，术语“第一层结构的次上层”是第一层结构中的第一层结构的“第一层结构的最上层”放置或存在于其上的层。
特别地，第一层结构的最上层是导电层。形成在第一层结构的该最上层上的第二层结构的第一层特别是电绝缘层。为了在第一层结构上形成第二层结构的第一层，第二层结构的第一层优选地最初以未固化的固体电绝缘材料来提供。第二层结构的第一层放置在第一层结构的最上层上。之后可以通过加压和/或加热来执行固化步骤。通过固化步骤，第二层结构的第一层与第一层结构连接，特别是与直接放置于最上导电层下方的绝缘层连接。因为第一层结构的最上层通常是电子线路的结构化导电层，所以通过第一层结构的最上层的结构化导电表面可以形成第二层结构的第一层与第一层结构的最上导电层下方的绝缘层(即次上绝缘层)之间的接触。因此，第二层结构的第一层可以形成至第一层结构的最上导电层下方的第一层结构的绝缘次上层的整体连接，特别是化学结合。这样，第一层和第二层可以在没有粘合层或粘合剂的情况下有利地彼此连接。
特别地，如果第一层结构的最上层是电绝缘层，则第二层结构的第一层特别是导电层并且第二层结构的第二层特别是电绝缘层，可以通过固化工序将该第一层和第二层与第一层结构连接，固化工序特别是通过加热和/或加压来完成。
根据本发明的另一实施例，第二层结构形成在第一层结构上，以便完全覆盖第一层结构的上表面。优选地，至少第二层结构的第一层形成在第一层结构上，以便完全覆盖第一层结构的上表面。表述“完全覆盖上表面”意味着对上表面的覆盖度是至少70％，特别是80％，更特别是90％，且更特别是至少95％。
由此以最佳方式利用了两个层结构的优点，即第一层结构提供合适的刚度和坚固性，且第二层结构使得能够实现最大集成密度和性能。
根据本发明的另一实施例，第二层结构的第一层和/或第二层结构的第二层包含增强颗粒，特别是增强球(sphere)，更特别是增强玻璃球。
特别地，第二层结构的第一层和/或第二层结构的第二层包含增强颗粒，特别是增强球，更特别是增强玻璃球，其含量至少为1wt-％，特别是10wt-％，更特别是20wt-％，更特别是40wt-％，且更特别是至少70wt-％。
在一个优选实施例中，在第一层结构中，玻璃的总量大约为60wt-％，且在第二层结构中，玻璃的总量大约为70wt-％，其中第一层结构中的玻璃优选为玻璃纤维形式，并且第二层结构中的玻璃优选为玻璃球形式。
在电子电路中，寄生电容或杂散电容是由于电子器件或电路的部件彼此靠近而存在于这些部件之间的不期望的电容。特别地，在第二层结构中使用紧凑的相对较薄的层以及高密度的导电元件可能会导致这种寄生电容。在低频下，寄生电容通常可以被忽略，但在与器件载体相关的高频电路中，这可能是一重大问题。特别是，在通常与现代器件载体应用相关的大约24GHz和更大的频率下，通常不能再忽略寄生电容。进一步地，在高频下，趋肤效应变得相关，该趋肤效应描述交变电流在导体内分布的趋势，使得电流密度在导体表面附近最大。电流进而主要在导体的“导电外层”流动，导致导体中的电阻不期望地增加。当使用已提及的高频时，和/或特别是在数据传输速率特别是大约为或超过10千兆比特/秒的高速应用中，上述效应可能构成问题。这需要DF(耗散因数)不超过0.004、更优选不超过0.002的材料。
有利地，通过由包含增强颗粒(特别是增强球，更特别是增强玻璃球)的材料形成第二层结构的第一层和/或第二层结构的第二层，可以有利地降低上述不利效应的存在或形成。与具有增强纤维的玻璃织物相比，玻璃颗粒提供了所需要的更适合的介电常数，特别是高速应用所需要的更合适的介电常数，并且因此特别适合用于第二层结构，即超高密度层结构。进一步地，玻璃颗粒允许建立用于无电镀铜沉积的非常光滑的表面。
特别地，第二层结构的第一层和/或第二层结构的第二层包含具有增强颗粒(特别是增强球，更特别是增强玻璃球)的树脂。
增强颗粒、特别是增强球的直径优选不超过1微米。
在另一实施例中，增强颗粒、特别是增强球的平均直径优选在约0.07微米至约0.13微米的范围内，更优选约为0.1微米。
特别地，使用具有增强颗粒(特别是增强球，更特别是增强玻璃球)而不是具有增强网或织物的绝缘材料允许第二层结构具有优异的高频特性。
特别地，第一层结构的绝缘层都不包含增强颗粒，特别是增强球，更特别是增强玻璃球。
特别地，第二层结构的所有绝缘层都包含增强颗粒，特别是增强球，更特别是增强玻璃球。
特别地，第一层结构的所有绝缘层都包含具有增强网的树脂或玻璃纤维织物，更特别是FR材料。
特别地，第二层结构的绝缘层都不包含具有玻璃纤维增强网的树脂，特别是FR材料。
特别地，第一层结构的次上层是电绝缘层，更特别地包含具有增强网的树脂，更特别是FR材料，并且进一步地，第一层结构的最上层是导电层，并且进一步地，第二层结构的第一层是电绝缘层，更特别地包含具有增强颗粒(特别是增强球，更特别是增强玻璃球)的树脂。特别地，在第一层结构的次上层中存在或嵌入有无源电子器件，并且在第二层结构的第一层中存在或嵌入有有源器件。
在本发明的上下文中，术语“嵌入”可以限定存在于电绝缘材料的一个层或多个层中的腔体或凹部中的电子器件。相比之下，术语“安装在……上”上可以限定电子器件不是放置在腔体或凹部中，而是放置在绝缘层的平坦表面部分上，优选地放置在最上绝缘层上。
在特定实施例中，术语“嵌入”可以限定腔体或凹部中的电子器件，其中腔体存在于一个或多个绝缘层中并且在器件载体的一侧是敞开的。例如，腔体可以存在于多个绝缘层优选第二层结构的多个绝缘层中的最上层，其中电子器件存在于该腔体中。换句话说，器件没有被另外的绝缘层覆盖，而是有一侧暴露。该架构提供了易于使器件接近并实施到器件载体中的优点。
在另一个特定实施例中，术语“嵌入”可以限定存在于腔体中的电子器件，其中腔体所有侧都是封闭的。换句话说，器件所有侧都覆盖有绝缘材料。这样的架构例如可以通过以下方式来获得：从第一绝缘层切出一个区域从而形成一侧(例如顶侧)具有开口的凹部，以及然后在第一绝缘层的顶部放置第二绝缘层以封闭第一层中的开口。该架构为器件提供了保护和机械稳定性的优点。
根据本发明的另一实施例，第一层结构的至少一个电绝缘层包含玻璃纤维，优选为FR材料。
特别地，第一层结构的至少一个电绝缘层(优选为芯层)包含由以下组成的组中的至少一种：树脂(诸如增强树脂或非增强树脂，例如环氧树脂或双马来酰亚胺三嗪树脂，更特别是FR-4或FR-5)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸材料、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、基于环氧的积层膜、聚四氟乙烯(特氟龙)、陶瓷和金属氧化物。也可以使用增强材料，诸如例如由玻璃(多层玻璃)制成的织物(web)、纤维或球。虽然预浸料或FR4通常是优选的，但也可以使用其他材料。对于高频应用，可以将高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂作为电绝缘层实现在器件载体中。
特别地，第一层结构的至少一个电绝缘层包含玻璃纤维，玻璃纤维的含量至少是1wt-％，特别是10wt-％，更特别是20wt-％，更特别是40wt-％，且更特别是60wt-％。
根据本发明的另一实施例，该方法进一步包括至少第二层结构的第一层和/或第二层结构的第二层的固化步骤，以将第二层结构的第一层和/或第二层结构的第二层直接结合至第一层结构，优选直接结合至第一层结构的暴露的电绝缘层。
由此，可以在第一层结构与第二层结构之间形成结合，优选形成化学结合，将所述层结构整体连接。通过在第一层结构与第二层结构之间形成这种结合从而将所述层结构整体连接，在第二层结构中产生的机械应力和张力适当地耦合到第一层结构，并且从而由第一层结构的坚固架构进行补偿。另外，由于第一层结构和第二层结构的整体连接，由第二层结构中的高性能器件产生的热量可以更适当地从第二层结构消散到第一层结构中。
根据本发明的另一实施例，第二层结构的第一层的厚度不超过约50微米，特别地不超过约40微米，更特别地不超过约30微米，更特别地不超过约20微米，更特别地不超过约15微米，更特别地不超过约10微米。
特别地，第二层结构的第二层的厚度不超过约50微米，特别地不超过约40微米，更特别地不超过约30微米，更特别地不超过约20微米，更特别地不超过约15微米，更特别地不超过约8微米。
特别地，第二层结构的第一层是厚度不超过约40微米、特别是不超过约30微米的绝缘层，并且第二层结构的第二层是厚度不超过约20微米、特别是不超过约15微米的导电层。
特别地，第二层结构中作为电绝缘层的所有层都具有不超过40微米、特别是不超过约30微米的厚度。
特别地，第二层结构中作为导电层的所有层都具有不超过约20微米、特别是不超过约15微米、并且更特别地不超过约3微米的厚度。
特别地，第一层结构中作为电绝缘层的所有层都具有大于约30微米、特别是大于约40微米的厚度。
特别地，第一层结构中作为导电层的所有层都具有大于约20微米、特别是大于约15微米的厚度。
第一层结构中作为电绝缘层的所有层都具有大于约40微米的厚度，第一层结构中作为导电层的所有层都具有大于约20微米的厚度，第二层结构中作为电绝缘层的所有层都具有不超过约30微米的厚度，第二层结构中作为导电层的所有层都具有不超过约15微米的厚度。
特别地，第二层结构的第一层是电绝缘层，其厚度小于第一层结构的至少一个绝缘层中具有最小厚度的绝缘层的厚度。
特别地，第二层结构的第二层是电绝缘层，其厚度小于第一层结构的至少一个绝缘层中具有最小厚度的绝缘层的厚度。
特别地，第二层结构的第一层是导电层，其厚度小于第一层结构的至少一个导电层中具有最小厚度的导电层的厚度。
特别地，第二层结构的第二层是导电层，其厚度小于第一层结构的至少一个导电层中具有最小厚度的导电层的厚度。
提供包括具有相对较大厚度的层的第一层结构并提供包括具有相对较小厚度的层的第二层结构允许制造如下器件载体，该器件载体一方面可靠且坚固，另一方面允许高性能和优异的高频特性。
特别地，至少第二层结构的第一层是厚度不超过约40微米、特别是不超过约30微米的绝缘层，并且至少第二层结构的第二层是厚度不超过约20微米、特别是不超过约15微米的导电层，并且至少第二层结构的第一层为包含增强颗粒(特别是增强球，更特别是增强玻璃球)的材料。由此可以提供高度集成的器件载体，同时可以有利地减少不期望的寄生电容的存在或形成。
特别地，第二层结构的第一层和/或第二层结构的第二层包含具有增强颗粒(特别是增强球，更特别是增强玻璃球)的树脂。
根据本发明的另一实施例，该方法进一步包括在第二层结构的第一层和/或第二层结构的第二层与第一层结构的至少一个导电层之间形成至少一个电连接过孔。
根据本发明的器件载体可以包括多个过孔或微过孔。每个过孔由器件载体的不同导电层上的相应位置中的两个焊盘组成。通过提供相应的孔将器件载体的不同导电层电连接。该孔例如通过电镀而导电，或者该孔被加衬。
过孔优选是微过孔。微过孔可以为不同的类型：作为第一种类型，盲孔(blindvia)仅在板的一侧暴露。作为第二种类型，埋孔(buried via)将内层连接而在任一表面上均不暴露。
热过孔从功率设备带走热量并且可以以阵列形式使用，从而形成热通路，该热通路用于消散热能，特别是将热能从第二层结构消散到器件载体的耐热区域中，特别是消散到第一层结构中，和/或消散到周围环境中。
根据本发明的另一实施例，该方法进一步包括在第二层结构中形成腔体；以及
在腔体内设置有源器件。
特别地，腔体或凹部形成在第二层结构的绝缘层中。特别地，在放置并固化预浸料后形成腔体或凹部。
特别地，使用防粘材料或抗粘材料或不粘材料来去除绝缘层的一部分或子部分，以形成腔体或凹部。特别地，在形成绝缘层之前先放置抗粘材料。随后，可以将绝缘层的一部分或子部分去除，该部分或子部分对应于已放置有抗粘材料的区域。为了能够简单且可靠地处理防粘材料或抗粘材料，抗粘材料包含隔离组分、粘结剂和溶剂。隔离组分确保可靠地防止待结合的层之间在随后待被去除的子部分区域中粘合。粘结剂特别用于在结合过程中将抗粘材料附到支撑件或待结合的层之一上，并调节流变性，这将实现完美且无故障的应用。溶剂用于实现对抗粘材料的简单且可靠的处理。
可替代地，在使用预浸料来构建第二层结构的绝缘层之前，至少一个腔体或凹部可以已经包含在预浸料中。
可以将部件优选为有源器件放置在形成的腔体或凹部中。执行核心电子功能如放大、电子切换、电子控制和作用于电流源的电子器件是有源器件。特别地，本发明含义内的有源器件是来自包括电子芯片(特别是裸的晶片(naked die)或裸晶片(bare die))、存储设备(例如DRAM或另一数据存储器)、集成电路、信号处理器件、传感器的组中的至少一种。
特别地，腔体或凹部形成在第二层结构的第一层或第二层中，并且在预浸料已放置并固化之后形成腔体或凹部，以及器件。特别地，放置到腔体或凹部中的有源器件是芯片封装件。
通常提供封装芯片的附加封装件，以充分保护具有附加衬底的常规印刷电路板中的芯片。在本高度集成的器件载体中，不需要封装芯片的附加封装件，因为芯片直接嵌入到第二层结构的绝缘层中，而无需附加的衬底。换句话说，绝缘层的绝缘材料本身用作封装芯片的封装件或模制件，这使得不用提供附加的封装件，从而使得器件载体更加紧凑并且其制造更加高效，因为可以省去附加的形成封装件步骤。
特别地，通过包含焊料沉积物和铜柱的组中的至少一种来将有源器件放置在第二层结构上或者嵌入第二层结构中。
根据本发明的另一实施例，该方法进一步包括提供至少一个散热通路，该至少一个散热通路用于将热量从第二层结构消散到第一层结构。
散热通路可以由从第二层结构通向第一层结构的导热材料的结构形成。特别地，第一层结构可以用作散热通路。通过由导热结构和导热元件提供的散热通路，可以将热量从第一层结构进一步引导或传导到器件载体外。
优选作为高密度互连结构的第一层结构具有第一密度的导电元件，并且第二层结构具有第二密度的导电元件，第二层结构优选为超高密度互连结构，其中导电元件的第二密度大于导电元件的第一密度。因此，安装在第二层结构上和/或嵌入第二层结构中的器件在运行期间被显著加热，并且不能充分地去除产生的热量。第二层结构可以被认为是热源。热量可以通过电流流过电子元件而产生，即通过焦耳热(欧姆加热/电阻加热)产生。因此，第二层结构的导电元件的密度比第一层结构的导电元件的第一密度大导致每单位时间和单位体积内在第二层中产生更多的热量。第一层结构优选可以引入有附加的吸热元件或结构以及导热元件，其可用作散热通路。提供从第二层结构通向第一层结构的散热通路允许利用第一层结构和第二层的不同热性质和特性，使得能够将热量从第二层结构消散到第一层结构，且然后消散到器件载体外。
根据本发明的另一实施例，
所提供的第一层结构具有第一厚度；
形成在第一层结构上的第二层结构具有第二厚度，并且第一厚度大于第二厚度。
特别地，第一厚度大于第二厚度。
更特别地，该方法进一步包括提供至少一个散热通路，该至少一个散热通路用于将热量从第二层结构消散到第一层结构。
提供从较薄的第二层结构通向较厚的第一层结构的散热通路允许利用第一层结构和第二层的不同热性质和特性，使得能够例如将热量从第二层结构消散到第一层结构。例如，可以利用第一层结构的较大厚度而在第一层结构中引入一个或多个散热通路。
根据本发明的另一实施例，器件载体进一步包括器件，特别是安装在至少一个电绝缘层和/或至少一个导电层上和/或嵌入至少一个电绝缘层和/或至少一个导电层中的电子器件。
器件可以表面安装在器件载体上和/或可以嵌入其内部。此外，器件还可以采用其他器件，特别是产生和发射电磁辐射的和/或对于从环境传播的电磁辐射敏感的器件。
根据本发明的另一实施例，至少一个器件可以选自由不导电嵌体、导电嵌体(诸如金属嵌体，优选包括铜或铝)、传热单元(例如热管)、电子器件或其组合组成的组。例如，器件可以是有源电子器件，无源电子器件，电子芯片，存储设备(例如DRAM或另一数据存储器)，滤波器，集成电路，信号处理器件，功率管理器件，光电接口元件，电压转换器(例如DC/DC转换器或AC/DC转换器)，密码器件，发射器和/或接收器，机电换能器，传感器，致动器，微机电系统(MEMS)，微处理器，电容器，电阻器，电感，电池，开关，相机，天线，逻辑芯片和能量收集单元。但是，其他器件可以嵌入在器件载体中。例如，磁性元件可以用作器件。这样的磁性元件可以是永磁性元件(诸如铁磁性元件，反铁磁性元件或亚铁磁性元件，例如铁氧体磁芯)或者可以是顺磁性元件。然而，该器件也可以是另外的器件载体，例如处于板嵌板(board-in-board)构造。
根据另一实施例，至少一个导电层包含由铜、铝、镍、银、金、钯和钨组成的组中的至少一种。虽然铜通常是优选的，但是其他材料或其涂覆形式也是可以的，特别是用超导材料诸如石墨烯涂覆。
特别地，通过半加成工艺将第二层结构的至少一个导电层(特别是第二层结构的第二层)构建在第二层结构的绝缘层(特别是第二层结构的第一层)上，形成电子铜线路，该电子铜线路的轮廓相对于第一层结构的至少一个导电层的电子铜线路具有更陡的倾斜侧壁。因此，特别地，可以采用通常与现代器件载体应用相关的大约24GHz和更大的频率。
根据本发明的另一实施例，器件载体被成形为板。这有助于紧凑的设计，其中器件载体仍然为在其上安装器件提供了大的基础。特别是作为嵌入式电子器件的示例的裸的晶片由于其厚度小，可以方便地嵌入到薄板诸如印刷电路板中。
根据本发明的另一实施例，器件载体被构造成由印刷电路板和衬底(特别是IC衬底)组成的组中的一种。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别表示器件载体(其可以是板状的(即平面)、三维弯曲的(例如当使用3D打印制造时)或其可具有任何其他形状)，其例如通过施压(如果需要，伴有热能供应)将若干导电层结构与若干电绝缘层结构层压而形成。作为用于PCB技术的优选材料，导电层由铜制成，而电绝缘层可以包括树脂和/或玻璃纤维、所谓的预浸料或FR4材料。可以例如通过激光钻孔或机械钻孔形成穿过层压体的通孔，并通过用导电材料(特别是铜)填充这些孔，由此形成过孔作为通孔连接，从而以期望的方式将各个导电层结构彼此连接。除了可以嵌入印刷电路板中的一个或多个器件之外，印刷电路板通常还被构造成用于在板状印刷电路板的一个或两个相对的表面上容纳一个或多个器件。这些器件可以通过焊接与相应的主表面连接。PCB的介电部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“衬底”特别是可以被理解为用于电连接或电网络的载体以及与印刷电路板(PCB)相当、但其横向和/或竖向布置的连接件的密度相当高的器件载体。横向连接件例如是导电路径，而竖向连接件例如可以是钻孔。这些横向和/或竖向连接件布置在衬底内，并且可以用于提供(特别是IC芯片的)封装器件或未封装器件(诸如裸晶片)与印刷电路板或中间印刷电路板的电连接和/或机械连接。因而，术语“衬底”还包括“IC衬底”。衬底的介电部分可以由具有增强球(诸如玻璃球)的树脂构成。
根据本发明的另一实施例，器件载体是层压型器件载体。在这样的实施例中，器件载体是多个层结构的复合体，这些层结构通过施加压力(如果需要，伴有施热)堆叠并连接在一起。
必须注意的是，已经参考不同的主题描述了本发明的实施例。特别地，已经参考方法型权利要求描述了一些实施例，而参考装置型权利要求描述了其他实施例。然而，本领域技术人员将从以上和以下的描述中得出，除非另有告知，否则除了属于一类主题的特征的任何组合之外，与不同主题相关的特征之间的任何组合、特别是方法型权利要求的特征与装置型权利要求的特征之间的任何组合也被认为与本文件一起公开。
本发明的上述各方面和另外的方面从下文要描述的实施例的示例中显而易见，并且参考这些实施例的示例进行说明。下文将参考实施例示例更详细地描述本发明，但是本发明并不限于此。
附图说明
图1示出了根据本发明的器件载体的实施例。
图2示出了根据本发明的器件载体的另一实施例。
图3a-3c例示了根据本发明的器件载体的制造方法。
图4示出了根据本发明的器件载体的另一实施例。
具体实施方式
附图中的图示是示意性的。为了避免不必要的重复，已经关于前述实施例作过阐述的元件或特征在说明书的后续位置处不再进行阐述。
进一步地，空间相对术语诸如“前”和“后”、“上”和“下”、“左”和“右”等用于描述元件与另一元件的关系，如附图中所示的。因而，空间相对术语可以适用于与附图中描绘的方位不同的使用方位。显然，所有这些空间相对术语仅仅是为了便于描述而指代附图中所示的方位，而不一定是限制性的，因为根据本发明实施例的装置在使用时可以采取与附图中所示的方位不同的方位。
图1示出了根据本发明的器件载体100的实施例。器件载体100包括具有多个电绝缘层112和导电层130的第一层结构110。第二层结构160存在于第一层结构110上，其中第二层结构160包括多个层，其中至少有第一层162和第二层164。
第二层结构160的第一层162放置在第一层结构110上，且第二层结构160的第二层164进而放置在第二层结构160的第一层162上。存在于第一层结构110上的第二层结构160的第一层162是电绝缘层。放置在第二层结构160的第一层162上的第二层结构160的第二层164是导电层。在本文未示出的替代实施例中，第二层结构160的第一层162是导电层，而第二层结构160的第二层164是电绝缘层。在图1所示的实施例中，另外的层诸如分别为导电层和电绝缘层的第三层166和第四层168形成第二层结构160的一部分。
第二层结构160放置在第一层结构110上，以便完全覆盖第一层结构110的上表面。这意味着，例如第二层结构160的第一层162具有与第一层结构100的上表面基本相同的尺寸。本文描述的实施例与一未示出的实施例形成对比，在该未示出的实施例中，第一层结构110包括其中嵌入有第二层结构160的凹部或腔体。
第一层结构110是高密度互连结构，并且第二层结构160是超高密度互连结构。这例如由以下内容体现：第一层结构110具有第一密度的导电元件130、120、136，并且第二层机构160具有第二密度的导电元件164、168、170、186，其中导电元件的第二密度大于导电元件的第一密度。
进一步地，第一层结构110的多个电绝缘层112与第二层结构的多个绝缘层162、166材料不同。第一层结构110的电绝缘层112包括玻璃纤维，并且优选地由FR4材料制成，而第二层结构160的电绝缘层162、166由含玻璃颗粒的树脂材料制成，这是考虑了作为超高密度互连件的第二层结构160相对于作为高密度互连件的第一层结构的不同要求。
作为绝缘层的第二层结构160的第一层162的厚度不超过35微米，优选不超过30微米，而作为导电层的第二层结构160的第二层164的厚度为不超过20微米，优选不超过15微米。第二层结构160内的电连接过孔186通常比第一层结构110的电连接过孔136细很多且存在密度高很多。在第二层结构160中嵌入有源器件170，而在第一层结构110中嵌入无源器件120。有利地，因为有源器件被集成到第二层结构中，所以不需要附加的硅衬底。
图2示出了根据本发明的器件载体200的另一实施例。在图2所示的实施例中，第二层结构160比第一层结构110薄。图1中使用的附图标记也在图2中使用。
图3a-3c例示了根据本发明的器件载体的制造方法。图1中使用的附图标记也在图3a-3c中使用。图3a例示了提供具有多个电绝缘层112和导电层130的第一层结构110，第二层结构160形成在第一层结构上。在第一层结构110上形成第二层结构160首先包括在第一层结构110上形成第二层结构160的第一层162。
通过固化步骤，将第二层结构的第一层162直接结合至第一层结构的暴露的电绝缘层112，从而形成第一层结构110与第二层结构160之间的整体连接。
如图3b所示，将第二层结构160的第二层164作为导电层形成在第二层结构160的第一层162上。
形成第二层结构160的第二层164与第一层结构的导电层130之间的至少一个电连接过孔186。
如图3c所示，接着形成第二层结构的第三层166，该第三层结构同样是绝缘层。在第二层结构的第三层166中形成腔体366，可以在该腔体中嵌入有源器件170例如晶片。因此，第二层结构的第三层166的绝缘材料本身可以被认为是封装晶片的封装件，这使得不用提供附加的封装件，从而使得器件载体更加紧凑并且其制造更加高效，因为可以省去附加的形成封装件步骤。形成作为另一导电层的第二层结构的第四层168，并且引入附加的电连接过孔。
图4示出了根据本发明的器件载体的另一实施例。图1中使用的附图标记也在图4中使用。器件载体400包括具有多个电绝缘层112和导电层130的第一层结构110。第二层结构160放置在第一层结构110的一个主表面上。如通过使用与图1中相同的附图标记所体现的，器件载体400具有与上述图1所呈现的器件载体基本相同的特征。另外，在第一层结构110的与放置有第二层结构160的第一层结构110的主表面相反的主表面上放置有第三层结构410。第二层结构160的导电元件的第二密度和第三层结构410的导电元件的第三密度均大于第一层结构的导电元件的第一密度。

Claims (26)

1.用于制造混合器件载体(100，200)的方法，包括：
提供具有至少一个电绝缘层和至少一个导电层的第一层结构(110)；以及
在所述第一层结构(110)上形成第二层结构(160)，
其中所述第二层结构(160)至少包括第一层(162)和第二层(164)，
其中所述第一层结构(110)具有第一密度的导电元件，并且其中所述第二层结构(160)具有第二密度的导电元件，
其中导电元件的所述第二密度大于导电元件的所述第一密度，并且
其中在所述第一层结构(110)上形成所述第二层结构(160)包括：
在所述第一层结构(110)上形成所述第二层结构(160)的所述第一层(162)；以及随后
在所述第二层结构(160)的所述第一层(162)上形成所述第二层结构(160)的所述第二层(164)。
2.根据权利要求1所述的方法，其中，
所述第二层结构(160)所具有的电子线路的平均线间距离不超过20微米。
3.根据权利要求1或2所述的方法，其中，导电元件的所述第一密度和导电元件的所述第二密度由每单位体积的导电元件数量限定，优选地由每单位体积的电气器件数量限定。
4.根据权利要求1至3中的任一项所述的方法，其中，
形成在所述第一层结构(110)上的所述第二层结构(160)的所述第一层(162)是电绝缘层。
5.根据前述权利要求中的任一项所述的方法，其中，
最初以未固化的电绝缘材料来提供所述第二层结构(160)的所述第一层(162)和/或所述第二层结构(160)的所述第二层(164)。
6.根据前述权利要求中的任一项所述的方法，其中，
在所述第一层结构(110)上形成所述第二层结构(160)，以便完全覆盖所述第一层结构(110)的上表面。
7.根据前述权利要求中的任一项所述的方法，其中，
所述第二层结构(160)的所述第一层(162)和/或所述第二层结构(160)的所述第二层(164)包含颗粒。
8.根据前述权利要求中的任一项所述的方法，其中，
所述第一层结构(110)的所述至少一个电绝缘层中的至少一个包含玻璃纤维。
9.根据前述权利要求中的任一项所述的方法，还包括
至少所述第二层结构(160)的所述第一层(162)或所述第二层结构(160)的所述第二层(164)的固化步骤，以将所述第二层结构(160)的所述第一层(162)或所述第二层结构(160)的所述第二层(164)直接结合至所述第一层结构(110)。
10.根据前述权利要求中的任一项所述的方法，还包括
在所述第二层结构(160)的所述第一层(162)或所述第二层结构(160)的所述第二层(164)与所述第一层结构(110)的所述导电层(160)中的至少一个之间形成至少一个电连接过孔(186)。
11.根据前述权利要求中的任一项所述的方法，还包括：
在所述第二层结构(160)中形成腔体(366)；以及
在所述腔体(366)中设置有源器件(130，170)。
12.根据前述权利要求中的任一项所述的方法，还包括：
提供用于从所述第二层结构(160)向所述第一层结构(110)消散热量的至少一个散热通路。
13.根据前述权利要求中的任一项所述的方法，
其中所提供的所述第一层结构(110)具有第一厚度；
其中形成在所述第一层结构(110)上的所述第二层结构(160)具有第二厚度，并且
其中所述第一厚度大于所述第二厚度。
14.器件载体(100，200)，包括具有至少一个电绝缘层和至少一个导电层的第一层结构(110)；以及
在所述第一层结构(110)上的第二层结构(160)，
其中所述第二层结构(160)至少包括第一层(162)和第二层(164)，
其中所述第一层结构(110)具有第一密度的导电元件，并且其中所述第二层结构(160)具有第二密度的导电元件，
其中导电元件的所述第二密度大于导电元件的所述第一密度，并且
其中所述第二层结构(160)的所述第一层(162)形成在所述第一层结构(110)上；并且
其中所述第二层结构(160)的所述第二层(164)形成在所述第二层结构(160)的所述第一层(162)上，
其中导电元件的所述第一密度和导电元件的所述第二密度由每单位体积的导电元件数量限定。
15.根据权利要求14所述的器件载体(100，200)，其中，
所述第二层结构(160)所具有的电子电路的平均线间距离不超过20微米。
16.根据权利要求14或15所述的器件载体(100，200)，其中，导电元件的所述第一密度和导电元件的所述第二密度由每单位体积的电气器件数量限定。
17.根据权利要求14至16中的任一项所述的器件载体(100，200)，其中，
形成在所述第一层结构(110)上的所述第二层结构(160)的所述第一层(162)是电绝缘层。
18.根据权利要求14至17中的任一项所述的器件载体(100，200)，其中，
所述第二层结构(160)的所述第一层(162)和/或所述第二层结构(160)的所述第二层(164)最初以未固化的电绝缘材料来提供。
19.根据权利要求14至18中的任一项所述的器件载体(100，200)，其中，
所述第二层结构(160)形成在所述第一层结构(110)上，以便完全覆盖所述第一层结构(110)的上表面。
20.根据权利要求14至19中的任一项所述的器件载体(100，200)，其中，
所述第二层结构(160)的所述第一层(162)和/或所述第二层结构(160)的所述第二层(164)包含颗粒。
21.根据权利要求14至20中的任一项所述的器件载体(100，200)，其中，
所述第一层结构(110)的所述至少一个电绝缘层中的至少一个包含玻璃纤维。
22.根据权利要求14至21中的任一项所述的器件载体(100，200)，其中，在所述第二层结构(160)的所述第一层(162)或所述第二层结构(160)的所述第二层(164)与所述第一层结构(110)的所述导电层中的至少一个之间形成有至少一个电连接过孔(186)。
23.根据权利要求14至22中的任一项所述的器件载体(100，200)，其中，在所述第二层结构(160)中形成有腔体(366)；并且
其中，在所述腔体(366)中设置有有源器件(130，170)。
24.根据权利要求14至23中的任一项所述的器件载体(100，200)，其中，形成有用于从所述第二层结构(160)向所述第一层结构(110)消散热量的至少一个散热通路。
25.根据权利要求14至24中的任一项所述的器件载体(100，200)，其中，所述第一层结构(110)具有第一厚度；
其中形成在所述第一层结构(110)上的所述第二层结构(160)具有第二厚度，并且
其中所述第一厚度大于所述第二厚度。
26.根据权利要求14至25中的任一项所述的器件载体(100，200)，还包括作为电子器件的器件(130，170)，其安装在至少一个电绝缘层和/或至少一个导电层上和/或嵌入至少一个电绝缘层和/或至少一个导电层中。
CN202211573854.XA 2017-03-08 2018-03-08 混合器件载体及其制造方法 Pending CN116314123A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17159924.4A EP3373714B1 (en) 2017-03-08 2017-03-08 Hybrid component carrier and method for manufacturing the same
EP17159924.4 2017-03-08
CN201810191168.3A CN108573876A (zh) 2017-03-08 2018-03-08 混合器件载体及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810191168.3A Division CN108573876A (zh) 2017-03-08 2018-03-08 混合器件载体及其制造方法

Publications (1)

Publication Number Publication Date
CN116314123A true CN116314123A (zh) 2023-06-23

Family

ID=58412852

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810191168.3A Pending CN108573876A (zh) 2017-03-08 2018-03-08 混合器件载体及其制造方法
CN202211573854.XA Pending CN116314123A (zh) 2017-03-08 2018-03-08 混合器件载体及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810191168.3A Pending CN108573876A (zh) 2017-03-08 2018-03-08 混合器件载体及其制造方法

Country Status (3)

Country Link
US (2) US10383208B2 (zh)
EP (1) EP3373714B1 (zh)
CN (2) CN108573876A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
CN109788644A (zh) * 2019-03-25 2019-05-21 浙江万正电子科技有限公司 具有安装槽的局部镶嵌高频材料多层线路板及其制作方法
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
CN112153829B (zh) * 2019-06-28 2022-03-08 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
CN112039610B (zh) * 2020-08-31 2022-07-19 美唐科技(江苏)有限公司 邮票孔模块射频测试pad布局结构及其射频测试夹具

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US6444919B1 (en) * 1995-06-07 2002-09-03 International Business Machines Corporation Thin film wiring scheme utilizing inter-chip site surface wiring
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
JP2917867B2 (ja) * 1995-08-14 1999-07-12 日本電気株式会社 多層配線基板
KR100890534B1 (ko) * 2000-02-25 2009-03-27 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6703706B2 (en) * 2002-01-08 2004-03-09 International Business Machines Corporation Concurrent electrical signal wiring optimization for an electronic package
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
TW564527B (en) * 2002-10-17 2003-12-01 Via Tech Inc Hybrid interconnect substrate and method of manufacture thereof
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US20080023821A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US7993972B2 (en) * 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
US9098646B2 (en) * 2007-08-10 2015-08-04 Kyocera Corporation Printed circuit board design system and method
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
JP5587116B2 (ja) * 2009-09-30 2014-09-10 京セラ株式会社 配線基板及び実装構造体
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US8951839B2 (en) * 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
AT13232U1 (de) * 2011-12-28 2013-08-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
KR20140086522A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 접착력이 우수한 프라이머-코팅 동박, 이의 제조방법
JP2014229698A (ja) 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
JP5583828B1 (ja) * 2013-08-05 2014-09-03 株式会社フジクラ 電子部品内蔵多層配線基板及びその製造方法
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
JP2015050315A (ja) 2013-08-31 2015-03-16 イビデン株式会社 結合型のプリント配線板及びその製造方法
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9622350B2 (en) 2013-09-28 2017-04-11 Intel Corporation Method of forming a circuit board
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9351410B2 (en) * 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9609751B2 (en) * 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
US9418877B2 (en) * 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US10381326B2 (en) * 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
JP6298722B2 (ja) * 2014-06-10 2018-03-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
CN106129016A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线pop封装结构及其制作方法
KR101999608B1 (ko) * 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
EP3373714A1 (en) 2018-09-12
CN108573876A (zh) 2018-09-25
US10887977B2 (en) 2021-01-05
US20190297719A1 (en) 2019-09-26
US10383208B2 (en) 2019-08-13
EP3373714B1 (en) 2023-08-23
US20180263105A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
CN110324969B (zh) 部件承载件与倾斜的其它部件承载件连接用于短的电连接
US11051391B2 (en) Thermally highly conductive coating on base structure accommodating a component
CN116314123A (zh) 混合器件载体及其制造方法
US11058007B2 (en) Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
CN111757589B (zh) 部件承载件、其制造方法及使用方法
US11037881B2 (en) Component carrier with face-up and face-down embedded components
US10595414B2 (en) Component carrier and manufacturing method
US10939563B2 (en) Flame retardant structure for component carrier
US10410963B1 (en) Deformed layer for short electric connection between structures of electric device
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
EP3659211A1 (en) Antenna structure on high-frequency dielectric in cavity of component carrier
CN111816638B (zh) 包括双层结构的部件承载件及制造和使用双层结构的方法
US11127670B2 (en) Component carrier with stabilizing structure for interface adhesion
US11410965B2 (en) Electronic device with embedded component carrier
US11810844B2 (en) Component carrier and method of manufacturing the same
EP3340753A1 (en) Connector member integrated with component carrier
CN111200899B (zh) 部件承载件及制造该部件承载件的方法
CN111640727A (zh) 包括具有不同物理特性的介电结构的部件承载件
US11211317B2 (en) Component carrier comprising a component having vertical through connection
CN213960397U (zh) 用于部件承载件的层结构
CN111725177B (zh) 中介层型部件承载件及其制造方法
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
CN110943069A (zh) 在不同的布线层中连接嵌入部件的焊垫的部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination