CN110943069A - 在不同的布线层中连接嵌入部件的焊垫的部件承载件 - Google Patents

在不同的布线层中连接嵌入部件的焊垫的部件承载件 Download PDF

Info

Publication number
CN110943069A
CN110943069A CN201910909971.0A CN201910909971A CN110943069A CN 110943069 A CN110943069 A CN 110943069A CN 201910909971 A CN201910909971 A CN 201910909971A CN 110943069 A CN110943069 A CN 110943069A
Authority
CN
China
Prior art keywords
component
electrically conductive
pads
conductive connection
component carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910909971.0A
Other languages
English (en)
Inventor
弗洛里安·蒂特荣格
沃尔夫冈·斯科瑞特维塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN110943069A publication Critical patent/CN110943069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了部件承载件(100)和制造部件承载件(100)的方法。该部件承载件(100)包括：包括至少一个电绝缘层结构(104)和多个导电层结构(106)的堆叠体；以及部件(108)，该部件嵌入堆叠体(102)中并且在部件(108)的主表面(112)上包括焊垫(110)的阵列，其中，导电层结构(106)中的第一导电连接结构(114)将焊垫(110)中的第一焊垫(110a)电连接直至第一布线平面(120)，并且其中，导电层结构(106)中的第二导电连接结构(116)将焊垫(110)中的第二焊垫(110b)电连接直至与第一布线平面(120)不同的第二布线平面(122)。

Description

在不同的布线层中连接嵌入部件的焊垫的部件承载件
技术领域
本发明涉及一种制造部件承载件的方法，并且涉及一种部件承载件。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能增多、这类部件的小型化程度提高以及待安装在部件承载件诸如印刷电路板上或嵌入其中的部件的数量增加的背景下，越来越多地采用具有若干部件的更强大的阵列状部件或封装件，这些部件或封装件具有多个接触部或连接部，这些接触部之间的间隔甚至更小。移除由这种部件和部件承载件自身在操作期间产生的热逐渐成为问题。同时，部件承载件应具有机械坚固性和电可靠性，以便甚至能在恶劣条件下操作。
特别地，在部件承载件中高效地嵌入并连接具有多个焊垫的部件是一问题。
可能需要在部件承载件中高效地嵌入并连接具有多个焊垫的部件。
发明内容
根据本发明的示例性实施方式，提供了一种部件承载件，其包括：包括至少一个电绝缘层结构(特别是多个电绝缘层结构)和多个导电层结构的堆叠体；部件(特别是多个部件)，该部件嵌入堆叠体中，并且在部件的主表面上包括焊垫的阵列(可选地还在部件的相反的另一主表面上包括另外的焊垫的阵列)，其中，导电层结构中的第一导电连接结构将焊垫中的第一焊垫(特别是多个第一焊垫)电连接直至(特别是仅直至)或进入第一布线平面，并且其中，导电层结构中的第二导电连接结构将焊垫中的第二焊垫(特别是多个第二焊垫)电连接直至(特别是仅直至)或进入与第一布线平面不同的第二布线平面。
根据本发明的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：形成包括至少一个电绝缘层结构和多个导电层结构的堆叠体；将部件嵌入堆叠体中，该部件在部件的主表面上包括焊垫的阵列；通过导电层结构中的第一导电连接结构将焊垫中的第一焊垫电连接直至或进入第一布线平面；以及通过导电层结构中的第二导电连接结构将焊垫中的第二焊垫电连接直至或进入与第一布线平面不同的第二布线平面。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或在其中容纳一个或多个部件以用于提供机械支撑和/或电气连接的任何支撑结构。换言之，部件承载件可以被配置成用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机内插物、和IC(集成电路)基板中的一种。部件承载件还可以是将上面所提及类型的部件承载件中的不同部件承载件组合的混合板。
在本申请的上下文中，术语“部件”可以特别地指待被集成在部件承载件堆叠体中的任何嵌体，该嵌体实现一定(特别是电)功能，并且可以通过其一个或多个焊垫与堆叠体的导电层结构连接。
在本申请的上下文中，术语“堆叠体”可以特别地指平行地安装在彼此顶部上的多个平面层结构的布置。
在本申请的上下文中，术语“层结构”可以特别地指连续层、图案化层或公共平面内的多个非连续岛。
在本申请的上下文中，术语“布线平面”可以特别地指与堆叠体的层结构的平面平行、与部件的主表面平行和/或与部件承载件的主表面平行的平面。在布线平面内，一个或多个导电迹线可以延伸。一个布线平面的这种迹线可以与布线平面中的另一个布线平面的迹线平行。
根据本发明的示例性实施方式，提供了一种部件承载件，该部件承载件具有部件，该部件在该部件的表面上具有多个焊垫。为了高效地提供扇出结构/再分布结构，焊垫通过至少一个或多个导电连接结构与电子外围设备电连接，该至少一个或多个导电连接结构将焊垫连接部引导到在不同竖向层级处的不同平行布线平面。这可以通过下述方式实现：将导电连接结构配置为由水平布线迹线(优选地实施为直接电镀平版印刷部件连接部)以及(对于连接结构的至少一部分)一个或多个(特别是直接堆叠的)竖向互连件构成。通过采取该措施，可以以非常紧凑的方式制成可简单制造的连接部，甚至部件的大量焊垫也是如此。这还可以使得能够获得与高效的热传递结合的高电流部件源(sourcing，来源、源头)。所描述的扇出架构有利地可以特别地应用于具有大量输入/输出连接部和/或高密度的输入/输出连接部的部件。所描述的理念还优选地可以与细线结构化以及对电力应用和高频应用的需求兼容。
在下文中，将解释方法和部件承载件的其他示例性实施方式。
在实施方式中，部件是有源部件，特别是半导体芯片。能通过另一电信号控制电流的部件可以指有源部件(例如半导体芯片)。不能通过另一电信号控制电流的部件可以称为无源器件。电阻器或电容器是无源部件的示例。对于经常具有相当大数量的焊垫的有源部件，所描述的布线架构的有利效果特别显著。
在实施方式中，部件在主表面上具有至少5个焊垫，特别地至少10个焊垫，更特别地至少30个焊垫。特别地对于具有这种大量输入/输出连接部的部件，所描述的布线架构特别有利。
在实施方式中，第一布线平面涵盖部件的具有多个焊垫的主表面或与其相同。在这种实施方式中，第一导电连接结构可以直接接触焊垫，并且可以完全位于与部件的主表面对应的平面中。在这种实施方式中，可以通过直接电镀平版印刷形成在第一布线平面中的第一导电连接结构。因此，获得可以以在竖向上非常紧凑的方式制造的具有高性能扇出层结构的部件承载件。
在实施方式中，第一导电连接结构包括沿水平方向延伸的第一导电迹线或由其组成。换言之，在这种配置中无需竖向互连件来使一个或多个焊垫与第一布线平面接触。与此相比，仅一个或多个共面第一迹线就可以连接对应的焊垫。可以通过直接电镀平版印刷制造架构实现这种配置。
在另一实施方式中，第一布线平面与部件的具有多个焊垫的主表面不同，特别地被移置为与部件的具有多个焊垫的主表面平行。在这种实施方式中，第一布线平面可以被布置在部件的具有多个焊垫的主表面与第二布线平面之间。因此，在该实施方式中，第一布线平面已经被移置为相对于主表面平行，特别地被移置与竖向互连结构诸如铜填充激光过孔对应的距离。这种结构在下述情况中可以是有利的：没有足够的空间用于在与部件的主表面相同的平面中形成第一导电连接结构。
在实施方式中，第一导电连接结构由(特别地仅由)沿水平方向延伸的第一迹线和与第一迹线直接接触的(特别地第一)竖向贯穿连接部构成。特别地，第一导电连接结构可以包括直接接触第一焊垫的第一竖向贯穿连接部，并且可以包括直接接触第一竖向贯穿连接部的在第一布线平面中的迹线。这种架构具有下述优点：在根据部件的主表面的平面中不要求任何限制，因为此处最低的第一布线结构形成在被移置为相对于部件的主表面平行的平面中。
在实施方式中，第二布线平面与部件的具有多个焊垫的主表面不同，并且与第一布线平面不同。通过相对于部件的焊垫阵列以及第一布线平面移置第二布线平面，可以获得在空间上清楚限定的再分布结构，允许三维地展开焊垫连接部。
在实施方式中，第二导电连接结构由(特别地仅由)在第二布线平面中沿水平方向延伸的第二迹线以及将第二焊垫与第二迹线连接的至少一个直接连接的(特别地第二)竖向贯穿连接部特别是多个直接连接的(特别地第二)竖向贯穿连接部构成。特别地，第二导电连接结构可以包括多个直接连接的第二竖向贯穿连接部，其中，第二竖向贯穿连接部中的最低第二竖向贯穿连接部直接接触第二焊垫，并且第二导电连接结构可以包括在第二布线平面中的直接接触第二竖向贯穿连接部中的最高第二竖向贯穿连接部的迹线。因此，形成第二导电连接结构的一般架构与第一导电连接结构相比可以大致相同，不同之处是对第二导电连接结构预见了另外的或附加的竖向互连件(诸如铜填充激光过孔)。因此，可以实现部件承载件的内部的均匀制造和均匀的材料组成。这又可以有利地遏制不期望的效果，诸如脱层、翘曲等。
在实施方式中，导电层结构中的第三导电连接结构将焊垫中的第三焊垫电连接直至(特别地仅直至)或进入与第一布线平面和第二布线平面不同的第三布线平面。特别地，第三导电连接结构可以由在第三布线平面中沿水平方向延伸的第三迹线以及将第三焊垫与第三迹线连接的多个特别是至少三个直接连接的(特别地第三)竖向贯穿连接部构成。因此，形成第三导电连接结构的一般架构与第二导电连接结构相比可以大致相同，不同之处是对第三导电连接结构预见了另外的或附加的竖向互连件(诸如铜填充激光过孔)。以对应的方式，在主表面上要接触附加焊垫同时维持一般制造架构的情况下，可以增加一个或多个另外的导电连接结构(即，第四、第五等)。因此，根据本发明的示例性实施方式的多级扇出理念可以容易地进行调整以用于更大数量的焊垫。
在实施方式中，在部件的具有多个焊垫的主表面上的平面图中，第二迹线完全覆盖第一迹线。对应地，第三迹线可以完全覆盖上述平面图中的第一迹线和第二迹线。因此，可以获得非常有序且非常对称的布置。
然而，替代性地，在所描述的平面图中，第二迹线可以仅部分地覆盖第一迹线，或者可以根本不覆盖第一迹线。另外地或替代性地，在所描述的平面图中，第三迹线可以仅部分地覆盖第一迹线和/或第二迹线，或者可以根本不覆盖第一迹线和/或第二迹线。
在实施方式中，在部件的具有多个焊垫的主表面上的平面图中，导电层结构的连接焊垫的导电连接结构沿该平面的两个垂直方向和/或两个相反方向延伸，以将部件的焊垫连接直至不同的布线平面。因此，当所描述的导电连接结构的布置在部件的主表面的平面上的视图中延伸到优选地垂直的方向上时，三维扇出成为可能。在这种视图(对比图2)中，布线迹线可以从主表面沿两个相反水平方向以及另外地沿两个相反竖向方向延伸。然而，在其他实施方式中，每个其他角度和/或方向也是可能的。因此，本发明的示例性实施方式的布线理念可以适当地与待连接的甚至巨量的焊垫兼容，因此可以用于提供具有非常高数量的输入/输出连接部的扇出层。
在实施方式中，焊垫中在部件的主表面上较靠中心地定位的焊垫与焊垫中较不靠中心地定位在部件的具有焊垫的阵列的主表面中特别是位于部件的主表面的边缘的另一焊垫相比被连接直至距部件的主表面在竖向上较远的布线平面。从图1、图2或图12中可以看出，较靠周边地定位的焊垫可以与较靠中心地定位的焊垫相比被引出至较低层级的布线平面。通过采取这种措施，可以使迹线清楚地分开，而且可以避免不期望的交叉。这又允许遏制不期望的效果，诸如形成寄生电容等。
在实施方式中，连接结构中的至少一部分包括仅在所指定的布线平面中水平延伸的迹线。换言之，单个水平延伸的迹线可以与0、1、2、3或者任何其他更高数量的竖向互连件结合，以用于形成扇出结构。可以以简单的方式制造这种布线。
在实施方式中，连接结构中的至少一部分可以包括多个直接连接的、堆叠的或错列的(staggered，交错的)且至少部分地金属填充的激光过孔。在本上下文中，术语“直接连接的”指竖向互连结构(特别是铜填充的激光过孔)可以直接形成在彼此顶部上，特别地无需中间材料。替代性地，水平焊垫(例如由铜制成)可以夹在相邻的竖向互连结构之间。
在实施方式中，在与部件的主表面垂直的截面图(对比图1、图12)中，第一导电连接结构可以在第二导电连接结构下方连续延伸。对应地，在与部件的主表面垂直的截面图(对比图1、图12)中，第二导电连接结构可以在第三导电连接结构下方连续延伸。而且通过采取这种措施，可以防止不同布线层级的不期望的交叉。这可以抑制不同线之间的串扰。
在实施方式中，在与部件的主表面垂直的截面图(对比图1、图12)中，第一导电连接结构、第二导电连接结构和第三导电连接结构中的至少一个大致是L形的。特别地，L形的长边可以对应于水平布线迹线(例如电镀平版印刷结构或图案化的金属箔)，而L形的短边对应于一个或多个竖向互连结构(特别是铜填充的激光过孔)。这还可以促进平坦的配置以及因此竖向紧凑的部件承载件。
在实施方式中，方法包括仅通过形成电镀平版印刷结构——即无需对该导电连接结构形成竖向互连结构(诸如铜填充的激光过孔)——来形成导电连接结构中的至少一个导电连接结构。例如，可以施加光阻层，并且可以对光阻层进行图案化，以限定导电连接结构中的相应导电连接结构的水平布线迹线。可以根据光阻层的图案来例如电沉积(例如通过铜镀)这种布线迹线的材料。
在另一实施方式中，方法包括形成结合至少一个连接的激光钻削微过孔特别是多个堆叠的或错列的激光钻削微过孔的电镀平版印刷结构，以用于形成导电连接结构中的至少一个导电连接结构。与上文描述的实施方式相比，电镀平版印刷结构还可以结合有一个或多个激光钻削微过孔。要制造激光钻削微过孔，可以钻削出穿过导电层结构中的一个导电层结构的激光孔，特别地直到暴露水平布线结构。其后，可以用导电材料(特别是铜)填充激光钻削过孔。例如，可以通过首先形成种子层(例如通过无电镀覆)、然后沉积附加的导电材料(例如电镀覆)来进行填充。
在实施方式中，方法包括：对基部结构设置通孔，并将部件放置在通孔中。基部结构，特别是芯，可以具有与部件的底表面对齐的底表面。芯可以是堆叠体的具有用于容纳部件的腔的中心部分。例如，这种芯可以由完全固化的材料(诸如FR4)制成。
在实施方式中，方法包括：将临时承载件附接至基部结构并将部件附接在临时承载件上处于通孔中；用填充介质至少部分地填充在部件、基部结构和临时承载件之间的间隙；其后，移除临时承载件。通过下文描述的层压程序或类似程序，临时承载件可以在基部结构和部件的布置变硬之前为部件临时提供机械支撑。特别地，方法还可以包括向基部结构的背离临时承载件的上主表面层压至少一个电绝缘层结构中的至少一个(用作填充介质)。作为替代填充介质，可以在围绕部件的至少一部分的腔中分配液态粘合剂。在使填充介质固化(例如通过层压)后，就可以移除临时承载件，因为现在基部结构、部件和填充介质(特别是粘合剂或层压的介电材料)的布置可以足够硬，不再需要临时承载件的支撑功能。例如，这种临时承载件可以是粘性带，其可以附接至基部结构的背侧，并且可以封闭基部结构中的通孔，用于界定部件的相应腔体。然后，可以将相应部件放置在临时承载件的粘性表面上，以确保部件的正确定位。在已将电绝缘层结构附接并连接(特别地通过层压)至基部结构和部件，同时用电绝缘层结构的材料填充其间的间隙从而获得刚硬结构后，不再需要临时承载件，并且可以从背侧移除该临时承载件。因此，可能的是，临时承载件不形成容易地制造的部件承载件的一部分。虽然如此，临时承载件可以有助于在空间上将部件准确定位在基部结构中。
在实施方式中，方法包括在将部件嵌入堆叠体后形成导电连接结构作为再分布层。在本申请的上下文中，术语“再分布层”可以特别地指连接结构的互连导电元件的阵列，该连接结构被配置成在相应部件的结构的较小维度(诸如焊垫维度和/或半导体部件的距离)与部件承载件技术的结构的较大维度(诸如外部焊垫的维度和印刷电路板(PCB)的迹线)之间转化。再分布层还可以表示为电路，该电路将输入/输出接触部(特别是在嵌入部件诸如半导体芯片的位置处)的第一空间间隔(特别是较窄的间隔)转变为输入/输出接触部(特别是在部件承载件诸如印刷电路板的外部位置处)的不同第二空间间隔(特别是较宽的间隔)。换言之，再分布结构可以提供电扇出功能。
在实施方式中，方法包括通过由完全加成工艺、半加成工艺和减成工艺组成的组中的一种形成导电连接结构中的至少一个导电连接结构的沿水平方向延伸的迹线。完全加成工艺可能涉及形成镀覆催化剂并通过图案化光刻胶覆盖镀覆催化剂。然后可以通过沉积的另外的金属覆盖镀覆催化剂的其余暴露部分。关于半加成工艺，可以形成金属种子层(例如通过无电镀覆、物理气相沉积或化学气相沉积)，可以施加图案化光刻胶，并且可以根据光刻胶的图案沉积另外的金属材料(例如通过电镀过程)。其后，可以移除光刻胶以及种子层的之前被覆盖的部分。关于减成工艺，可以在金属片上形成图案化光刻胶，其中，然后根据光刻胶的图案蚀刻金属片以移除金属材料并维持仅迹线。在所有三种情况下，所用的金属可以优选地是铜。
在实施方式中，部件承载件包括由至少一个电绝缘层结构和至少一个导电层结构构成的堆叠体。例如，部件承载件可以是所提及的电绝缘层结构和导电层结构的层压体，特别是通过施加机械压力形成所述层压体，如果需要的话所述形成过程受热能支持。所提及的堆叠体可以提供板状部件承载件，该板状部件承载件能够为其他部件提供大的安装表面并且尽管如此仍非常薄且紧凑。术语“层结构”可以特别地指连续层、图案化层或公共平面内的多个非连续岛。
在实施方式中，部件承载件被成形为板。这有助于紧凑的设计，其中部件承载件仍然为在其上安装部件提供了大的基础。此外，特别是作为嵌入的电子部件的示例的裸晶片，得益于其小的厚度，可以被方便地嵌入在薄板诸如印刷电路板中。
在实施方式中，部件承载件被配置成由印刷电路板和基板(特别地IC基板)组成的组中的一种。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地指部件承载件(其可以是板状的(即，平面的)、三维曲线的(例如当使用3D打印制造时)，或者其可以具有任何其他形状)，该部件承载件通过将若干电导电层结构与若干电绝缘层结构层压在一起形成，上述形成过程例如通过施加压力和/或热能进行。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料或FR4材料。例如通过激光钻孔或机械钻孔来形成穿过层压体的通孔并通过用导电材料(特别是铜)填充上述通孔从而形成作为通孔连接的过孔，各个导电层结构可以以期望的方式彼此连接。除了可以在印刷电路板中嵌入一个或多个部件之外，印刷电路板通常被配置用于在板状印刷电路板的一个表面或两个相反表面上容纳一个或多个部件。它们可以通过焊接连接到相应的主表面。PCB的电介质部分可以由具有增强纤维(诸如玻璃纤维)的树脂组成。
在本申请的上下文中，术语“基板”可以特别地表示具有与待安装在其上的部件(特别是电子部件)基本相同的大小的小型部件承载件。更具体地，基板可以理解为用于电连接部或电网络的部件承载以及与印刷电路板(PCB)相当的部件承载件，然而具有相当较高密度的横向和/或竖向布置的连接部。横向连接部是例如传导路径，而竖向连接部可以是例如钻孔。这些横向和/或竖向连接部布置在基板内，并且可以用于提供所容置的部件或未容置的部件(诸如裸晶片)特别是IC芯片与印刷电路板或中间印刷电路板的电气连接，热连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强球体(诸如玻璃球)的树脂构成。
基板或内插件可以包括至少一层玻璃、硅、陶瓷和/或有机材料(如树脂)或由其组成。基板或内插件还可以包括感光性或可干蚀刻的有机材料如环氧基积层膜或高分子化合物如聚酰亚胺、聚苯并恶唑或苯并环丁烯。
在实施方式中，至少一个电绝缘层结构包括由下述组成的组中的至少一种：树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺三嗪树脂，更具体地FR-4或FR-5)；氰酸酯；聚亚苯基衍生物；玻璃(特别地玻璃纤维、玻璃球、多层玻璃、玻璃类材料)；预浸材料；感光性介电材料；聚酰亚胺；聚酰胺；液晶聚合物(LCP)；环氧基积层膜；聚四氟乙烯(铁氟龙)；陶瓷；以及金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网状物、纤维或球体。尽管通常优选预浸料、FR4或环氧基积层膜或感光性介电质，但也可以使用其他材料。对于高频的应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以在部件承载件中被实现为电绝缘层结构。
在实施方式中，导电层结构包括由铜、铝、镍、银、金、钯和钨组成的组中的至少一种。尽管通常优选铜，但是其他材料或其涂覆的变型也是可以的，特别是涂覆有超导材料诸如石墨烯。
至少一个部件承载件(和/或可以被嵌入部件承载件中和/或可以被表面安装在部件承载件上的至少一个另外的部件)可以特别地选自由以下组成的组：非导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、热传递单元(例如热管)、光导元件(例如光波导或光导管连接装置)、电子部件或它们的组合。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或另一数据存储器)、过滤器、集成电路、信号处理部件、功率管理部件、光电子接口元件、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片和能量采集单元。然而，部件承载件中可以嵌入其他部件。例如，可以将磁性元件用作部件。这种磁性元件可以是永磁元件(诸如铁磁元件、反铁磁元件，或铁淦氧磁元件例如铁氧体芯)或者可以是顺磁性元件。然而，部件也可以是处于板中板配置的另一部件承载件。部件可以被表面安装在部件承载件上和/或可以嵌入其内部。此外，其他部件特别是那些产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件也可以用作部件。
在实施方式中，部件承载件是层压型部件承载件。在这种实施方式中，部件承载件为通过施加压紧力——如需要还伴随热——堆叠并连接在一起的多层结构的复合体。
根据待在下文中描述的实施方式的实施例，本发明的以上限定的方面和其他方面变得明显，并且参考实施方式的这些实施例对其进行说明。
附图说明
图1示出了根据本发明的示例性实施方式的部件承载件的截面图。
图2示出了根据本发明的示例性实施方式的部件承载件的平面图。
图3至图11示出了根据本发明的示例性实施方式的在执行制造图11所示的具有嵌入部件的部件承载件的方法期间获得的结构的截面图。
图12示出了根据本发明的另一示例性实施方式的部件承载件的截面图。
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
具体实施方式
在参考附图更详细地描述示例性实施方式之前，将总结一些基本考量，基于这些考量展开了本发明的示例性实施方式。
根据本发明的示例性实施方式，提供了一种部件承载件，其被配置为多级扇出嵌入部件封装件。
通常，具有嵌入部件的部件承载件可以形成为具有单级扇出连接部。然而，这种配置可能会限制部件的输入/输出连接部的数量和密度，因为缺少扇出空间和连接机会。
为了至少部分地克服上述和/或其他缺点，本发明的示例性实施方式进行高准确度的电镀平版印刷部件连接。非常有利地，这可以与激光钻削微过孔的形成相结合。因此，高电流部件源可以有利地与高性能的热传递结合。因此，本发明的示例性实施方式提供一种扇出理念，该扇出理念特别地非常有利于具有大量输入/输出连接部和/或高密度的输入/输出连接部的部件。特别地，这可以实现与电力应用结合的细线结构化。
根据本发明的示例性实施方式，高准确度的电镀平版印刷部件连接可以有利地与激光钻削微过孔结合。还可以提供多级激光钻削微过孔，以允许在多个层上从一个或多个部件中扇出高I/O数和/或高I/O密度。这种不同连接技术的混合或混杂使用可以提供嵌入几乎任何类型的部件的机会。此外，这种架构可以有助于使嵌入过程适用于性能进一步提高的嵌入技术。
根据示例性实施方式，可以使用电镀平版印刷连接结构和激光钻削微过孔二者以及堆叠的或错列的激光钻削微过孔来在部件承载件中实现多PCB层扇出连接部，以连接嵌入部件。
因此，在输入/输出连接部的数量和密度方面基本上没有部件设计限制。特别地，本发明的示例性实施方式通过实现电镀平版印刷过程以增加配准容差——特别是对于相连层的高密度集成(HDI)连接部——来使得能够放大部件焊垫。此外，本发明的示例性实施方式使得对热传递进行主动管理，特别是通过改变微过孔直径和/或铜厚度来实现。此外，由于输入/输出连接部的较高可能密度，减小嵌入部件的占地面积可以成为可能。此外，导电连接结构——考虑到其配置——可以有助于提高部件承载件的电磁辐射屏蔽能力。这可以特别地有利于高频率应用。
图1示出了根据本发明的示例性实施方式的部件承载件100的截面图。
图2示出了根据本发明的示例性实施方式的部件承载件100的平面图。虽然图2的实施方式与图1的实施方式不同(特别是在焊垫110的数量方面)，但两个实施方式非常相似，并且将在下文一起描述。
在所示实施方式中，部件承载件100被实施为印刷电路板(PCB)。根据图1和图2的部件承载件100包括由多个导电层结构106和多个电绝缘层结构104构成的层压层堆叠体102。
导电层结构104可以包括图案化的金属层(诸如图案化的铜箔等)和金属竖向互连件。竖向互连件可以例如通过机械钻削或激光钻削形成。然后，可以用导电材料(例如铜)例如通过无电镀覆以及随后的电镀覆的结合来至少部分地填充对应形成的钻孔。在所示实施方式中，通过用激光钻削形成孔并随后用铜镀覆填充孔来形成竖向互连件。
电绝缘层结构104可以包括层压层，层压层可以由树脂(特别是环氧树脂)制成，可选地还包括增强颗粒(诸如玻璃纤维或玻璃球)。例如，电绝缘层结构104可以由预浸料或FR4制成。电绝缘层结构104还包括具有腔体142的中心基部结构140。基部结构140可以例如由完全固化的介电材料诸如FR4制成。
可以针对热导率配置电绝缘层结构104(如，功能介电层)。相应地，电绝缘层结构104可以具有下述技术效果：可以从部件108引导由该部件发出的热，以提高部件的可靠性。
此外，针对高频率、HF、屏蔽或电磁干扰、EMI、屏蔽配置电绝缘层结构104。相应地，电绝缘层结构104可以具有下述技术效果：可以提高电磁兼容性，而且可以保证未分配信号产生、信号传输和信号分配。
此外，电绝缘层结构104可以被配置用于使用陶瓷填充聚合物进行电容解耦。相应地，电绝缘层结构104可以具有下述技术效果：可以屏蔽其他部件对部件108的电容影响。
此外，电绝缘层结构104可以被配置用于缓冲(低模量材料)。相应地，电绝缘层结构104可以具有下述技术效果：可以减小作用在部件承载件100上的机械应力，使得即使在部件承载件在应力条件下相应地在恶劣环境中操作的情况下也可以提高部件108的可靠性。
从图1和图2还可以看出，有源电子部件108被嵌入在堆叠体102中，更准确地说是嵌入在基部结构140的腔体142中。部件108在部件108的上主表面112上包括——在所示实施方式中是矩形和矩阵状的——导电焊垫110(例如由铜制成)的阵列。图1中可以看见六个焊垫110，图2中提供了56个焊垫110。根据图1，所有焊垫110均面朝上地形成在部件108的相同(此处为上)主表面112上。部件108可以被配置为半导体芯片，更具体地为微处理器。然而，还可能的是，部件108是专用集成电路(ASIC)、电源管理集成电路(PMIC)、直流(DC)转换器等。
为了电连接(以及可选地还热连接)焊垫110，预见了多个导电连接结构114、116、118，用于建立三维有序的扇出结构。导电层结构106中的第一导电连接结构114将焊垫110中位于最周边的第一焊垫110a电连接直至并进入第一布线平面120。导电层结构106中的第二导电连接结构116将焊垫110中较不靠周边且较靠中心地定位的第二焊垫110b电连接直至并进入在竖向上定位成比第一布线平面120高(即，定位成距离主表面112更远)的第二布线平面122。导电层结构106中的第三导电连接结构118将焊垫110中甚至更靠中心地定位的第三焊垫110c电连接直至并进入与第一布线平面120和第二布线平面122不同的第三布线平面124。在图2中，两个附加的中心焊垫110c通过第二导电连接结构116连接。
从图1中可以看出，第一布线平面120与部件108的具有多个焊垫110的主表面112相同。相应地，第一导电连接结构114仅由沿水平方向延伸的第一迹线126组成。因此，第一导电连接结构114直接接触第一焊垫110a，并完全位于与部件108的主表面112对应的平面中。
再次参照图1，第二导电连接结构116由在第二布线平面122中沿水平方向延伸的第二迹线130以及将第二焊垫110b中的相应一个焊垫与第二迹线130中的相应一根迹线连接的一个直接连接的竖向贯穿连接部132构成。
仍然参照图1，第三导电连接结构118由在第三布线平面124中的第三迹线134以及将相应的第三焊垫110c与相应的第三迹线134连接的两个直接堆叠的或直接连接的竖向贯穿连接部136构成。
在图2的平面图中在部件108的具有多个焊垫110的主表面112上，导电层结构106中连接焊垫110的导电连接结构114、116、118沿该平面的两个垂直方向(在所示实施方式中水平地和竖向地)延伸，以将部件108的焊垫110连接直至不同的布线平面120、122、124。导电连接结构114、116、118的组成部分因此向外延伸经过部件108的所有四个边缘。
如图1中每个所示，在部件108的主表面112上较靠中心地定位的成组焊垫110与在部件108的主表面112上较不靠中心地定位(即，靠近相应边缘)的其他成组焊垫110相比被连接直至在竖向上距部件108的主表面112较远的相应的布线平面120、122、124。在图2中基本上也满足这种设计规则(除了由第二导电连接结构116连接的两个附加的中心焊垫110c)。
如图1所示，连接结构114、116、118中的每个均包括仅在指定布线平面120、122、124中延展的水平延伸的迹线126、130、134。此外，连接结构116、118包括一个或两个直接连接的、堆叠的且铜填充的激光过孔。
在图1中与部件108的主表面112垂直的截面图中，第一导电连接结构114在第二导电连接结构116下方连续延伸。第二导电连接结构116又在第三导电连接结构118下方连续延伸。在图1的视图方向上，第二导电连接结构116和第三导电连接结构118均大致为L形。在所示实施方式中，L的较长边水平延伸，L的较短边竖向延伸。然而，在另一实施方式中，L的较短边可以水平延伸，而L的较长边可以竖向延伸。在所示实施方式中，第一导电连接结构114被成形为基本上直的水平线。
第一导电连接结构114的层级可以表示为纯电镀平版印刷扇出区域。第二导电连接结构116的层级被配置为微过孔扇出结构。此外，第三导电连接结构118的层级被配置为另一微过孔扇出结构。特别地，第一导电连接结构114实现在焊垫层级——即，与部件108的主表面112相同的竖向层级——在提高部件承载件100的紧凑度方面提供显著的优点。而且，该设计规则确保制造简单，根据该设计规则，通常，在部件108的主表面112中较靠中心地定位的焊垫110(参见例如焊垫110c)与在部件108的主表面112中较不靠中心地定位的焊垫110(参见例如焊垫110a)相比被引向层级较高的布线平面(参见例如附图标记124)，该较不靠中心地定位的焊垫被引向层级较低的布线平面(参见例如附图标记120)。同时，该布置还允许在空间上高效地扩散电信号和热，而不会有导电连接结构114、116、118之间相互作用过度的危险。在将电信号和热从部件承载件100的内部朝其电子外围引出的方面描述的简单理念完全可以与高I/O数(即，大量焊垫110以及因此大量输入/输出端子)和高密度的导电连接结构114、116、118兼容。
从图1和图2可以看出，所示的导电连接结构114、116、118的布置使得形成高效且紧凑的再分布结构(特别是再分布层，RDL)，实现在焊垫110层级处的半导体芯片技术的小维度到在部件承载件100的外部主表面处的部件承载件(特别是PCB)技术的大维度之间的转移。根据本发明的示例性实施方式，可以在所有三个维度中——即在由部件108的主表面112的平面限定的两个维度以及垂直于主表面112的第三维度(即，由根据图1的铜填充激光过孔的堆叠方向限定的)中——实现这种再分布。两个电信号以及热的扇出和空间扩散在根据图1的向上方向上发生。因此，可以以省力且高效的方式实现从部件承载件100的内部中的较小金属结构朝向在部件承载件100的外部表面处的较大金属结构的直接且空间上紧凑的再分布。
在根据图2的部件108的主表面112上的平面图中，第二迹线130中的每根完全覆盖或叠覆第一迹线126中的相应一根第一迹线，第三迹线134中的每根完全覆盖或叠覆第二迹线130中的相应一根第二迹线。结果是高度对称的结构。然而，替代性地，可能的是，第二迹线130的至少一部分仅部分地覆盖或叠覆(或者甚至根本不覆盖或叠覆)第一迹线126中的相应一根第一迹线。对应地，第三迹线134的至少部分可以仅部分地覆盖或叠覆(或者可以根本不覆盖或叠覆)第二迹线130中的相应一根第二迹线。
图3至图11示出了根据本发明的示例性实施方式的在执行制造图11所示的具有嵌入部件108的部件承载件100的方法期间获得的结构的截面图。
参照图3，基部结构140设置为由完全固化的材料制成的连续板。因此，所描述的程序以芯层压体——例如由FR4材料制成(可选地在顶部和/或底部包括铜结构(图3中未示出))——开始。
参照图4，可以在基部结构140中形成配准孔150(此处实施为通孔)。因此，可以对图3所示的结构进行机械钻削程序，以用于进行组装配准。
参照图5，可以通过在基部结构140中形成通孔142来形成腔体。这种腔体切割过程可以例如通过机械钻削、铣削、激光处理等进行。因此，图5的基部结构140设置有大小设置成在其中容纳部件108的通孔142(对比图7)。
参照图6，临时承载件144可以被附接至基部结构140的底表面，并且可以从底部侧封闭通孔142。例如，临时承载件144可以是有孔或无孔的粘性带、铜箔、板状芯等。临时承载件144与通孔142一起限定容纳体积，容纳体积用于随后在其中容纳部件108。
参照图7，进行部件组装。因此，部件108被放置在通孔142中，通孔与临时承载件144一起形成用于容纳部件108的腔体。在该过程期间，部件108的底表面被附接在临时承载件144上处于通孔142中。如图7所示，部件108与其主表面112上的其焊垫110阵列一起被放置到临时承载件144上。因此，在所示实施方式中，部件108面朝下地被嵌入在部件承载件100中。面朝上的配置或者面朝上和面朝下的结合配置也是可能的。
参照图8，用填充介质148填充在部件108、基部结构140和临时承载件144之间的剩余间隙146。例如，在本上下文中，可以形成层压层堆叠体102。
为此目的，例如可以在基部结构140和部件108二者上层压至少一个至少部分未固化的电绝缘层结构104(例如预浸料层)。在该层压过程期间，即施加热和/或压力期间，之前至少部分未固化的电绝缘层结构104的介电材料可能融化或者可能变成液态，并且还可以流入部件108和基部结构140之间的间隙146。在该层压期间，之前至少部分未固化的电绝缘层结构104可以通过其树脂材料的交联进行固化。之后，交联且固化的材料将再凝固，然后可以使部件108在芯型或堆叠型基部结构140的通孔142中固定到位。因此，获得所示的层压层堆叠体102。尽管未示出，但在图8的制造阶段，导电层结构106可以另外已与堆叠体102连接。然而，还可以随后将导电层结构106连接至堆叠体102(参见例如图10和图11)。
还可以进行RCF(树脂涂覆箔)层压程序，以用于填充间隙146，因此填充腔体。
参照图9，层压后，现在可以将临时承载件144从由基部结构140、部件108和层结构104构成的同时刚硬的布置上移除(例如剥离)。
移除临时承载件144后，可以进行轮廓寻径和X射线钻削程序。
所描述程序的结果是，现在焊垫110在图9所示的结构的下主表面处暴露。
参照图10，仅通过形成电镀平版印刷结构，使第一导电连接结构114形成在焊垫110的部分上且在相同的竖向层级。更具体地，该过程通过导电层结构106中的第一导电连接结构114将焊垫110中的第一焊垫110a电连接到与主表面112的平面对应的第一布线平面120中。
在本实施方式中，可以通过附加导体形成程序来执行第一导电连接结构114的形成，例如如下所述：首先，可以进行溅镀程序。另外，可以执行铜镀覆过程。然后可以通过执行平版印刷过程限定第一导电连接结构114的形状。
参照图11，结合相连的激光钻削微过孔形成另外的电镀平版印刷结构，以用于形成第二导电连接结构116。实现这一点以用于通过导电层结构106中的第二导电连接结构116将焊垫110中的第二焊垫110b电连接到与第一布线平面120不同的第二布线平面122中。
在所示实施方式中，第二导电连接结构116可以如下制造：首先，可以加成(例如通过冲压或层压)一个或多个介电层(还可以表示为电绝缘层结构104)。然后，可以执行激光钻削程序，以用于形成微过孔。随后，可以用导电材料填充激光钻削孔，例如通过铜镀覆进行上述填充。其后，可以进行平版印刷过程。
尽管未示出，但随后可以形成至少一个另外的导电连接结构(诸如图1和图2所示的导电连接结构118)。
因此，所描述的程序在将部件108嵌入堆叠体102后形成导电连接结构114、116…...作为再分布层。
图12示出了根据本发明的另一示例性实施方式的部件承载件100的截面图。
从图12的实施方式与图1的实施方式的对比可以看出，主要不同之处在于，根据图12，第一导电连接结构114还包括直接接触第一焊垫110a的第一竖向贯穿连接部128(实施为单铜填充激光过孔)。第一竖向贯穿连接部128中的每个直接接触第一布线平面120中的相应水平迹线126。换言之，图12的实施方式的第一导电连接结构114仅由沿水平方向延伸的第一迹线126和与第三迹线126直接接触的第一竖向贯穿连接部128构成。因此，根据图12，第一布线平面120已位于部件108的主表面112上方。这种架构提供根据图1的第一导电连接结构114的仅直接平版印刷连接的替代方案。
对应地，第二导电连接结构116具有两个(而不是一个)堆叠的铜填充激光过孔作为第二竖向贯穿连接部132。因此，图12的第二导电连接结构116包括两个直接连接的第二竖向贯穿连接部132，其中，第二竖向贯穿连接部132的下部直接接触第二焊垫110b。第二布线平面122中的迹线130直接接触两个第二竖向贯穿连接部132的上部。相应地，第三导电连接结构118具有三个(而不是两个)堆叠的铜填充激光过孔作为第三竖向贯穿连接部136。
在图12的实施方式中，第一布线平面120已与部件108的具有多个焊垫110的主表面112不同。因此，根据图12，第一布线平面120布置在部件108的具有多个焊垫110的主表面112与第二布线平面122之间。
本领域技术人员将理解，关于图1、图2和图12描述的理念可以扩展到其他布线平面，以基本上接触任何期望数量的焊垫110。因此，在焊垫110的数量足够高例如至少5个、特别地至少10个、更特别地至少30个的情况下，可以特别高效地实现本发明的示例性实施方式。
应当注意，术语“包括”不排除其他元件或步骤，并且“一”或“一个”不排除多个。还可以将结合不同实施方式描述的元件进行组合。
还应注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实现不限于附图中所示的和以上所描述的优选实施方式。相反，即使在根本不同的实施方式的情况下，使用所示的方案和根据本方面的原理的多种变型也是可能的。

Claims (15)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
包括至少一个电绝缘层结构(104)和多个导电层结构(106)的堆叠体(102)；
部件(108)，所述部件嵌入所述堆叠体(102)中，并且在所述部件(108)的主表面(112)上包括焊垫(110)的阵列；
其中，所述导电层结构(106)中的第一导电连接结构(114)将所述焊垫(110)中的第一焊垫(110a)电连接直至第一布线平面(120)；
其中，所述导电层结构(106)中的第二导电连接结构(116)将所述焊垫(110)中的第二焊垫(110b)电连接直至第二布线平面(122)，所述第二布线平面与所述第一布线平面(120)不同。
2.根据权利要求1所述的部件承载件(100)，包括下述特征中的一个：
其中，所述第一布线平面(120)与所述部件(108)的具有多个焊垫(110)的所述主表面(112)对应；
其中，所述第一布线平面(120)与所述部件(108)的具有所述多个焊垫(110)的所述主表面(112)不同，特别地与所述部件(108)的具有所述多个焊垫(110)的所述主表面(112)平行。
3.根据权利要求1至2中任一项所述的部件承载件(100)，包括下述特征中的至少一个：
其中，所述第二布线平面(120)与所述部件(108)的具有所述多个焊垫(110)的所述主表面(112)不同，并且与所述第一布线平面(120)不同；
其中，所述第一布线平面(120)布置在所述部件(108)的具有所述多个焊垫(110)的所述主表面(112)与所述第二布线平面(122)之间；
其中，所述第一导电连接结构(114)仅由沿水平方向延伸的第一迹线(126)构成。
4.根据权利要求1至3中任一项所述的部件承载件(100)，其中，所述第一导电连接结构(114)由下述构成特别是仅由下述构成：沿水平方向延伸的第一迹线(126)；以及与所述迹线(126)接触特别是直接接触的竖向贯穿连接部(128)。
5.根据权利要求1至4中任一项所述的部件承载件(100)，其中，所述第二导电连接结构(116)由下述构成且特别是仅由下述构成：在所述第二布线平面(122)中沿水平方向延伸的第二迹线(130)；以及将所述第二焊垫(110b)与所述第二迹线(130)连接的至少一个连接的竖向贯穿连接部(132)，特别是至少一个直接连接的竖向贯穿连接部，特别是多个直接连接的竖向贯穿连接部(132)。
6.根据权利要求4和5中任一项所述的部件承载件(100)，其中，在所述部件(108)的具有所述多个焊垫(110)的所述主表面(112)上的平面图中，所述第二迹线(130)仅部分地覆盖或完全地覆盖所述第一迹线(126)，或者根本不覆盖所述第一迹线(126)。
7.根据权利要求1至6中任一项所述的部件承载件(100)，其中，所述导电层结构(106)中的第三导电连接结构(118)将所述焊垫(110)中的第三焊垫(110c)电连接直至与所述第一布线平面(120)和所述第二布线平面(122)不同的第三布线平面(124)，其中，特别地，所述第三导电连接结构(118)由下述构成且特别是仅由下述构成：在所述第三布线平面(124)中沿水平方向延伸的第三迹线(134)；以及将所述第三焊垫(110c)与所述第三迹线(134)连接的多个直接连接的竖向贯穿连接部(136)，特别是至少三个直接连接的竖向贯穿连接部。
8.根据权利要求1至7中任一项所述的部件承载件(100)，其中，在与所述部件(108)的所述主表面(112)垂直的截面图中，所述第一导电连接结构(114)在所述第二导电连接结构(116)下方连续地延伸。
9.根据权利要求7和8中任一项所述的部件承载件(100)，其中，在与所述部件(108)的所述主表面(112)垂直的截面图中，所述第二导电连接结构(116)在所述第三导电连接结构(118)下方连续地延伸。
10.根据权利要求1至9中任一项所述的部件承载件(100)，包括下述特征中的至少一个：
其中，在所述部件(108)的具有所述多个焊垫(110)的所述主表面(112)上的平面图中，所述导电连接结构(114、116、118)中的至少一部分沿该平面的两个垂直方向和/或两个相反方向延伸，以将所述部件(108)的所述焊垫(110)连接直至不同的布线平面(120、122、124)；
其中，所述焊垫(110)中在所述部件(108)的所述主表面(112)上较靠中心地定位的相应一个焊垫与所述焊垫(110)中较不靠中心地定位在所述部件(108)的所述主表面(112)中特别是位于所述部件的主表面的边缘处的相应另一焊垫相比被连接直至距所述部件(108)的所述主表面(112)具有竖向上较大距离的布线平面(120、122、124)；
其中，所述连接结构(114、116、118)中的至少一部分包括仅在所指定的布线平面(120、122、124)中水平延伸的迹线(126、130、134)；
其中，所述连接结构(114、116、118)中的至少一部分包括多个直接连接的、堆叠的或错列的且至少部分地金属填充的激光过孔；
其中，在与所述部件(108)的所述主表面(112)垂直的截面图中，所述导电连接结构(114、116、118)中的至少一个导电连接结构大致是L形的；
其中，所述部件(108)选自由下述组成的组：电子部件；非导电和/或导电嵌体；热传递单元；光导元件；能量收集单元；有源电子部件；无源电子部件；电子芯片；存储装置；滤波器；集成电路；信号处理部件；功率管理部件；光电接口元件；电压变换器；密码部件；发射器和/或接收器；机电换能器；致动器；微机电系统；微处理器；电容器；电阻器；电感；蓄能器；开关；相机；天线；磁性元件；另外的部件承载件(100)；以及逻辑芯片；
其中，所述导电层结构(106)包括由下述组成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及材料中的任何一种可选地涂覆有超导材料诸如石墨烯；
其中，所述至少一个电绝缘层结构(104)包括由下述组成的组中的至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷以及金属氧化物；
其中，所述部件承载件(100)被成形为板；
其中，所述部件承载件(100)被配置为由印刷电路板和基板组成的组中的至少一种；
其中，所述部件承载件(100)被配置为层压型部件承载件(100)。
11.一种制造部件承载件(100)的方法，其中，所述方法包括：
形成包括至少一个电绝缘层结构(104)和多个导电层结构(106)的堆叠体(102)；
将部件(108)嵌入所述堆叠体(102)中，所述部件在所述部件(108)的主表面(112)上包括焊垫(110)的阵列；
通过所述导电层结构(106)中的第一导电连接结构(114)将所述焊垫(110)中的第一焊垫(110a)电连接直至第一布线平面(120)；
通过所述导电层结构(106)中的第二导电连接结构(116)将所述焊垫(110)中的第二焊垫(110b)电连接直至第二布线平面(122)，所述第二布线平面与所述第一布线平面(120)不同。
12.根据权利要求11所述的方法，包括下述特征中的一个：
其中，所述方法包括通过形成电镀平版印刷结构特别是仅通过形成电镀平版印刷结构来形成所述导电连接结构(114、116、118)中的至少一个导电连接结构；
其中，所述方法包括形成与至少一个连接的激光钻削微过孔、特别是多个堆叠的或错列的激光钻削微过孔结合的电镀平版印刷结构，以用于形成所述导电连接结构(114、116、118)中的至少一个导电连接结构。
13.根据权利要求11至12中任一项所述的方法，其中，所述方法包括：对基部结构(140)设置通孔(142)，并将所述部件(108)放置在所述通孔(142)中。
14.根据权利要求13所述的方法，其中，所述方法包括：
将临时承载件(144)附接至所述基部结构(140)并将所述部件(108)附接在所述临时承载件(144)上处于所述通孔(142)中；
用填充介质(148)至少部分地填充在所述部件(108)、所述基部结构(140)和所述临时承载件(144)之间的间隙(146)；
其后，移除所述临时承载件(144)。
15.根据权利要求11至14中任一项所述的方法，包括下述特征中的至少一个：
其中，所述方法包括在将所述部件(108)嵌入所述堆叠体(102)中之后形成所述导电连接结构(114、116、118)作为再分布结构；
其中，所述方法包括通过由完全加成工艺、半加成工艺和减成工艺组成的组中的一种形成所述导电连接结构(114、116、118)中的至少一个导电连接结构的沿水平方向延伸的迹线(126、130、134)。
CN201910909971.0A 2018-09-25 2019-09-25 在不同的布线层中连接嵌入部件的焊垫的部件承载件 Pending CN110943069A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18196460.2 2018-09-25
EP18196460.2A EP3629682A1 (en) 2018-09-25 2018-09-25 Component carrier with embedded component having pads connected in different wiring layers

Publications (1)

Publication Number Publication Date
CN110943069A true CN110943069A (zh) 2020-03-31

Family

ID=63720490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910909971.0A Pending CN110943069A (zh) 2018-09-25 2019-09-25 在不同的布线层中连接嵌入部件的焊垫的部件承载件

Country Status (3)

Country Link
US (1) US11240914B2 (zh)
EP (1) EP3629682A1 (zh)
CN (1) CN110943069A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321980A1 (en) * 2000-09-25 2003-06-25 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20050184393A1 (en) * 2004-02-20 2005-08-25 Shinko Electric Industries Co., Ltd. Multilayer wiring board
US20090057001A1 (en) * 2007-08-31 2009-03-05 Ji-Hyun Jung Integrated circuit package and manufacturing method thereof
US20150325925A1 (en) * 2013-12-18 2015-11-12 Telesphor Teles Kamgaing Embedded millimeter-wave phased array module
CN206819971U (zh) * 2017-01-20 2017-12-29 奥特斯(中国)有限公司 部件承载件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
CN102106198B (zh) 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
US8575755B1 (en) * 2010-10-19 2013-11-05 Maxim Integrated Products, Inc. Semiconductor device having mode of operation defined by inner bump assembly connection
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US9263420B2 (en) * 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US20190287872A1 (en) * 2018-03-19 2019-09-19 Intel Corporation Multi-use package architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1321980A1 (en) * 2000-09-25 2003-06-25 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20050184393A1 (en) * 2004-02-20 2005-08-25 Shinko Electric Industries Co., Ltd. Multilayer wiring board
US20090057001A1 (en) * 2007-08-31 2009-03-05 Ji-Hyun Jung Integrated circuit package and manufacturing method thereof
US20150325925A1 (en) * 2013-12-18 2015-11-12 Telesphor Teles Kamgaing Embedded millimeter-wave phased array module
CN206819971U (zh) * 2017-01-20 2017-12-29 奥特斯(中国)有限公司 部件承载件

Also Published As

Publication number Publication date
US20200100365A1 (en) 2020-03-26
EP3629682A1 (en) 2020-04-01
US11240914B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
EP3547361A1 (en) Component carrier connected with tilted other component carrier for short electric connection
US11037881B2 (en) Component carrier with face-up and face-down embedded components
CN111564414B (zh) 部件承载件及制造部件承载件的方法
US11189500B2 (en) Method of manufacturing a component carrier with an embedded cluster and the component carrier
US20230369235A1 (en) Component With Dielectric Layer for Embedding in Component Carrier
CN111725177A (zh) 中介层型部件承载件及其制造方法
US11424179B2 (en) Ultra-thin component carrier having high stiffness and method of manufacturing the same
CN116709645A (zh) 制造部件承载件的方法及部件承载件
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
US11810844B2 (en) Component carrier and method of manufacturing the same
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
CN113133178B (zh) 具有中心承载件和两个相反的层堆叠体的布置结构、部件承载件及制造方法
CN111341750B (zh) 包括有导电基部结构的部件承载件及制造方法
US11240914B2 (en) Component carrier with embedded component having pads connected in different wiring layers
US11350520B2 (en) Component carrier and method of manufacturing the same
US20230092954A1 (en) Electronic Package with Components Mounted at Two Sides of a Layer Stack
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
CN115190693A (zh) 部件承载件及其制造方法
CN113013130A (zh) 具有双介电层的部件承载件及其制造方法
CN117062298A (zh) 部件承载件和制造该部件承载件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination