JP2006114692A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP2006114692A JP2006114692A JP2004300415A JP2004300415A JP2006114692A JP 2006114692 A JP2006114692 A JP 2006114692A JP 2004300415 A JP2004300415 A JP 2004300415A JP 2004300415 A JP2004300415 A JP 2004300415A JP 2006114692 A JP2006114692 A JP 2006114692A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- capacitor
- wiring layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】配線基板は、第1の配線層11と、第1の配線層11と層間絶縁膜13を介して設けられた第2の配線層12とを有する。第1の配線層11は、複数のキャパシタ14を有する。第2の配線層12は、複数の電極部19を有する。第2の配線層12における電極部19と、第1の配線層11とは、層間接合部材であるバンプ20により電気的に接続されている。キャパシタ14は、上電極層15と、下電極層16との間に誘電体層17が挟持して構成される。上電極層15と下電極層16との間には、絶縁部材18が介在している。絶縁部材18は、バンプ20が当接する上電極層15に対応する領域に設けられている。
【選択図】図1
Description
(実施の形態)
本実施の形態においては、絶縁部材が誘電体層とキャパシタの上電極との間に介在している場合について説明する。図1は、本発明の実施の形態に係る配線基板の概略構成を示す斜視図である。また、図2は、図1におけるA部の拡大図である。
図3から図6は、本発明の実施の形態に係る配線基板の製造方法を説明するための断面図である。
12 第2の配線層
13,22,40,41 層間絶縁膜
14 キャパシタ
15 上電極層
16 下電極層
17 誘電体層
18,36 絶縁部材
19,21,42 電極部
20a,39a 長バンプ
20b,39b 短バンプ
31 下地Cu層
32 Ni層
33,38 Cu層
34,37 Ti膜
35 SiNx層
Claims (8)
- 一対の電極層間に誘電体層を挟持してなる少なくとも一つのキャパシタを有する第1の配線層と、前記第1の配線層上に層間絶縁膜を介して設けられ、前記キャパシタを構成する一方の電極層又は他方の電極層と電気的に接続する層間接合部材を有する第2の配線層と、を具備する配線基板であって、前記層間接合部材が当接する前記キャパシタの前記一対の電極層間に絶縁部材が介在されていることを特徴とする配線基板。
- 前記絶縁部材は、前記誘電体層で構成されることを特徴とする請求項1記載の配線基板。
- 前記層間接合部材は、前記第2の配線層を所定の圧力で前記第1の配線層に押し付けることにより、前記一方の電極層と電気的に接続されることを特徴とする請求項1又は請求項2記載の配線基板。
- 前記層間接合部材は、相対的に長い層間接合部材と、相対的に短い層間接合部材とを有しており、前記短い層間接合部材が前記キャパシタにおける前記一方の電極層に電気的に接続され、前記長い層間接合部材が前記キャパシタ以外の領域における前記他方の電極層に電気的に接続されることを特徴とする請求項1から請求項3のいずれかに記載の配線基板。
- 第1の配線層において、一対の電極間に誘電体層及び絶縁部材を介在させてキャパシタを形成する第1形成工程と、前記キャパシタを構成する一対の電極層のいずれかの電極層と電気的に接続する層間接合部材を有する第2の配線層を形成する第2形成工程と、前記第2の配線層を所定の圧力で前記第1の配線層に押し付けることにより、前記層間接合部材と前記一対の電極層とを電気的に接続させる接続工程と、具備することを特徴とする配線基板の製造方法。
- 前記誘電体層及び絶縁部材を介在させる代わりに、凸部を有する誘電体層を介在させることを特徴とする請求項5記載の配線基板の製造方法。
- 前記所定の圧力は、前記層間接合部材と前記一対の電極層とが金属結合する程度の圧力であることを特徴とする請求項6記載の配線基板の製造方法。
- 前記第2形成工程において、前記層間接合部材の周りに層間絶縁膜を構成する材料の前駆体を半硬化させ、前記接続工程において、前記第2の配線層を所定の圧力で前記第1の配線層に押し付ける際に加熱することにより前記前駆体を硬化させて層間絶縁膜を形成することを特徴とする請求項5から請求項7のいずれかに記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300415A JP2006114692A (ja) | 2004-10-14 | 2004-10-14 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300415A JP2006114692A (ja) | 2004-10-14 | 2004-10-14 | 配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006114692A true JP2006114692A (ja) | 2006-04-27 |
Family
ID=36382960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004300415A Withdrawn JP2006114692A (ja) | 2004-10-14 | 2004-10-14 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006114692A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010514217A (ja) * | 2006-12-19 | 2010-04-30 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | チップ・コンデンサ組み込み型pwb |
-
2004
- 2004-10-14 JP JP2004300415A patent/JP2006114692A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010514217A (ja) * | 2006-12-19 | 2010-04-30 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | チップ・コンデンサ組み込み型pwb |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9078384B2 (en) | Wiring substrate and method of manufacturing the same | |
JP5711472B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
US9899235B2 (en) | Fabrication method of packaging substrate | |
US8581421B2 (en) | Semiconductor package manufacturing method and semiconductor package | |
JP2009135162A (ja) | 配線基板及び電子部品装置 | |
US10109571B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
JP6291738B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
US20160255717A1 (en) | Multilayer wiring board | |
US20080264677A1 (en) | Circuit board structure having embedded capacitor and fabrication method thereof | |
JP2010182734A (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
JP5725152B2 (ja) | 電気素子内蔵型多層基板およびその製造方法 | |
JP4603383B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
JP2019114635A (ja) | キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法 | |
JP6423313B2 (ja) | 電子部品内蔵基板及びその製造方法と電子装置 | |
JP4398683B2 (ja) | 多層配線基板の製造方法 | |
JP2019212692A (ja) | 配線基板及びその製造方法 | |
US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
JP2006114692A (ja) | 配線基板及びその製造方法 | |
JP2004146634A (ja) | 樹脂基板の製造方法、および樹脂多層基板の製造方法 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
JP6637608B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP4523261B2 (ja) | 配線回路基板、配線回路基板の製造方法及び多層配線基板の製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070105 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070105 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090612 |