TWI389228B - 電子元件 - Google Patents

電子元件 Download PDF

Info

Publication number
TWI389228B
TWI389228B TW098102946A TW98102946A TWI389228B TW I389228 B TWI389228 B TW I389228B TW 098102946 A TW098102946 A TW 098102946A TW 98102946 A TW98102946 A TW 98102946A TW I389228 B TWI389228 B TW I389228B
Authority
TW
Taiwan
Prior art keywords
electronic component
pins
pads
encapsulant
solder
Prior art date
Application number
TW098102946A
Other languages
English (en)
Other versions
TW201029078A (en
Inventor
Wen Chieh Tsou
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Priority to TW098102946A priority Critical patent/TWI389228B/zh
Priority to US12/691,716 priority patent/US8283790B2/en
Publication of TW201029078A publication Critical patent/TW201029078A/zh
Application granted granted Critical
Publication of TWI389228B publication Critical patent/TWI389228B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10651Component having two leads, e.g. resistor, capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

電子元件
本發明是有關於一種電子元件,且特別是有關於一種具有特殊形狀的焊墊的電子元件。
在半導體產業中,積體電路(Integrated Circuits,IC)的生產,主要分為三個階段:晶圓(wafer)的製造、積體電路(IC)的製作以及積體電路的封裝(package)等。其中,晶片(die)係經由晶圓製作、電路設計、電路製作以及切割晶圓等步驟而完成,而每一顆由晶圓切割所形成的晶片,經由晶片上之焊墊(bonding pad)與外部承載器(carrier)電性連接後,再將晶片封裝,其封裝之目的在於防止晶片受到濕氣、熱量、雜訊的影響。外部承載器可以是晶片承載基板或是導線架,當晶片與導線架電性連接時,導線架所具有的多個引腳可由晶片封裝體內延伸至晶片封裝體外,以與外部的線路板(或其他的電子元件)電性連接。而且,引腳與線路板之間可藉由沾錫的方式連接引腳與線路板上的焊墊。然而,當引腳與焊墊的接觸面積過大時,將使引腳的沾錫量增加,以致於焊錫容易從引腳沾錫的部分沿著引腳進入晶片封裝體內部,進而導致晶片封裝體損壞。
本發明提出一種電子元件,其具有良好的信賴性(reliability)。
本發明另提出一種電子元件,其可有效避免焊料從引腳沾錫的部分沿著引腳進入晶片封裝體內部之問題。
本發明提出一種電子元件,其包括一承載器、一表面黏著元件與多個焊料。承載器具有多個焊墊,其中至少一焊墊具有一缺口,以使部分焊墊分別具有一位於缺口旁之頸縮部。表面黏著元件配置於承載器上,表面黏著元件具有多個引腳,其中各引腳分別與焊墊其中之一的頸縮部連接,且各焊墊的缺口位於其中一引腳下方,而多個焊料連接於焊墊與引腳之間。
在本發明之一實施例中,承載器包括一線路基板,且焊墊配置於線路基板上。
在本發明之一實施例中,表面黏著元件包括一晶片、一導線架以及一封裝膠體,導線架具有引腳,而晶片與引腳電性連接,且封裝膠體包覆晶片以及部分導線架。
在本發明之一實施例中,引腳暴露於封裝膠體外的部分折彎並往遠離封裝膠體的方向延伸。
在本發明之一實施例中,引腳暴露於封裝膠體外的部分折彎並往封裝膠體的下方延伸。
在本發明之一實施例中,晶片為一發光二極體晶片。
在本發明之一實施例中,焊墊的其中之一的缺口形狀為多邊形或弧形。
在本發明之一實施例中,多邊形包括三角形、矩形、梯形、五角形或六角形。
在本發明之一實施例中,弧形包括半圓形、半橢圓形或U形。
本發明提出一種電子元件,包括一承載器、一表面黏著元件與多個焊料。承載器具有多個焊墊,各焊墊具有外露於承載器表面之一第一焊接部與一第二焊接部,且第一焊接部與第二焊接部分離。表面黏著元件配置於承載器上,表面黏著元件具有多個引腳,其中各引腳分別與焊墊的其中之一的第一焊接部與第二焊接部連接,而多個焊料連接於焊墊與引腳之間。
在本發明之一實施例中,表面黏著元件包括一晶片、一導線架以及一封裝膠體,導線架具有引腳,而晶片與引腳電性連接,且封裝膠體包覆晶片以及部分導線架。
在本發明之一實施例中,引腳暴露於封裝膠體外的部分折彎並往遠離封裝膠體的方向延伸。
在本發明之一實施例中,引腳暴露於封裝膠體外的部分折彎並往封裝膠體的下方延伸。
在本發明之一實施例中,晶片為一發光二極體晶片。
在本發明之一實施例中,引腳其中之一具有一第一角落與一第二角落,且第一角落與第二角落位於封裝膠體之外,焊墊的其中之一的第一焊接部與第二焊接部分別與第一角落及第二角落連接。
在本發明之一實施例中,引腳其中之一具有一第一側與一第二側,且焊墊的其中之一的第一焊接部與第二焊接部分別鄰近第一側及第二側。
在本發明之一實施例中,承載器包括一線路基板,且焊墊配置於線路基板上。
在本發明之一實施例中,第一焊接部與第二焊接部的形狀為多邊形或弧形。
在本發明之一實施例中,多邊形包括三角形、矩形、梯形、五角形或六角形。
在本發明之一實施例中,弧形包括圓形、半圓形、橢圓形或半橢圓形。
綜上所述,本發明藉由在焊墊上形成缺口、或者是將焊墊外露於承載器之外的部分分為彼此分離的兩部分的方式降低引腳與焊墊的接觸面積,進而減少引腳的沾錫量。因此,本發明之電子元件可避免習知技術中因引腳沾錫量過多而導致焊錫沿著引腳進入晶片封裝體的問題產生。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式,作詳細說明如下。
圖1A繪示本發明一實施例之電子元件的爆炸圖,而圖1B為圖1A之電子元件的剖面圖,圖1C為圖1B之焊墊的上視圖,圖1D為圖1C之焊墊的一種變化結構的上視圖。圖2A繪示本發明另一實施例之電子元件的爆炸圖,而圖2B為圖2A之電子元件的剖面圖。
請同時參照圖1A、圖1B與圖1C,本實施例之電子元件100包括一承載器110、一表面黏著元件120與多個焊料130。承載器110具有多個焊墊112。此外,於本實施例中,承載器110可以是一線路基板,且焊墊112配置於此線路基板上,此外,線路基板可為單層或多層線路板。
於本實施例中,承載器110還可具有一基層114、一線路層W與一防焊層S,其中線路層W具有焊墊112並配置於基層114上,而防焊層S覆蓋線路層W。而且,防焊層S可具有多個開口OP,以暴露出焊墊112。
值得注意的是,本實施例是以開口OP來定義焊墊112,也就是說,線路層W之被開口OP所暴露出的部分為焊墊112。圖1A為方便說明,而省略承載器110之基層114與防焊層S,而僅繪示出焊墊112。
至少一焊墊112具有一缺口N,以使部分焊墊112分別具有一位於缺口N旁之頸縮部NE。在本實施例中,缺口N的形狀例如是多邊形、弧形或是其他適當的形狀,其中多邊形可為三角形、矩形、梯形、五角形或六角形,而弧形則可為半圓形、半橢圓形或U形。
請參照圖1C,於本實施例中,焊墊112的形狀可以是與開口OP的形狀相同。另外,請參照圖1D,於其他實施例中,焊墊112a的形狀也可以是與防焊層S1的第一開口OP1的形狀不同。
由圖1B可知,表面黏著元件120配置於承載器110上。表面黏著元件120具有多個引腳122,且引腳122與焊墊112的頸縮部NE連接,各焊墊112的缺口N位於其中一個引腳122的下方。而且,焊料130連接於焊墊112與引腳122之間。此外,圖1僅繪示二個引腳122與二個焊墊112做為代表,但其並非用以限定本發明。舉例來說,本實施例的引腳122與焊墊112的數量也可以是二個以上。
值得注意的是,相較於習知的焊墊,本實施例的焊墊112額外具有一位於引腳122下方的缺口N,以適度地減少引腳122與焊墊112的接觸面積,進而避免引腳122的沾錫量過剩。如此一來,本實施例之電子元件100可避免習知技術中因引腳沾錫量過多而導致焊錫沿著引腳進入晶片封裝體的問題產生。除此之外,由於缺口N可以拉長焊料130到電子元件100內部的距離,因此缺口N可以有效降低焊料130進入電子元件100內部的機率,進而增進電子元件100的信賴性。
此外,於本實施例中,表面黏著元件120還包括一晶片124、一導線架L以及一封裝膠體126,其中導線架L可具有引腳122,而晶片124可以是配置於導線架L上並藉由兩條導線128分別與二引腳122電性連接。晶片124例如是一發光二極體晶片或者是其他適於與引腳電性連接的晶片。在其他實施例中,導線架L還可依據實際設計需求中具有一晶片承載座,以承載晶片124。封裝膠體126包覆晶片124、導線128以及導線架L鄰近於晶片124的部分。另外,於本實施例中,引腳122暴露於封裝膠體126外的部分可以是折彎並往遠離封裝膠體126的方向延伸。另外,請同時參照圖2A與圖2B,於其他實施例中,引腳122a暴露於封裝膠體126外的部分也可以是折彎並往封裝膠體126的下方延伸,且焊墊112b亦具有一位於引腳122a下方的缺口N1。
圖3A繪示本發明一實施例之電子元件的爆炸圖,而圖3B為圖3A之電子元件的剖面圖,圖3C為圖3B之焊墊的上視圖,圖3D為圖3C之焊墊的一種變化結構的上視圖。圖4A繪示本發明另一實施例之電子元件的爆炸圖,而圖4B為圖4A之電子元件的剖面圖。
請同時參照圖3A、圖3B與圖3C,本實施例之電子元件300包括一承載器310、一表面黏著元件320與多個焊料330。承載器310具有多個焊墊312,各焊墊312具有外露於承載器310的表面F之一第一焊接部312a與一第二焊接部312b,且第一焊接部312a與第二焊接部312b電性連接,但是外露於承載器310的表面F之第一焊接部312a與第二焊接部312b在空間上是彼此分離的。於本實施例中,承載器310可為一線路基板,此線路基板可為單層或多層線路板,且焊墊312配置於線路基板上。
具體而言,於本實施例中,承載器310具有一基層314、一線路層W與一防焊層S,而線路層W具有焊墊312,且防焊層S具有多個第一開口OP1與多個第二開口OP2以分別暴露出焊墊312的第一焊接部312a與第二焊接部312b。圖3A為方便說明,而省略承載器310之基層314與防焊層S,而僅繪示出第一焊接部312a與第二焊接部312b。
值得注意的是,本實施例是分別以第一開口OP1與第二開口OP2來定義焊墊312的第一焊接部312a與第二焊接部312b,也就是說,線路層W之被第一開口OP1與第二開口OP2所暴露出的部分分別為第一焊接部312a與第二焊接部312b。而且,第一焊接部312a與第二焊接部312b可藉由線路層W之被防焊層S覆蓋的部分電性連接。
第一焊接部312a與第二焊接部312b的形狀例如為多邊形、圓形、半圓形、橢圓形或半橢圓形,其中多邊形可以是三角形、矩形、梯形、五角形或六角形。
請參照圖3C,於本實施例中,第一焊接部312a與第一開口OP1的形狀及尺寸相同,且第二焊接部312b與第二開口OP2的形狀及尺寸相同。另外,請參照圖3D,於其他實施例中,第一焊接部A1與防焊層S1的第三開口OP3的尺寸不同,且第二焊接部A2與第四開口OP4的尺寸不同。
表面黏著元件320配置於承載器310上。表面黏著元件320具有多個引腳322,其中各引腳322分別與焊墊312的第一焊接部312a與第二焊接部312b連接,且焊料330連接於焊墊312與引腳322之間。此外,於本實施例中,引腳322具有一第一角落322a與一第二角落322b,且焊墊312的第一焊接部312a與第二焊接部312b分別與第一角落322a及第二角落322b連接。另外,於本實施例中,引腳322具有一第一側322c與一第二側322d,且焊墊312的第一焊接部312a與第二焊接部312b分別鄰近第一側322c及第二側322d。此外,圖3僅繪示二個引腳322與二個焊墊312做為代表,但並非用以限定本發明。舉例來說,本實施例的引腳322與焊墊312也可以是二個以上。
值得注意的是,相較於習知技術,本實施例的焊墊312外露於承載器310的表面F的部分可分為彼此分離的第一焊接部312a與第二焊接部312b,因此焊墊312與引腳322的接觸面積較小。如此一來,本實施例可減少引腳322的沾錫量,進而可避免習知技術中因引腳沾錫量過多而導致焊錫沿著引腳進入晶片封裝體的問題產生。
此外,於本實施例中,表面黏著元件320包括一晶片324、一導線架L以及一封裝膠體326,其中導線架L可具有引腳322。晶片324例如是配置於導線架L上並藉由兩條導線328而分別與二引腳322電性連接,且封裝膠體326可包覆晶片324、兩條導線328以及導線架L鄰近晶片324的部分。晶片324例如是一發光二極體晶片、或者是適於與引腳322電性連接的晶片。於本實施例中,引腳322暴露於封裝膠體326外的部分例如是折彎並往遠離封裝膠體326的方向延伸。此外,同時請參照圖4A與圖4B,於其他實施例中,引腳322e暴露於封裝膠體326外的部分例如是折彎並往封裝膠體326的下方延伸。
綜上所述,本發明藉由在焊墊上形成缺口、或者是將焊墊外露於承載器之外的部分分為彼此分離的兩部分的方式降低引腳與焊墊的接觸面積,進而減少引腳的沾錫量。因此,本發明之電子元件可避免習知技術中因引腳沾錫量過剩而導致焊錫沿著引腳進入晶片封裝體的問題產生。除此之外,由於焊墊的缺口可以拉長焊料到電子元件內部的距離,因此缺口可以有效降低焊料進入電子元件內部的機率,進而增進電子元件的信賴性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300...電子元件
110、310...承載器
112、112a、112b、312...焊墊
114...基層
120、320...表面黏著元件
122、122a、322...引腳
124、324...晶片
126、326...封裝膠體
128、328...導線
130、130a、330...焊料
312a、A1...第一焊接部
312b、A2...第二焊接部
314...線路基板
322a...第一角落
322b...第二角落
322c...第一側
322d...第二側
F...表面
L...導線架
N、N1...缺口
NE...頸縮部
OP...開口
OP1...第一開口
OP2...第二開口
OP3...第三開口
OP4...第四開口
S、S1...防焊層
W...線路層
圖1A繪示本發明一實施例之電子元件的爆炸圖。
圖1B為圖1A之電子元件的剖面圖。
圖1C為圖1B之焊墊的上視圖。
圖1D為圖1C之焊墊的一種變化結構的上視圖。
圖2A繪示本發明另一實施例之電子元件的爆炸圖。
圖2B為圖2A之電子元件的剖面圖。
圖3A繪示本發明一實施例之電子元件的爆炸圖。
圖3B為圖3A之電子元件的剖面圖。
圖3C為圖3B之焊墊的上視圖。
圖3D為圖3C之焊墊的一種變化結構的上視圖。
圖4A繪示本發明另一實施例之電子元件的爆炸圖。
圖4B為圖4A之電子元件的剖面圖。
100...電子元件
112...焊墊
120...表面黏著元件
122...引腳
126...封裝膠體
130...焊料
L...導線架
N...缺口
NE...頸縮部

Claims (19)

  1. 一種電子元件,包括:一承載器,具有多個焊墊,其中至少一焊墊具有一缺口,該缺口位於該至少一焊墊之側緣,以使部分該些焊墊分別具有一位於該缺口旁之一頸縮部;一表面黏著元件,配置於該承載器上,該表面黏著元件具有多個引腳,其中各該引腳分別與該些焊墊其中之一的該頸縮部連接,且各該焊墊的該缺口位於其中一引腳下方;以及一焊料,連接於該些焊墊與該些引腳之間。
  2. 如申請專利範圍第1項所述之電子元件,其中該承載器包括一線路基板,且該些焊墊配置於該線路基板上。
  3. 如申請專利範圍第1項所述之電子元件,其中該表面黏著元件包括一晶片、一導線架以及一封裝膠體,該導線架具有該些引腳,而該晶片與該些引腳電性連接,且該封裝膠體包覆該晶片以及部分該導線架。
  4. 如申請專利範圍第3項所述之電子元件,其中該些引腳暴露於該封裝膠體外的部分折彎並往遠離該封裝膠體的方向延伸。
  5. 如申請專利範圍第3項所述之電子元件,其中該些引腳暴露於該封裝膠體外的部分折彎並往該封裝膠體的下方延伸。
  6. 如申請專利範圍第3項所述之電子元件,其中該晶片為一發光二極體晶片。
  7. 如申請專利範圍第1項所述之電子元件,其中該些焊墊的其中之一的該缺口形狀為多邊形或弧形。
  8. 如申請專利範圍第7項所述之電子元件,其中該多邊形包括三角形、矩形、梯形、五角形或六角形。
  9. 如申請專利範圍第7項所述之電子元件,其中該弧形包括半圓形、半橢圓形或U形。
  10. 一種電子元件,包括:一承載器,具有一線路基板、一防焊層、以及多個焊墊,其中該焊墊位於該線路基板上,該防焊層覆蓋該線路基板,各該焊墊具有一第一焊接部與一第二焊接部,該防焊層具有多個開口使該第一焊接部與該第二焊接部外露,且該第一焊接部與該第二焊接部分離;以及一表面黏著元件,配置於該承載器上,該表面黏著元件具有多個引腳,其中各該引腳分別與該些焊墊的其中之一的該第一焊接部與該第二焊接部連接;以及多個焊料,連接於該些焊墊與該些引腳之間。
  11. 如申請專利範圍第10項所述之電子元件,其中該表面黏著元件包括一晶片、一導線架以及一封裝膠體,該導線架具有該些引腳,而該晶片與該些引腳電性連接,且該封裝膠體包覆該晶片以及部分該導線架。
  12. 如申請專利範圍第11項所述之電子元件,其中該些引腳暴露於該封裝膠體外的部分折彎並往遠離該封裝膠體的方向延伸。
  13. 如申請專利範圍第11項所述之電子元件,其中該 些引腳暴露於該封裝膠體外的部分折彎並往該封裝膠體的下方延伸。
  14. 如申請專利範圍第11項所述之電子元件,其中該晶片為一發光二極體晶片。
  15. 如申請專利範圍第10項所述之電子元件,其中該些引腳其中之一具有一第一角落與一第二角落,該些焊墊的其中之一的該第一焊接部與該第二焊接部分別與該第一角落及該第二角落連接。
  16. 如申請專利範圍第10項所述之電子元件,其中該些引腳其中之一具有一第一側與一第二側,且該些焊墊的其中之一的該第一焊接部與該第二焊接部分別鄰近該第一側及該第二側。
  17. 如申請專利範圍第10項所述之電子元件,其中該承載器包括一線路基板,且該些焊墊配置於該線路基板上。
  18. 如申請專利範圍第10項所述之電子元件,其中該第一焊接部與該第二焊接部的形狀為多邊形或、圓形、半圓形、橢圓形或半橢圓形。
  19. 如申請專利範圍第18項所述之電子元件,其中該多邊形包括三角形、矩形、梯形、五角形或六角形。
TW098102946A 2009-01-23 2009-01-23 電子元件 TWI389228B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098102946A TWI389228B (zh) 2009-01-23 2009-01-23 電子元件
US12/691,716 US8283790B2 (en) 2009-01-23 2010-01-21 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098102946A TWI389228B (zh) 2009-01-23 2009-01-23 電子元件

Publications (2)

Publication Number Publication Date
TW201029078A TW201029078A (en) 2010-08-01
TWI389228B true TWI389228B (zh) 2013-03-11

Family

ID=42353448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098102946A TWI389228B (zh) 2009-01-23 2009-01-23 電子元件

Country Status (2)

Country Link
US (1) US8283790B2 (zh)
TW (1) TWI389228B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278054A1 (en) * 2010-05-14 2011-11-17 I-Tseng Lee Circuit board with notched conductor pads
US8354684B2 (en) 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
BR112013022101A2 (pt) * 2011-03-03 2016-12-06 Koninkl Philips Nv conjunto de placa de circuito
JP6513465B2 (ja) * 2015-04-24 2019-05-15 日本航空電子工業株式会社 リード接合構造
US10321564B2 (en) * 2017-11-09 2019-06-11 International Business Machines Corporation Solder assembly of pins to the peripheral end face of a printed circuit board

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6989294B1 (en) 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP2002280602A (ja) * 2001-03-21 2002-09-27 Toshiba Corp 垂直共振器型発光ダイオード及びその発光ダイオードを用いた光送信モジュール
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6858944B2 (en) * 2002-10-31 2005-02-22 Taiwan Semiconductor Manufacturing Company Bonding pad metal layer geometry design
US7038327B2 (en) * 2003-11-11 2006-05-02 Au Optronics Corp. Anisotropic conductive film bonding pad
CN100461982C (zh) 2006-06-26 2009-02-11 友达光电股份有限公司 具有不重叠焊垫的第二金属层的电路板
TWI335653B (en) * 2007-04-30 2011-01-01 Unimicron Technology Corp Surface structure of package substrate and method of manufacturing the same
TWM345444U (en) * 2008-06-24 2008-11-21 Unity Opto Technology Co Ltd Light-emitting device

Also Published As

Publication number Publication date
US8283790B2 (en) 2012-10-09
US20100187561A1 (en) 2010-07-29
TW201029078A (en) 2010-08-01

Similar Documents

Publication Publication Date Title
TWI469283B (zh) 封裝結構以及封裝製程
US8067830B2 (en) Dual or multiple row package
JP2011517069A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
CN103703549A (zh) 用于直接表面安装的裸露芯片封装
TWI389228B (zh) 電子元件
US7732921B2 (en) Window type BGA semiconductor package and its substrate
TWI474452B (zh) 基板、半導體封裝件及其製法
US20040188818A1 (en) Multi-chips module package
US20090206459A1 (en) Quad flat non-leaded package structure
US8541786B2 (en) Packaged semiconductor device having improved locking properties
US7479706B2 (en) Chip package structure
TW200901410A (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
TWI582905B (zh) 晶片封裝結構及其製作方法
TWI447879B (zh) 預製導線架與半導體封裝件及預製導線架的製法
JP5302234B2 (ja) 半導体装置
JP2005116916A (ja) 半導体装置及びその製造方法
JP4278568B2 (ja) 半導体装置
CN101807561B (zh) 电子元件
TWI240340B (en) Ball grid array package structure, package substrate and solder-ball pad structure thereon
TWM549958U (zh) 半導體封裝
TWI692065B (zh) 高元件密度之系統封裝結構
JP2006086150A (ja) 半導体装置
TWI575761B (zh) 光電晶片封裝體及光電晶片封裝製程
TWI495068B (zh) 結合有導腳及基板之半導體封裝件及其製法
KR200313831Y1 (ko) 바텀리드패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees