JP2005256090A5 - - Google Patents

Download PDF

Info

Publication number
JP2005256090A5
JP2005256090A5 JP2004069421A JP2004069421A JP2005256090A5 JP 2005256090 A5 JP2005256090 A5 JP 2005256090A5 JP 2004069421 A JP2004069421 A JP 2004069421A JP 2004069421 A JP2004069421 A JP 2004069421A JP 2005256090 A5 JP2005256090 A5 JP 2005256090A5
Authority
JP
Japan
Prior art keywords
plating
resist layer
negative resist
plating method
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004069421A
Other languages
English (en)
Other versions
JP3715637B2 (ja
JP2005256090A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2004069421A external-priority patent/JP3715637B2/ja
Priority to JP2004069421A priority Critical patent/JP3715637B2/ja
Priority to US11/072,724 priority patent/US7790359B2/en
Priority to TW094106931A priority patent/TW200536063A/zh
Priority to KR1020050019919A priority patent/KR20060043811A/ko
Priority to CNB200510054563XA priority patent/CN100533686C/zh
Publication of JP2005256090A publication Critical patent/JP2005256090A/ja
Publication of JP2005256090A5 publication Critical patent/JP2005256090A5/ja
Publication of JP3715637B2 publication Critical patent/JP3715637B2/ja
Application granted granted Critical
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Claims (4)

  1. 半導体ウェハの上面に導体層を形成する導体層形成工程と、
    前記導体層の上面にネガ型レジスト層を形成するレジスト層形成工程と、
    ステップ式投影露光装置により、前記ネガ型レジスト層を所定領域毎に露光する第1の露光工程と、
    前記第1の露光工程の実施後に、前記ネガ型レジスト層の外周部を露光する第2の露光工程と、
    露光された前記ネガ型レジスト層に対し現像処理を行ない所定のめっきパターンを形成する現像工程と、
    前記めっきパターンにめっきを行なうめっき工程と、
    を備えることを特徴とするめっき方法。
  2. 請求項1記載のめっき方法において、
    前記ネガ型レジスト層として、10μm以上の厚さを有するものを用いたことを特徴とするめっき方法。
  3. 請求項2記載のめっき方法において、
    前記ネガ型レジスト層として、ドライフィルムレジストを用いたことを特徴とするめっき方法。
  4. 請求項1乃至3の何れか1項に記載のめっき方法において、
    前記めっき工程で実施されるめっき処理時に、シールめっき治具を用いることを特徴とするめっき方法。
JP2004069421A 2004-03-11 2004-03-11 めっき方法 Expired - Lifetime JP3715637B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004069421A JP3715637B2 (ja) 2004-03-11 2004-03-11 めっき方法
US11/072,724 US7790359B2 (en) 2004-03-11 2005-03-04 Plating method
TW094106931A TW200536063A (en) 2004-03-11 2005-03-08 Plating method
KR1020050019919A KR20060043811A (ko) 2004-03-11 2005-03-10 도금 방법
CNB200510054563XA CN100533686C (zh) 2004-03-11 2005-03-11 电镀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004069421A JP3715637B2 (ja) 2004-03-11 2004-03-11 めっき方法

Publications (3)

Publication Number Publication Date
JP2005256090A JP2005256090A (ja) 2005-09-22
JP2005256090A5 true JP2005256090A5 (ja) 2005-11-04
JP3715637B2 JP3715637B2 (ja) 2005-11-09

Family

ID=34918491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004069421A Expired - Lifetime JP3715637B2 (ja) 2004-03-11 2004-03-11 めっき方法

Country Status (5)

Country Link
US (1) US7790359B2 (ja)
JP (1) JP3715637B2 (ja)
KR (1) KR20060043811A (ja)
CN (1) CN100533686C (ja)
TW (1) TW200536063A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299960A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置及びその製造方法
JP5247998B2 (ja) * 2006-08-11 2013-07-24 株式会社テラミクロス 半導体装置の製造方法
JP2009266995A (ja) * 2008-04-24 2009-11-12 Casio Comput Co Ltd 半導体装置の製造方法
US8575028B2 (en) * 2011-04-15 2013-11-05 Novellus Systems, Inc. Method and apparatus for filling interconnect structures
JP5782398B2 (ja) * 2012-03-27 2015-09-24 株式会社荏原製作所 めっき方法及びめっき装置
CN102707566A (zh) * 2012-05-22 2012-10-03 上海宏力半导体制造有限公司 光刻方法
JP6328582B2 (ja) * 2014-03-31 2018-05-23 株式会社荏原製作所 めっき装置、および基板ホルダの電気接点の電気抵抗を決定する方法
CN105575880B (zh) * 2014-10-09 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104538287B (zh) * 2014-11-24 2017-08-11 通富微电子股份有限公司 半导体制造电镀治具密封接触光阻区域形成方法
US10014170B2 (en) 2015-05-14 2018-07-03 Lam Research Corporation Apparatus and method for electrodeposition of metals with the use of an ionically resistive ionically permeable element having spatially tailored resistivity
CN106773537B (zh) * 2016-11-21 2018-06-26 中国电子科技集团公司第十一研究所 一种基片的表面光刻和湿法刻蚀方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3391125B2 (ja) 1994-12-15 2003-03-31 株式会社デンソー 半導体ウエハ用メッキ治具
JP4037504B2 (ja) 1998-01-09 2008-01-23 株式会社荏原製作所 半導体ウエハのメッキ治具
JP3415089B2 (ja) * 1999-03-01 2003-06-09 住友金属鉱山株式会社 プリント配線板の製造方法
JP3430290B2 (ja) * 1999-11-26 2003-07-28 カシオ計算機株式会社 半導体装置の製造方法
JP4649792B2 (ja) 2001-07-19 2011-03-16 日本電気株式会社 半導体装置
JP2003151875A (ja) * 2001-11-09 2003-05-23 Mitsubishi Electric Corp パターンの形成方法および装置の製造方法

Similar Documents

Publication Publication Date Title
TW200700933A (en) Immersion lithography and treatment system thereof
TWI266357B (en) Pattern forming method and method for manufacturing semiconductor device
TWI266373B (en) Pattern forming method and method of manufacturing semiconductor device
TWI585822B (zh) 基板上之接觸窗開口的圖案化方法
TW200709276A (en) A system and method for lithography in semiconductor manufacturing
JP2014202838A5 (ja)
JP2005256090A5 (ja)
JP2008500727A5 (ja)
TW200743137A (en) Developing method and method for fabricating semiconductor device using the developing method
TW200733232A (en) Method for forming fine pattern of semiconductor device
KR101015613B1 (ko) 투명기판상 금속박막 패턴 형성방법
WO2009041306A1 (ja) 半導体装置の製造方法および装置ならびにレジスト材料
WO2010030018A3 (en) Pattern forming method and device production method
JP2007314791A (ja) パターン形成用レジン組成物及びこれを利用するインプレーンプリンティング工程方法
JP2011176218A5 (ja)
KR100778968B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
JP2005136289A5 (ja)
JP2007027786A5 (ja)
EP1708253A3 (en) Semiconductor device fabrication method
JP2009185255A5 (ja)
JP2007184378A5 (ja)
US8278026B2 (en) Method for improving electron-beam
JP2010278204A (ja) レジストパターンの形成方法
EP1669804A3 (en) Barrier film material and pattern formation method using the same
JP2009194207A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置