KR100246585B1 - 비지에이 반도체 리이드프레임과 그 제조방법 - Google Patents

비지에이 반도체 리이드프레임과 그 제조방법 Download PDF

Info

Publication number
KR100246585B1
KR100246585B1 KR1019970034110A KR19970034110A KR100246585B1 KR 100246585 B1 KR100246585 B1 KR 100246585B1 KR 1019970034110 A KR1019970034110 A KR 1019970034110A KR 19970034110 A KR19970034110 A KR 19970034110A KR 100246585 B1 KR100246585 B1 KR 100246585B1
Authority
KR
South Korea
Prior art keywords
etching
lead frame
semiconductor
photoresist
semiconductor lead
Prior art date
Application number
KR1019970034110A
Other languages
English (en)
Other versions
KR19990011139A (ko
Inventor
이상균
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970034110A priority Critical patent/KR100246585B1/ko
Publication of KR19990011139A publication Critical patent/KR19990011139A/ko
Application granted granted Critical
Publication of KR100246585B1 publication Critical patent/KR100246585B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Weting (AREA)

Abstract

리이드프레임용 소재를 전처리하는 세정 단계; 상기 소재 양면에 포토 레지스트를 도포하는 포토 레지스트 코팅 단계; 상기 소재를 노광하는 노광 단계; 상기 소재를 현상하는 현상단계; 상기 소재를 에칭액으로 반에칭하는 1차 에칭 단계; 상기 소재를 정밀 전해 에칭
하는 2차 에칭 단계; 및 상기 레지스트를 박리하는 포토 레지스트 박리 단계;를 포함하는 비지에이 반도체 리이드프레임과 그 제조방법에 관한 것으로서, 비지에이 반도체 패키지와 같은 반도체 리이드프레임과 범프 구조를 동시에 가지는 패키지를 제조하는데 있어서, 반도체 리이드프레임에 일반적으로 행하는 반 에칭 후, 미세한 에칭 두께를 조절하기 위하여 전해 에칭을 행함으로써 범프의 높이를 정확하게 조절가능하고, 반도체 리이드프레임에 발생하는 스머트같은 이물질를 용이하게 제거할 수 있다.

Description

비지에이 반도체 리이드프레임과 그 제조방법{B.G.A Semiconductor lead frame and fabrication method of it}
본 발명은 비지에이(BGA,ball grid array) 반도체 리이드프레임과 그 제조방법에 관한 것으로서, 보다 상세하게는 비지에이 반도체 리이드프레임의 미세한 에칭층 조절이 가능하도록 방법이 개선된 비지에이 반도체 리이드프레임과 그 제조방법에 관한 것이다.
일반적으로, 반도체 패키지는 집적 회로 칩(chip)을 리이드프레임에 지지하여 다른 부품과의 조립 과정을 거쳐 이루어지게 되는 것으로서, 이때, 리이드프레임의 리이드가 반도체 패키지의 내부와 외부를 연결하여 주는 도선의 역할을 하게 된다.
이러한 반도체 패키지는 반도체 칩과, 반도체 칩과 기판상의 패턴을 전기적으로 연결하는 리이드를 가지는 리이드프레임과, 리이드와 반도체 칩의 전극을 와이어 본딩(wire bonding)에 의하여 연결하는 골드 와이어와, 상기 반도체 칩, 리이드프레임, 골드 와이어를 외부로부터 보호하는 봉지재를 구비한다.
이와 같은 반도체 패키지는 그 구조나 기능에 따라 칩 온 보드(chip on board,COB) 패키지, 리드 온 칩(lead on chip,LOC) 패키지, 비지에이(BGA) 패키지등 여러 가지로 구분된다. 특히, 비지에이 반도체 패키지는 반도체 리이드프레임의 리이드부와 외부 기판과의 연결단자 사이에 솔더 범프(solder bump)를 개재시켜서, 반도체 패키지내의 칩(chip)과 외부 기판이 상호 전기적으로 연결되도록 구성된다.
종래의 반도체 패키지에 사용되는 리이드프레임은 미쓰비시 가스 케미컬의 비티수지(BT-resin)를 사용하여 만들어졌다. 이 경우에 인쇄회로기판 에칭방법을 이용하여 제조되는 박판형 기판과 동일하게 리이드프레임이 제조되어 이를 적층하여 사용하게 되고, 리이드프레임에서의 입출력 단자의 연결은 기판 내부에 관통공을 가공하여 상하를 통전시켜 연결하고 있다. 최근에 개발된 비지에이 반도체 패키지로는 후지쓰(Fujitsu)에서 개발한 반도체 리이드프레임형 미세피치(fine pitch) 반도체 패키지가 있는데, 이것은 반도체 리이드프레임의 상부와 하부를 차례로 반에칭하여 단자를 제작하는 방법을 사용한다.
도 1은 통상적인 비지에이 반도체 패키지(10)의 일 예를 도시한 것이다.
도면을 참조하면, 상기 비지에이 반도체 패키지(10)는 반도체 칩(11)과, 상기 반도체 칩(11)을 탑재하는 패드부(12)와, 상기 반도체 칩(11)과 골드 와이어(13)에 의하여 와이어 본딩되는 리이드부(14)와, 상기 리이드부(14)의 아랫면에 형성되어 외부 기판(16)과 접속되는 솔더 범프(15)를 구비한다. 그리고, 상기 칩(11) 등은 외부로부터 보호하기 위하여 봉지재(17)로써 외부를 봉지한다.
이와 같은 비지에이 반도체 패키지를 제조하기 위해서는 반 에칭(half etching) 방식을 이용하여 반도체 리이드프레임을 먼저 제조하여야 한다. 즉, 도 2에 나타낸 바와 같이, 반도체 리이드프레임의 설계가 완료된 상태에서 소재의 양 면을 전처리하는 세정 단계(21), 포토 레지스트(photo resist) 코팅 단계(22), 노광 단계(23), 현상 단계(24), 에칭 단계(25), 박리 단계(26), 그리고 후처리 단계로서 플레이팅(plating) 단계, 테이핑(taping) 단계 등으로 이루어진다.
즉, 세정 단계(21)에서 포토 레지스트 코팅전에 소재에 부착된 불순물을 제거하고, 상기 포토 레지스트 코팅 단계(22)에서 감광성 수지막인 포토 레지스트를 소재의 양 표면에 균일하게 도포한다. 상기 포토 레지스트는 광조사에 의해 감광 부분이 현상액에 녹지 않는 네가티브형(negative type)이거나 가용되는 포지티브형(positive type) 성질을 가진 수지 성분이다.
상기와 같이 포토 레지스트의 도포가 완료되면, 노광 단계(23)에서 포토 레지스트를 도포한 소재위에 제작하고자 하는 형상과 동일한 패턴이 형성된 필름이나 유리로 된 포토 마스크(photo mask)를 올려 놓고 광을 조사하여 제품 형상을 노광한다.
그리고, 상기 현상 단계(24)에서 빛이 조사된 부분의 포토 레지스트막을 소정의 패턴으로 현상시키고, 상기 에칭 단계(25)에서 화학적 에칭 방식에 의하여 포토 레지스트가 도포되지 아니한 소재의 표면을 부식시키고, 상기 박리 단계(26)에서 반도체 리이드프레임에 잔존하는 포토 레지스트를 제거한다.
이와 같은 방법으로 완성된 반도체 리이드프레임은 다른 부품, 예를 들면 기억 소자인 반도체 칩 등과의 조립 과정을 거치고, 리이드부 아랫면엔 솔더 범프(solder bump)를 부착하여 비지에이 반도체 패키지를 이루게 된다.
반도체 리이드프레임의 반 에칭방식은 이후 공정에서 범프가 리이드부에 부착될 때 범프의 높이를 정확하게 맞추기 위해서 반 에칭된 리이드부의 두께 조절이 필수적이다. 그러나,종래의 반 에칭 기술로서는 정확한 에칭층 두께를 조절하기가 어렵다. 또한, 에칭후 반 에칭된 영역에 적갈색의 스머트(smut) 같은 흑색의 이물질이 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 비지에이 반도체리이드프레임의 제조시, 반도체 리이드프레임의 에칭 단계에서 전해 에칭을 행하여 미세한 에칭층의 두께 조절이 가능하도록 구조가 개선된 비지에이 반도체 리이드프레임과 그 제조방법에 관한 것이다.
도 1은 통상적인 비지에이 반도체 패키지를 개략적으로 도시한 단면도,
도 2는 종래의 반도체 리이드프레임을 제조하는 공정을 도시한 순서도,
도 3은 본 발명에 따른 반도체 리이드프레임을 제조하는 공정을 도시한 순서도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10. 비지에이 반도체 패키지 11. 반도체 칩
12. 패드부 13. 골드 와이어
14. 리이드부 15. 범프
16. 외부 기판
상기와 같은 목적을 달성하기 위하여 본 발명의 비지에이 반도체 리이드프레임과 그 제조방법은,
리이드프레임용 소재를 전처리하는 세정 단계; 상기 소재 양면에 레지스트를 도포하는 포토 레지스터 코팅 단계; 상기 소재를 노광하는 노광 단계; 상기 소재를 현상하는 현상 단계; 상기 소재를 에칭액으로 반에칭하는 1차 에칭 단계; 상기 소재를 정밀 전해 에칭하는 2차 에칭 단계; 및 상기 레지스트를 박리하는 포토 레지스트 박리 단계;를 포함하는 것을 특징으로 한다.
본 발명의 1차 에칭 단계에서 상기 에칭액은 염화철이거나, 염화동인 것을 특징으로 한다.
본 발명의 2차 에칭 단계는 전해욕내에서 상기 리이드프레임용 소재를 양극으로 하고, 다른 금속재를 음극으로 하여 소정의 전원을 인가함으로써 수행되고, 상기 에칭의 공정 변수는 전류 밀도, 전해액 함유량인 것을 특징으로 한다.
본 발명의 상기 전해액은 황산계 염, 글리세린, 구연산 및 인산을 포함하고, 황산계 염은 아황산나트륨(Na2SO3)이고, 상기 아황산나트륨(Na2SO3)의 함량이 5 내지 20 그램/리이터인 것을 특징으로 한다. 그리고, 상기 인산의 함량은 400 내지 700 밀리리이터/리이터이고, 상기 글리세린의 함량은 50 내지 150 밀리리이터/리이터이고, 상기 구연산의 함량은 0 내지 10 그램/리이터인 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 리이드프레임용 소재를 전처리하고, 상기 소재 양면에 포토 레지스트를 도포하고, 상기 소재를 노광현상하고, 상기 소재를 에칭액으로 1차 에칭하고, 상기 소재를 전해에칭으로 2차 에칭하고, 상기 포토 레지스트를 박리함으로써 제조된 비지에이 반도체 리이드프레임을 제공한다.
이하에서 첨부된 도면을 참조하면서 본 발명에 따른 비지에이 반도체 리이드프레임과 그 제조방법의 바람직한 실시예를 상세히 설명하고자 한다.
비지에이 반도체 패키지(10)는 도 1에 나타낸 바와 같이, 반도체 칩(11)과, 상기 반도체 칩(11)이 탑재되는 패드부(12)와, 상기 반도체 칩(11)과 골드 와이어(13)에 의하여 와이어 본딩되는 리이드부(14)와, 상기 리이드부(14) 아랫면에 설치되어 외부 기판(16)과 전기적으로 접속되는 범프(15)를 구비한다. 이때, 상기 범프(15)는 용융점이 300℃ 정도인 납-주석으로 이루어진 합금인 솔더(solder)인 것이 바람직하고, 상기 반도체 칩(11) 등은 외부로부터 보호받기 위하여 봉지재(17)를 이용하여 봉지된다.
이와 같이 반도체 리이드프레임과 범프를 동시에 가지는 비지에이 반도체 패키지(10)는 1차 에칭 및 전해 에칭(electroetching)에 의한 2차 에칭으로 반도체 리이드프레임을 제조하고, 상기 리이드부(14)의 아랫면에 상기 범프(15)를 부착시키게 된다.
도 3은 본 발명에 따른 반 에칭방식으로 제조된 반도체 리이드프레임의 순서도이다.
도면을 참조하면, 가공 소재가 마련되면 전처리 단계로서 소재 양 표면의 세정 작업(31)이 행하여 진다. 이어서, 포토 레지스트 코팅 단계(32)로서 가공 소재의 양면에는 감광성 수지막인 포토 레지스트를 소재의 표면에 균일하게 도포한다. 이때, 상기 포토 레지스트는 광조사에 의하여 감광된 부분이 차후의 현상 과정에서 분사되어 현상액에 녹지 않는 네가티브형(negative type)이거나, 또는 현상액에 녹는 포지티브형(positive type)의 성질을 가진 수지 성분이다.
포토 레지스트의 도포 후 건조 과정을 거친 다음, 소정의 패턴이 형성된 필름 등이 포토 레지스트의 양 면에 부착되고, 노광(33)이 행하여진다. 그러면, 소정의 패턴에 따라 포토 레지스트는 노광부와 비노광부로 구분된다.
이와 같이 노광이 행해진 다음에는 현상 단계(34)를 거치는데, 이 현상 단계에서는 비노광부를 소정의 세척액에 의해 세척하고, 빛이 조사된 노광부를 경화시키게 된다.
이어서, 소재를 에칭액을 이용하여 1차 에칭(35)을 하게 된다. 이 1차 에칭 단계에서는 염화철이나 염화동을 에칭액으로 사용하는 것이 바람직하다.
이어서, 전해 에칭에 의하여 미세 에칭을 하기 위하여 2차 에칭(36)을 하게 된다. 여기에서, 전해 에칭이라 함은 전해액이 담겨진 욕(bath) 내에서 리이드부를 양극으로 하고, 금속재를 음극으로 하여 소정의 전원을 상기 양극 및 음극에 인가하여 리이드부의 표면을 미시적으로 평활하게 하여 에칭 두께를 조절하는 방법을 말한다. 이 2차 에칭 단계(36)에서는 에칭량을 조절하기 위하여 전류 밀도나 전해액의 조건을 변화시켜 전해에칭 조건을 결정한다.
보다 상세하게는, 제 1 에칭 단계(35)에서 에칭된 반도체 리이드프레임의 에칭된 두께를 측정한 후, 소망하는 두께로 에칭층이 형성되지 않았을 경우에는 전해 에칭을 통하여 미세하게 에칭층의 두께를 조절하게 되는 것이다.
상기 전해 에칭의 공정 변수로는 전류 밀도와 전해액을 들 수 있다. 이중 전해액의 조성은 황산계 염, 글리세린, 구연산 및 인산을 포함하는데, 상기 황산계 염은 아황산나트룸(Na2SO3)이 5 내지 20 그램/리이터로 포함되고, 글리세린은 50 내지 150 밀리리이터/리이터의 함량을 포함한다. 또한, 상기 구연산의 함량은 0 내지 10 그램/리이터이고, 인산은 400 내지 700 밀리리이터/리이터의 함량을 포함한다.
상기와 같은 전해액의 조성범위내에서 반도체 리이드프레임의 에칭 두께에 따라서 각각의 전해액의 조성이나 양을 변화시켜 전해에칭조건을 결정하게 된다. 그리고, 전해액에 가해지는 전류 밀도는 리이드부의 전해 면적에 따라서 그 조건을 달리한다.
이어서, 가공 소재의 양 표면에 남아 있는 포토 레지스트를 제거하는 박리 단계(37)를 마지막으로 거치게 된다.
이와 같이 제조된 반도체 리이드프레임은 추후 공정에서 반도체 칩등과 같은 다른 부품과 조립 과정을 거치고, 리이드부 아랫면에 솔더 범프를 설치하여 반도체 패키지를 이루게 된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상의 설명에서와 같이 본 발명의 비지에이 반도체 리이드프레임과 그 제조방법은 비지에이 반도체 패키지와 같은 반도체 리이드프레임과 범프 구조를 동시에 가지는 패키지를 제조하는데 있어서, 반도체 리이드프레임에 일반적으로 행하는 반 에칭 후, 미세한 에칭 두께를 조절하기 위하여 전해 에칭을 행함으로써 범프의 높이를 정확하게 조절가능하고, 반도체 리이드프레임에 발생하는 스머트같은 이물질를 용이하게 제거할 수 있다.

Claims (3)

  1. 리이드프레임용 소재를 전처리하는 단계;
    상기 소재 양면에 포토 레지스터를 코팅하는 단계;
    상기 소재를 노광하는 단계;
    상기 소재를 현상하는 단계;
    상기 소재를 염화철 또는 염화동에서 선택된 어느 하나의 에칭액으로부터 반에칭하는 단계;
    전해욕내에서 상기 소재를 양극으로 하고, 다른 금속재를 음극으로 한 상태에서 소정의 전원을 인가하여 소망하는 정밀한 두께를 가지도록 정밀 전해 에칭하는 단계; 및
    상기 포토 레지스터를 박리하는 단계;를 포함하는 것을 특징으로 하는 비지에이 반도체 리이드프레임의 제조방법.
  2. 제 1 항에 있어서,
    상기 전해액은 황산계 염, 글리세린, 구연산 및 인산을 포함하는 것을 특징으로 하는 비지에이 반도체 리이드프레임의 제조방법.
  3. 리이드프레임용 소재를 전처리하고, 상기 소재 양면에 포토 레지스터를 도포하고, 이를 노광 및 현상하고, 상기 소재를 염화동 또는 염화철에서 선택된 어느 하나의 에칭액으로부터 반에칭하고, 이를 전해 에칭으로 소망하는 두께를 가지도록 정밀 에칭하고, 상기 포토 레지스터를 박리하여서 제조된 비지에이 반도체 리이드프레임.
KR1019970034110A 1997-07-21 1997-07-21 비지에이 반도체 리이드프레임과 그 제조방법 KR100246585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970034110A KR100246585B1 (ko) 1997-07-21 1997-07-21 비지에이 반도체 리이드프레임과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970034110A KR100246585B1 (ko) 1997-07-21 1997-07-21 비지에이 반도체 리이드프레임과 그 제조방법

Publications (2)

Publication Number Publication Date
KR19990011139A KR19990011139A (ko) 1999-02-18
KR100246585B1 true KR100246585B1 (ko) 2000-03-15

Family

ID=19515217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970034110A KR100246585B1 (ko) 1997-07-21 1997-07-21 비지에이 반도체 리이드프레임과 그 제조방법

Country Status (1)

Country Link
KR (1) KR100246585B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738019A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于框架载体开孔和模具贴膜的aaqfn产品的二次塑封制作工艺
KR101420924B1 (ko) 2012-09-17 2014-07-25 풍원정밀(주) 박판금속가공품의 제조방법, 이에 따라 제조되는 박판금속가공품

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100819797B1 (ko) * 2002-05-02 2008-04-07 삼성테크윈 주식회사 리이드 프레임의 제조 방법 및, 그에 의해서 제조된리이드 프레임

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129801A (ja) * 1995-10-26 1997-05-16 Dainippon Printing Co Ltd リードフレームのエッチング加工装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129801A (ja) * 1995-10-26 1997-05-16 Dainippon Printing Co Ltd リードフレームのエッチング加工装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738019A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于框架载体开孔和模具贴膜的aaqfn产品的二次塑封制作工艺
KR101420924B1 (ko) 2012-09-17 2014-07-25 풍원정밀(주) 박판금속가공품의 제조방법, 이에 따라 제조되는 박판금속가공품

Also Published As

Publication number Publication date
KR19990011139A (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR960016007B1 (ko) 반도체 칩 범프의 제조방법
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
JPH098205A (ja) 樹脂封止型半導体装置
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
JP3983930B2 (ja) 回路部材の製造方法
KR100246585B1 (ko) 비지에이 반도체 리이드프레임과 그 제조방법
JP3715637B2 (ja) めっき方法
JPH09307043A (ja) リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置
KR20020069288A (ko) 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법
JP3879410B2 (ja) リードフレームの製造方法
KR20020000012A (ko) 슬릿이 형성된 칩 스케일 패키지 제조 방법
JPH09283925A (ja) 半導体装置及びその製造方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR100790450B1 (ko) Ｆｂｇａ 패키지의 재가공 방법
JPH07302967A (ja) 金属メッキによるバンプの形成方法
CN112864030B (zh) 光电探测芯片的封装方法和封装结构
US20220369457A1 (en) Printed wiring board
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
KR100335875B1 (ko) 범프 접합용 배선판, 상기 배선판을 이용하여 조립한 반도체 소자 및 범프 접합용 배선판의 제조 방법
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
KR100294910B1 (ko) 범프그리드어레이패키지및그제조방법
KR100246584B1 (ko) 리드프레임 및 리드프레임 전해연마방법
JPH08250635A (ja) リードフレームの製造方法
KR100355746B1 (ko) 반도체 패키지 제조용 부재 및 그 제조 방법
KR100375099B1 (ko) 리드프레임과그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee