TW201801286A - 電子元件封裝 - Google Patents

電子元件封裝 Download PDF

Info

Publication number
TW201801286A
TW201801286A TW106106793A TW106106793A TW201801286A TW 201801286 A TW201801286 A TW 201801286A TW 106106793 A TW106106793 A TW 106106793A TW 106106793 A TW106106793 A TW 106106793A TW 201801286 A TW201801286 A TW 201801286A
Authority
TW
Taiwan
Prior art keywords
package
electronic component
component
layer
wiring
Prior art date
Application number
TW106106793A
Other languages
English (en)
Other versions
TWI636546B (zh
Inventor
李潤泰
金汶日
Original Assignee
三星電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機股份有限公司 filed Critical 三星電機股份有限公司
Publication of TW201801286A publication Critical patent/TW201801286A/zh
Application granted granted Critical
Publication of TWI636546B publication Critical patent/TWI636546B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0021—Side-by-side or stacked arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0217—Mechanical details of casings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0247—Electrical details of casings, e.g. terminals, passages for cables or wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種電子元件封裝包括下部封裝、上部封裝以及被動組件，所述下部封裝包括：框架，所述框架包括貫穿孔及貫穿配線；第一電子元件，安置於所述框架的所述貫穿孔中；重佈線層，安置於所述第一電子元件與所述框架之下且電性連接至所述第一電子元件；以及囊封體，填充所述貫穿孔以囊封所述第一電子元件，所述上部封裝安置於所述下部封裝上且包括第二電子元件，所述被動組件安置於所述上部封裝與所述下部封裝之間。

Description

電子元件封裝
本發明是有關於一種電子元件封裝。
電子元件封裝被定義為用於將電子元件電性連接至例如電子裝置的主板等印刷電路板（printed circuit board，PCB）、並保護電子元件不受外部影響的封裝技術。同時，與電子元件相關的技術發展中的一個近期主要趨勢是減小電子元件的尺寸。因而，在封裝領域中，隨著對小型化電子元件等的需求的快速增加，已需要實作具有緊湊的尺寸且包括多個引腳的電子元件封裝。
為滿足上述技術需求，所提出的一種封裝技術為利用在晶圓上形成的電子元件的電極墊的重佈線的晶圓級封裝（wafer level package，WLP）。所述晶圓級封裝的實例包括扇入（fan-in）型晶圓級封裝及扇出（fan-out）型晶圓級封裝。具體而言，扇出型晶圓級封裝具有緊湊的尺寸且有利於實作多個引腳。因而，近來，扇出型晶圓級封裝已得到積極開發。
在近期的電子元件封裝中，根據對改良性能及使電子裝置最小化的期望，已對在電子元件封裝的有限的空間中盡可能多地安置電子元件、被動組件等做出了不斷的嘗試。
本發明的態樣可提供一種在小的空間中可安裝有多個組件的電子元件封裝。
本發明所提出的若干解決方案中的一者可藉由在上部封裝與下部封裝之間安置被動組件來確保安裝效率並達成封裝的小型化。根據本發明的態樣，一種電子元件封裝可包括下部封裝、上部封裝以及被動組件，所述下部封裝包括：框架，所述框架包括貫穿孔及貫穿配線；第一電子元件，安置於所述框架的所述貫穿孔中；重佈線層，安置於所述第一電子元件與所述框架之下且電性連接至所述第一電子元件；以及囊封體，填充所述貫穿孔以囊封所述第一電子元件，所述上部封裝安置於所述下部封裝上且包括第二電子元件，所述被動組件安置於所述上部封裝與所述下部封裝之間。
所述電子元件封裝可更包括將所述上部封裝與所述下部封裝連接至彼此的導電黏合層。
所述導電黏合層可為焊料。
所述導電黏合層的高度可高於所述被動組件的高度。
所述被動組件可被安置成與所述上部封裝間隔開。
可提供多個導電黏合層，且所述多個導電黏合層可被安置成環繞所述被動組件。
所述被動組件可安裝於所述下部封裝上且可電性連接至所述下部封裝。
所述電子元件封裝可更包括安置於所述下部封裝之下的附加被動組件。
所述貫穿配線可將所述上部封裝與所述下部封裝電性連接至彼此。
所述囊封體可覆蓋所述框架的上部部分。所述下部封裝可更包括導電介層窗，所述導電介層窗穿透過覆蓋所述框架的所述上部部分的所述囊封體的一部分且電性連接至所述貫穿配線。
所述第一電子元件可為主動組件，且所述第二電子元件可為記憶體組件。
所述被動組件可藉由所述下部封裝中所包括的配線層的電源圖案而連接至所述第一電子元件。
所述被動組件可為解耦電容器。
在下文中，將參照附圖來闡述本發明中的示例性實施例。在附圖中，為清晰起見，可誇大或縮小元件的形狀、尺寸等。
電子裝置
圖1是說明電子裝置系統的實例的示意性方塊圖。
參照圖1，電子裝置1000中可容置有母板1010。母板1010可包括實體連接至或電性連接至母板1010的晶片組1020、網路相關元件1030、其他組件1040等。該些元件可連接至以下將闡述的其他元件以形成各種訊號線1090。
晶片組1020可包括：記憶體晶片，例如揮發性記憶體（例如，動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如，中央處理單元（central processing unit，CPU））、圖形處理器（例如圖形處理單元（graphic processing unit，GPU））、數位訊號處理器、密碼學處理器（cryptographic processor）、微處理器、微控制器等；邏輯晶片，例如類比至數位轉換器（analog-to-digital converter）、應用專用積體電路（application-specific integrated circuit，ASIC）等；以及類似晶片。然而，晶片組1020並非僅限於此，而是亦可包括其他類型的晶片組。另外，晶片組1020可彼此組合。
網路相關元件1030可包括例如以下協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical and Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定、5G協定及自指定上述協定之後指定的任意其他無線協定及有線協定。然而，網路相關元件1030並非僅限於此，而是亦可包括多個其他無線標準或協定或者有線標準或協定中的任意者。另外，該些網路相關元件1030可與上述晶片組1020一起相互組合。
其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器、鐵氧體珠粒、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與上述晶片組1020或網路相關元件1030一起相互組合。
端視電子裝置1000的種類而定，電子裝置1000可包括可實體連接至或電性連接至母板1010或可不實體連接至或不電性連接至母板1010的其他元件。該些其他元件可包括例如照相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（圖中未示出）、視訊編解碼器（圖中未示出）、功率放大器（圖中未示出）、羅盤（圖中未示出）、加速度計（圖中未示出）、陀螺儀（圖中未示出）、揚聲器（圖中未示出）、大容量儲存器（例如硬碟驅動機）（圖中未示出）、光碟（compact disk，CD）（圖中未示出）、數位多功能光碟（digital versatile disk，DVD）（圖中未示出）等。然而，該些其他元件並非僅限於此，而是端視電子裝置1000的種類而定亦可包括用於各種目的的其他元件。
電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（personal computer，PC）、膝上型個人電腦、隨身型易網機（netbook）個人電腦、電視、視訊遊戲機（video game machine）、智慧型手錶等。然而，電子裝置1000並非僅限於此，而是可為用於處理資料的任意其他電子裝置。
圖2是說明在電子裝置中使用的電子元件封裝的實例的示意圖。
所述電子元件封裝可出於各種目的而用於上述各種電子裝置1000中。舉例而言，主板1110可容置於智慧型電話1100的主體1101中，且各種電子元件1120可實體連接至或電性連接至主板1110。另外，可實體連接至或電性連接至主板1110或可不實體連接至或不電性連接至主板1110的其他元件（例如照相機模組1130）可容置於主體1101中。在此種情形中，電子元件1120中的某些電子元件1120可為上述晶片組，且電子元件封裝100可為例如晶片組中的應用處理器，但並非僅限於此。
電子元件封裝
圖3是說明電子元件封裝的實例的示意性剖視圖而圖4是說明圖3所示電子元件封裝的經修改實例的示意性剖視圖。
參照圖3，根據實例的電子元件封裝100可具有包括下部封裝200及上部封裝300的堆疊封裝結構，且可包括安置於下部封裝200與上部封裝300之間的被動組件160。
下部封裝200可包括框架110、第一電子元件120及重佈線層150作為其的主要元件。將在下文中更詳細地闡述下部封裝200的主要元件及附加元件。
被設置成支撐下部封裝200的框架110可維持下部封裝200的剛性並確保下部封裝200的厚度均勻性，且可包括貫穿孔（圖3中安置有第一電子元件120的區）及多個貫穿配線115。框架110可具有上表面110A及與上表面110A相對的下表面110B。在此種情形中，貫穿孔可穿透於上表面110A與下表面110B之間。第一電子元件120可安置於所述貫穿孔中以與框架110間隔開預定距離。因此，第一電子元件120的側表面可被框架110環繞。
框架110的材料並無特別限制，只要所述框架可支撐電子元件封裝即可。舉例而言，可使用絕緣材料作為框架110的材料。在此種情形中，絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將加強材料（例如玻璃纖維或無機填料）浸漬於熱固性樹脂及熱塑性樹脂中的樹脂，例如預浸體（pre-preg）、味之素構成膜（Ajinomoto Build up Film，ABF）、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）、覆銅疊層板（copper clad laminate，CCL）等。作為另外一種選擇，可使用具有優異剛性及導熱率的金屬作為框架110的材料。在此種情形中，所述金屬可為Fe-Ni系合金。在此種情形中，為確保Fe-Ni系合金與模製材料、層間絕緣材料等之間的黏合，亦可在Fe-Ni系合金的表面上形成鍍銅層（copper plating）。除了上述材料之外，亦可使用玻璃、陶瓷、塑膠等作為所述框架的材料。
框架110的橫截面厚度並無特別限制，而是可端視第一電子元件120的橫截面厚度而進行設計。舉例而言，端視第一電子元件120的種類而定，框架110的橫截面厚度可為約100微米至500微米。框架110可包括一個層或多個層。在框架110包括多個層的情形中，在所述多個層之間可安置有配線層。在此種情形中，相應層的厚度並無特別限制，且如上述可對所有相應層的整體厚度進行調整。
如在圖3所說明的形式中，框架110可包括形成於框架110的上表面110A上的第一配線層113、形成於框架110的內壁110X上的第二配線層116、形成於框架110的下表面110B上的第三配線層114以及穿透過框架110的貫穿配線115。
第一配線層113可用作重佈線圖案，且可使用例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料作為第一配線層113的材料。第一配線層113可端視對應層的設計而執行各種功能。舉例而言，第一配線層113可用作接地圖案、電源圖案、訊號圖案等。此處，訊號圖案可包括除接地圖案、電源圖案等之外的各種訊號，例如資料訊號等。另外，第一配線層113可用作介層窗墊、連接端子墊等。第一配線層113的厚度並無特別限制，而是可為例如約10微米至50微米。
第二配線層116可基本上使自第一電子元件120產生的熱量分散以使熱量朝框架110擴散，且可阻擋電磁波。第二配線層116亦可端視其設計而執行各種功能，且可用作接地圖案。第二配線層116可安置於框架110的內壁110X上。因此，第二配線層116可環繞第一電子元件120的側表面。第二配線層116可被形成為完全覆蓋框架110的內壁110X。可使用銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金作為第二配線層116的材料。
第三配線層114可用作重佈線圖案且可使用例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料作為第三配線層114的材料。第三配線層114亦可端視對應層的設計而執行各種功能。舉例而言，第三配線層114可用作接地圖案、電源圖案、訊號圖案等。與第一配線層113相似，訊號圖案可包括除接地圖案、電源圖案等之外的各種訊號，例如資料訊號等。另外，第三配線層114可用作介層窗墊、連接端子墊等。第三配線層114的厚度亦無特別限制，而是可為例如約10微米至50微米。
貫穿配線115可穿透過框架110並用於將安置於與框架110相關的不同層上的重佈線層電性連接至彼此。下部封裝200與上部封裝300可藉由貫穿配線115而電性連接至彼此。可使用例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料作為貫穿配線115的材料。第一電子元件120的上側與下側可藉由貫穿配線115、經由第一電子元件120的左側表面及右側表面而電性連接至彼此。因此，可顯著地提高空間利用率。另外，電子元件封裝可藉由在三維結構中進行連接而被應用於堆疊封裝（package-on-package，PoP）、系統級封裝（system-in-package，SiP）等，進而使得電子元件封裝可被應用於各種模組、應用封裝的產品組（package applied product groups）等。
貫穿配線115的數目、間隔、安置形式等並無特別限制，而是可由熟習此項技術者端視設計細節而作出充分修改。貫穿配線115可連接至第一配線層113及第三配線層114的墊圖案。舉例而言，貫穿配線115可端視安裝於電子元件封裝100上的另一封裝的形式而安置於框架110的整個區中。作為另外一種選擇，貫穿配線115可僅安置於框架110的特定區中。
在使用例如Fe-Ni系合金等金屬作為框架110的材料的情形中，絕緣材料可安置於金屬與貫穿配線115之間以使金屬與貫穿配線115與彼此電性絕緣。貫穿配線115的橫截面的形狀並無特別限制，而是可為例如錐形形狀、沙漏形狀、柱形狀等習知形狀。貫穿配線115可被導電材料完全填充，如圖3所說明，但並非僅限於此。亦即，導電材料可沿介層窗的壁形成。
第一電子元件120可為被設置成將數量為數百至數百萬個組件或更多個組件整合於單個晶片、主動元件等中的積體電路（integrated circuit，IC）。若需要，則第一電子元件120可為將積體電路封裝成倒裝晶片形式的電子元件。所述積體電路可為例如：應用處理器晶片，例如中央處理器（例如中央處理單元）、圖形處理器（例如圖形處理單元）、數位訊號處理器、密碼學處理器、微處理器、微控制器等，但並非僅限於此。
第一電子元件120可包括出於電性連接目的而形成的電極墊120P。電極墊120P可被配置成在外部電性連接至第一電子元件120，且電極墊120P的材料並無特別限制，只要電極墊120P的材料是導電材料即可。所述導電材料可為銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金，但並非僅限於此。電極墊120P可具有嵌入形式或突出形式。其上形成有電極墊120P的表面可成為主動表面，且與所述主動表面相對的表面可成為被動表面。
在第一電子元件120為積體電路的情形中，第一電子元件120可具有主體（未由參考編號指示）、保護層（未由參考編號指示）及電極墊120P。所述主體可在例如主動晶圓基礎上形成。在此種情形中，可使用矽（Si）、鍺（Ge）、砷化鎵（GaAs）等作為所述主體的基材（basic material）。保護層可用以保護主體免受外部因素的損害且可由例如氧化物層、氮化物層等形成或者可由氧化物層與氮化物層構成的雙層形成。如上所述，電極墊120P可包含例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料。
第一電子元件120的橫截面厚度並無特別限制，而是可端視第一電子元件120的種類而改變。舉例而言，在第一電子元件為積體電路的情形中，第一電子元件的厚度可為約100微米至480微米，但並非僅限於此。
如在圖3所說明的形式中一般，可使用囊封體130來保護第一電子元件120等。囊封體130的形式並無特別限制，而是可為環繞第一電子元件120的至少某些部分的形式。如在圖3所說明的形式中一般，作為實例，囊封體130可覆蓋框架110及第一電子元件120，並填充貫穿孔內的框架110與第一電子元件120之間的空間。因此，端視某些材料而定，囊封體130可用作黏合劑且可減少第一電子元件120的彎曲（buckling）。在此種情形中，穿透過囊封體130的導電介層窗131可被設置成將下部封裝200與上部封裝300電性連接至彼此。導電介層窗131可將配線層113與配線層132連接至彼此。然而，不同於圖3中所說明的形式，亦可將囊封體130設置成囊封體130不覆蓋第一電子元件120及框架110中的至少一者的形式。
囊封體130的某些材料並無特別限制。舉例而言，可使用絕緣材料作為囊封體130的材料。在此種情形中，所述絕緣材料可為：熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將加強材料（例如有機填料或無機填料）浸漬於熱固性樹脂及熱塑性樹脂中的樹脂等。作為另外一種選擇，所述絕緣材料可為環氧膜製化合物（EMC）等。
在第一電子元件120之下可安置有重佈線層150，且重佈線層150可電性連接至第一電子元件120並被配置成對電子元件120的電極墊120P進行重佈線。具有各種功能的數十至數百個電極墊120P可端視其功能而藉由重佈線層150進行重佈線，且可在外部藉由連接端子190而進行實體連接或電性連接。重佈線層150可包括絕緣層151、形成於絕緣層151上的配線層152以及穿透過絕緣層151的導電介層窗153。重佈線層150可為單層或多個層。
可使用絕緣材料作為絕緣層151的材料。具體而言，在使用感光性絕緣樹脂作為絕緣層的材料的情形中，可以經減小的厚度形成絕緣層151，且可易於實作精細的節距。若需要，則各絕緣層151的材料可彼此相同或可彼此不同。絕緣層151的厚度亦無特別限制。舉例而言，絕緣層151的除配線層152之外的厚度可為約5微米至20微米，且當將配線層152的厚度包括在內時，絕緣層151的厚度可為約15微米至70微米。
配線層152可用作重佈線圖案，且可使用例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料作為配線層152的材料。
若需要，則可在配線層152中的在外部暴露出的配線層上更形成表面處理層。表面處理層並無特別限制，只要所述表面處理層為相關技術中習知的即可，且表面處理層可由例如以下方法形成：電解鍍金、無電鍍金、有機可焊性保護（organic solderability preservative，OSP）或無電鍍錫、無電鍍銀、無電鍍鎳/置換鍍金、直接浸金（direct immersion gold，DIG）鍍覆、熱空氣焊料均塗（hot air solder leveling，HASL）等。此亦可被應用至其他配線層等。
導電介層窗153可將在不同層上形成的配線層152、電極墊120P等與彼此電性連接，從而在電子元件封裝100中形成電性路徑。可使用例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金等導電材料作為導電介層窗153的材料。導電介層窗153亦可被導電材料完全填充。作為另外一種選擇，導電材料可沿導電介層窗153的壁形成。另外，導電介層窗153可具有例如錐形形狀、圓柱形形狀等相關技術中習知的橫截面形狀中的任意者。
保護層170及保護層180可分別形成於下部封裝200的上部部分及下部部分上，且保護層170及保護層180可被配置成保護配線層132、重佈線層150等不受外部物理損壞或化學損壞等。保護層170及保護層180可暴露出配線層132及配線層152的至少某些部分。舉例而言，保護層180可包括開口181。儘管開口181暴露出配線層152的一個表面的某些部分，然而在某些情形中，開口181亦可暴露出配線層152的側表面。
保護層170及保護層180的材料並無特別限制。舉例而言，可使用阻焊劑作為保護層170及保護層180的材料。另外，亦可使用例如感光性樹脂等與重佈線層150的絕緣層151的材料相同的材料作為保護層170及保護層180的材料。保護層180一般為單層，但亦可由多個層組成。
連接端子190可被配置成在外部對電子元件封裝100進行實體連接及電性連接。舉例而言，電子元件封裝100可經由連接端子190而安裝於電子裝置的主板上。連接端子190可安置於開口181上，且可連接至經由開口181而暴露出的配線層152。因此，連接端子190亦可電性連接至第一電子元件120。
連接端子190可由例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、焊料等導電材料形成。然而，該些材料僅為實例，且連接端子190的材料並非特別地限定於此。連接端子190可為焊盤（land）、球、引腳等。連接端子190可由多個層或單層形成。在連接端子190由多個層形成的情形中，連接端子190可包含銅柱及焊料，且在連接端子190由單層形成的情形中，連接端子190可包含錫-銀焊料或銅。然而，此僅為實例，且連接端子190並非僅限於此。
連接端子190中的至少一者可安置於扇出區中。扇出區是除安置有電子元件的區之外的區。亦即，根據實例的電子元件封裝100可為扇出型封裝。扇出型封裝可相較於扇入型封裝而具有優異的可靠性，扇出型封裝可實作多個輸入/輸出（input/output，I/O）端子且可便於進行3D互連。另外，相較於球柵陣列（ball grid array，BGA）封裝、焊盤柵陣列（land grid array，LGA）封裝等，扇出型封裝可安裝於電子裝置上而無需使用單獨的板。因此，扇出型封裝可被製造成薄的，且可具有有競爭力的價格。
連接端子190的數目、間隔、安置形式等並無特別限制，而是可由熟習此項技術者端視設計細節而作出充分修改。舉例而言，端視第一電子元件120的電極墊120P的數目而定，連接端子190的數目可為數十至數千。然而，連接端子190的數目並非僅限於此，而是亦可為數十至數千或以上或者數十至數千或以下。
接下來，將闡述上部封裝300。如上所述，上部封裝300可安置於下部封裝200上，且可包括第二電子元件142。第二電子元件142可為記憶體組件等，且電子元件封裝100可被實作為堆疊封裝形式。在此種情形中，對於上部封裝300的某一形式而言，可參考第二電子元件142等的封裝形式或相關技術中習知的內容。舉例而言，可提供具有以絕緣樹脂等對第二電子元件142進行模塑的形式的封裝基底140。
在上部封裝300與下部封裝200之間可安置有一或多個被動組件160。作為實例，如在圖3中所說明的形式中一般，被動組件160可被設置成被動組件160安裝於下部封裝200上且電性連接至下部封裝200的形式。為了改良電子元件封裝100的效能，所需要的被動組件160的數目已增加，且被動組件160的典型實例可包括電容器、電感器、電阻器等。
詳言之，被動組件160可包括解耦電容器，提供所述解耦電容器是為了穩定地向第一電子元件120等供電。為此，被動組件160可連接至配線層113、配線層114、配線層115、配線層132及配線層152的上述電源圖案。被動元件160可藉由電源圖案而連接至第一電子元件120（例如積體電路等）以用作解耦電容器。
同時，有關於被動組件160的安置區，在根據相關技術的封裝中已使用了將被動組件160嵌於重佈線層中或安裝於重佈線層之下的方案。在此種情形中，存在由重佈線層之下的連接端子佔據的區減小或封裝本身的尺寸增大的問題。
在本示例性實施例中，被動組件160的主要安置區被設定成上部封裝300與下部封裝200之間的區。因此，可確保電子元件封裝100之下具有足夠數目的連接端子190，且電子元件封裝100的尺寸可減小。為了實作上述被動組件160的安置形式，可慮及被動組件160的尺寸而對導電黏合層141（例如將上部封裝300與下部封裝200連接至彼此的焊料等）的尺寸加以選擇。
詳言之，如在圖3所說明的形式中一般，導電黏合層141的高度可被設定成高於被動組件160的高度。因此，被動組件160可具有其中被動組件160被安置成與上部封裝300間隔開的形式。另外，多個導電黏合層141可被安置成環繞被動組件160以因此實作被動組件160的穩定安裝形式。
同時，儘管在上述示例性實施例中提出較佳者是將被動組件160安置於上部封裝300與下部封裝200之間，然而被動組件160並非僅限於此，而是亦可安置於另一位置。舉例而言，如在圖4所示經修改實例中一般，端視所需的功能而定，可將附加被動組件161安置於下部封裝200之下，且更具體而言，安置於重佈線層150之下。
如上所述，根據本發明中的示例性實施例，可提供其中在小的空間中可安裝有多個組件的電子元件封裝。因此，可達成電子元件封裝的效能改良及小型化。
在本發明中，已使用用語「下側」、「下部部分」、「下表面」等來表示相對於所述圖式的橫截面而言朝向電子元件封裝的安裝表面的方向，且已使用用語「上側」、「上部部分」、「上表面」等來表示與由用語「下側」、「下部部分」、「下表面」等表示的方向相反的方向。然而，該些方向僅是為了便於解釋而定義的，且申請專利範圍並非特別受限於上述所定義的方向。
在本說明中一個元件與另一元件的「連接」的含義包括經由黏合層的間接連接以及兩個元件之間的直接連接。另外，「電性連接」可包括實體連接及/或實體分離。應理解，當以「第一」或「第二」來指代組件時，所述組件並非受限於此。該些用語可能僅用於將所述組件與其他組件區分開的目的，且可不限制所述組件的順序或重要性。在某些情形中，在不背離本文所述申請專利範圍的範圍的條件下，第一組件可被稱作第二組件。相似地，第二組件亦可被稱作第一組件。
本文中所使用的用語「示例性實施例」並不始終指代同一示例性實施例，而是為強調與另一示例性實施例的特定特徵或特性不同的特定特徵或特性而提供。然而，本文中所提供的示例性實施例被視為可藉由彼此整體地或部分地組合來執行。舉例而言，即使並未在另一示例性實施例中闡述在特定示例性實施例中闡述的一個組件，然而除非在本文中提供了相反或矛盾的說明，否則所述組件亦可被理解為應用於另一示例性實施例的說明。
使用本文中所使用的用語僅是為了闡述示例性實施例而非限制本發明。在此種情形中，除非在特定的上下文中另外進行必要的解釋，否則單數形式亦包括複數形式。
儘管以上已示出並闡述了各示例性實施例，然而對於熟習此項技術者而言將顯而易見，在不背離由隨附申請專利範圍所界定的本發明的範圍的條件下，可作出潤飾及變型。
100‧‧‧電子元件封裝
110‧‧‧框架
110A‧‧‧上表面
110B‧‧‧下表面
110X‧‧‧內壁
113、114、116‧‧‧配線層
115‧‧‧貫穿配線/配線層
120、142‧‧‧電子元件
120P‧‧‧電極墊
130‧‧‧囊封體
131、153‧‧‧導電介層窗
132、152‧‧‧配線層
140‧‧‧封裝基底
141‧‧‧導電黏合層
150‧‧‧重佈線層
151‧‧‧絕緣層
160‧‧‧被動組件
161‧‧‧第一黏合層
170、180‧‧‧保護層
181‧‧‧開口
190‧‧‧連接端子
200‧‧‧下部封裝
300‧‧‧上部封裝
1000‧‧‧電子裝置
1010‧‧‧母板
1020‧‧‧晶片組
1030‧‧‧網路相關元件
1140‧‧‧其他組件
1050、1130‧‧‧照相機模組
1060‧‧‧天線
1070‧‧‧顯示器裝置
1080‧‧‧電池
1090‧‧‧訊號線
1100‧‧‧智慧型電話
1101‧‧‧主體
1110‧‧‧主板
1120‧‧‧電子元件
結合附圖閱讀以下詳細說明，將更清楚地理解本發明的以上及其他態樣、特徵、及優點，在附圖中： 圖1是說明電子裝置系統的實例的示意性方塊圖。 圖2是說明在電子裝置中使用的電子元件封裝的實例的示意圖。 圖3是說明電子元件封裝的實例的示意性剖視圖。 圖4是說明圖3所示電子元件封裝的經修改實例的示意性剖視圖。
100‧‧‧電子元件封裝
110‧‧‧框架
110A‧‧‧上表面
110B‧‧‧下表面
110X‧‧‧內壁
113、114、116‧‧‧配線層
115‧‧‧貫穿配線/配線層
120、142‧‧‧電子元件
120P‧‧‧電極墊
130‧‧‧囊封體
131、153‧‧‧導電介層窗
132、152‧‧‧配線層
140‧‧‧封裝基底
141‧‧‧導電黏合層
150‧‧‧重佈線層
151‧‧‧絕緣層
160‧‧‧被動組件
170、180‧‧‧保護層
181‧‧‧開口
190‧‧‧連接端子
200‧‧‧下部封裝
300‧‧‧上部封裝

Claims (13)

  1. 一種電子元件封裝，包括： 下部封裝，包括： 框架，包括貫穿孔及貫穿配線； 第一電子元件，安置於所述框架的所述貫穿孔中； 重佈線層，安置於所述第一電子元件與所述框架之下且電性連接至所述第一電子元件；以及 囊封體，填充所述貫穿孔以囊封所述第一電子元件； 上部封裝，安置於所述下部封裝上且包括第二電子元件；以及 被動組件，安置於所述上部封裝與所述下部封裝之間。
  2. 如申請專利範圍第1項所述的電子元件封裝，更包括將所述上部封裝與所述下部封裝連接至彼此的導電黏合層。
  3. 如申請專利範圍第2項所述的電子元件封裝，其中所述導電黏合層是焊料。
  4. 如申請專利範圍第2項所述的電子元件封裝，其中所述導電黏合層的高度高於所述被動組件的高度。
  5. 如申請專利範圍第4項所述的電子元件封裝，其中所述被動組件被安置成與所述上部封裝間隔開。
  6. 如申請專利範圍第1項所述的電子元件封裝，更包括將所述上部封裝與所述下部封裝連接至彼此且環繞所述被動組件的多個導電黏合層。
  7. 如申請專利範圍第1項所述的電子元件封裝，其中所述被動組件安裝於所述下部封裝上且電性連接至所述下部封裝。
  8. 如申請專利範圍第1項所述的電子元件封裝，更包括安置於所述下部封裝之下的附加被動組件。
  9. 如申請專利範圍第1項所述的電子元件封裝，其中所述貫穿配線將所述上部封裝與所述下部封裝電性連接至彼此。
  10. 如申請專利範圍第9項所述的電子元件封裝，其中所述囊封體覆蓋所述框架的上部部分，且所述下部封裝更包括導電介層窗，所述導電介層窗穿透過覆蓋所述框架的所述上部部分的所述囊封體的一部分且電性連接至所述貫穿配線。
  11. 如申請專利範圍第1項所述的電子元件封裝，其中所述第一電子元件是主動組件，且所述第二電子元件是記憶體組件。
  12. 如申請專利範圍第1項所述的電子元件封裝，其中所述被動組件藉由所述下部封裝中所包括的配線層的電源圖案而連接至所述第一電子元件。
  13. 如申請專利範圍第12項所述的電子元件封裝，其中所述被動組件是解耦電容器。
TW106106793A 2016-03-31 2017-03-02 電子元件封裝 TWI636546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2016-0039254 2016-03-31
KR1020160039254A KR101922875B1 (ko) 2016-03-31 2016-03-31 전자부품 패키지

Publications (2)

Publication Number Publication Date
TW201801286A true TW201801286A (zh) 2018-01-01
TWI636546B TWI636546B (zh) 2018-09-21

Family

ID=59961409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106793A TWI636546B (zh) 2016-03-31 2017-03-02 電子元件封裝

Country Status (3)

Country Link
US (1) US20170287796A1 (zh)
KR (1) KR101922875B1 (zh)
TW (1) TWI636546B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938090B2 (en) 2018-07-03 2021-03-02 Samsung Electronics Co., Ltd. Antenna module
US11417631B2 (en) 2019-05-13 2022-08-16 Samsung Electro-Mechanics Co., Ltd. Semiconductor package
TWI831749B (zh) * 2018-05-30 2024-02-11 南韓商三星電機股份有限公司 封裝件基板及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102545473B1 (ko) 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
KR20200053408A (ko) * 2018-11-08 2020-05-18 주식회사 아모센스 인터포저
WO2020096309A1 (ko) * 2018-11-08 2020-05-14 주식회사 아모센스 인터포저
DE102019126974B4 (de) * 2018-12-26 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes schaltungs-package und verfahren
KR102596759B1 (ko) * 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지
KR20200114313A (ko) 2019-03-28 2020-10-07 삼성전자주식회사 반도체 패키지
KR20210000391A (ko) 2019-06-25 2021-01-05 삼성전기주식회사 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080458A1 (en) * 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same
US7242081B1 (en) * 2006-04-24 2007-07-10 Advanced Semiconductor Engineering Inc. Stacked package structure
US8350377B2 (en) * 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
US8106504B2 (en) * 2008-09-25 2012-01-31 King Dragon International Inc. Stacking package structure with chip embedded inside and die having through silicon via and method of the same
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
JP6238121B2 (ja) 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US9793245B2 (en) * 2015-11-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10050024B2 (en) * 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831749B (zh) * 2018-05-30 2024-02-11 南韓商三星電機股份有限公司 封裝件基板及其製造方法
US10938090B2 (en) 2018-07-03 2021-03-02 Samsung Electronics Co., Ltd. Antenna module
TWI732183B (zh) * 2018-07-03 2021-07-01 南韓商三星電子股份有限公司 天線模組
US11417631B2 (en) 2019-05-13 2022-08-16 Samsung Electro-Mechanics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20170287796A1 (en) 2017-10-05
KR101922875B1 (ko) 2018-11-28
TWI636546B (zh) 2018-09-21
KR20170112335A (ko) 2017-10-12

Similar Documents

Publication Publication Date Title
US10373884B2 (en) Fan-out semiconductor package for packaging semiconductor chip and capacitors
US10770418B2 (en) Fan-out semiconductor package
TWI636546B (zh) 電子元件封裝
TWI662669B (zh) 電子元件封裝
US11515265B2 (en) Fan-out semiconductor package
US9853003B1 (en) Fan-out semiconductor package
TWI651818B (zh) 扇出型半導體封裝
TW201904002A (zh) 扇出型半導體裝置
TWI669803B (zh) 扇出型半導體封裝
US10269721B2 (en) Fan-out semiconductor package
TW201824466A (zh) 扇出型半導體封裝
TW201803051A (zh) 扇出型半導體封裝
TWI655728B (zh) 扇出型半導體封裝
US11171082B2 (en) Semiconductor package
US20200126924A1 (en) Fan-out semiconductor package
US11842956B2 (en) Semiconductor package
TWI712112B (zh) 半導體封裝
TW202023005A (zh) 半導體封裝
TWI667748B (zh) 扇出型半導體封裝
US10403583B2 (en) Fan-out semiconductor package
TW201824468A (zh) 扇出型半導體封裝
US11043446B2 (en) Semiconductor package