DE102019126974B4 - Integriertes schaltungs-package und verfahren - Google Patents

Integriertes schaltungs-package und verfahren Download PDF

Info

Publication number
DE102019126974B4
DE102019126974B4 DE102019126974.1A DE102019126974A DE102019126974B4 DE 102019126974 B4 DE102019126974 B4 DE 102019126974B4 DE 102019126974 A DE102019126974 A DE 102019126974A DE 102019126974 B4 DE102019126974 B4 DE 102019126974B4
Authority
DE
Germany
Prior art keywords
package
package component
integrated circuit
redistribution structure
power modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019126974.1A
Other languages
English (en)
Other versions
DE102019126974A1 (de
Inventor
Chi-Hui Lai
Shu-Rong Chun
Kuo Lung Pan
Tin-Hao Kuo
Hao-Yi Tsai
Chung-Shi Liu
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/589,758 external-priority patent/US11183487B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019126974A1 publication Critical patent/DE102019126974A1/de
Application granted granted Critical
Publication of DE102019126974B4 publication Critical patent/DE102019126974B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/63—Connectors not provided for in any of the groups H01L24/10 - H01L24/50 and subgroups; Manufacturing methods related thereto
    • H01L24/68—Structure, shape, material or disposition of the connectors after the connecting process
    • H01L24/69—Structure, shape, material or disposition of the connectors after the connecting process of an individual connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Vorrichtung, aufweisend:
eine erste Package-Komponente (400A, 400B, 400C), aufweisend:
eine Mehrzahl integrierter Schaltungs-Dies (405);
eine erste Einkapselungssubstanz (406), welche die ersten integrierte Schaltungs-Dies (405) mindestens teilweise umgibt; und
eine Umverteilungsstruktur (430) auf der ersten Einkapselungssubstanz (406) und mit den ersten integrierten Schaltungs-Dies (405) gekoppelt;
eine zweite Package-Komponente (100A, 100B, 100C), die an die erste Package-Komponente (400A, 400B, 400C) gebondet ist, wobei die zweite Package-Komponente (100A, 100B, 100C) aufweist:
eine Mehrzahl integrierter Passivvorrichtungen (50A); und
eine zweite Einkapselungssubstanz (120), welche die integrierten Passivvorrichtungen (50A) mindestens teilweise umgibt; und
eine Mehrzahl Leistungsmodule (160), die durch die zweite Package-Komponente (100A, 100B, 100C) an der ersten Package-Komponente (100A, 100B, 100C) befestigt sind, wobei jedes der Leistungsmodule (160) direkt über den integrierten Schaltungs-Dies (405) in einer zu einer Hauptoberfläche der ersten Package Komponente (400A, 400B, 400C) senkrechten Richtung angeordnet ist und wobei ein oder mehrere der integrierten Passivvorrichtungen (50A) zwischen einem Leistungsmodul (160, 160A-160C) und der Mehrzahl von integrierten Schaltungs-Dies (405) angeordnet sind.

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat dank laufender Verbesserungen der Integrationsdichte verschiedenster elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein rasantes Wachstum erfahren. Größtenteils ist die Verbesserung der Integrationsdichte auf wiederholte Verringerungen der minimalen Merkmalgröße zurückzuführen, wodurch ermöglicht wird, mehr Komponenten in einen bestimmten Bereich zu integrieren. Im Zuge der steigenden Nachfrage nach immer kleineren Elektronikgeräten ist ein Bedarf an kleineren und kreativeren Techniken für das Packaging von Halbleiter-Dies entstanden. Ein Beispiel für derartige Packaging-Systeme ist die Package-on-Package-Technologie (PoP). In einer PoP-Vorrichtung wird ein oberes Halbleiter-Package auf einem unteren Halbleiter-Package gestapelt, um ein hohes Maß an Integration und Komponentendichte bereitzustellen. Die PoP-Technology ermöglicht im Allgemeinen eine Herstellung von Halbleitervorrichtungen mit verbesserten Funktionalitäten und einem kleinen Flächenbedarf auf einer Leiterplatte (PCB).
  • US 2016/0329272 A1 beschreibt Beispiele eines gestapelten Halbleiterbauelementpakets und zugehörige Techniken und Konfigurationen. US 2002/0012231 A1 offenbart einen Kühlkörper, der eine Seite umfasst, die ein Strukturelement umfasst, das einen Abstand zwischen einer wärmeerzeugenden Struktur und der zweiten Seite des Kühlkörpers definiert.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten anhand der folgenden ausführlichen Beschreibung zu verstehen, wenn diese in Zusammenschau mit den beiliegenden Figuren gelesen wird. Es wird festgehalten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale im Interesse einer besseren Verständlichkeit der Besprechung beliebig vergrößert oder verkleinert sein.
    • 1-4, 5A, 5B, 6-15, 16A-16C, 17A-17C, 18A-18E zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden von ersten Packages gemäß einigen Ausführungsformen.
    • 19-24 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden eines System-on-Wafer(SoW)-Package gemäß einigen Ausführungsformen.
    • 25-32 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden einer eingehäusten Vorrichtung gemäß einigen Ausführungsformen.
    • 33-38 zeigen Draufsichten von eingehäusten Vorrichtungen gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Erfindung wird durch den Patentanspruch 1, welcher eine Vorrichtung definiert, den Patentanspruch 9, welcher ein Verfahren definiert, sowie den Patentanspruch 15, welcher eine Vorrichtung definiert, definiert. Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche, die Beschreibung und die Figuren bereitgestellt. Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden konkrete Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann in der nachfolgenden Beschreibung die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, derart, dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Verständlichkeit und schreibt nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Ferner können in diesem Dokument räumlich relative Begriffe wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en), wie in den Figuren dargestellt, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb mit einschließen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die in diesem Dokument verwendeten räumlich relativen Bezeichnungen können desgleichen dementsprechend ausgelegt werden.
  • Wenngleich nachstehend Ausführungsformen ausführlich beschrieben werden, wird in diesem Dokument eine allgemeine Beschreibung der vorliegenden Offenbarung bereitgestellt. Grundsätzlich stellen die in diesem Dokument beschriebenen Ausführungsformen ein Package bereit, in dem integrierte Passivvorrichtungen (IPDs = „integrated passive devices“) in ein System-on-Wafer(SoW)-Package (z.B. ein „Super-Large Fan-Out Wafer-Scale“-Package) durch Stapeln von IPD-Packages zwischen einem Leistungsmodul (manchmal als Sockel bezeichnet) und einer integrierten Fan-Out(InFO)-Struktur eingehäust sind. SoW-Packages der Ausführungsformen können jedwede Kombination aus miteinander verbundenen funktionellen Dies in einer Package-Fläche von 10.000 mm2 oder größer aufweisen. Beispielsweise können die miteinander verbundenen funktionellen Dies innerhalb eines SoW-Package jede Komponente eines vollständigen elektrischen Systems bereitstellen, um Hochleistungsdatenverarbeitung (HPC = "High Performance Computing) (z.B. einen Beschleuniger eines „Artificial Intelligence(AI)“-Servers, eines „Cloud Computing“-Systems, eines „Edge Computing“-Systems oder dergleichen) in einer Datenzentrumsanwendung, einer Serveranwendung oder dergleichen bereitzustellen. Die Leistungsmodule können durch die IPD-Packages mit den funktionellen Dies des SoW-Package verbunden werden. Jedes Leistungsmodul kann Strommanagement für ein einziges funktionelles Die oder mehrere funktionelle Dies innerhalb des SoW-Package bereitstellen.
  • Zu vorteilhaften Merkmalen einiger oder aller der in diesem Dokument beschriebenen Ausführungsformen kann ein kürzerer Abstand zwischen IPDs und den funktionellen Dies zählen, was die Leistung des Stromverteilungsnetzes (PDN) verbessern kann. Manche Ausführungsformen können die Integration von 3D-gestapelten IPDs mit InFO-Prozessen vorsehen und somit den Einsatz der Ausführungsformen zweckmäßig werden lassen. Bei manchen Ausführungsformen wird durch 3D-Stapeln von IPDs die Notwendigkeit vermieden, Ball-Grid-Array(BGA)-Verbinder von der Sockel-Landschaft (z.B. dem Footprint eines Package) zu entfernen, was eine verbesserte Stromhandhabung durch eine vergrößerte Fläche (z.B. mehr BGA-Verbinder) zur Stromhandhabung ermöglicht.
  • 1 bis 16C zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden einer ersten Package-Komponente 100 gemäß einigen Ausführungsformen. Gemäß verschiedenen Ausführungsformen ist die erste Package-Komponente 100 ein IPD-Package, das eine oder mehrere IPDs aufweist, welche zwischen einem Modul (z.B. einem Modul 160, das in 17A-17C dargestellt ist) und einem SoW-Package (z.B. einem SoW-Package 400, das in 24 dargestellt ist) implementiert werden können. 1 zeigt eine erste Package-Region 101A und ein zweite Package-Region 101B, in denen eine oder mehrere IPDs, beispielsweise IPDs 50A, die nachstehend Bezug nehmend auf 4 besprochen werden, eingehäust werden können.
  • In 1 ist ein Trägersubstrat 102 bereitgestellt, und auf dem Trägersubstrat 102 ist eine Trennschicht 104 ausgebildet. Das Trägersubstrat 102 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 102 kann ein Wafer sein, so dass mehrere Packages gleichzeitig auf dem Trägersubstrat 102 ausgebildet werden können.
  • Die Trennschicht 104 kann aus einem Material auf Polymerbasis ausgebildet werden, welches gemeinsam mit dem Trägersubstrat 102 von darüber liegenden Strukturen entfernt werden kann, die in nachfolgenden Schritten ausgebildet werden. Bei manchen Ausführungsformen ist die Trennschicht 104 ein Thermotrennmaterial auf Epoxidbasis, welches sein Haftvermögen verliert, wenn es erwärmt wird, beispielsweise eine Licht-in-Wärme-Umwandlungs(LTHC)-Trennbeschichtung. Bei anderen Ausführungsformen kann die Trennschicht 104 ein Ultraviolett(UV)-Kleber sein, der sein Haftvermögen verliert, wenn er UV-Licht ausgesetzt wird. Die Trennschicht 104 kann als Flüssigkeit abgegeben und ausgehärtet werden, kann ein Laminatfilm sein, der auf das Trägersubstrat 102 auflaminiert wird, oder kann dergleichen sein. Eine obere Oberfläche der Trennschicht 104 kann nivelliert werden und kann ein hohes Maß an Planarität aufweisen.
  • In 2 kann eine rückseitige Umverteilungsstruktur 106 auf der Trennschicht 104 ausgebildet sein. Bei der dargestellten Ausführungsform weist die rückseitige Umverteilungsstruktur 106 eine dielektrische Schicht 108, eine Metallisierungsstruktur 110 (manchmal als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet) und eine dielektrische Schicht 112 auf. Die rückseitige Umverteilungsstruktur 106 ist optional. Bei manchen Ausführungsformen wird anstelle der rückseitigen Umverteilungsstruktur 106 eine dielektrische Schicht ohne Metallisierungsstrukturen auf der Trennschicht 104 ausgebildet.
  • Die dielektrische Schicht 108 kann auf der Trennschicht 104 ausgebildet werden. Die untere Oberfläche der dielektrischen Schicht 108 kann mit der oberen Oberfläche der Trennschicht 104 in Kontakt sein. Bei manchen Ausführungsformen wird die dielektrische Schicht 108 aus einem Polymer, beispielsweise aus Polybenzoxazol (PBO), Polyimid, Benzocylcobuten (BCB) oder dergleichen, ausgebildet. Bei anderen Ausführungsformen wird die dielektrische Schicht 108 ausgebildet aus: einem Nitrid, beispielsweise Siliziumnitrid; einem Oxid, beispielsweise Siliziumoxid, Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertem Phosphorsilikatglas (BPSG) oder dergleichen; oder dergleichen. Die dielektrische Schicht 108 kann durch jedwedes zulässige Beschichtungsverfahren, beispielsweise durch Schleuderbeschichten, chemische Gasphasenabscheidung (CVD), Laminieren, dergleichen, oder durch eine Kombination daraus ausgebildet werden.
  • Die Metallisierungsstruktur 110 kann auf der dielektrischen Schicht 108 ausgebildet werden. Beispielsweise kann die Metallisierungsstruktur 110 ausgebildet werden, indem zunächst eine Keimschicht über der dielektrischen Schicht 108 ausgebildet wird. Bei manchen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine zusammengesetzte Schicht, die mehrere aus verschiedenen Materialien gebildete Unterschichten umfasst, sein kann. Bei manchen Ausführungsformen weist die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Keimschicht kann durch Verwendung von beispielsweise physikalischer Gasphasenabscheidung (PVD) oder dergleichen ausgebildet werden. Dann wird ein Fotolack auf der Keimschicht ausgebildet und strukturiert. Der Fotolack kann durch Schleuderbeschichten oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Fotolacks entspricht der Metallisierungsstruktur 110. Das Strukturieren bildet Öffnungen durch den Fotolack aus, um die Keimschicht freizulegen. In den Öffnungen des Fotolacks und auf den freiliegenden Abschnitten der Keimschicht wird ein leitfähiges Material ausgebildet. Das leitfähige Material kann durch Plattieren, beispielsweise Elektroplattieren oder stromloses Plattieren, oder dergleichen ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Dann werden der Fotolack und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, entfernt. Der Fotolack kann durch einen zulässigen Veraschungs- oder Abtragungsprozess, beispielsweise durch einen Prozess, der sich eines Sauerstoffplasmas oder dergleichen bedient, entfernt werden. Sobald der Fotolack entfernt wurde, werden freiliegende Abschnitte der Keimschicht durch Verwendung eines zulässigen Ätzprozesses wie etwa durch Nass- oder Trockenätzen entfernt. Die zurückbleibenden Abschnitte der Keimschicht und des leitfähigen Materials bilden die Metallisierungsstruktur 110.
  • Die dielektrische Schicht 112 kann auf der Metallisierungsstruktur 110 und der dielektrischen Schicht 108 ausgebildet werden. Bei manchen Ausführungsformen wird die dielektrische Schicht 112 aus einem Polymer ausgebildet, das ein lichtempfindliches Material wie etwa PBO, Polyimid, BCB oder dergleichen sein kann, welches durch Verwendung einer Lithografiemaske strukturiert werden kann. Bei anderen Ausführungsformen wird die dielektrische Schicht 112 ausgebildet aus: einem Nitrid, beispielsweise Siliziumnitrid; einem Oxid, beispielsweise Siliziumoxid, PSG, BSG, BPSG; oder dergleichen. Die dielektrische Schicht 112 kann durch Schleuderbeschichten, Laminieren, CVD, dergleichen oder eine Kombination daraus ausgebildet werden. Die dielektrische Schicht 112 kann strukturiert werden, um Öffnungen 114 auszubilden, welche Abschnitte der Metallisierungsstruktur 110 freilegen. Das Strukturieren kann durch einen zulässigen Prozess erfolgen, beispielsweise durch Belichten der dielektrischen Schicht 112, wenn die dielektrische Schicht 112 ein lichtempfindliches Material ist, oder durch Ätzen, beispielsweise mittels eines anisotropen Ätzmittels. Bei Ausführungsformen, bei denen die dielektrische Schicht 112 ein lichtempfindliches Material ist, kann die dielektrische Schicht 112 nach der Belichtung entwickelt werden.
  • Es sollte zu erkennen sein, dass die rückseitige Umverteilungsstruktur 106 jedwede Anzahl von dielektrischen Schichten und Metallisierungsstrukturen aufweisen kann. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können die oben besprochenen Schritte und Prozesse wiederholt werden. Die Metallisierungsstrukturen können leitfähige Leitungen und leitfähige Durchkontaktierungen aufweisen. Die leitfähigen Durchkontaktierungen können während des Ausbildens der Metallisierungsstrukturen durch Ausbilden der Keimschicht und des leitfähigen Materials der Metallisierungsstruktur in einer Öffnung der unterlagerten dielektrischen Schicht ausgebildet werden. Die leitfähigen Durchkontaktierungen können somit die verschiedenen leitfähigen Leitungen der Metallisierungsstrukturen miteinander verbinden und elektrisch koppeln.
  • In 3 sind Durchkontaktierungen 116 in den Öffnungen 114 ausgebildet und erstrecken sich über einer obersten dielektrischen Schicht der rückseitigen Umverteilungsstruktur 106 (z.B. der dielektrischen Schicht 112 bei der in 3 dargestellten Ausführungsform). Beispielsweise können die Durchkontaktierungen 116 ausgebildet werden, indem zunächst eine Keimschicht über der rückseitigen Umverteilungsstruktur 106, z.B. auf der dielektrischen Schicht 112 und Abschnitten der Metallisierungsstruktur 110, die durch die Öffnungen 114 freiliegen, ausgebildet wird. Bei manchen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine zusammengesetzte Schicht, welche mehrere aus verschiedenen Materialien gebildete Unterschichten umfasst, sein kann. Bei einer konkreten Ausführungsform umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann beispielsweise durch Verwendung von PVD oder dergleichen ausgebildet werden. Auf der Keimschicht wird ein Fotolack ausgebildet und strukturiert. Der Fotolack kann durch Schleuderbeschichten oder dergleichen ausgebildet und zum Strukturieren belichtet werden. Die Struktur des Fotolacks entspricht den Durchkontaktierungen 116. Das Strukturieren bildet Öffnungen durch den Fotolack aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird in den Öffnungen des Fotolacks und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, beispielsweise Elektroplattieren oder stromloses Plattieren, oder dergleichen ausgebildet werden. Das leitfähige Material kann ein Metall wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Der Fotolack und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Fotolack kann durch einen zulässigen Veraschungs- oder Abtragungsprozess, beispielsweise durch Verwendung eines Prozesses, der sich eines Sauerstoffplasmas oder dergleichen bedient, entfernt werden. Sobald der Fotolack entfernt wurde, werden freiliegende Abschnitte der Keimschicht durch Verwendung eines zulässigen Ätzprozesses wie etwa durch Nass- oder Trockenätzen entfernt. Die zurückbleibenden Abschnitte der Keimschicht und des leitfähigen Materials bilden die Durchkontaktierungen 116.
  • In 4 werden Dies 50, welche IPDs 50A, diskrete Passivvorrichtungen 50B und Aktivvorrichtungs-Dies 50C aufweisen, mittels eines Klebstoffes 118 an die dielektrische Schicht 112 geklebt. Eine gewünschte Art und Anzahl der Dies 50 wird in jeder von der ersten Package-Region 101A und der zweiten Package-Region 101B angeklebt. Bei verschiedenen Ausführungsformen können Passivvorrichtungen, beispielsweise die IPDs 50A und die diskreten Passivvorrichtungen 50B eine Fläche größer als 50 Prozent in jeder von der ersten Package-Region 101A und der zweiten Package-Region 101B belegen. Bei der dargestellten Ausführungsform werden mehrere der Dies 50 einander benachbart angeklebt. Die IPDs 50A und die Aktivvorrichtungs-Dies 50C werden jeweils nachstehend unter Bezugnahme auf 5A bzw. 5B ausführlicher beschrieben.
  • Die diskreten Passivvorrichtungen 50B können beispielsweise einen oder mehrere diskrete Kondensatoren, Induktoren, Kombinationen daraus oder dergleichen umfassen. Wenn mehrere diskrete Passivvorrichtungen 50B in jeder von der ersten Package-Region 101A und der zweiten Package-Region 101B angeordnet sind, können die diskreten Passivvorrichtungen 50B in einer gestapelten Konfiguration (wie dargestellt) aneinandergebondet werden oder Seite an Seite direkt auf der rückseitigen Umverteilungsstruktur 106 angeordnet werden. Wie in 4 dargestellt ist, kann jede der diskreten Passivvorrichtungen 50B ein Halbleitersubstrat 52B, Durchkontaktierungen 53B, die sich durch das Halbleitersubstrat 52B hindurch erstrecken, Pads 62B, die über dem Halbleitersubstrat 52B und den Durchkontaktierungen 53B angeordnet sind, Passivierungsschichten 64B, die auf dem Halbleitersubstrat 52B und den Pads 62B angeordnet sind, und Die-Verbinder 66B, die sich durch die Passivierungsschichten 64B erstrecken, aufweisen. Die diskreten Passivvorrichtungen 50B und die Aktivvorrichtungs-Dies 50C sind optional, und bei manchen Ausführungsformen können die diskreten Passivvorrichtungen 50B und/oder die Aktivvorrichtungs-Dies 50C von der ersten Package-Region 101A und/oder der zweiten Package-Region 101B weggelassen werden.
  • Die IPDs 50A, die diskreten Passivvorrichtungen 50B und die Aktivvorichtungs-Dies 50C können verschiedene Größen (z.B. verschiedene Höhen und/oder Oberflächenausdehnungen) aufweisen oder können dieselbe Größe (z.B. dieselbe Höhe und/oder dieselbe Oberflächenausdehnung) aufweisen. Der für die Durchkontaktierungen 116 in der ersten Package-Region 101A und der zweiten Package-Region 101B verfügbare Platz kann beschränkt sein, insbesondere wenn die IPDs 50A, die diskreten Passivvorrichtungen 50B und die Aktivvorrichtungs-Dies 50C Vorrichtungen mit einem großen Platzbedarf, beispielsweise SoCs, aufweisen. Die Verwendung der rückseitigen Umverteilungsstruktur 106 ermöglicht eine verbesserte Interconnect-Anordnung, wenn in der ersten Package-Region 101A und der zweiten Package-Region 101B begrenzter Platz für die Durchkontaktierungen 116 zur Verfügung steht.
  • Der Klebstoff 118 ist auf Rückseiten der IPDs 50A, der diskreten Passivvorrichtungen 50B und der Aktivvorrichtungs-Dies 50C und klebt die IPDs 50A, die diskreten Passivvorrichtungen 50B und die Aktivvorrichtungs-Dies 50C an die rückseitige Umverteilungsstruktur 106, beispielsweise an die dielektrische Schicht 112. Der Klebstoff 118 kann jedweder geeignete Klebstoff, jedwedes geeignete Epoxid, jedweder geeignete Die-Befestigungsfilm (DAF) oder dergleichen sein. Der Klebstoff 118 kann auf Rückseiten der IPDs 50A, der diskreten Passivvorrichtungen 50B und der Aktivvorrichtungs-Dies 50C aufgebracht werden oder kann über die Oberfläche der dielektrischen Schicht 112 auf dem Trägersubstrat 102 aufgebracht werden. Beispielsweise kann der Klebstoff 118 vor dem Vereinzeln, um die IPDs 50A, die diskreten Passivvorrichtungen 50B und die Aktivvorrichtungs-Dies 50C zu trennen, auf die Rückseiten der IPDs 50A, der diskreten Passivvorrichtungen 50B und der Aktivvorrichtungs-Dies 50C aufgebracht werden.
  • 5A zeigt eine IPD 50A gemäß einigen Ausführungsformen. Die IPD 50A kann eine breite Vielfalt von Passivvorrichtungen umfassen, beispielsweise Baluns, Coupler, Splitter, Filter, Diplexer, Induktoren, Kondensatoren, Widerstände oder dergleichen. Bei manchen Ausführungsformen kann die IPD 50A ein Mehrschichten-Keramikkondensator (MLCC), ein Spuleninduktor, ein Filmwiderstand oder dergleichen sein. Gemäß manchen Ausführungsformen sind in der IPD 50A keine Aktivvorrichtungen wie etwa Transistoren oder Dioden vorhanden.
  • Die IPD 50A kann in einem Wafer ausgebildet werden, welcher verschiedene Vorrichtungsregionen aufweisen kann, die in nachfolgenden Schritten vereinzelt werden, um mehrere der IPDs 50A auszubilden. Die IPD 50A kann gemäß anwendbaren Fertigungsprozessen verarbeitet werden, um integrierte Schaltungen auszubilden. Beispielsweise kann die IPD 50A ein Halbleitersubstrat 52A, beispielsweise Silizium, dotiert und undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats aufweisen. Das Halbleitersubstrat 52A kann aufweisen: andere Halbleitermaterialien, beispielsweise Germanium; einen Verbindungshalbleiter umfassend Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter umfassend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen daraus. Andere Substrate, beispielsweise Mehrschichten- oder Gradientensubstrate, können ebenfalls verwendet werden. Das Halbleitersubstrat 52A weist eine aktive Oberfläche (z.B. die nach oben weisende Oberfläche in 5A), die manchmal als Vorderseite bezeichnet wird, und eine inaktive Oberfläche (z.B. die nach unten weisende Oberfläche in 5A), die manchmal als Rückseite bezeichnet wird, auf.
  • Ein Zwischenschichtdielektrikum (ILD) 56A ist über der vorderen Oberfläche des Halbleitersubstrats 52A ausgebildet. Das ILD 56A kann eine oder mehrere dielektrische Schichten aufweisen, die aus Materialien wie etwa Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertem Phosphorsilikatglas (BPSG), undotiertem Silikatglas (USG) oder dergleichen ausgebildet sind.
  • Eine Verbindungsstruktur 60A ist über dem ILD 56 vorgesehen. Die Verbindungsstruktur 60A kann verwendet werden, um verschiedene Passivvorrichtungen, die in der IPD 50A beinhaltet sind, miteinander zu verbinden. Die Verbindungsstruktur 60A kann ferner die verschiedenen Passivvorrichtungen, die in der IPD 50A beinhaltet sind, definieren. Beispielsweise kann eine Region 70A der Verbindungsstruktur 60A einen Widerstand definieren, eine Region 70B der Verbindungsstruktur 60A kann einen Kondensator definieren, und eine Region 70C der Verbindungsstruktur 60A kann einen Induktor definieren. Allerdings kann jede der Regionen 70A, 70B und 70C jedwede Passivvorrichtungen der IPD 50A definieren.
  • Die Verbindungsstruktur 60A kann beispielsweise durch Metallisierungsstrukturen in dielektrischen Schichten auf dem ILDA 56 ausgebildet sein. Die Metallisierungsstrukturen weisen Metallleitungen und Durchkontaktierungen auf, die in einer oder mehreren dielektrischen Schichten mit niedrigem k-Wert ausgebildet sind. Die Metallisierungsstrukturen der Verbindungsstruktur 60A sind mit den Passivvorrichtungen der IPD 50A elektrisch gekoppelt.
  • Die IPD 50A weist ferner Pads 62A, beispielsweise Aluminium-Pads, auf, mit denen externe Verbindungen hergestellt werden. Die Pads 62A sind auf der Vorderseite der IPD 50A, beispielsweise in und/oder auf der Verbindungsstruktur 60A. Ein oder mehrere Passivierungsfilme 64A sind auf der IPD 50A, beispielsweise auf Abschnitten der Verbindungsstruktur 60A und der Pads 62A. Öffnungen erstrecken sich durch die Passivierungsfilme 64A zu den Pads 62A. Die-Verbinder 66A, beispielsweise leitfähige Säulen (beispielsweise aus einem Metall wie etwa Kupfer ausgebildet), erstrecken sich durch die Öffnungen in den Passivierungsfilmen 64A und sind physisch und elektrisch mit entsprechenden der Pads 62A verbunden. Die Die-Verbinder 66A können beispielsweise durch Plattieren oder dergleichen ausgebildet werden. Die Die-Verbinder 66A koppeln die jeweiligen Passivvorrichtungen der IPD 50A elektrisch mit externen Vorrichtungen.
  • Als Option können Lötregionen (z.B. Lötkugeln oder Löthöcker) auf den Pads 62A angeordnet sein. Die Lötkugeln können verwendet werden, um Chip-Sondentests (CP-Tests) an der IPD 50A vorzunehmen. CP-Tests können an der IPD 50A durchgeführt werden, um festzustellen, ob die IPD 50A ein bekanntes gutes Die (KGD = „known good die“) ist. Somit werden nur IPDs 50A, die KGDs sind, nachfolgend weiterverarbeitet und eingehäust, und Dies, welche die CP-Tests nicht bestehen, werden nicht eingehäust. Nach den Tests können die Lötregionen in nachfolgenden Verarbeitungsschritten entfernt werden.
  • Eine dielektrische Schicht 68A kann auf der Vorderseite der IPD 50A, beispielsweise auf den Passivierungsfilmen 64A und den Die-Verbindern 66A, bereitgestellt sein. Die dielektrische Schicht 68A kapselt die Die-Verbinder 66A seitlich ein, und die dielektrische Schicht 68A endet seitlich gemeinsam mit der IPD 50A. Zuerst kann die dielektrische Schicht 68A die Die-Verbinder 66A verdecken, derart, dass eine oberste Oberfläche der dielektrischen Schicht 68A über obersten Oberflächen der Die-Verbinder 66A ist. Bei manchen Ausführungsformen, wo Lötregionen auf den Die-Verbindern 66A angeordnet sind, kann die dielektrische Schicht 68A auch die Lötregionen verdecken. Alternativ dazu können die Lötregionen vor dem Ausbilden der dielektrischen Schicht 68A entfernt werden.
  • Die dielektrische Schicht 68A kann sein: ein Polymer, beispielsweise PBO, Polyimid, BCB oder dergleichen; ein Nitrid, beispielsweise Siliziumnitrid oder dergleichen; ein Oxid, beispielsweise Siliziumoxid, PSG, BSG, BPSG oder dergleichen; dergleichen oder eine Kombination daraus. Die dielektrische Schicht 68A kann beispielsweise durch Schleuderbeschichten, Laminieren, chemische Gasphasenabscheidung (CVD) oder dergleichen ausgebildet werden. Bei manchen Ausführungsformen sind während des Ausbildens der IPD 50A die Die-Verbinder 66A durch die dielektrische Schicht 68A freiliegend. Bei manchen Ausführungsformen bleiben die Die-Verbinder 66A verdeckt und werden während eines nachfolgenden Prozesses zur Gehäusung der IPD 50A freigelegt. Durch Freilegen der Die-Verbinder 66A können jedwede Lötregionen, die möglicherweise auf den Die-Verbindern 66A vorliegen, entfernt werden.
  • Bei manchen Ausführungsformen kann die IPD 50A eine gestapelte Vorrichtung sein, die mehrere Halbleitersubstrate 52A aufweist. Bei derartigen Ausführungsformen weist die IPD 50A mehrere Halbleitersubstrate 52A auf, die mithilfe durch die Substrate hindurchführender Durchkontaktierungen (TSVs) miteinander verbunden sind. Jedes der Halbleitersubstrate 52A kann eine Verbindungsstruktur 60A aufweisen.
  • 5B zeigt ein Aktivvorrichtungs-Die 50C gemäß einigen Ausführungsformen. Das Aktivvorrichtungs-Die 50C wird in einer nachfolgenden Verarbeitung eingehäust, um ein integriertes Schaltungs-Package auszubilden. Das Aktivvorrichtungs-Die 50C kann ein Logik-Die (z.B. eine Zentraleinheit (CPU), eine Grafikverarbeitungseinheit (GPU), ein System-on-a-Chip (SoC), ein Anwendungsprozessor (AP), ein Mikrocontroller oder dergleichen), ein Speicher-Die (z.B. ein Dynamic-Random-Access-Memory(DRAM)-Die, ein Static-Random-Access-Memory(SRAM)-Die, ein High-Bandwidth-Memory(HBM)-Die oder dergleichen), ein Eingangs/Ausgangs(I/0)-Grenzflächen-Die, ein Strommanagement-Die (z.B. ein Power-Management-Integrated-Circuit(PMIC)-Die oder dergleichen), ein Hochfrequenz(RF)-Die, ein Sensor-Die, ein mikroelektromechanisches System(MEMS)-Die, ein Signalverarbeitungs-Die (z.B. ein digitales Signalverarbeitungs(DSP)-Die oder dergleichen), ein Frontend-Die (z.B. ein analoges Frontend(AFE)-Die oder dergleichen), dergleichen oder Kombinationen daraus sein.
  • Das Aktivvorrichtungs-Die 50C kann in einem Wafer ausgebildet werden, der verschiedene Vorrichtungsregionen aufweisen kann, die in nachfolgenden Schritten vereinzelt werden, um mehrere Aktivvorrichtungs-Dies auszubilden. Das Aktivvorrichtungs-Die 50C kann gemäß anwendbaren Fertigungsverfahren verarbeitet werden, um integrierte Schaltungen auszubilden. Beispielsweise weist das Aktivvorrichtungs-Die 50C ein Halbleitersubstrat 52C, beispielsweise Silizium, dotiert oder undotiert, oder eine aktive Schicht eines Halbleiter-auf-Isolator(SOI)-Substrats auf. Das Halbleitersubstrat 52C kann aufweisen: andere Halbleitermaterialien, beispielsweise Germanium; einen Verbindungshalbleiter, umfassend Siliziumkarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, umfassend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen daraus. Andere Substrate, beispielsweise Mehrschichten- oder Gradientensubstrate, können ebenfalls verwendet werden. Das Halbleitersubstrat 52C weist eine aktive Oberfläche (z.B. die nach oben weisende Oberfläche in 5B), die manchmal als Vorderseite bezeichnet wird, und eine inaktive Oberfläche (z.B. die nach unten weisende Oberfläche in 5B), die manchmal als Rückseite bezeichnet wird, auf.
  • Vorrichtungen 54 können an der Vorderseite des Halbleitersubstrats 52 ausgebildet sein. Die Vorrichtungen 54 können Aktivvorrichtungen (z.B. Transistoren, Dioden oder dergleichen), Kondensatoren, Widerstände oder dergleichen sein. Ein Zwischenschichtdielektrikum (ILD) 56C ist über der Vorderseite des Halbleitersubstrats 52C ausgebildet. Das ILD 56C umgibt die Vorrichtungen 54 und kann diese bedecken. Das ILD 56C kann eine oder mehrere dielektrische Schichten aufweisen, die aus Materialien wie etwa Phosphorsilikatglas (PSG), Borsilikatglas (BSG) bordotiertem Phosphorsilikatglas (BPSG), undotiertem Silikatglas (USG) oder dergleichen ausgebildet sind.
  • Leitfähige Stopfen 58 erstrecken sich durch das ILD 56C, um die Vorrichtungen 54 elektrisch und physisch zu koppeln. Wenn beispielsweise die Vorrichtungen 54 Transistoren sind, können die leitfähigen Stopfen 58 die Gates und die Source/Drain-Regionen der Transistoren koppeln. Die leitfähigen Stopfen 58 können aus Wolfram, Kobalt, Nickel, Kupfer, Silber, Gold, Aluminium, dergleichen oder aus Kombinationen daraus ausgebildet werden. Eine Verbindungsstruktur 60C ist über dem ILD 56C und den leitfähigen Stopfen 58 vorgesehen. Die Verbindungsstruktur 60C verbindet die Vorrichtungen 54 miteinander, um eine integrierte Schaltung auszubilden. Die Verbindungsstruktur 60C kann beispielsweise durch Metallisierungsstrukturen in dielektrischen Schichten auf dem ILD 56 ausgebildet sein. Die Metallisierungsstrukturen weisen Metallleitungen und Durchkontaktierungen auf, die in einer oder mehreren dielektrischen Schichten mit niedrigem k-Wert ausgebildet sind. Die Metallisierungsstrukturen der Verbindungsstruktur 60C sind durch die leitfähigen Stopfen 58 mit den Vorrichtungen 54 elektrisch gekoppelt.
  • Das Aktivvorrichtung-Die 50C weist ferner Pads 62C, beispielsweise Aluminium-Pads, auf, mit denen externe Verbindungen hergestellt werden. Die Pads 62C sind auf der aktiven Seite des Aktivvorrichtungs-Die 50C, beispielsweise in und/oder auf der Verbindungsstruktur 60C. Ein oder mehrere Passivierungsfilme 64C sind auf dem Aktivvorrichtungs-Die 50C, beispielsweise auf Abschnitten der Verbindungsstruktur 60C und der Pads 62C. Öffnungen erstrecken sich durch die Passivierungsfilme 64C zu den Pads 62C. Die-Verbinder 66C, beispielsweise leitfähige Säulen (beispielsweise aus einem Metall wie etwa Kupfer ausgebildet), erstrecken sich durch die Öffnungen in den Passivierungsfilmen 64C und sind physisch und elektrisch mit entsprechenden der Pads 62C gekoppelt. Die Die-Verbinder 66C können beispielsweise durch Plattieren oder dergleichen ausgebildet werden. Die Die-Verbinder 66C koppeln die jeweiligen integrierten Schaltungen des Aktivvorrichtungs-Die 50C elektrisch.
  • Als Option können Lötregionen (z.B. Lötkugeln oder Löthöcker) auf den Pads 62C angeordnet werden. Die Lötkugeln können verwendet werden, um Chip-Sondentests (CP-Tests) an dem Aktivvorrichtungs-Die 50C vorzunehmen. Die CP-Tests können an dem Aktivvorrichtungs-Die 50C durchgeführt werden, um festzustellen, ob das Aktivvorrichtungs-Die 50C ein bekanntes gutes Die (KGD) ist. Somit werden nur Aktivvorrichtungs-Dies 50C, die KGDs sind, nachfolgend weiterverarbeitet und eingehäust, und Dies, welche die CP-Tests nicht bestehen, werden nicht eingehäust. Nach den Tests können die Lötregionen in nachfolgenden Verarbeitungsschritten entfernt werden.
  • Eine dielektrische Schicht 68C kann auf der Vorderseite des Aktivvorrichtungs-Die 50C, beispielsweise auf den Passivierungsfilmen 64C und den Die-Verbindern 66C, sein. Die dielektrische Schicht 68C kapselt die Die-Verbinder 66C seitlich ein, und die dielektrische Schicht 68C endet seitlich gemeinsam mit dem Aktivvorrichtungs-Die 50C. Zuerst kann die dielektrische Schicht 68C die Die-Verbinder 66C verdecken, derart, dass eine oberste Oberfläche der dielektrischen Schicht 68C über obersten Oberflächen der Die-Verbinder 66C ist. Bei manchen Ausführungsformen, wo Lötregionen auf den Die-Verbindern 66C angeordnet sind, kann die dielektrische Schicht 68C auch die Lötregionen verdecken. Alternativ dazu können die Lötregionen vor dem Ausbilden der dielektrischen Schicht 68C entfernt werden.
  • Die dielektrische Schicht 68C kann sein: ein Polymer, beispielsweise PBO, Polyimid, BCB oder dergleichen; ein Nitrid, beispielsweise Siliziumnitrid oder dergleichen; ein Oxid, beispielsweise Siliziumoxid, PSG, BSG, BPSG oder dergleichen; dergleichen oder eine Kombination daraus. Die dielektrische Schicht 68C kann beispielsweise durch Schleuderbeschichten, Laminieren, CVD oder dergleichen ausgebildet werden. Bei manchen Ausführungsformen sind während des Ausbildens des Aktivvorrichtungs-Die 50C die Die-Verbinder 66 durch die dielektrische Schicht 68C freiliegend. Bei manchen Ausführungsformen bleiben die Die-Verbinder 66C verdeckt und werden während eines nachfolgenden Prozesses zur Gehäusung des Aktivvorrichtungs-Die 50C freigelegt. Durch Freilegen der Die-Verbinder 66C können jedwede Lötregionen, die möglicherweise auf den Die-Verbindern 66C vorliegen, entfernt werden.
  • Bei manchen Ausführungsformen ist das Aktivvorrichtungs-Die 50C eine gestapelte Vorrichtung, die mehrere Halbleitersubstrate 52C aufweist. Beispielsweise kann das Aktivvorrichtungs-Die 50C eine Speichervorrichtung wie etwa ein Hybrid-Memory-Cube(HMC)-Modul, ein High-Bandwidth-Memory(HBM)-Modul oder dergleichen sein, welches mehrere Speicher-Dies aufweist. Bei derartigen Ausführungsformen weist das Aktivvorrichtungs-Die 50C mehrere Halbleitersubstrate 52C auf, die mithilfe durch die Substrate hindurchführender Durchkontaktierungen (TSVs) miteinander verbunden sind. Jedes der Halbleitersubstrate 52C kann eine Verbindungsstruktur 60C aufweisen.
  • In 6 ist auf den und um die Dies 50 und die Durchkontaktierungen 116 herum eine Einkapselungssubstanz oder Einkapselungsmaterial 120 ausgebildet. Nach dem Ausbilden kapselt die Einkapselungssubstanz 120 die Durchkontaktierungen 116, die IPDs 50A, die diskreten Passivvorrichtungen 50B und die Aktivvorrichtungs-Dies 50C ein. Die Einkapselungssubstanz 120 kann eine Formmasse, ein Epoxid oder dergleichen sein. Die Einkapselungssubstanz 120 kann durch Pressformen, Transferpressen oder dergleichen aufgebracht werden und kann über dem Trägersubstrat 102 derart ausgebildet werden, dass die Durchkontaktierungen 116 und/oder die IPDs 50A, die diskreten Passivvorrichtungen 50B und die Aktivvorrichtungs-Dies 50C verdeckt oder abgedeckt sind. Die Einkapselungssubstanz 120 wird ferner in Spaltregionen zwischen den IPDs 50A, den diskreten Passivvorrichtungen 50B und den Aktivvorrichtungs-Dies 50C ausgebildet. Die Einkapselungssubstanz 120 kann in flüssiger oder halbflüssiger Form aufgebracht und nachfolgend gehärtet werden.
  • In 7 wird ein Planarisierungsprozess an der Einkapselungssubstanz 120 durchgeführt, um die Durchkontaktierungen 116 und die Die-Verbinder 66A, 66B, 66C freizulegen. Der Planarisierungsprozess kann auch Material der Durchkontaktierungen 116, der dielektrischen Schichten 68A und 68C und/oder der Die-Verbinder 66A, 66B, 66C entfernen, bis die Die-Verbinder 66A, 66B, 66C und die Durchkontaktierungen 116 freigelegt sind. Obere Oberflächen der Durchkontaktierungen 116, der Die-Verbinder 66A, 66B, 66C, der dielektrischen Schichten 68A und 68C und der Einkapselungssubstanz 120 können nach dem Planarisierungsprozess miteinander niveaugleich (z.B. komplanar) sein. Der Planarisierungsprozess kann beispielsweise ein chemisch-mechanischer Polierprozess (CMP), ein Schleifprozess, ein Rückätzprozess oder dergleichen sein. Bei manchen Ausführungsformen kann der Planarisierungsprozess weggelassen werden, beispielsweise wenn die Durchkontaktierungen 116 und/oder die Die-Verbinder 66A, 66B, 66C bereits freiliegen.
  • In 8 bis 11 wird eine vorderseitige Umverteilungsstruktur 122 (siehe 11) über der Einkapselungssubstanz 120, den Durchkontaktierungen 116, den IPDs 50A, den diskreten Passivvorrichtungen 50B und den Aktivvorrichtungs-Dies 50C ausgebildet. Die vorderseitige Umverteilungsstruktur 122 weist auf: dielektrische Schichten 124, 128, 132 und 136; und Metallisierungsstrukturen 126, 130 und 134. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die in 11 dargestellte vorderseitige Umverteilungsstruktur 122 weist drei Schichten von Metallisierungsstrukturen und vier Schichten von dielektrischen Schichten auf; allerdings können in der vorderseitigen Umverteilungsstruktur 122 mehr oder weniger Metallisierungsstrukturen und dielektrische Schichten eingebunden sein. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können nachstehend besprochene Schritte und Prozesse weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können nachstehend besprochene Schritte und Prozesse wiederholt werden.
  • In 8 wird die dielektrische Schicht 124 auf die Einkapselungssubstanz 120, die Durchkontaktierungen 116 und die Die-Verbinder 66A, 66B und 66C aufgebracht. Bei manchen Ausführungsformen wird die dielektrische Schicht 124 aus einem lichtempfindlichen Material, beispielsweise aus PBO, Polyimid, BCB oder dergleichen, ausgebildet, welches durch Verwendung einer Lithografiemaske strukturiert werden kann. Die dielektrische Schicht 124 kann durch Schleuderbeschichten, Laminieren, CVD, dergleichen oder eine Kombination daraus ausgebildet werden. Dann wird die dielektrische Schicht 124 strukturiert. Durch das Strukturieren werden Öffnungen ausgebildet, welche Abschnitte der Durchkontaktierungen 116 und der Die-Verbinder 66A, 66B und 66C freilegen. Das Strukturieren kann mittels eines zulässigen Prozesses erfolgen, beispielsweise durch Belichten der dielektrischen Schicht 124, wenn die dielektrische Schicht 124 ein lichtempfindliches Material ist, oder durch Ätzen, beispielsweise mittels eines anisotropen Ätzmittels. Wenn die dielektrische Schicht 124 ein lichtempfindliches Material ist, kann die dielektrische Schicht 124 nach der Belichtung entwickelt werden.
  • Dann wird die Metallisierungsstruktur 126 ausgebildet. Die Metallisierungsstruktur 126 weist Leitungsabschnitte (die auch als leitfähige Leitungen bezeichnet werden) auf der Hauptoberfläche der dielektrischen Schicht 124 und sich diese entlang erstreckend auf. Die Metallisierungsstruktur 126 weist ferner Durchkontaktierungsabschnitte (die auch als leitfähige Durchkontaktierungen bezeichnet werden) auf, die sich durch die dielektrische Schicht 124 erstrecken, um die Durchkontaktierungen 116 und die IPDs 50A, die diskreten Passivvorrichtungen 50B und die Aktivvorrichtungs-Dies 50C physisch und elektrisch zu koppeln. Beispielsweise kann die Metallisierungsstruktur 126 ausgebildet werden, indem zunächst eine Keimschicht über der dielektrischen Schicht 124 und in den Öffnungen, die sich durch die dielektrische Schicht 124 erstrecken, ausgebildet wird. Bei manchen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine zusammengesetzte Schicht, welche mehrere aus verschiedenen Materialien gebildete Unterschichten umfasst, sein kann. Bei manchen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann durch Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Dann wird ein Fotolack auf der Keimschicht ausgebildet und strukturiert. Der Fotolack kann durch Schleuderbeschichten oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Fotolacks entspricht der Metallisierungsstruktur 126. Das Strukturieren bildet Öffnungen durch den Fotolack aus, um die Keimschicht freizulegen. Dann wird ein leitfähiges Material in den Öffnungen des Fotolacks und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, beispielsweise Elektroplattieren oder stromloses Plattieren, oder dergleichen ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Die Kombination aus dem leitfähigen Material und unterlagerten Abschnitten der Keimschicht bildet die Metallisierungsstruktur 126 aus. Der Fotolack und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Fotolack kann durch einen zulässigen Veraschungs- oder Abtragungsprozess, beispielsweise durch Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Sobald der Fotolack entfernt wurde, werden freiliegende Abschnitte der Keimschicht durch Verwendung eines zulässigen Ätzprozesses wie etwa durch Nass- oder Trockenätzen entfernt.
  • In 9 wird die dielektrische Schicht 128 auf die Metallisierungsstruktur 126 und die dielektrische Schicht 124 aufgebracht. Die dielektrische Schicht 128 kann auf ähnliche Weise wie die dielektrische Schicht 124 ausgebildet werden und kann aus einem dem Material der dielektrischen Schicht 124 ähnlichen Material ausgebildet werden.
  • Dann wird die Metallisierungsstruktur 130 ausgebildet. Die Metallisierungsstruktur 130 weist Leitungsabschnitte auf der Hauptoberfläche der dielektrischen Schicht 128 und sich diese entlang erstreckend auf. Die Metallisierungsstruktur 130 weist ferner Durchkontaktierungsabschnitte auf, die sich durch die dielektrische Schicht 128 erstrecken, um die Metallisierungsstruktur 126 physisch und elektrisch zu koppeln. Die Metallisierungsstruktur 130 kann auf ähnliche Weise wie die Metallisierungsstruktur 126 ausgebildet werden und kann aus einem dem Material der Metallisierungsstruktur 126 ähnlichen Material ausgebildet werden. Bei manchen Ausführungsformen weist die Metallisierungsstruktur 130 eine andere Größe als die Metallisierungsstruktur 126 auf. Beispielsweise können die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstruktur 130 breiter oder dicker als die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstruktur 126 sein. Ferner kann die Metallisierungsstruktur 130 mit einem größeren Pitch als die Metallisierungsstruktur 126 ausgebildet werden.
  • In 10 wird die dielektrische Schicht 132 auf die Metallisierungsstruktur 130 und die dielektrische Schicht 128 aufgebracht. Die dielektrische Schicht 132 kann auf ähnliche Weise wie die dielektrische Schicht 124 ausgebildet werden und kann aus einem dem Material der dielektrischen Schicht 124 ähnlichen Material ausgebildet werden.
  • Dann wird die Metallisierungsstruktur 134 ausgebildet. Die Metallisierungsstruktur 134 weist Leitungsabschnitte auf der Hauptoberfläche der dielektrischen Schicht 132 und sich diese entlang erstreckend auf. Die Metallisierungsstruktur 134 weist ferner Durchkontaktierungsabschnitte auf, die sich durch die dielektrische Schicht 132 erstrecken, um die Metallisierungsstruktur 130 physisch und elektrisch zu koppeln. Die Metallisierungsstruktur 134 kann auf ähnliche Weise wie die Metallisierungsstruktur 126 ausgebildet werden und kann aus einem dem Material der Metallisierungsstruktur 126 ähnlichen Material ausgebildet werden. Die Metallisierungsstruktur 134 ist die oberste Metallisierungsstruktur der vorderseitigen Umverteilungsstruktur 122. Somit sind alle Zwischen-Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur 122 (z.B. die Metallisierungsstrukturen 126 und 130) zwischen der Metallisierungsstruktur 134 und den IPDs 50A, den diskreten Passivvorrichtungen 50B und den Aktivvorrichtungs-Dies 50C angeordnet. Bei manchen Ausführungsformen weist die Metallisierungsstruktur 134 eine andere Größe als die Metallisierungsstrukturen 126 und 130 auf. Beispielsweise können die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstruktur 134 breiter oder dicker als die leitfähigen Leitungen und/oder Durchkontaktierungen der Metallisierungsstrukturen 126 und 130 sein. Ferner kann die Metallisierungsstruktur 134 mit einem größeren Pitch als die Metallisierungsstruktur 130 ausgebildet werden.
  • In 11 wird die dielektrische Schicht 136 auf die Metallisierungsstruktur 134 und die dielektrische Schicht 132 aufgebracht. Die dielektrische Schicht 136 kann auf ähnliche Weise wie die dielektrische Schicht 124 ausgebildet werden und kann aus einem dem Material der dielektrischen Schicht 124 ähnlichen Material ausgebildet werden. Die dielektrische Schicht 136 ist die oberste dielektrische Schicht der vorderseitigen Umverteilungsstruktur 122. Somit sind alle Metallisierungsstrukturen der vorderseitigen Umverteilungsstruktur 122 (z.B. die Metallisierungsstrukturen 126, 130 und 134) zwischen der dielektrischen Schicht 136 und den IPDs 50A, den diskreten Passivvorrichtungen 50B und den Aktivvorrichtungs-Dies 50C angeordnet. Ferner sind alle dielektrischen Zwischen-Schichten der vorderseitigen Umverteilungsstruktur 122 (z.B. die dielektrischen Schichten 124, 128, 132) zwischen der dielektrischen Schicht 136 und den IPDs 50A, den diskreten Passivvorrichtungen 50B und den Aktivvorrichtungs-Dies 50C angeordnet.
  • In 12 werden UBMs 138 zur externen Verbindung mit der vorderseitigen Umverteilungsstruktur 122 ausgebildet. Die UBMs 138 weisen Höckerabschnitte auf einer Hauptoberfläche der dielektrischen Schicht 136 und sich diese entlang erstreckend auf und weisen Durchkontaktierungsabschnitte auf, welche sich durch die dielektrische Schicht 136 erstrecken, um die Metallisierungsstruktur 134 physisch und elektrisch zu koppeln. Infolgedessen sind die UBMs 138 mit den Durchkontaktierungen 116 und den IPDs 50A, den diskreten Passivvorrichtungen 50B und den Aktivvorrichtungs-Dies 50C elektrisch gekoppelt. Die UBMs 138 können aus demselben Material wie die Metallisierungsstruktur 126 ausgebildet werden. Bei manchen Ausführungsformen können die UBMs 138 eine andere Größe als die Metallisierungsstrukturen 126, 130 und 134 aufweisen.
  • In 13 werden leitfähige Verbinder 150 auf den UBMs 138 ausgebildet. Die leitfähigen Verbinder 150 können Ball-Grid-Array(BGA)-Verbinder, Lötkugeln, Metallsäulen, Controlled-Collapse-Chip-Connection(C4)-Höcker, Mikrohöcker, mittels des „Electroless Nickel-Electroless Palladium-Immersion Gold“-Verfahrens (ENEPIG) ausgebildete Höcker oder dergleichen sein. Die leitfähigen Verbinder 150 können ein leitfähiges Material, beispielsweise Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination daraus, aufweisen. Bei manchen Ausführungsformen werden die leitfähigen Verbinder 150 ausgebildet, indem zunächst eine Schicht aus Lot durch Verdampfung, Elektroplattieren, Drucken, Lotzuführung, Kugelplatzierung oder dergleichen ausgebildet wird. Sobald eine Schicht aus Lot auf der Struktur ausgebildet wurde, kann ein Wiederaufschmelzen („Reflow“) durchgeführt werden, um das Material zu den gewünschten Höckerformen zu formen. Bei einer anderen Ausführungsform weisen die leitfähigen Verbinder 150 Metallsäulen (beispielsweise eine Kupfersäule) auf, die durch Sputtern, Drucken, Elektroplattieren, stromloses Plattieren, CVD oder dergleichen ausgebildet werden. Die Metallsäulen können lotfrei sein und im Wesentlichen senkrechte Seitenwände aufweisen. Bei manchen Ausführungsformen wird am oberen Ende der Metallsäulen eine Metallkappenschicht ausgebildet. Die Metallkappenschicht kann Nickel, Zinn, Zinn-Blei, Gold, Silber, Palladium, Indium, Nickel-Palladium-Gold, Nickel-Gold, dergleichen oder eine Kombination daraus aufweisen und durch einen Plattierprozess ausgebildet werden.
  • In 14 wird die Struktur von 13 umgedreht, auf einem Band 149 platziert, und das Trägersubstrat 102 wird von der rückseitigen Umverteilungsstruktur 106, z.B. der dielektrischen Schicht 108, durch Debonden getrennt. Gemäß manchen Ausführungsformen umfasst das Debonden Projizieren eines Lichts, beispielsweise eines Laserlichts oder eines UV-Lichts, auf die Trennschicht 104, so dass die Trennschicht 104 unter der Wärme des Lichts zersetzt wird und das Trägersubstrat 102 entfernt werden kann. Die Struktur wird dann umgedreht und auf dem Band 149 platziert.
  • Ferner kann in 14 die vorderseitige Umverteilungsstruktur 122 vorgeschnitten werden. Eine Schneidvorrichtung kann in einem Ritzlinienbereich zwischen der ersten Package-Region 101A und der zweiten Package-Region 101B teilweise in die vorderseitige Umverteilungsstruktur 122 schneiden, um Aussparungen (nicht getrennt dargestellt) in der vorderseitigen Umverteilungsstruktur 122 auszubilden. Bei manchen Ausführungsformen ist die Schneidvorrichtung für den Vorschneideprozess ein Laser. Der Vorschneideprozess kann Delaminieren der vorderseitigen Umverteilungsstruktur 122 und ihrer Schichten während des nachfolgenden Vereinzelungsprozesses verhindern (siehe z.B. 16A-16C).
  • In 15 werden Öffnungen 151 durch die dielektrische Schicht 108 ausgebildet, um Abschnitte der Metallisierungsstruktur 110 freizulegen. Die Öffnungen 151 können beispielsweise durch Verwendung von Laserbohren, Ätzen oder dergleichen ausgebildet werden.
  • In 16A-16C werden verschiedene externe Verbinder in den Öffnungen 151 ausgebildet, um erste Package-Komponenten 100 in der ersten Package-Region 101A und der zweiten Package-Region 101B auszubilden. In 16A werden leitfähige Verbinder 152 auf der Metallisierungsstruktur 110 in den Öffnungen 151 ausgebildet, wodurch erste Package-Komponenten 100A in der ersten Package-Region 101A und der zweiten Package-Region 101B ausgebildet werden. Die leitfähigen Verbinder 152 können Ball-Grid-Array(BGA)-Verbinder, Lötkugeln, Metallsäulen, Controlled-Collapse-Chip-Connection(C4)-Höcker, Mikrohöcker, mittels des „Electroless Nickel-Electroless Palladium-Immersion Gold“-Verfahrens (ENEPIG) ausgebildete Höcker oder dergleichen sein. Die leitfähigen Verbinder 152 können ein leitfähiges Material, beispielsweise Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination daraus, aufweisen. Bei manchen Ausführungsformen werden die leitfähigen Verbinder 152 ausgebildet, indem zunächst eine Schicht aus Lot durch gemeinhin verwendete Verfahren wie etwa Verdampfung, Elektroplattieren, Drucken, Lotzuführung, Kugelplatzierung oder dergleichen ausgebildet wird. Sobald eine Schicht aus Lot auf der Struktur ausgebildet wurde, kann ein Wiederaufschmelzen („Reflow“) durchgeführt werden, um das Material zu den gewünschten Höckerformen zu formen.
  • In 16B werden Pads 154 auf der Metallisierungsstruktur 110 in den Öffnungen 151 ausgebildet, wodurch erste Package-Komponenten 100B in der ersten Package-Region 101A und der zweiten Package-Region 101B ausgebildet werden. Die Pads 154 werden verwendet, um mit leitfähigen Verbindern 156 gekoppelt zu werden und können als Metallurgien unter Höckern (UBMs = „Under Bump Metallurgies“) 154 bezeichnet werden. Bei der dargestellten Ausführungsform werden die Pads 154 in den Öffnungen 151 durch die dielektrische Schicht 108 bis zu der Metallisierungsstruktur 110 durch ausgebildet.
  • Beispielsweise können die Pads 154 ausgebildet werden, indem zunächst eine Keimschicht über der dielektrischen Schicht 108 und in den Öffnungen 151, die sich durch die dielektrische Schicht 108 erstrecken, ausgebildet wird. Bei manchen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine zusammengesetzte Schicht, die mehrere aus verschiedenen Materialien gebildete Unterschichten umfasst, sein kann. Bei manchen Ausführungsformen weist die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht auf. Die Keimschicht kann durch Verwendung von beispielsweise PVD oder dergleichen ausgebildet werden. Dann wird ein Fotolack auf der Keimschicht ausgebildet und strukturiert. Der Fotolack kann durch Schleuderbeschichten oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Fotolacks entspricht den Pads 154. Das Strukturieren bildet Öffnungen durch den Fotolack aus, um die Keimschicht freizulegen. Ein leitfähiges Material wird dann in den Öffnungen des Fotolacks und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, beispielsweise Elektroplattieren oder stromloses Plattieren, oder dergleichen ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Bei manchen Ausführungsformen können die Pads 154 Legierungen wie etwa „Electroless Nickel, Electroless Palladium, Immersion Gold“ (ENEPIG), „Electroless Nickel, Immersion Gold“ (ENIG) oder dergleichen aufweisen. Die Kombination aus dem leitfähigen Material und unterlagerter Abschnitte der Keimschicht bildet die Pads 154 aus. Der Fotolack und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Fotolack kann durch einen zulässigen Veraschungs- oder Abtragungsprozess, beispielsweise durch Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Sobald der Fotolack entfernt wurde, werden freiliegende Abschnitte der Keimschicht durch Verwendung eines zulässigen Ätzprozesses wie etwa durch Nass- oder Trockenätzen entfernt.
  • Als Nächstes werden die leitfähigen Verbinder 156 über den Pads 154 ausgebildet. Die leitfähigen Verbinder 156 können auf eine ähnliche Weise wie die leitfähigen Verbinder 152 ausgebildet werden und können aus einem dem Material der leitfähigen Verbinder 152 ähnlichen Material ausgebildet werden.
  • 16C zeigt eine Ausführungsform, bei der die Pads 154 ausgebildet sind, ohne dass leitfähige Verbinder über den Pads 154 ausgebildet sind, wodurch erste Package-Komponenten 100C in der ersten Package-Region 101A und der zweiten Package-Region 101B ausgebildet werden. Die Pads 154 können aus einem Material und auf eine Weise ausgebildet werden, welche den in Bezug auf 16B besprochenen ähnlich sind.
  • In 17A-17C sind Module 160 an die rückseitige Umverteilungsstruktur 106 gebondet. Die Module 160 können Leistungsversorgungsmodule, Speichermodule, Spannungsreglermodule, integrierte Passivvorrichtungs(IPD)-Module oder dergleichen sein. Bei manchen Ausführungsformen können die Module 160 Flip-Chip-Bonden, Drahtbonden oder dergleichen umfassen. Die Module 160 können Chip-Scale-Packages (CSPs), Multi-Chip-Module (MCMs) oder dergleichen sein. Gemäß manchen Ausführungsformen können die Module 160 Packaged-Circuit-Board(PCB)-Module sein, die diskrete integrierte Schaltungen und Passivvorrichtungen aufweisen.
  • 17A zeigt Module 160A, die an die in 16A dargestellten ersten Package-Komponenten 100A gebondet sind. Wie in 17A dargestellt ist, können die Module 160A Pads 162 aufweisen, an denen leitfähige Verbinder 158 ausgebildet sind. Die Pads 162 können auf eine den Pads 154 ähnliche Weise ausgebildet werden und können aus einem dem Material der Pads 154 ähnlichen Material ausgebildet werden. Die leitfähigen Verbinder 158 können auf eine den leitfähigen Verbindern 152 ähnliche Weise ausgebildet werden und können aus einem dem Material der leitfähigen Verbinder 152 ähnlichen Material ausgebildet werden. Die Module 160A können mittels eines Bestückungsautomaten oder dergleichen in der ersten Package-Region 101A und der zweiten Package-Region 101B platziert werden. Sobald die Module 160A platziert wurden, können die leitfähigen Verbinder 152 und die leitfähigen Verbinder 158 neu aufgeschmolzen werden, um die Module 160A an die rückseitige Umverteilungsstruktur 106 zu bonden.
  • Ein Underfill 164 kann ausgebildet werden, um die Spalten zwischen den Modulen 160A und der rückseitigen Umverteilungsstruktur 106 zu füllen. Der Underfill 164 kann durch einen Kapillarflussprozess, nachdem die Module 160A befestigt wurden, ausgebildet werden oder kann durch ein geeignetes Abscheidungsverfahren, ehe die Module 160A befestigt werden, ausgebildet werden.
  • 17B zeigt die Module 160A, die an die in 16B dargestellten ersten Package-Komponenten 100B gebondet sind. Die Pads 162 können auf eine den Pads 154 ähnliche Weise ausgebildet werden und können aus einem dem Material der Pads 154 ähnlichen Material ausgebildet werden. Die Module 160A können mittels eines Bestückungsautomaten oder dergleichen in der ersten Package-Region 101A und der zweiten Package-Region 101B platziert werden. Sobald die Module 160A platziert wurden, können die leitfähigen Verbinder 152 neu aufgeschmolzen werden, um die Module 160A an die rückseitige Umverteilungsstruktur 106 zu bonden.
  • Ein Underfill 164 kann ausgebildet werden, um die Spalten zwischen den Modulen 160A und der rückseitigen Umverteilungsstruktur 106 zu füllen. Der Underfill 164 kann durch einen Kapillarflussprozess, nachdem die Module 160A befestigt wurden, ausgebildet werden oder kann durch ein geeignetes Abscheidungsverfahren, ehe die Module 160A befestigt werden, ausgebildet werden.
  • 17C zeigt Module 160B, die an die in 16C dargestellten ersten Package-Komponenten 100C elektrisch gekoppelt sind. Wie in 17C dargestellt ist, können die Module 160B Kontakte 166 vom Federtyp aufweisen. Die Module 160B können mittels eines Bestückungsautomaten oder dergleichen über den ersten Package-Komponenten 100C platziert werden, derart, dass die Kontakte 166 vom Federtyp auf den Pads 154 angeordnet sind. Die Module 160B können dann mittels Befestigungselementen wie etwa den nachstehend in Bezug auf 30 und 32 besprochenen Befestigungselementen 450 an den ersten Package-Komponenten 100B befestigt werden. Die Kontakte 166 vom Federtyp können aus einem Material wie etwa Kupfer, einer Kupferlegierung, plattiertem Berylliumkupfer (z.B. mit Nickel (Ni) und dann mit Gold (Au) plattiertem Berylliumkupfer (BeCu)), Kombinationen daraus oder dergleichen ausgebildet werden. Die Kontakte 166 vom Federtyp können durch einen Kaltumformprozess oder dergleichen ausgebildet werden. Einbinden der Kontakte 166 vom Federtyp ermöglicht, die Module 160B mechanisch an den ersten Package-Komponenten 100C zu befestigen, ohne einen Bonding- oder Fügeprozess zu erfordern, und ermöglicht, die Module 160B einfach zu ersetzen. Wie in 17C dargestellt ist, ist bei der Ausführungsform, bei der die Kontakte 166 vom Federtyp verwendet werden, um die Module 160B an der rückseitigen Umverteilungsstruktur 106 zu befestigen, möglicherweise kein Underfill-Material zwischen den Modulen 160B und der rückseitigen Umverteilungsstruktur 106 eingebunden.
  • In 18A-18E werden die ersten Package-Komponenten 100 in der ersten Package-Region 101A und der zweiten Package-Region 101B vereinzelt, und jede der Package-Komponenten 100, mit einem oder ohne ein befestigtes Modul 160, wird in eine Wanne 170 eingegeben. Die ersten Package-Komponenten 100 können mittels eines Vereinzelungsprozesses wie etwa Sägen, Laserbohren oder dergleichen vereinzelt werden. Wie in 18A-18E dargestellt ist, weisen die ersten Package-Komponenten 100 die vorderseitige Umverteilungsstruktur 122, die eingekapselten Dies 50, die rückseitige Umverteilungsstruktur 106 und jedwede der leitfähigen Verbinder 152, der Pads 154 und der leitfähigen Verbinder 156 auf. Erste Packages 200 weisen die Module 160 auf, die an die ersten Package-Komponenten 100 gebondet sind. Nachdem die ersten Package-Komponenten 100 vereinzelt wurden, wird jedes der ersten Packages 200 von dem Band 149 abgenommen und in eine Wanne 170 eingegeben. Die Wannen 170 können verwendet werden, um Schutz für die ersten Packages 200 zu bieten, bis die ersten Packages 200 während nachfolgender 3D-Packaging-Prozesse (z.B. des in 25 dargestellten Prozesses, der verwendet wird, um die ersten Packages 200 an dem SoW-Package 400 zu befestigen) platziert werden. Eingeben der ersten Packages 200 in die Wannen 170 kann die Zuverlässigkeit und Ausbeute von Packages, die mittels der Verfahren der vorliegenden Anmeldung hergestellt werden, verbessern.
  • 18A zeigt ein erstes Package 200A, welches das Modul 160A aufweist, das an die erste Package-Komponente 100A gebondet ist. Das Modul 160A ist durch Lötverbindungen zwischen den leitfähigen Verbindern 152 und den leitfähigen Verbindern 158 an die erste Package-Komponente 100A gebondet. Das Modul 160A ist durch die Pads 162, die leitfähigen Verbinder 158, die leitfähigen Verbinder 152 und die rückseitige Umverteilungsstruktur 106 mit den Dies 50 der ersten Package-Komponente 100A gekoppelt. 18B zeigt ein erstes Package 200B, welches das Modul 160A aufweist, das an die erste Package-Komponente 100B gebondet ist. Das Modul 160A ist durch Lötverbindungen zwischen den leitfähigen Verbindern 156 und den Pads 162 an die erste Package-Komponente 100B gebondet. Das Modul 160A ist durch die Pads 162, die leitfähigen Verbinder 156, die Pads 154 und die rückseitige Umverteilungsstruktur 106 mit den Dies 50 der ersten Package-Komponente 100B gekoppelt. 18C zeigt ein erstes Package 200C, welches das Modul 160B aufweist, das an die erste Package-Komponente 100C gebondet ist. Das Modul 160B ist auf der ersten Package-Komponente 100C platziert, wobei die Kontakte 166 vom Federtyp auf den Pads 154 angeordnet sind. Wie in Bezug auf 30 beschrieben wird, kann das Modul 160B nachfolgend durch Verwendung einer mechanischen Spannklammer 450A oder dergleichen an der ersten Package-Komponente 100C fixiert werden. Das Modul 160B ist durch die Kontakte 166 vom Federtyp, die Pads 154 und die rückseitige Umverteilungsstruktur 106 mit den Dies 50 der ersten Package-Komponente 100C gekoppelt. 18D zeigt eine vereinzelte erste Package-Komponente 100C, welche die Pads 154 ohne einen leitfähigen Verbinder daran aufweist und in die Wanne 170 eingegeben wurde, ohne dass ein Modul 160 an der ersten Package-Komponente 100C befestigt ist.
  • 18E zeigt ein erstes Package 200D, welches ein Modul 160C aufweist, das an die erste Package-Komponente 100B gebondet ist. Das Modul 160C kann leitfähige Pads (nicht getrennt dargestellt) aufweisen, die mit einer Oberfläche davon niveaugleich sind. Die leitfähigen Verbinder 156 sind an die leitfähigen Pads des Moduls 160C gebondet. Das Modul 160C kann durch Verwendung von Prozessen ähnlich den Prozessen, die dazu verwendet werden, das Modul 160A an die erste Package-Komponente 100B zu bonden, welche oben mit Bezugnahme auf 17B beschrieben werden, an die erste Package-Komponente 100B gebondet werden. Das Modul 160C wird durch die leitfähigen Verbinder 156, die Pads 154 und die rückseitige Umverteilungsstruktur 106 mit der Dies 50 der ersten Package-Komponente 100B gekoppelt.
  • 19 bis 24 zeigen Querschnittsansichten von Zwischenschritten während eines Prozesses zum Ausbilden eines System-on-Wafer(SoW)-Package 400A gemäß einigen Ausführungsformen. In 19 wird ein Trägersubstrat 402 bereitgestellt, und integrierte Schaltungs-Dies 405 werden an dem Trägersubstrat 402 befestigt. Eine Trennschicht 404 kann auf dem Trägersubstrat 402 ausgebildet werden. Das Trägersubstrat 402 kann ein Glas-Trägersubstrat, ein Keramik-Trägersubstrat oder dergleichen sein. Das Trägersubstrat 402 kann ein Wafer sein, derart, dass mehrere Packages gleichzeitig auf dem Trägersubstrat 402 ausgebildet werden können. Die Trennschicht 404 kann gemeinsam mit dem Trägersubstrat 402 von den darüber liegenden Strukturen, die in nachfolgenden Schritten ausgebildet werden, entfernt werden. Bei manchen Ausführungsformen ist die Trennschicht 404 jedweder geeignete Klebstoff, jedwedes geeignete Epoxid, jedweder geeignete Die-Befestigungsfilm (DAF = „Die Attach Film“) oder dergleichen und wird über der Oberfläche des Trägersubstrats 402 aufgebracht.
  • Die integrierten Schaltungs-Dies 405 werden durch Verwendung der Trennschicht 404 an dem Trägersubstrat 402 befestigt. Ein gewünschter Typ und eine gewünschte Menge von integrierten Schaltungs-Dies 405 kann an dem Trägersubstrat 102 befestigt werden. Die integrierten Schaltungs-Dies 405 können dieselben wie die Aktivvorrichtungs-Dies 50C oder diesen ähnlich sein. Beispielsweise kann jedes der integrierten Schaltungs-Dies 405 ein Logik-Die (z.B. eine Zentraleinheit (CPU), eine Grafikverarbeitungseinheit (GPU), ein System-ona-Chip (SoC), ein Anwendungsprozessor (AP), ein Mikrocontroller oder dergleichen), ein Speicher-Die (z.B. ein Dynamic-Random-Access-Memory(DRAM)-Die, ein Static-Random-Access-Memory(SRAM)-Die, ein High-Bandwidth-Memory(HBM)-Die oder dergleichen), ein Eingangs/Ausgangs(I/0)-Grenzflächen-Die, ein Strommanagement-Die (z.B. ein Power-Management-Integrated-Circuit(PMIC)-Die oder dergleichen), ein Hochfrequenz(RF)-Die, ein Sensor-Die, ein mikroelektromechanisches System(MEMS)-Die, ein Signalverarbeitungs-Die (z.B. ein digitales Signalverarbeitungs(DSP)-Die oder dergleichen), ein Frontend-Die (z.B. ein analoges Frontend(AFE)-Die oder dergleichen), dergleichen oder Kombinationen daraus sein.
  • Wie in 19 dargestellt ist, können die integrierten Schaltungs-Dies 405 dieselben Komponenten wie die Aktivvorrichtungs-Dies 50C aufweisen. Beispielsweise können die integrierten Schaltungs-Dies aufweisen: ein Halbleitersubstrat 52C, eine Vorrichtung 54 auf dem Halbleitersubstrat 52C, ein ILD 56C, welches die Vorrichtung 54 umgibt, eine Verbindungsstruktur 60C über dem ILD 56C, Pads 62C über der Verbindungsstruktur 60C, einen Passivierungsfilm 64C über der Verbindungsstruktur 60C und den Pads 62C, Die-Verbinder 66C, die mit den Pads 62C gekoppelt sind, und eine dielektrische Schicht 68C, welche die Die-Verbinder 66C umgibt.
  • In 20 ist über der Trennschicht 404, die integrierten Schaltungs-Dies 405 umgebend, eine Einkapselungssubstanz 406 ausgebildet. Nach dem Ausbilden kapselt die Einkapselungssubstanz 406 die integrierten Schaltungs-Dies 405 ein. Die Einkapselungssubstanz 406 kann eine Formmasse, ein Epoxid oder dergleichen sein und kann durch Pressformen, Transferpressen oder dergleichen aufgebracht werden. Die Einkapselungssubstanz 406 kann in flüssiger oder halbflüssiger Form aufgebracht und nachfolgend gehärtet werden. Bei manchen Ausführungsformen ist die Einkapselungssubstanz 406 über dem Trägersubstrat 402 derart ausgebildet, dass die integrierten Schaltungs-Dies 405 verdeckt oder abgedeckt sind, und ein Planarisierungsprozess wird dann an der Einkapselungssubstanz 406 durchgeführt. Der Planarisierungsprozess kann die Einkapselungssubstanz 406 sowie die dielektrischen Schichten 68C der integrierten Schaltungs-Dies planarisieren und kann die Die-Verbinder 66C der integrierten Schaltungs-Dies 405 freilegen. Oberste Oberflächen der Einkapselungssubstanz 406, der Die-Verbinder 66C und der dielektrischen Schichten 68 können nach dem Planarisierungsprozess miteinander niveaugleich sein. Der Planarisierungsprozess kann beispielsweise chemisch-mechanisches Polieren (CMP) sein.
  • In 21 bis 23 wird eine Umverteilungsstruktur 430 (siehe 23), die einen feine Merkmale aufweisenden Abschnitt 414 und einen grobe Merkmale aufweisenden Abschnitt 426 aufweist, über der Einkapselungssubstanz 406 und den integrierten Schaltungs-Dies 405 ausgebildet. Die Umverteilungsstruktur 430 weist Metallisierungsstrukturen, dielektrische Schichten und Metallurgien unter Höckern (UBMs) auf. Die Metallisierungsstrukturen können auch als Umverteilungsschichten oder Umverteilungsleitungen bezeichnet werden. Die Umverteilungsstruktur 430 ist als Beispiel, das vier Schichten von Metallisierungsstrukturen aufweist, dargestellt. In der Umverteilungsstruktur 430 können mehr oder weniger dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden. Wenn weniger dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können nachstehend besprochene Schritte und Prozesse weggelassen werden. Wenn mehr dielektrische Schichten und Metallisierungsstrukturen ausgebildet werden sollen, können nachstehend besprochene Schritte und Prozesse wiederholt werden. Der feine Merkmale aufweisende Abschnitt 414 und der grobe Merkmale aufweisende Abschnitt 426 der Umverteilungsstruktur 430 weisen Metallisierungsstrukturen und dielektrische Schichten verschiedener Größe auf.
  • In 21 ist der feine Merkmale aufweisende Abschnitt 414 der Umverteilungsstruktur 430 ausgebildet. Der feine Merkmale aufweisende Abschnitt 414 der Umverteilungsstruktur 430 weist auf: dielektrische Schichten 408 und 411; und Metallisierungsstrukturen 410 und 412. Bei manchen Ausführungsformen sind die dielektrischen Schichten 408 und 411 aus einem selben dielektrischen Material ausgebildet und mit einer selben Dicke ausgebildet. In gleicher Weise sind bei manchen Ausführungsformen die leitfähigen Merkmale der Metallisierungsstrukturen 410 und 412 aus einem selben leitfähigen Material ausgebildet und mit einer selben Dicke ausgebildet. Insbesondere weisen die dielektrischen Schichten 408 und 411 eine erste Dicke T, auf, die klein ist, beispielsweise in dem Bereich von etwa 5 µm bis etwa 40 µm, und die leitfähigen Merkmale der Metallisierungsstrukturen 410 und 412 weisen eine zweite Dicke T2 auf, die klein ist, beispielsweise in dem Bereich von etwa 1 µm bis etwa 25 µm.
  • Als Beispiel des Ausbildens des feine Merkmale aufweisenden Abschnitts 414 der Umverteilungsstruktur 430 wird die dielektrische Schicht 408 auf die Einkapselungssubstanz 406, die dielektrischen Schichten 68C und die Die-Verbinder 66C aufgebracht. Bei manchen Ausführungsformen wird die dielektrische Schicht 408 aus einem lichtempfindlichen Material wie etwa PBO, Polyimid, BCB oder dergleichen ausgebildet, welches durch Verwendung einer Lithografiemaske strukturiert werden kann. Die dielektrische Schicht 408 kann durch Schleuderbeschichten, Laminieren, CVD, dergleichen oder eine Kombination daraus ausgebildet werden. Dann wird die dielektrische Schicht 408 strukturiert. Durch das Strukturieren werden Öffnungen ausgebildet, die Abschnitte der Die-Verbinder 66C freilegen. Das Strukturieren kann durch einen zulässigen Prozess erfolgen, beispielsweise durch Belichten der dielektrischen Schicht 408, wenn die dielektrische Schicht 408 ein lichtempfindliches Material ist, oder durch Ätzen, beispielsweise mittels eines anisotropen Ätzmittels. Wenn die dielektrische Schicht 408 ein lichtempfindliches Material ist, kann die dielektrische Schicht 408 nach der Belichtung entwickelt werden.
  • Dann wird die Metallisierungsstruktur 410 ausgebildet. Die Metallisierungsstruktur 410 weist Leitungsabschnitte (die auch als leitfähige Leitungen oder Bahnen bezeichnet werden) auf der Hauptoberfläche der dielektrischen Schicht 408 und sich diese entlang erstreckend auf und weist Durchkontaktierungsabschnitte (die auch als leitfähige Durchkontaktierungen bezeichnet werden) auf, die sich durch die dielektrische Schicht 408 erstrecken, um die Die-Verbinder 66C der integrierten Schaltungs-Dies 405 physisch und elektrisch zu koppeln. Beispielsweise kann die Metallisierungsstruktur 410 ausgebildet werden, indem eine Keimschicht über der dielektrischen Schicht 408 und in den Öffnungen, die sich durch die dielektrische Schicht 408 erstrecken, ausgebildet wird. Bei manchen Ausführungsformen ist die Keimschicht eine Metallschicht, die eine einzelne Schicht oder eine zusammengesetzte Schicht, welche mehrere aus verschiedenen Materialien gebildete Unterschichten umfasst, sein kann. Bei manchen Ausführungsformen umfasst die Keimschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Keimschicht kann durch Verwendung von beispielsweise physikalischer Gasphasenabscheidung (PVD) oder dergleichen ausgebildet werden. Dann wird ein Fotolack auf der Keimschicht ausgebildet und strukturiert. Der Fotolack kann durch Schleuderbeschichten oder dergleichen ausgebildet werden und kann zum Strukturieren belichtet werden. Die Struktur des Fotolacks entspricht der Metallisierungsstruktur 410. Das Strukturieren bildet Öffnungen durch den Fotolack aus, um die Keimschicht freizulegen. Dann wird ein leitfähiges Material in den Öffnungen des Fotolacks und auf den freiliegenden Abschnitten der Keimschicht ausgebildet. Das leitfähige Material kann durch Plattieren, beispielsweise Elektroplattieren oder stromloses Plattieren, oder dergleichen ausgebildet werden. Das leitfähige Material kann ein Metall wie Kupfer, Titan, Wolfram, Aluminium oder dergleichen umfassen. Die Kombination aus dem leitfähigen Material und unterlagerten Abschnitten der Keimschicht bildet die Metallisierungsstruktur 410 aus. Der Fotolack und Abschnitte der Keimschicht, auf denen das leitfähige Material nicht ausgebildet ist, werden entfernt. Der Fotolack kann durch einen zulässigen Veraschungs- oder Abtragungsprozess, beispielsweise durch Verwendung eines Sauerstoffplasmas oder dergleichen, entfernt werden. Sobald der Fotolack entfernt wurde, werden freiliegende Abschnitte der Keimschicht durch Verwendung eines zulässigen Ätzprozesses wie etwa durch Nass- oder Trockenätzen entfernt.
  • Dann wird die dielektrische Schicht 411 auf die Metallisierungsstruktur 410 und die dielektrische Schicht 408 aufgebracht. Die dielektrische Schicht 411 kann auf eine ähnliche Weise wie die dielektrische Schicht 408 ausgebildet werden und kann aus einem dem Material der dielektrischen Schicht 408 ähnlichen Material ausgebildet werden. Dann wird die Metallisierungsstruktur 412 ausgebildet. Die Metallisierungsstruktur 412 weist Leitungsabschnitte auf der Hauptoberfläche der dielektrischen Schicht 411 und sich diese entlang erstreckend auf und weist Durchkontaktierungsabschnitte auf, die sich durch die dielektrische Schicht 411 erstrecken, um die Metallisierungsstruktur 410 physisch und elektrisch zu koppeln. Die Metallisierungsstruktur 412 kann auf ähnliche Weise wie die Metallisierungsstruktur 410 ausgebildet werden und kann aus einem dem Material der Metallisierungsstruktur 410 ähnlichen Material ausgebildet werden. Wenngleich der feine Merkmale aufweisende Abschnitt 414 als zwei dielektrische Schichten und zwei Metallisierungsstrukturen aufweisend dargestellt ist, kann jedwede Anzahl von dielektrischen Schichten und Metallisierungsstrukturen in dem feine Merkmale aufweisenden Abschnitt 414 ausgebildet werden.
  • In 22 ist der grobe Merkmale aufweisende Abschnitt 426 der Umverteilungsstruktur 430 ausgebildet. Der grobe Merkmale aufweisende Abschnitt 426 der Umverteilungsstruktur 430 weist auf: dielektrische Schichten 416, 420 und 424; und Metallisierungsstrukturen 418 und 422. Bei manchen Ausführungsformen sind die dielektrischen Schichten 416, 420 und 424 aus einem selben dielektrischen Material ausgebildet und mit einer selben Dicke ausgebildet. In gleicher Weise sind bei manchen Ausführungsformen die leitfähigen Merkmale der Metallisierungsstrukturen 418 und 422 aus einem selben leitfähigen Material ausgebildet und mit einer selben Dicke ausgebildet. Insbesondere weisen die dielektrischen Schichten 416, 420 und 424 eine dritte Dicke T3 auf, die groß ist, beispielsweise in dem Bereich von etwa 5 µm bis etwa 40 µm, und die leitfähigen Merkmale der Metallisierungsstrukturen 418 und 422 weisen eine vierte Dicke T4 auf, die groß ist, beispielsweise in dem Bereich von etwa 1 µm bis etwa 25 µm. Bei verschiedenen Ausführungsformen kann die dritte Dicke T3 größer als die erste Dicke T1 (siehe 21) sein, und die vierte Dicke T4 kann größer als die zweite Dicke T2 (siehe 21) sein.
  • Um den grobe Merkmale aufweisenden Abschnitt 426 der Umverteilungsstruktur 430 auszubilden, kann die dielektrische Schicht 416 auf die Metallisierungsstruktur 412 und die dielektrische Schicht 411 aufgebracht werden. Die dielektrische Schicht 416 kann auf eine ähnliche Weise wie die dielektrische Schicht 408 ausgebildet werden und kann aus einem dem Material der dielektrischen Schicht 408 ähnlichen Material ausgebildet werden. Dann wird die Metallisierungsstruktur 418 ausgebildet. Die Metallisierungsstruktur 418 weist Leitungsabschnitte auf der Hauptoberfläche der dielektrischen Schicht 416 und sich diese entlang erstreckend auf und weist Durchkontaktierungsabschnitte auf, die sich durch die dielektrische Schicht 416 erstrecken, um die Metallisierungsstruktur 412 physisch und elektrisch zu koppeln. Die Metallisierungsstruktur 418 kann auf ähnliche Weise wie die Metallisierungsstruktur 410 ausgebildet werden und kann aus einem dem Material der Metallisierungsstruktur 410 ähnlichen Material ausgebildet werden.
  • Dann wird die dielektrische Schicht 420 auf die Metallisierungsstruktur 418 und die dielektrische Schicht 416 aufgebracht. Die dielektrische Schicht 420 kann auf eine ähnliche Weise wie die dielektrische Schicht 408 ausgebildet werden und kann aus einem dem Material der dielektrischen Schicht 408 ähnlichen Material ausgebildet werden. Dann wird die Metallisierungsstruktur 422 ausgebildet. Die Metallisierungsstruktur 422 weist Leitungsabschnitte auf der Hauptoberfläche der dielektrischen Schicht 420 und sich diese entlang erstreckend auf und weist Durchkontaktierungsabschnitte auf, die sich durch die dielektrische Schicht 420 erstrecken, um die Metallisierungsstruktur 418 physisch und elektrisch zu koppeln. Die Metallisierungsstruktur 422 kann auf eine ähnliche Weise wie die Metallisierungsstruktur 410 ausgebildet werden und kann aus einem dem Material der Metallisierungsstruktur 410 ähnlichen Material ausgebildet werden.
  • Dann wird die dielektrische Schicht 424 auf die Metallisierungsstruktur 422 und die dielektrische Schicht 420 aufgebracht. Die dielektrische Schicht 424 kann auf eine ähnliche Weise wie die dielektrische Schicht 408 ausgebildet werden und kann aus einem dem Material der dielektrischen Schicht 408 ähnlichen Material ausgebildet werden. Wenngleich der grobe Merkmale aufweisende Abschnitt 426 als drei dielektrische Schichten und zwei Metallisierungsstrukturen aufweisend dargestellt ist, kann jedwede Anzahl von dielektrischen Schichten und Metallisierungsstrukturen in dem grobe Merkmale aufweisenden Abschnitt 426 ausgebildet werden. Bei manchen Ausführungsformen können der feine Merkmale aufweisende Abschnitt 414 und der grobe Merkmale aufweisende Abschnitt 426 jeweils 3 dielektrische Schichten und 3 Metallisierungsstrukturen aufweisen.
  • Aufgrund der Dicke der in dem grobe Merkmale aufweisenden Abschnitt 426 und dem feine Merkmale aufweisenden Abschnitt 414 eingebundenen Metallisierungsstrukturen kann der grobe Merkmale aufweisende Abschnitt 426 einen verglichen mit dem feine Merkmale aufweisenden Abschnitt 414 geringeren Widerstand aufweisen. Der grobe Merkmale aufweisende Abschnitt 426 kann aufgrund des geringeren Widerstandes verwendet werden, um Stromleitungen zu führen. Der feine Merkmale aufweisende Abschnitt 414 kann verwendet werden, um Signalleitungen zu führen, welche den geringeren Widerstand nicht benötigen. Einbinden von sowohl dem grobe Merkmale aufweisenden Abschnitt 426 als auch dem feine Merkmale aufweisenden Abschnitt 414 ermöglicht, Stromleitungen und Signalleitungen zu führen und dabei die Dicke der Umverteilungsstruktur 430 zu minimieren.
  • In 23 sind UBMs 428 zur externen Verbindung mit der Umverteilungsstruktur 430 ausgebildet. Die UBMs 428 weisen Höckerabschnitte auf der Hauptoberfläche der dielektrischen Schicht 424 und sich diese entlang erstreckend auf und weisen Durchkontaktierungsabschnitte auf, die sich durch die dielektrische Schicht 424 erstrecken, um die Metallisierungsstruktur 422 physisch und elektrisch zu koppeln. Infolgedessen sind die UBMs 428 mit den integrierten Schaltungs-Dies 405 elektrisch gekoppelt. Die UBMs 428 können auf ähnliche Weise und aus einem ähnlichen Material wie die Metallisierungsstruktur 410 ausgebildet werden. Bei manchen Ausführungsformen weisen die UBMs 428 eine andere Größe als die Metallisierungsstrukturen 410, 412, 418 und 422 auf.
  • In 24 sind leitfähige Verbinder 432 auf den UBMs 428 ausgebildet, wodurch das SoW-Package 400A ausgebildet wird. Die leitfähigen Verbinder 432 können Ball-Grid-Array(BGA)-Verbinder, Lötkugeln, Metallsäulen, Controlled-Collapse-Chip-Connection(C4)-Höcker, Mikrohöcker, mittels des „Electroless Nickel-Electroless Palladium-Immersion Gold“-Verfahrens (ENEPIG) ausgebildete Höcker, mittels des „Electroless Nickel-Immersion Gold“-Verfahrens (ENIG) ausgebildete Höcker oder dergleichen sein. Die leitfähigen Verbinder 432 können ein leitfähiges Material, beispielsweise Lot, Kupfer, Aluminium, Gold, Nickel, Silber, Palladium, Zinn, dergleichen oder eine Kombination daraus, aufweisen. Bei manchen Ausführungsformen werden die leitfähigen Verbinder 432 ausgebildet, indem zunächst eine Schicht aus Lot oder Lotpaste durch Verdampfung, Elektroplattieren, Drucken, Lotzuführung, Kugelplatzierung oder dergleichen ausgebildet wird. Sobald eine Schicht aus Lot auf der Struktur ausgebildet wurde, kann ein Wiederaufschmelzen („Reflow“) durchgeführt werden, um das Material zu den gewünschten Höckerformen zu formen.
  • In 25 sind ein erstes Package 200A, das ein Modul 160A aufweist, welches an eine erste Package-Komponente 100A gebondet ist, und externe Verbinder 434A an das SoW-Package 400A gebondet. Bei verschiedenen Ausführungsformen kann das SoW-Package 400A ein „Super-Large Fan-Out Wafer-Level“-Package mit einer Fläche von 10.000 mm2 oder größer sein. Das erste Package 200A kann mittels eines Bestückungsautomaten oder dergleichen über dem SoW-Package 400A platziert werden. Sobald das erste Package 200A platziert wurde, können die leitfähigen Verbinder 432 und die leitfähigen Verbinder 150 neu aufgeschmolzen werden, um das erste Package 200A an das SoW-Package 400A zu bonden. Wenngleich die 25 ein erstes Package 200A darstellt, das an dem SoW-Package 400A befestigt ist, können alternativ oder zusätzlich dazu das erste Package 200B oder das erste Package 200C an dem SoW-Package 400A befestigt werden.
  • Ferner sind externe Verbinder 434A an dem SoW-Package 400A befestigt. Die externen Verbinder 434A sind elektrische und physische Grenzflächen für das SoW-Package 400A zu anderen SoW-Packages 400A, anderen externen Systemen oder dergleichen. Wenn beispielsweise das SoW-Package 400A als Teil eines größeren externen Systems, beispielsweise eines Datenzentrums, angebracht wird, können die externen Verbinder 434A verwendet werden, um das SoW-Package 400A mit dem externen System zu koppeln. Zu Beispielen für externe Verbinder 434A zählen große Drahtbondverbindungen, Aufnahmestücke für Flachbandkabel, flexible gedruckte Schaltungen oder dergleichen. Die externen Verbinder 434A weisen Pads 438 auf, welche den UBMs 428 ähnlich sein können. Die externen Verbinder 434A können verschiedene Komponenten aufweisen, beispielsweise ein Chassis, die Pads 438 und externe Verbindungsstifte, welche verschiedene Materialien aufweisen können. Die externen Verbinder 434A weisen auch leitfähige Verbinder 436 auf den Pads 438 auf, die den leitfähigen Verbindern 432 ähnlich sein können. Die Pads 438 und die leitfähigen Verbinder 432 werden zur physischen und elektrischen Verbindung mit dem SoW-Package 400A verwendet. Befestigen der externen Verbinder 434A kann Platzieren der externen Verbinder 434A auf dem SoW-Package 400A mittels eines Bestückungsautomaten oder dergleichen und dann Wiederaufschmelzen der leitfähigen Verbinder 436 und der leitfähigen Verbinder 432, um die Pads 438 und die UBMs 428 physisch und elektrisch zu koppeln, umfassen.
  • Ein Underfill 440 kann ausgebildet werden, um die Spalten zwischen dem ersten Package 200A und dem SoW-Package 400A zu füllen. Der Underfill 440 kann durch einen Kapillarflussprozess, nachdem das erste Package 200A befestigt wurde, ausgebildet werden oder kann durch ein geeignetes Abscheidungsverfahren, ehe das erste Package 200A befestigt wird, ausgebildet werden.
  • In 26 wird das Trägersubstrat 402 von der Einkapselungssubstanz 406 und den integrierten Schaltungs-Dies 405 durch Debonden getrennt, um eine eingehäuste Vorrichtung 500A auszubilden. Gemäß manchen Ausführungsformen umfasst das Debonden Projizieren eines Lichts, beispielsweise eines Laserlichts oder eines UV-Lichts, auf die Trennschicht 404, so dass die Trennschicht 404 unter der Wärme des Lichts zersetzt wird und das Trägersubstrat 402 entfernt werden kann.
  • 27 zeigt eine Ausführungsform, bei welcher die erste Package-Komponente 100C an das SoW-Package 400A gebondet ist, und nicht, wie in 25 dargestellt ist, das erste Package 200A an das SoW-Package gebondet ist. Die erste Package-Komponente 100C kann mittels eines Bestückungsautomaten oder dergleichen über dem SoW-Package 400A platziert werden. Sobald die erste Package-Komponente 100C platziert wurde, können die leitfähigen Verbinder 432 und die leitfähigen Verbinder 150 neu aufgeschmolzen werden, um die erste Package-Komponente 100C an das SoW-Package 400A zu bonden. Die externen Verbinder 434A, welche die Pads 438 und die leitfähigen Verbinder 436 aufweisen, werden durch Verwendung derselben Verfahren, welche oben mit Bezugnahme auf 25 besprochen wurden, ebenfalls an das SoW-Package 400A gebondet.
  • Ein Underfill 440 kann ausgebildet werden, um die Spalten zwischen der ersten Package-Komponente 100C und dem SoW-Package 400A zu füllen. Der Underfill 440 kann durch einen Kapillarflussprozess, nachdem die erste Package-Komponente 100C befestigt wurde, ausgebildet werden oder kann durch ein geeignetes Abscheidungsverfahren, ehe die erste Package-Komponente 100C befestigt wird, ausgebildet werden.
  • In 28 wurde das Trägersubstrat 402 durch Debonden von der Einkapselungssubstanz 406 und den integrierten Schaltungs-Dies 405 getrennt, und durch das SoW-Package 400A sind Schraubenlöcher 442 ausgebildet. Gemäß manchen Ausführungsformen umfasst das Debonden Projizieren eines Lichts, beispielsweise eines Laserlichts oder eines UV-Lichts, auf die Trennschicht 404, so dass die Trennschicht 404 unter der Wärme des Lichts zersetzt wird und das Trägersubstrat 402 entfernt werden kann. Die Schraubenlöcher 442 können durch einen Bohrprozess, beispielsweise Laserbohren, mechanisches Bohren oder dergleichen, ausgebildet werden. Die Schraubenlöcher 442 können durch Bohren eines Umrisses für die Schraubenlöcher 442 mit dem Bohrprozess und dann Entfernen des durch den Umriss getrennten Materials ausgebildet werden.
  • In 29 wird ein Modul 160B, das Kontakte 166 vom Federtyp aufweist, auf der ersten Package-Komponente 100C platziert, um ein erstes Package 200C auszubilden. Das Modul 160B kann ähnlich oder gleich dem Modul 160B sein, das oben unter Bezugnahme auf 17C besprochen wurde, und die Kontakte 166 vom Federtyp können gleich oder ähnlich den Kontakten 166 vom Federtyp sein, die oben unter Bezugnahme auf 17C besprochen wurden. Das Modul 160B kann mittels eines Bestückungsautomaten oder dergleichen über der ersten Package-Komponente 100C platziert werden.
  • In 30 ist eine mechanische Spannklammer 450A angebracht, um das Modul 160B an der ersten Package-Komponente 100C und dem SoW-Package 400A zu fixieren, wodurch eine eingehäuste Vorrichtung 500B ausgebildet wird. Die mechanische Spannklammer 450A ist eine starre Halterung, welche aus einem Material von hoher Steifigkeit ausgebildet werden kann, beispielsweise einem Metall, das Stahl, Titan, Kobalt oder dergleichen umfassen kann. Die mechanische Spannklammer 450A steht physisch mit Abschnitten des Moduls 160B in Eingriff. Die Verwendung der mechanischen Spannklammer 450A, um das Modul 160C an die erste Package-Komponente 100C und das SoW-Package 400A zu klemmen, kann jegliche Verwerfung in der eingehäusten Vorrichtung 500B reduzieren.
  • Das Modul 160C wird mit Schrauben 452A zwischen der ersten Package-Komponente 100C und der mechanischen Spannklammer 450A befestigt. Die Schrauben 452A werden durch die Schraubenlöcher 442 des SoW-Package 400 und durch entsprechende Schraubenlöcher in der mechanischen Spannklammer 450A geschraubt. Befestigungselemente 454A werden auf die Schrauben 452A geschraubt und festgezogen, um das Modul 160C zwischen der ersten Package-Komponente 100C und der mechanischen Spannklammer 450A einzuklemmen. Die Befestigungselemente 454A können beispielsweise Muttern sein, die sich auf die Schrauben 452A schrauben lassen. Die Befestigungselemente 454A können auf den Schrauben 452A festgezogen werden, derart, dass die Kontakte 166 vom Federtyp zusammengedrückt werden. Nachdem sie befestigt wurde, sind Abschnitte der mechanischen Spannklammer 450A zwischen dem Modul 160C und den externen Verbindern 434A angeordnet. Die in 30 dargestellte Ausführungsform weist möglicherweise keinen Underfill auf, der zwischen dem Modul 160B und der ersten Package-Komponente 100C angeordnet ist, und Abschnitte des Moduls 160B können von der ersten Package-Komponente 100C durch eine Öffnung oder einen Spalt getrennt sein.
  • 31 zeigt eine eingehäuste Vorrichtung 500C, welche ein erstes Package 200B (das ein Modul 160A aufweist, das an eine erste Package-Komponente 100B gebondet ist), ein erstes Package 200D (das ein Modul 160C aufweist, das an eine erste Package-Komponente 100B gebondet ist), und ein SoW-Package 400B aufweist, gemäß einer Ausführungsform. Das SoW-Package 400B kann auf eine ähnliche Weise wie das SoW-Package 400A ausgebildet werden und kann aus den Materialien des SoW-Package 400A ähnlichen Materialien ausgebildet werden, kann jedoch zwei Regionen aufweisen, in denen die ersten Packages 200B und 200D gebondet sind. Bei verschiedenen Ausführungsformen kann das SoW-Package 400B ein „Super-Large Fan-Out Wafer-Level“-Package sein, das eine Fläche von 10.000 mm2 oder größer aufweist. Das erste Package 200B kann von dem zweiten Package 200D in einem Abstand von etwa 0,05 mm bis etwa 10 mm, beispielsweise etwa 0,5 mm, getrennt sein.
  • Die ersten Packages 200B und 200D können durch Verwendung eines Bestückungsautomaten oder dergleichen über dem SoW-Package 400B platziert werden. Sobald die ersten Packages 200B und 200D platziert wurden, können die leitfähigen Verbinder 432 und die leitfähigen Verbinder 150 neu aufgeschmolzen werden, um die ersten Packages 200B und 200D an das SoW-Package 400B zu bonden. Wenngleich 31 erste Packages 200B und 200D zeigt, die an dem SoW-Package 400B befestigt sind, kann jedwede Kombination aus den ersten Packages 200A-200D alternativ oder zusätzlich dazu an dem SoW-Package 400B befestigt werden. Underfills 440 können ausgebildet werden, um die Spalten zwischen den ersten Packages 200B und 200D und dem SoW-Package 400B zu füllen. Die Underfills 440 können durch Kapillarflussprozesse, nachdem die ersten Packages 200B und 200D befestigt wurden, ausgebildet werden oder können durch ein geeignetes Abscheidungsverfahren, ehe die ersten Packages 200B und 200D befestigt werden, ausgebildet werden.
  • Ferner werden externe Verbinder 434B an dem SoW-Package 400B befestigt. Die externen Verbinder 434B sind elektrische und physische Grenzflächen für das SoW-Package 400B zu anderen SoW-Packages 400B, anderen externen Systemen oder dergleichen. Wenn beispielsweise das SoW-Package 400B als Teil eines größeren externen Systems, beispielsweise eines Datenzentrums, angebracht wird, können die externen Verbinder 434B verwendet werden, um das SoW-Package 400B mit dem externen System zu koppeln. Zu Beispielen für externe Verbinder 434B zählen große Drahtbondverbindungen, Aufnahmestücke für Flachbandkabel, flexible gedruckte Schaltungen oder dergleichen. Die externen Verbinder 434B weisen Pads 438 auf, welche den UBMs 428 ähnlich sein können. Die externen Verbinder 434B können verschiedene Komponenten aufweisen, beispielsweise ein Chassis, die Pads 438 und externe Verbindungsstifte, welche verschiedene Materialien aufweisen können. Die externen Verbinder 434B weisen auch leitfähige Verbinder 436 auf den Pads 438 auf, die den leitfähigen Verbindern 432 ähnlich sein können. Die Pads 438 und die leitfähigen Verbinder 432 werden zur physischen und elektrischen Verbindung mit dem SoW-Package 400B verwendet. Befestigen der externen Verbinder 434B kann Platzieren der externen Verbinder 434B auf dem SoW-Package 400B mittels eines Bestückungsautomaten oder dergleichen und dann Wiederaufschmelzen der leitfähigen Verbinder 436 und der leitfähigen Verbinder 432, um die Pads 438 und die UBMs 428 physisch und elektrisch zu koppeln, umfassen.
  • Eine mechanische Spannklammer 450B wird angebracht, um ein thermisches Modul 460 an einer Rückseite des SoW-Package 400B zu fixieren. Das thermische Modul 460 kann eine Wärmesenke, ein Heatspreader, eine Kälteplatte oder dergleichen sein. Die mechanische Spannklammer 450B ist eine starre Halterung, welche aus einem Material von hoher Steifigkeit ausgebildet werden kann, beispielsweise einem Metall, das Stahl, Titan, Kobalt oder dergleichen umfassen kann. Die mechanische Spannklammer 450B steht physisch mit Abschnitten des SoW-Package 400B in Eingriff. Die Verwendung der mechanischen Spannklammer 450B, um das thermische Modul 460 an das SoW-Package 400B zu klemmen, kann jegliche Verwerfung in dem SoW-Package 400B reduzieren.
  • Das thermische Modul 460 wird mit Schrauben 452B an der Rückseite des SoW-Package 400B befestigt. Die Schrauben 452B werden durch Schraubenlöcher 442, die in dem SoW 400B ausgebildet sind, und durch entsprechende Schraubenlöcher in der mechanischen Spannklammer 450B geschraubt. Befestigungselemente 454B werden auf die Schrauben 452B geschraubt und festgezogen, um das thermische Modul 460 an das SoW-Package 400B zu klemmen, wobei das SoW-Package 400B zwischen der mechanischen Spannklammer 450B und dem thermischen Modul 460 angeordnet ist. Die Befestigungselemente 454B können beispielsweise Muttern sein, die sich auf die Schrauben 452B schrauben lassen. Nachdem sie befestigt wurde, sind Abschnitte der mechanischen Spannklammer 450B zwischen dem ersten Package 200A und dem ersten Package 200B und außerhalb der externen Verbinder 434B angeordnet.
  • Vor dem Befestigen des thermischen Moduls 460 und des SoW-Package 400B aneinander kann ein thermisches Grenzflächenmaterial (TIM) 462 an der Rückseite des SoW-Package 400B aufgebracht werden, welches das thermische Modul 460 physisch und thermisch mit dem SoW-Package 400B koppelt. Bei manchen Ausführungsformen ist das TIM 462 aus einem Film ausgebildet, der Indium, eine Wärmeleitpaste, eine Wärmeleitplatte, ein Phasenänderungsmaterial, Kombinationen daraus oder dergleichen umfasst. Während des Befestigens werden die Befestigungselemente 454B festgezogen und dadurch die auf das SoW-Package 400B durch das thermische Modul 460 und die mechanische Spannklammer 450A aufgebrachte mechanische Kraft erhöht. Die Befestigungselemente 454B werden festgezogen, bis das thermische Modul 460 ein gewünschtes Maß an Druck auf das TIM 462 ausübt.
  • 32 zeigt eine eingehäuste Vorrichtung 500D, die Module 160B, erste Package-Komponenten 100C, eine mechanische Spannklammer 450C, eine mechanische Spannklammer 450B, ein thermisches Modul 460 und ein SoW-Package 400C aufweist. Das SoW-Package 400C kann auf eine dem SoW-Package 400A ähnliche Weise ausgebildet werden und kann aus den Materialien des SoW-Package 400A ähnlichen Materialien ausgebildet werden, kann jedoch zwei Regionen aufweisen, in denen die ersten Package-Komponenten 100C gebondet sind. Bei verschiedenen Ausführungsformen kann das SoW-Package 400C ein „Super-Large Fan-Out Wafer-Level“-Package sein, das eine Fläche von 10.000 mm2 oder größer aufweist.
  • Jede der ersten Package-Komponenten 100C kann mittels eines Bestückungsautomaten oder dergleichen über dem SoW-Package 400C platziert werden. Sobald die ersten Package-Komponenten 100C platziert wurden, können die leitfähigen Verbinder 432 und die leitfähigen Verbinder 150 neu aufgeschmolzen werden, um die ersten Package-Komponenten 100C an das SoW-Package 400C zu bonden. Wenngleich 25 erste Packages 200B und 200D zeigt, die an dem SoW-Package 400B befestigt sind, kann alternativ oder zusätzlich dazu jedwede Kombination aus den ersten Packages 200A - 200D an dem SoW-Package 400B befestigt werden. Underfills 440 können ausgebildet werden, um die Spalten zwischen den ersten Package-Komponenten 100C und dem SoW-Package 400C auszufüllen. Die Underfills 440 können durch Kapillarflussprozesse, nachdem die ersten Package-Komponenten 100C befestigt wurden, ausgebildet werden oder können durch ein geeignetes Abscheidungsverfahren, ehe die ersten Package-Komponenten 100C befestigt werden, ausgebildet werden.
  • Ferner werden externe Verbinder 434B an dem SoW-Package 400C befestigt. Die externen Verbinder 434B sind elektrische und physische Grenzflächen für das SoW-Package 400C zu anderen SoW-Packages 400C, anderen externen Systemen oder dergleichen. Wenn beispielsweise das SoW-Package 400C als Teil eines größeren externen Systems, beispielsweise eines Datenzentrums, angebracht wird, können die externen Verbinder 434B verwendet werden, um das SoW-Package 400C mit dem externen System zu koppeln. Zu Beispielen für externe Verbinder 434B zählen große Drahtbondverbindungen, Aufnahmestücke für Flachbandkabel, flexible gedruckte Schaltungen oder dergleichen. Die externen Verbinder 434B weisen Pads 438 auf, welche den UBMs 428 ähnlich sein können. Die externen Verbinder 434B können verschiedene Komponenten aufweisen, beispielsweise ein Chassis, die Pads 438 und externe Verbindungsstifte, welche verschiedene Materialien aufweisen können. Die externen Verbinder 434B weisen auch leitfähige Verbinder 436 auf den Pads 438 auf, die den leitfähigen Verbindern 432 ähnlich sein können. Die Pads 438 und die leitfähigen Verbinder 432 werden zur physischen und elektrischen Verbindung mit dem SoW-Package 400C verwendet. Befestigen der externen Verbinder 434B kann Platzieren der externen Verbinder 434B auf dem SoW-Package 400C mittels eines Bestückungsautomaten oder dergleichen und dann Wiederaufschmelzen der leitfähigen Verbinder 436 und der leitfähigen Verbinder 432, um die Pads 438 und die UBMs 428 physisch und elektrisch zu koppeln, umfassen.
  • Jedes der Module 160B kann mittels eines Bestückungsautomaten oder dergleichen über den jeweiligen ersten Package-Komponenten 100C platziert werden. Die mechanische Spannklammer 450C wird dann angebracht, um jedes der Module 160B an einer jeweiligen ersten Package-Komponente 100C zu fixieren, wodurch erste Packages 200C gebildet werden. Die mechanische Spannklammer 450C ist eine starre Halterung, welche aus einem Material von hoher Steifigkeit ausgebildet werden kann, beispielsweise einem Metall, das Stahl, Titan, Kobalt oder dergleichen umfassen kann. Die mechanische Spannklammer 450C steht physisch mit Abschnitten der Module 160B in Eingriff. Die Verwendung der mechanischen Spannklammer 450C, um die Module 160B an die ersten Package-Komponenten 100C und das SoW-Package 400C zu klemmen, kann jegliche Verwerfung in der eingehäusten Vorrichtung 500D reduzieren.
  • Das Modul 160B wird mit Schrauben 452C zwischen der ersten Package-Komponente 100C und der mechanischen Spannklammer 450C befestigt. Die Schrauben 452C werden durch die Schraubenlöcher 442 des SoW-Package 400C und durch entsprechende Schraubenlöcher in der mechanischen Spannklammer 450C geschraubt. Befestigungselemente 454C werden auf die Schrauben 452C geschraubt und festgezogen, um das Modul 160B zwischen der ersten Package-Komponente 100C und der mechanischen Spannklammer 450C einzuklemmen. Die Befestigungselemente 454C können beispielsweise Muttern sein, die sich auf die Schrauben 452C schrauben lassen. Die Befestigungselemente 454C können auf den Schrauben 452C festgezogen werden, derart, dass die Kontakte 166 vom Federtyp zusammengedrückt werden. Nachdem sie befestigt wurde, sind Abschnitte der mechanischen Spannklammer 450C zwischen den ersten Package-Komponenten 100C und den externen Verbindern 434B angeordnet.
  • Die mechanische Spannklammer 450B wird angebracht, um das thermische Modul 460 an einer Rückseite des SoW-Package 400C zu fixieren. Die mechanische Spannklammer 450C kann ebenfalls das thermische Modul an der Rückseite des SoW-Package 400C fixieren. Das thermische Modul 460 kann eine Wärmesenke, ein Heatspreader, eine Kälteplatte oder dergleichen sein. Die mechanische Spannklammer 450B ist eine starre Halterung, welche aus einem Material von hoher Steifigkeit ausgebildet werden kann, beispielsweise einem Metall, das Stahl, Titan, Kobalt oder dergleichen umfassen kann. Die mechanische Spannklammer 450B steht physisch mit Abschnitten des SoW-Package 400C in Eingriff. Die Verwendung der mechanischen Spannklammer 450B, um das thermische Modul 460 an das SoW-Package 400C zu klemmen, kann jegliche Verwerfung in dem SoW-Package 400C reduzieren.
  • Das thermische Modul 460 wird mit Schrauben 452B an der Rückseite des SoW-Package befestigt. Die Schrauben 452B werden durch Schraubenlöcher 442, die in dem SoW-Package ausgebildet sind, und durch entsprechende Schraubenlöcher in der mechanischen Spannklammer 450B geschraubt. Befestigungselemente 454B werden auf die Schrauben 452B geschraubt und festgezogen, um das thermische Modul 460 an das SoW-Package zu klemmen, wobei das SoW-Package zwischen der mechanischen Spannklammer 450B und dem thermischen Modul 460 angeordnet ist. Die Befestigungselemente 454B können beispielsweise Muttern sein, die sich auf die Schrauben 452B schrauben lassen. Nachdem sie befestigt wurde, sind Abschnitte der mechanischen Spannklammer 450B außerhalb der externen Verbinder 434B angeordnet.
  • Vor dem Befestigen des thermischen Moduls 460 und des SoW-Package aneinander kann ein thermisches Grenzflächenmaterial (TIM) 462 an der Rückseite des SoW-Package aufgegeben werden, welches das thermische Modul 460 physisch und thermisch mit dem SoW-Package koppelt. Bei manchen Ausführungsformen ist das TIM 462 aus einem Film ausgebildet, der Indium, Wärmeleitpaste, eine Wärmeleitplatte, ein Phasenänderungsmaterial, Kombinationen daraus oder dergleichen umfasst. Während des Befestigens werden die Befestigungselemente 454B und 454C festgezogen und dadurch die auf das SoW-Package durch das thermische Modul 460 und die mechanischen Spannklammern 450B und 450C aufgebrachte mechanische Kraft erhöht. Die Befestigungselemente 454B und 454C werden festgezogen, bis das thermische Modul 460 ein gewünschtes Maß an Druck auf das TIM 462 ausübt.
  • 33-38 zeigen Draufsichten von SoW-Packages 400 gemäß verschiedenen Ausführungsformen. Bei den in 33-35 dargestellten Ausführungsformen weisen die SoW-Packages 400 kreisförmige Gestalten auf. Die in 33-35 dargestellten SoW-Packages 400 können Zwischenstrukturen sein, welche gesägt, geschnitten oder auf ähnliche Weise bearbeitet werden können, um die SoW-Packages 400, die in 36-38 dargestellt sind, auszubilden. Die SoW-Packages 400 weisen verschiedene integrierte Schaltungs-Dies 405, beispielsweise Datenverarbeitungs-Dies 405A, Speicher-Dies 405B und Eingangs/Ausgangs(I/O)-Dies 405C, auf. Bei manchen Ausführungsformen können die Datenverarbeitungs-Dies 405A Zentraleinheiten (CPUs), Grafikverarbeitungseinheiten (GPUs), anwendungsspezifische integrierte Schaltungen (ASCIs), feldprogrammierbare Gate-Arrays (FPGAs) oder dergleichen aufweisen. Die Speicher-Dies 405B können High-Bandwidth-Memory(HBM)-Dies, Dynamic-Random-Access-Memory(DRAM)-Dies, Hybrid-Memory-Cubes (HMCs) oder dergleichen umfassen.
  • Bei der in 33 dargestellten Ausführungsform ist ein erstes Package 200 über jedem der integrierten Schaltungs-Dies 405 bereitgestellt. Die ersten Packages 200 können jedwede der oben besprochenen ersten Packages 200A-200E sein. Bei der in 34 dargestellten Ausführungsform teilen sich jedes Paar von zwei Speicher-Dies 405B eine erstes Package 200 und jeder Satz von vier Datenverarbeitungs-Dies 405A teilt sich ein erstes Package 200. Bei der in 35 dargestellten Ausführungsform können zwei der ersten Packages 200 für jedes der I/O-Dies 405C bereitgestellt werden, und vier erste Packages 200 können für jedes der Datenverarbeitungs-Dies 405A bereitgestellt werden. Andere Konfigurationen sind möglich, und jedwede Anzahl von ersten Packages 200 kann für jedwede Anzahl von integrierten Schaltungs-Dies 405 bereitgestellt werden. Die SoW-Packages 400 weisen ferner externe Verbinder 434 auf.
  • Bei den in 36-38 dargestellten Ausführungsformen weisen die SoW-Packages 400 achteckige Gestalten auf. Dies kann ermöglichen, miteinander verbundene SoW-Packages 400 näher bei einander zu platzieren. Die SoW-Packages 400 weisen verschiedene integrierte Schaltungs-Dies 405, beispielsweise Datenverarbeitungs-Dies 405A, Speicher-Dies 405B und Eingangs/Ausgangs(I/O)-Dies 4o5C, auf. Bei der in 36 dargestellten Ausführungsform wird ein erstes Package 200 über jedem der integrierten Schaltungs-Dies 405 bereitgestellt. Die ersten Packages 200 können jedwede der oben besprochenen ersten Packages 200A-200E sein. Bei der in 37 dargestellten Ausführungsform teilt sich jedes Paar von zwei Speicher-Dies 405B ein erstes Package 200, und jeder Satz von vier Datenverarbeitungs-Dies 405A teilt sich ein erstes Package 200. Bei der in 38 dargestellten Ausführungsform können zwei der ersten Packages 200 für jedes der 1/O-Dies 405C bereitgestellt werden, und vier erste Packages 200 können für jedes der Datenverarbeitungs-Dies 405A bereitgestellt werden. Andere Konfigurationen sind möglich, und jedwede Anzahl von ersten Packages 200 kann für jedwede Anzahl von integrierten Schaltungs-Dies 405 bereitgestellt werden. Die SoW-Packages 400 weisen ferner externe Verbinder 434 auf.
  • Das Bereitstellen von eingehäusten Vorrichtungen 500, die erste Package-Komponenten 100 (die darin angeordnete Dies 50 aufweisen) aufweisen, welche zwischen Modulen 160 und SoW-Packages 400 angeordnet sind, reduziert den Abstand zwischen IPDs, die in die ersten Package-Komponenten 100 eingebunden sind, und funktionellen Dies, die in die SoW-Packages 400 eingebunden sind. Dies verbessert die Leistung des Stromverteilungsnetzes (PDN). Verschiedene oben besprochene Ausführungsformen können auf Hochleistungsdatenverarbeitung (HPC = „High Performance Computing“) (z.B. einen Beschleuniger eines „Artificial Intelligence(AI)“-Servers, eines „Cloud Computing“-Systems, eines „Edge Computing“-Systems oder dergleichen) in Datenzentrumsanwendungen, Serveranwendungen oder dergleichen anwendbar sein.
  • Andere Merkmale und Prozesse können ebenfalls eingebunden werden. Beispielsweise können Teststrukturen eingebunden werden, um die Verifizierungstests der 3D-Gehäusung oder von 3DIC-Vorrichtungen zu unterstützen. Die Teststrukturen können beispielsweise Test-Pads, die in einer Umverteilungsschicht oder auf einem Substrat, welches das Testen der 3D-Gehäusung oder der 3DIC ermöglicht, ausgebildet sind, die Verwendung von Sonden und/oder Sondenkarten und dergleichen umfassen. Die Verifizierungstests können an Zwischenstrukturen sowie an der endgültigen Struktur durchgeführt werden. Darüber hinaus können die in diesem Dokument offenbarten Strukturen und Verfahren in Verbindung mit Testmethoden, welche die Zwischenverifizierung von bekannten guten Dies einbeziehen, verwendet werden, um die Ausbeute zu erhöhen und Kosten zu senken.
  • Gemäß einer Ausführungsform weist eine Vorrichtung auf: eine erste Package-Komponente, die ein erstes integriertes Schaltungs-Die aufweist; eine erste Einkapselungssubstanz, die das erste integrierte Schaltungs-Die mindestens teilweise umgibt; und eine Umverteilungsstruktur auf der ersten Einkapselungssubstanz und mit dem ersten integrierten Schaltungs-Die gekoppelt; eine zweite Package-Komponente, die an die erste Package-Komponente gebondet ist, wobei die zweite Package-Komponente eine integrierte Passivvorrichtung aufweist; und eine zweite Einkapselungssubstanz, welche die integrierte Passivvorrichtung mindestens teilweise umgibt; und ein Leistungsmodul, das durch die zweite Package-Komponente an der ersten Package-Komponente befestigt ist. Bei einer Ausführungsform weist die Vorrichtung ferner elektrische Verbinder auf, die mit der Umverteilungsstruktur gekoppelt sind, wobei die elektrischen Verbinder die zweite Package-Komponente umzirkeln. Bei einer Ausführungsform weist das zweite Package nicht Aktivvorrichtungen, die in der zweiten Einkapselungssubstanz angeordnet sind, auf. Bei einer Ausführungsform ist das Leistungsmodul mittels Lötverbindungen an die zweite Package-Komponente gebondet. Bei einer Ausführungsform ist das Leistungsmodul mittels Kontakten vom Federtyp mit dem zweiten Package gekoppelt. Bei einer Ausführungsform weist die Vorrichtung ferner eine mechanische Klammer auf, die sich durch die erste Package-Komponente erstreckt, wobei die mechanische Klammer mit dem Leistungsmodul in Kontakt steht, wobei die mechanische Klammer das Leistungsmodul an der zweiten Package-Komponente befestigt. Bei einer Ausführungsform weist die Vorrichtung ferner ein thermisches Modul auf, das an der ersten Package-Komponente befestigt ist, wobei die zweite Package-Komponente auf einer ersten Seite der ersten Package-Komponente angeordnet ist und die zweite Package-Komponente auf einer der ersten Seite entgegengesetzten zweiten Seite der ersten Package-Komponente angeordnet ist. Bei einer Ausführungsform weist die Vorrichtung ferner ein thermisches Grenzflächenmaterial auf, das zwischen dem thermischen Modul und der ersten Package-Komponente angeordnet ist, wobei eine mechanische Klammer das thermische Modul an der ersten Package-Komponente befestigt.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren Ausbilden einer ersten Package-Komponente, wobei Ausbilden der ersten Package-Komponente umfasst: Befestigen einer ersten integrierten Passivvorrichtung an einer ersten Umverteilungsstruktur; Einkaspeln der ersten integrierten Passivvorrichtung mit einer Einkapselungssubstanz; und Ausbilden einer zweiten Umverteilungsstruktur über der ersten integrierten Passivvorrichtung und der Einkapselungssubstanz; Befestigen eines Leistungsmoduls an der zweiten Umverteilungsstruktur; und Bonden der ersten Umverteilungsstruktur an eine dritte Umverteilungsstruktur einer zweiten Package-Komponente, wobei die zweite Package-Komponente ein erstes integriertes Schaltungs-Die aufweist, das mit der dritten Umverteilungsstruktur gekoppelt ist. Bei einer Ausführungsform umfasst das Verfahren ferner Vereinzeln der ersten Package-Komponente nach dem Befestigen des Leistungsmoduls an der ersten Package-Komponente und vor dem Bonden der ersten Package-Komponente an die zweite Package-Komponente. Bei einer Ausführungsform wird das Leistungsmodul an der ersten Package-Komponente befestigt, nachdem die erste Package-Komponente an die zweite Package-Komponente gebondet wurde. Bei einer Ausführungsform umfasst Befestigen des Leistungsmoduls an dem ersten Package Platzieren des Leistungsmoduls über der ersten Package-Komponente mittels eines Bestückungsautomaten und Befestigen des Leistungsmoduls an der ersten Package-Komponente mittels einer mechanischen Klammer, wobei die mechanische Klammer Schrauben aufweist, die sich durch die zweite Package-Komponente erstrecken. Bei einer Ausführungsform weist das Leistungsmodul Kontakte vom Federtyp auf, und die mechanische Klammer übt Druck auf die Kontakte vom Federtyp aus, um die Kontakte vom Federtyp zusammenzudrücken. Bei einer Ausführungsform umfasst das Verfahren ferner Aufbringen eines ersten Underfill-Materials zwischen dem Leistungsmodul und der ersten Seite der ersten Package-Komponente und Aufbringen eines zweiten Underfill-Materials zwischen der zweiten Seite der ersten Package-Komponente und der zweiten Package-Komponente.
  • Gemäß noch einer anderen Ausführungsform weist eine Vorrichtung ein erstes Package auf, das aufweist: mehrere integrierte Schaltungs-Dies; mehrere Leistungsmodule über dem ersten Package, wobei jedes der Leistungsmodule direkt über den integrierten Schaltungs-Dies in einer auf eine Hauptoberfläche des ersten Package senkrechten Richtung angeordnet ist; und mehrere Package-Komponenten, die zwischen den integrierten Schaltungs-Dies und den Leistungsmodulen angeordnet sind, wobei jede der Package-Komponenten eine integrierte Passivvorrichtung (IPD) aufweist. Bei einer Ausführungsform sind eines der Leistungsmodule und eine der Package-Komponenten über jedem der integrierten Schaltungs-Dies angeordnet. Bei einer Ausführungsform sind mehr als eines der Leistungsmodule und mehr als eine der Package-Komponenten über jedem der integrierten Schaltungs-Dies angeordnet. Bei einer Ausführungsform sind eines der Leistungsmodule und eine der Package-Komponenten über mehr als einem der integrierten Schaltungs-Dies angeordnet. Bei einer Ausführungsform weist jede der Package-Komponenten auf: eine vorderseitige Umverteilungsstruktur, wobei die IPD über der vorderseitigen Umverteilungsstruktur angeordnet ist; eine Einkapselungssubstanz, die über der vorderseitigen Umverteilungsstruktur angeordnet ist und die IPD umgibt; Durchkontaktierungen, die sich durch die Einkapselungssubstanz erstrecken und mit der vorderseitigen Umverteilungsstruktur gekoppelt sind; und eine rückseitige Umverteilungsstruktur über den Durchkontaktierungen, der IPD und der Einkapselungssubstanz, wobei die rückseitige Umverteilungsstruktur durch die Durchkontaktierungen mit der vorderseitigen Umverteilungsstruktur gekoppelt ist. Bei einer Ausführungsform weist das erste Package in einer Draufsicht eine achteckige Gestalt auf.

Claims (20)

  1. Vorrichtung, aufweisend: eine erste Package-Komponente (400A, 400B, 400C), aufweisend: eine Mehrzahl integrierter Schaltungs-Dies (405); eine erste Einkapselungssubstanz (406), welche die ersten integrierte Schaltungs-Dies (405) mindestens teilweise umgibt; und eine Umverteilungsstruktur (430) auf der ersten Einkapselungssubstanz (406) und mit den ersten integrierten Schaltungs-Dies (405) gekoppelt; eine zweite Package-Komponente (100A, 100B, 100C), die an die erste Package-Komponente (400A, 400B, 400C) gebondet ist, wobei die zweite Package-Komponente (100A, 100B, 100C) aufweist: eine Mehrzahl integrierter Passivvorrichtungen (50A); und eine zweite Einkapselungssubstanz (120), welche die integrierten Passivvorrichtungen (50A) mindestens teilweise umgibt; und eine Mehrzahl Leistungsmodule (160), die durch die zweite Package-Komponente (100A, 100B, 100C) an der ersten Package-Komponente (100A, 100B, 100C) befestigt sind, wobei jedes der Leistungsmodule (160) direkt über den integrierten Schaltungs-Dies (405) in einer zu einer Hauptoberfläche der ersten Package Komponente (400A, 400B, 400C) senkrechten Richtung angeordnet ist und wobei ein oder mehrere der integrierten Passivvorrichtungen (50A) zwischen einem Leistungsmodul (160, 160A-160C) und der Mehrzahl von integrierten Schaltungs-Dies (405) angeordnet sind.
  2. Vorrichtung nach Anspruch 1, ferner aufweisend elektrische Verbinder (434, 434A, 434B), die mit der Umverteilungsstruktur (430) gekoppelt sind, wobei die elektrischen Verbinder (434,434A, 434B) die zweite Package-Komponente (100A, 100B, 100C) umzirkeln.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die zweite Package-Komponente (100A, 100B, 100C) keine Aktivvorrichtungen, die in der zweiten Einkapselungssubstanz (120) angeordnet sind, aufweist.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei die Leistungsmodule (160) mittels Lötverbindungen an die zweite Package-Komponente (100A, 100B, 100C) gebondet sind.
  5. Vorrichtung nach einem der Ansprüche 1 bis 3, wobei die Leistungsmodule (160) mittels Kontakten (166) vom Federtyp mit dem zweiten Package (100C) gekoppelt sind.
  6. Vorrichtung nach Anspruch 5, ferner aufweisend eine mechanische Klammer (450A), die sich durch die erste Package-Komponente (400A, 400B, 400C) erstreckt, wobei die mechanische Klammer (450A) mit einem der Leistungsmodule (160) in Kontakt steht, wobei die mechanische Klammer (450A) das Leistungsmodul (160, 160A-160C) an der zweiten Package-Komponente (100C) befestigt.
  7. Vorrichtung nach einem der vorhergehenden Ansprüche, ferner aufweisend ein thermisches Modul (460), das an der ersten Package-Komponente (400B, 400C) befestigt ist, wobei die zweite Package-Komponente (100B, 100C) auf einer ersten Seite der ersten Package-Komponente (400B, 400C) angeordnet ist, und wobei das thermische Modul (460) auf einer der ersten Seite entgegengesetzten zweiten Seite der ersten Package-Komponente (400B, 400C) angeordnet ist.
  8. Vorrichtung nach Anspruch 7, ferner aufweisend ein thermisches Grenzflächenmaterial (462), das zwischen dem thermischen Modul (460) und der ersten Package-Komponente (400B, 400C) angeordnet ist, wobei eine mechanische Klammer (450C) das thermische Modul (460) an der ersten Package-Komponente (400C) befestigt.
  9. Verfahren, umfassend: Ausbilden einer zweiten Package-Komponente (100A, 100B, 100C), wobei Ausbilden der zweiten Package-Komponente (100A, 100B, 100C) umfasst: Befestigen erster integrierter Passivvorrichtungen (50A) an einer rückseitigen Umverteilungsstruktur (106); Einkapseln der ersten integrierten Passivvorrichtungen (50A) mit einer Einkapselungssubstanz (120); und Ausbilden einer vorderseitigen Umverteilungsstruktur (122) über den ersten integrierten Passivvorrichtungen (50A) und der Einkapselungssubstanz (120); Befestigen mehrerer Leistungsmodule (160) an der rückseitigen Umverteilungsstruktur (106); und Bonden der vorderseitigen Umverteilungsstruktur (122) an eine dritte Umverteilungsstruktur (430) einer ersten Package-Komponente (400A, 400B, 400C), wobei die erste Package-Komponente (400A, 400B, 400C) erste integriertes Schaltungs-Dies (405) aufweist, die mit der dritten Umverteilungsstruktur (430) gekoppelt sind, wobei jedes der Leistungsmodule (160) direkt über den integrierten Schaltungs-Dies (405) in einer zu einer Hauptoberfläche der zweiten Package-Komponente (100A, 100B, 100C) senkrechten Richtung angeordnet ist, und wobei ein oder mehrere der integrierten Passivvorrichtungen (50A) zwischen einem Leistungsmodul (160, 160A-160C) und der Mehrzahl von integrierten Schaltungs-Dies (405) angeordnet sind.
  10. Verfahren nach Anspruch 9, ferner umfassend Vereinzeln der zweiten Package-Komponente (100A, 100B, 100C) nach dem Befestigen der Leistungsmodule (160) an der zweiten Package-Komponente (100A, 100B, 100C) und vor dem Bonden der zweiten Package-Komponente (100A, 100B, 100C) an die erste Package-Komponente (400A, 400B, 400C).
  11. Verfahren nach Anspruch 9, wobei die Leistungsmodule (160) an der zweiten Package-Komponente (100A, 100B, 100C) befestigt werden, nachdem die zweite Package-Komponente (100A, 100B, 100C) an die erste Package-Komponente (400A, 400B, 400C) gebondet wurde.
  12. Verfahren nach Anspruch 11, wobei das Befestigen der Leistungsmodule (160) an der zweiten Package-Komponente (100A, 100B, 100C) das Platzieren eines Leistungsmoduls (160B) über der zweiten Package-Komponente (100A, 100B, 100C) mittels eines Bestückungsautomaten und das Befestigen des Leistungsmoduls (160B) an der zweiten Package-Komponente (100A, 100B, 100C) mittels einer mechanischen Klammer (450A) umfasst, wobei die mechanische Klammer (450A, 450C) Schrauben aufweist, die sich durch die erste Package-Komponente (400A, 400C) erstrecken.
  13. Verfahren nach Anspruch 12, wobei das Leistungsmodul (160B) Kontakte vom Federtyp aufweist, und wobei die mechanische Klammer (450A) Druck auf die Kontakte (166) vom Federtyp ausübt, um die Kontakte (166) vom Federtyp zusammenzudrücken.
  14. Verfahren nach einem der Ansprüche 9 bis 13, ferner umfassend Aufbringen eines ersten Underfill-Materials (164) zwischen den Leistungsmodulen (160) und der ersten Seite der zweiten Package-Komponente (100A, 100B, 100C) und Aufbringen eines zweiten Underfill-Materials (440) zwischen der zweiten Seite der zweiten Package-Komponente (100A, 100B, 100C) und der ersten Package-Komponente (400A, 400B, 400C).
  15. Vorrichtung, aufweisend: ein erstes Package (400, 400A), das mehrere integrierte Schaltungs-Dies (405) aufweist; mehrere Leistungsmodule (160) über dem ersten Package (400, 400A), wobei jedes der Leistungsmodule (160) direkt über den integrierten Schaltungs-Dies (405) in einer zu einer Hauptoberfläche des ersten Package (400,400A) senkrechten Richtung angeordnet ist; und mehrere Package-Komponenten (100A-100C), die zwischen den integrierten Schaltungs-Dies (405) und den Leistungsmodulen (160) angeordnet sind, wobei jede der Package-Komponenten (100A-100C) eine integrierte Passivvorrichtung (50A), IPD, aufweist.
  16. Vorrichtung nach Anspruch 15, wobei eines der Leistungsmodule (160) und eine der Package-Komponenten (100A-100C) über jedem der integrierten Schaltungs-Dies (405) angeordnet sind.
  17. Vorrichtung nach Anspruch 15, wobei mehr als eines der Leistungsmodule (160) und mehr als eine der Package-Komponenten (100A-100C) über jedem der integrierten Schaltungs-Dies (405) angeordnet sind.
  18. Vorrichtung nach Anspruch 15, wobei eines der Leistungsmodule (160) und eine der Package-Komponenten (100A-100C) über mehr als einem der integrierten Schaltungs-Dies (405) angeordnet sind.
  19. Vorrichtung nach einem der Ansprüche 15 bis 18, wobei jede der Package-Komponenten (100A-100C) aufweist: eine vorderseitige Umverteilungsstruktur (122), wobei die IPD (50A) über der vorderseitigen Umverteilungsstruktur (122) angeordnet ist; eine Einkapselungssubstanz (120), die über der vorderseitigen Umverteilungsstruktur (122) angeordnet ist und die IPD (50A) umgibt; Durchkontaktierungen (116), die sich durch die Einkapselungssubstanz (120) erstrecken und mit der vorderseitigen Umverteilungsstruktur (122) gekoppelt sind; und eine rückseitige Umverteilungsstruktur (106) über den Durchkontaktierungen (116), der IPD (50A) und der Einkapselungssubstanz (120), wobei die rückseitige Umverteilungsstruktur (106) durch die Durchkontaktierungen (116) mit der vorderseitigen Umverteilungsstruktur (122) gekoppelt ist.
  20. Vorrichtung nach einem der Ansprüche 15 bis 19, wobei das erste Package (400) in einer Draufsicht eine achteckige Gestalt aufweist.
DE102019126974.1A 2018-12-26 2019-10-08 Integriertes schaltungs-package und verfahren Active DE102019126974B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862785133P 2018-12-26 2018-12-26
US62/785,133 2018-12-26
US16/589,758 US11183487B2 (en) 2018-12-26 2019-10-01 Integrated circuit package and method
US16/589,758 2019-10-01

Publications (2)

Publication Number Publication Date
DE102019126974A1 DE102019126974A1 (de) 2020-07-02
DE102019126974B4 true DE102019126974B4 (de) 2022-11-17

Family

ID=71079777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019126974.1A Active DE102019126974B4 (de) 2018-12-26 2019-10-08 Integriertes schaltungs-package und verfahren

Country Status (3)

Country Link
KR (1) KR102352525B1 (de)
CN (1) CN111384043B (de)
DE (1) DE102019126974B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527518B2 (en) * 2020-07-27 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation in semiconductor packages and methods of forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012231A1 (en) 1999-12-29 2002-01-31 Rakesh Bhatia Low thermal resistance interface for attachment of thermal materials to a processor die
US20160329272A1 (en) 2014-12-19 2016-11-10 Intel IP Corporation Stacked semiconductor device package with improved interconnect bandwidth

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170165B2 (en) * 2005-02-02 2007-01-30 Agilent Technologies, Inc. Circuit board assembly with a brace surrounding a ball-grid array device
DE102006025453B4 (de) * 2006-05-31 2009-12-24 Infineon Technologies Ag Halbleiterschaltungsanordnung
US7790511B2 (en) * 2007-06-11 2010-09-07 International Business Machines Corporation Method for direct heat sink attachment
CN101471313A (zh) * 2007-12-27 2009-07-01 育霈科技股份有限公司 包含传导支撑基材的立体电子封装结构
KR101922875B1 (ko) * 2016-03-31 2018-11-28 삼성전기 주식회사 전자부품 패키지
US10354976B2 (en) * 2016-07-22 2019-07-16 Invensas Corporation Dies-on-package devices and methods therefor
CN207367957U (zh) * 2017-09-01 2018-05-15 清华大学 电气器件以及电气装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020012231A1 (en) 1999-12-29 2002-01-31 Rakesh Bhatia Low thermal resistance interface for attachment of thermal materials to a processor die
US20160329272A1 (en) 2014-12-19 2016-11-10 Intel IP Corporation Stacked semiconductor device package with improved interconnect bandwidth

Also Published As

Publication number Publication date
KR102352525B1 (ko) 2022-01-19
CN111384043A (zh) 2020-07-07
DE102019126974A1 (de) 2020-07-02
CN111384043B (zh) 2022-05-17
KR20200081231A (ko) 2020-07-07

Similar Documents

Publication Publication Date Title
DE102019117762B4 (de) Integriertes schaltungspackage und verfahren
US11183487B2 (en) Integrated circuit package and method
DE102019118492B4 (de) Eingebettete Spannungsreglerstruktur und Verfahren zum Bilden derselben und Verfahren zum Betrieb derselben
DE102018112657A1 (de) Halbleitergehäuse und verfahren zu seinem herstellen
DE102019103729B4 (de) Halbleiter-package und verfahren
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102019120381B4 (de) Integriertes schaltungs-package und verfahren
DE102020113988B4 (de) Integrierter-schaltkreis-package und verfahren
DE102021113639B3 (de) Integriertes schaltungs-package und verfahren zum bilden desselben
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102019125790B4 (de) Integriertes schaltkreis-package und verfahren
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102019114074A1 (de) Integriertes-schaltkreis-package und verfahren
DE102017123326B4 (de) Halbleiter-Packages und Verfahren zu deren Herstellung
DE102018124848A1 (de) Package-Struktur und Verfahren
DE102021103541A1 (de) Ic-package und verfahren
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102019126974B4 (de) Integriertes schaltungs-package und verfahren
DE102018127314B4 (de) Integriertes Schaltkreis-Package und Verfahren
DE102023100773A1 (de) Integriertes schaltungs-package und verfahren
DE102017102534B4 (de) Umverteilungsschichten in Halbleiter-Packages und Verfahren zu deren Herstellung
DE102021102227A1 (de) Wärmeableitung bei Halbleiter-Packages und Verfahren zum Ausbilden derselben
DE102018108409B4 (de) Integrierte schaltkreis-packages und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102019009344

Country of ref document: DE

R020 Patent grant now final