KR20070048950A - 도금선이 내층에 형성된 반도체 모듈용 인쇄회로기판 - Google Patents

Abstract

본 발명은 도금선이 내층에 형성된 반도체 모듈용 인쇄회로기판에 관한 것이다. 도금선이 기판의 표면에 형성된 종래의 인쇄회로기판은 소켓에 삽입될 때 도금선이 부러지는 경우가 발생된다. 부러진 도금선은 인접한 탭 단자 사이에 단락을 발생시키거나 탭 단자에 긁힘을 유발할 수 있다. 이와 같은 문제점을 해결하기 위하여, 본 발명은 탭 단자의 도금을 위하여 제공되는 도금선이 기판의 내층에 형성된 반도체 모듈용 인쇄회로기판을 제공한다. 본 발명에 따르면, 인쇄회로기판이 소켓에 삽입될 때 도금선과 소켓간의 물리적인 접촉이 이루어지지 않는다. 도금선의 부러짐으로 인한 탭 단자간의 단락이나 탭 단자의 긁힘이 방지된다. 따라서, 반도체 모듈 제품의 외관 불량 발생이 방지되고 제품 신뢰성이 향상된다.

반도체 모듈, 인쇄회로기판, 도금선(tie bar), 탭 단자, 소켓, 내층, 비아

Description

도금선이 내층에 형성된 반도체 모듈용 인쇄회로기판{printed circuit board having tie bar that is placed in PCB for semiconductor module}

도 1은 종래 기술에 따른 반도체 모듈용 인쇄회로기판의 도금선을 나타내는 사진.

도 2는 본 발명에 따른 반도체 모듈용 인쇄회로기판을 개략적으로 나타낸 부분 사시도.

도 3은 본 발명에 따른 반도체 모듈용 인쇄회로기판을 개략적으로 나타낸 부분 평면도.

도 4는 본 발명에 따른 반도체 모듈용 인쇄회로기판의 도금선을 나타내는 사진.

* 도면의 주요 부분에 대한 부호 설명 *

100,200; 반도체 모듈용 인쇄회로기판

10,210; 탭 단자(tab terminal)

20; 회로배선

21; 내부 회로배선

30,230; 도금선(tie bar)

31; 비아(via)

40; 기판 몸체

50; 실장 패드

60; 전원선

본 발명은 반도체 모듈용 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 탭 단자를 전기적으로 도금하기 위해 탭 단자와 연결 형성된 도금선을 구비하는 반도체 모듈용 인쇄회로기판에 관한 것이다.

반도체 모듈, 예를 들어 메모리 모듈에 사용되는 종래의 인쇄회로기판은 일반적으로 기판 상하부의 탭 단자를 관통하는 스루 홀 비아(through hole via)를 갖는다. 제조 단계에서 스루 홀 비아에 도금선을 연결하여 탭 단자에 대한 도금이 이루어진다.

그러나 스루 홀 비아에 의한 도금은 기판 상하부의 탭 단자가 전기적으로 다른 기능을 수행하는 최근의 인쇄회로기판 구조에는 적합하지 않다. 기판 표면의 상하부에 형성된 탭 단자에 각각 스루 홀 비아가 필요하여 기판의 회로 설계 변경이 요구된다. 또한 회로배선 형성에 있어서의 공간적인 제약이 따르며, 내층에 형성된 스루 홀 비아 부분으로 인해 전기적 특성이 나빠질 수 있기 때문이다.

이와 같은 문제를 해결하기 위하여 제안된 인쇄회로기판 기술이 한국등록실용신안공보 제20-202069호(2001.1.15)에 소개되어 있다. 그리고, 이 기술이 적용된 인쇄회로기판의 사진이 도 1에 나타나 있다.

도 1은 종래 기술에 따른 반도체 모듈용 인쇄회로기판의 도금선 부분을 보여주는 사진이다.

도 1을 참조하면, 이 인쇄회로기판(200)은 탭 단자(210)와 연결된 도금선(230)이 기판 표면의 탭 단자(210) 외측에 형성된 구조이다. 기판 상하부의 탭 단자(210)들 각각에 도금선(230)이 연결되기 때문에 전술한 예와 같은 인쇄회로기판에서의 문제점은 발생되지 않는다.

그러나, 이러한 구조를 갖는 종래의 인쇄회로기판은 소켓에 삽입되는 과정에서의 물리적인 접촉에 의해 도금선이 부러지거나 찌그러지는 등 도금선에 대한 손상이 발생될 수 있다. 이에 따라, 반도체 모듈 제품 상태에서 외관 불량이 발생될 수 있다. 또한 부러진 도금선에 의해 탭 단자들간의 단락이나 탭 단자 긁힘이 발생될 수 있다.

본 발명의 목적은 소켓 삽입 시 물리적 접촉에 의한 도금선의 손상을 방지하여 탭 단자간의 단락, 탭 단자의 긁힘 등과 같이 도금선으로 인해 야기되는 여러 가지 불량 발생을 방지하여 제품의 신뢰성을 향상시킬 수 있는 반도체 모듈용 인쇄회로기판을 제공하는 데에 있다.

이와 같은 목적을 달성하기 위하여, 본 발명은 복수의 층으로 이루어진 기판 몸체; 그 기판 몸체의 표면과 내층에 형성된 회로배선; 기판 몸체의 한 쪽 가장자 리 부분에 형성되고 회로배선과 연결된 복수 개의 탭 단자; 각 탭 단자에서 기판 몸체의 내층으로 관통되게 형성되는 비아(via); 그 비아와 전기적으로 연결되고 기판 몸체의 내층에서 기판 몸체 외부로 인출되게 형성되는 복수 개의 도금선을 구비하는 반도체 모듈용 인쇄회로기판을 제공한다.

본 발명에 따른 반도체 모듈용 인쇄회로기판에 있어서, 도금선은 기판 몸체의 상부 표면과 하부 표면 각각에서 가장 가까운 내층에 형성되는 것이 바람직하다. 여기서, 기판 몸체의 상부 표면과 하부 표면에서 가장 가까운 층이 접지층인 것이 바람직하다.

본 발명에 따른 반도체 모듈용 인쇄회로기판에 있어서, 비아는 블라인드 홀 비아(blind hole via), 베리드 홀 비아(buried hole via) 중의 어느 하나인 것이 바람직하다.

본 발명에 따른 반도체 모듈용 인쇄회로기판에 있어서, 비아는 홀의 직경이 0.15mm 이하인 것이 바람직하다.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에 있어서 일부 구성요소는 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되거나 또는 생략되었으며, 각 구성요소의 실제 크기가 전적으로 반영된 것은 아니다.

실시예

도 2는 본 발명에 따른 반도체 모듈용 인쇄회로기판의 일 부분을 나타낸 절 개 사시도이고, 도 3은 본 발명에 따른 인쇄회로기판의 일 부분을 나타낸 평면도이다.

도 2와 도 3을 참조하면, 본 실시예의 반도체 모듈용 인쇄회로기판(100)은 복수의 층 구조를 갖는 다층 기판으로서, 기판 몸체(40), 회로배선(20,21), 탭 단자(10) 및 도금선(30)을 포함한다. 도금선(30)이 기판 몸체(40)의 내층에 형성된 구조에 특징이 있다.

기판 몸체(40)는 6개의 회로배선층(41~46)을 갖는다. 제1 회로배선층(41)과 제6 회로배선층(46)은 기판 몸체(40)의 상부 표면과 하부 표면에 제공되는 회로배선층이다. 제2 회로배선층(42)과 제5 회로배선층(45)은 전체가 접지층(ground layer)이다.

회로배선(20,21)은 제1 회로배선층(41)에 형성되는 상부 회로배선(20)과, 제6 회로배선층(46)에 형성되는 하부 회로배선(20), 및 제2 내지 제5 회로배선층(42~45)에 형성되는 내부 회로배선(21)을 포함한다. 내부 회로배선(21)은 상부 및 하부 회로배선(20)을 전기적으로 연결한다.

제1 회로배선층(41)과 제6 회로배선층(46)에는 회로배선(20,21)과 전기적으로 연결되는 실장 패드(50)가 형성된다. 실장 패드(50)는 인쇄회로기판(100)에 실장되는 반도체 소자(도시되지 않음)와의 전기적인 연결을 위하여 제공된다.

탭 단자(10)는 복수 개로서 기판 몸체(40)의 한 쪽 가장자리 상하면에 형성된다. 각각의 탭 단자(10)는 회로배선(20,21)과 연결되며, 외부와의 전기적인 접속을 위하여 제공된다.

도금선(30)은 기판 몸체(40)의 내층에서 기판 몸체(40)의 외부로 인출된다. 도금선(30)은 탭 단자(10)들을 전기적으로 도금하기 위해 제공된다. 외부로 인출된 도금선(30)들은 전원선(60)에 연결되고, 전원선(60)에 연결된 도금선(40)들을 통해 탭 단자(10)들을 도금하게 된다. 도금선(30)은 탭 단자(10)에서 기판 몸체(40)의 내층으로 형성되는 비아(31)를 통해 탭 단자(10)와 연결된다.

여기서, 도금선(30)은 기판 몸체(40)의 표면(41,46)에서 가장 가까운 층, 즉 제2 회로배선층(42)과 제5 회로배선층(45)에 형성된다. 그리고, 비아(31)는 제2 회로배선층(42)과 제5 회로배선층(45)까지 형성된다. 제2 회로배선층(42)과 제5 회로배선층(45)이 접지층(42,45)으로 제공되기 때문에 다른 내부 회로배선(21)의 회로 배치 설계를 고려하지 않아도 되며 비아(31)에 의한 전기적인 영향을 미치지 않게 된다. 도금선(30)과 비아(31)는 회로배선(20,21)과 접촉되지 않기 때문에, 회로배선(20,21)의 부식과 단락을 방지할 수도 있다.

도금선(30)의 형성 위치는 이에 한정되지 않고, 제3 회로배선층(43)과 제 4회로배선층(44)에 형성되는 것도 가능하다. 비아(31)는 제3 회로배선층(43)과 제 4회로배선층(44)까지 형성하면 된다. 단, 도금선(30)이나 비아(31)가 다른 내부 회로배선(21)을 고려하여 적절한 위치에 형성되는 것이 중요하다.

한편, 본 실시예에서 비아(31)는 외부로 일 측이 개방된 블라인드 홀 비아이다. 비아(31)는 기판 몸체의 내층에 형성되어 기판 표면에 개구부가 형성되지 않는 베리드 홀 비아 구조를 갖는 것도 가능하다. 또한, 비아(31)는 반도체 모듈 제품의 박형화, 소형화 및 고속화 추세를 고려하여 구멍의 직경이 0.15mm 이하인 마이크로 홀 비아인 것이 바람직하다. 비아(31)는 레이저 드릴(laser drill)로 형성될 수 있으며, 그 밖에 전동 드릴, 펀치(punch) 등과 같은 다양한 기구들로 형성될 수 있다.

도 4는 본 발명에 따른 반도체 모듈용 인쇄회로기판의 도금선 부분을 보여주는 사진이다.

도 4에 나타난 바와 같이, 본 발명에 따른 인쇄회로기판(100)은 도금선(30)이 기판 몸체(40)의 내층에 형성되어 기판의 표면(41,46)에 존재하지 않음을 보여준다. 따라서, 도금선(30)의 물리적인 접촉이 발생되지 않는다는 것을 알 수 있다.

이상과 같은 본 발명에 의한 반도체 모듈용 인쇄회로기판에 따르면, 도금선이 인쇄회로기판의 내층에 형성된다. 이로 인해, 인쇄회로기판의 소켓 삽입 시 물리적 접촉에 의한 도금선의 손상이 방지되어 탭 단자간의 단락, 탭 단자의 긁힘 등과 같이 도금선으로 인해 야기되는 여러 가지 불량을 방지할 수 있다. 따라서, 반도체 모듈 제품의 외관불량이 방지되고 신뢰성이 향상될 수 있다.

Claims (5)

1. 복수의 층으로 이루어진 기판 몸체;

   상기 기판 몸체의 표면과 내층에 형성된 회로배선;

   상기 기판 몸체의 한 쪽 가장자리 부분에 형성되고 회로배선과 연결된 복수 개의 탭 단자;

   상기 각 탭 단자에서 상기 기판 몸체의 내층으로 관통되게 형성되는 비아(via); 및

   상기 비아와 전기적으로 연결되고 상기 기판 몸체의 내층에서 상기 기판 몸체 외부로 인출되게 형성되는 복수 개의 도금선;

   을 구비하는 반도체 모듈용 인쇄회로기판.
2. 제1 항에 있어서,

   상기 도금선은 상기 기판 몸체의 상부 표면과 하부 표면 각각에서 가장 가까운 내층에 형성되는 것을 특징으로 하는 반도체 모듈용 인쇄회로기판.
3. 제2 항에 있어서,

   상기 기판 몸체의 상부와 하부 표면에서 가장 가까운 층은 접지층인 것을 특징으로 하는 반도체 모듈용 인쇄회로기판.
4. 제1 항에 있어서,

   상기 비아는 블라인드 홀 비아(blind hole via), 베리드 홀 비아(buried hole via) 중의 어느 하나인 것을 특징으로 하는 반도체 모듈용 인쇄회로 기판.
5. 제1 항에 있어서,

   상기 비아는 홀의 직경이 0.15mm 이하인 것을 특징으로 하는 반도체 모듈용 인쇄회로기판.

Images