CN112116930A - 在存储器模块的独立层上传送数据信号以及相关方法、系统和设备 - Google Patents

在存储器模块的独立层上传送数据信号以及相关方法、系统和设备 Download PDF

Info

Publication number
CN112116930A
CN112116930A CN202010567186.4A CN202010567186A CN112116930A CN 112116930 A CN112116930 A CN 112116930A CN 202010567186 A CN202010567186 A CN 202010567186A CN 112116930 A CN112116930 A CN 112116930A
Authority
CN
China
Prior art keywords
layer
data signals
memory
data
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010567186.4A
Other languages
English (en)
Inventor
Y·夏尔马
森岛厚
福岛吉久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112116930A publication Critical patent/CN112116930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本申请涉及在存储器模块的独立层上传送数据信号，以及相关方法、系统和设备。可对各种信号路径进行路由以避免或限制参考转换或装置(例如，印刷电路板PCB)的结构的层之间的转换。在存储器模块中，例如，可根据不同的数据输入/输出(例如，DQ)彼此的相对位置通过PCB的不同层对所述不同的数据输入/输出进行路由。举例来说，可在PCB的在一个接地平面附近的一层上对与字节的偶数位相关联的DQ进行路由，且可在PCB的在另一接地平面附近的不同层上对与字节的奇数位相关联的DQ进行路由。DQ中的每一个可经历单个参考层改变，这可发生在存储器模块的DRAM处或附近(例如，在DRAM球栅阵列BGA区域中)。

Description

在存储器模块的独立层上传送数据信号以及相关方法、系统 和设备
优先权要求
本申请要求2019年6月21日提交的用于“在存储器模块的独立层上传送数据信号以及相关方法、系统和设备”的序列号为16/448,541的美国专利申请的提交日的权益。
技术领域
本公开的实施例涉及数据信号路由(或传送)，且更具体来说，涉及在存储器模块的独立层(而不是在同一层)上对数据信号进行路由。再具体来说，一些实施例涉及用于这种路由的方法和设备以及相关存储器模块、存储器装置、半导体装置和系统。
背景技术
双列直插式存储器模块(DIMM)是一种在衬底上含有多个随机存取存储器(RAM)芯片的模块，其特征可为电路板。DIMM电路板包含将DIMM的RAM芯片和相关逻辑(即存储器控制器)连接到计算机主板的多个引脚。
DIMM是按排进行分类。排是数据的区域或块(例如，64位)。举例来说，单排DIMM使用其动态RAM(DRAM)芯片来创建64位的单个块，且芯片中的每一个由来自存储器控制器的一个芯片选择(CS)信号激活。双排DIMM包含来自DIMM上的两组芯片的两个数据块(例如，两个64位数据块)，且使用两个芯片选择信号。在双排DIMM中，第一块(例如，排0)位于DIMM的第一侧上且第二块(例如，排1)位于DIMM的相对的第二侧上。
传统的DIMM结构或设计可能无法解决或试图避免与DIMM装置的层间转换相关联的信号质量问题。
发明内容
本公开的一或多个实施例包含一种设备。所述设备可包含：印刷电路板(PCB)，包括多个层；多个存储器芯片；以及电路系统，经由所述多个层中的一或多个层耦合到所述多个存储器芯片。所述电路系统可被配置成在印刷电路板(PCB)的第一信号层上将与存储器访问相关联的第一组数据信号传送到所述多个存储器芯片中的一个或从所述多个存储器芯片中的所述一个传送所述第一组数据信号。所述电路系统可被配置成在所述PCB的第二信号层上将与所述存储器访问相关联的第二组数据信号传送到所述多个存储器芯片中的另一个或从所述多个存储器芯片中的所述另一个传送所述第二组数据信号。
本公开的一或多个实施例包含电子系统。所述电子系统可包含：输入装置；输出装置；处理装置，耦合到所述输入装置和所述输出装置；以及存储器系统，耦合到所述处理装置。所述存储器系统可包含：第一排存储器芯片；第二排存储器芯片；以及电路系统，耦合到所述多个存储器芯片。所述电路系统可被配置成在不需要对第一组第一数据信号和第二组第一数据信号进行多于一个参考改变的情况下将所述第一组第一数据信号和所述第二组第一数据信号传送到所述第一排存储器芯片或从所述第一排存储器芯片传送所述第一组第一数据信号和所述第二组第一数据信号。所述电路系统可被配置成在不需要对第一组第二数据信号和第二组第二数据信号进行多于一个参考改变的情况下将所述第一组第二数据信号和所述第二组第二数据信号传送到所述第二排存储器芯片或从所述第二排存储器芯片传送所述第一组第二数据信号和所述第二组第二数据信号。
本公开的一或多个实施例包含一种方法。所述方法可包含在双排双列直插式存储器模块(DIMM)的印刷电路板(PCB)的第一信号层上将与存储器访问相关联的第一组数据信号传送到所述双排DIMM的第一存储器装置或从所述双排DIMM的所述第一存储器装置传送所述第一组数据信号。所述方法还可包含在所述双排DIMM的所述PCB的第二信号层上将与所述存储器访问相关联的第二组数据信号传送到所述双排DIMM的所述第一存储器装置或从所述双排DIMM的所述第一存储器装置传送所述第二组数据信号。
附图说明
图1是根据本公开各种实施例的包含多个存储器装置的存储器系统的框图。
图2是根据本公开各种实施例的存储器装置的框图。
图3A是DIMM的传统数据信号路由方案的框图。
图3B是根据本公开各种实施例的存储器模块的数据信号路由方案的框图。
图4是示出根据本公开各种实施例的在存储器模块内传送数据信号的示例性方法的流程图。
图5是根据本公开各种实施例的半导体装置的简化框图。
图6是根据本公开各种实施例的电子系统的简化框图。
具体实施方式
如上所述，在传统的双排DIMM中，基于传统的数据信号路由规则，沿着DIMM中的单个层将数据信号路由(或传送)到单个存储器芯片。举例来说，沿着双排DIMM的层将偶数DQ位路由到存储器芯片且沿着同一层将奇数DQ位路由到同一存储器芯片。数据信号具有通往同一存储芯片的不同路径，例如，在DIMM的顶部输入层处接收偶数DQ位且在DIMM的底部输入层处接收奇数DQ位。通过沿着DIMM中的同一层对数据信号(例如，偶数/奇数DQ位)进行路由，数据信号同时(彼此间距在皮秒内)到达存储器芯片。然而，沿着同一层进行的对数据信号的这种路由需要大量的参考变化，这些参考变化会对数据信令性能产生负面影响。
在本文描述的各种实施例中，沿着存储器模块的不同层(例如，不同的数据信号(DQ)层)将数据信号(例如，偶数/奇数DQ位)路由到存储器模块(例如，双排DIMM)的同一存储器芯片。举例来说，沿着存储器模块的第一层对偶数DQ位进行路由且沿着存储器模块的不同的第二层对奇数DQ位进行路由。因此，会减少参考变化的数量，这会改善数据信号的信号性能。
另外，存储器控制器可使沿着不同路径(例如，沿着不同层)行进的数据信号基本上同时到达存储器芯片。举例来说，存储器控制器可被训练成使得数据信号能够沿着不同的路径(例如，沿着不同的层)行进且同时到达同一存储器芯片。作为另一种选择，在一个实施例中，路由/传送是DIMM的电路系统配置的功能且存储器控制器与DIMM进行交互而不关心信号如何在总线与DRAM之间传输。应理解，本文中提供的术语“路由”与“传送”是可互换的。通常，术语“路由”和“传送”描述数据信号通过存储器模块(例如，DIMM)的一或多层的传递。
本文中提供的术语“参考变化”被定义成从存储器模块(例如，DIMM)的第一接地层到存储器模块的不同的第二接地层的参考变化。这种接地层也可被称为接地平面且可位于印刷电路板(PCB)的一层或者多层上或者可占据所述印刷电路板(PCB)的所述一层或者多层。PCB的层可包含上覆层、焊料层、信号层、介电层、接地层等，并且每层或每种类型的层可由相对于其他层或其他类型的层不同的材料或者不同的材料组合制成。
图1示出了根据本公开各种实施例的存储器系统100。存储器系统100包含耦合到通信总线110(例如，系统总线)的多个存储器装置102、103、104和105。每个存储器装置102-105可包含一或多个存储器管芯，并且总的来说，存储器装置102-105可被称为存储器模块(例如，双列直插式存储器模块(DIMM))、多芯片封装(MCP)或封装上封装(POP)。
存储器系统100还包含经由通信总线110耦合到每个存储器装置102-105的控制器112。可包含处理器或任何其他合适类型的控制器的控制器112可被配置成控制和/或调节存储器系统100的各种操作，以及提供与经由接口114耦合到存储器系统100的另一装置或系统的交互性。
通信总线110可包含地址总线120、数据总线122和控制信号总线124中的一或多个。在一些实施例中，存储器装置102-105、通信总线110和控制器112可被配置(例如，物理地布置和安装)在印刷电路板(PCB)上。在各种实施例中，存储器系统100可包含DIMM且一或多个存储器装置102-105可为一排(或多排)DIMM。
根据本公开的一些实施例，存储器装置102-105中的至少一些可经由相关联的接口121A-121D(统称为接口121)耦合到通信总线110。举例来说，接口121(接口121A-121D中的任何一个)可包含用于将相关联的存储器装置的信号线耦合到通信总线110的相应信号线的一或多个节点(例如，输入/输出(I/O)节点)。此外，接口121可包含耦合到一或多个电源(图1中未示出)的一或多个节点，例如(举例来说)电源和/或参考电势。举例来说，每个接口121可包含通往通信总线110的机电型连接或焊接引线连接。
响应于选择存储器装置来将数据总线122驱动到特定状态，例如响应于在存储器装置中执行读取操作，存储器装置(例如，存储器装置102)可处于作用模式。此外，当选择另一存储器装置(例如，存储器装置104)来将数据总线122驱动到特定状态(例如响应于在另一存储器装置(例如，存储器装置104)中执行读取操作)时，存储器装置(例如，存储器装置102)可处于非作用模式。
图2示出了根据本公开各种实施例的存储器装置200。存储器装置200可为图1的存储器系统100的一部分，存储器装置可包含例如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、SDRAM(同步动态随机存取存储器)、DDR SDRAM(双倍数据速率SDRAM，例如DDR4 SDRAM等)或SGRAM(同步图形随机存取存储器)。举例来说，存储器装置200可包含图1的存储器装置102-105中的一个。可集成在半导体芯片上的存储器装置200可包含存储器阵列202。
在图2的实施例中，存储器阵列202被示出为包含八个存储器库BANK0-7。在其他实施例的存储器阵列202中可包含更多或更少的库。每个存储器库包含多条字线WL、多条位线BL和/BL以及布置在所述多条字线WL与所述多条位线BL和/BL的交点处的多个存储器单元MC。字线WL的选择可由行解码器204执行且位线BL和/BL的选择可由列解码器206执行。在图1的实施例中，行解码器204可包含用于每个存储器库BANK0-7的相应行解码器，并且列解码器206可包含用于每个存储器库BANK0-7的相应列解码器。
位线BL和/BL耦合到相应的读出放大器SAMP。来自位线BL或/BL的读取数据可由读出放大器SAMP放大，并通过互补局部数据线(LIOT/B)、传输门(TG)和互补主数据线(MIOT/B)传输到读/写放大器207。相反，从读/写放大器207输出的写入数据可通过互补主数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到读出放大器SAMP，并写入耦合到位线BL或/BL的存储器单元MC中。
存储器装置200通常可被配置成经由各种端子(例如地址端子210、命令端子212、时钟端子214、数据端子216和数据屏蔽端子218)接收各种输入(例如，从外部控制器)。存储器装置200可包含附加端子，例如电源端子220和222。
在预期的操作期间，可经由命令输入电路252将经由命令端子212接收的一或多个命令信号COM传达到命令解码器250。命令解码器250可包含被配置成通过对一或多个命令信号COM进行解码来产生各种内部命令的电路。内部命令的实例包含作用信号ACT和读/写信号R/W。
此外，可经由地址输入电路232将经由地址端子210接收的一或多个地址信号ADD传达到地址解码器230。地址解码器230可被配置成向行解码器204供应行地址XADD且向列解码器206供应列地址YADD。
作用信号ACT可包含响应于指示行访问的命令信号COM(例如，作用命令)而被激活的脉冲信号。响应于作用信号ACT，可激活指定的库地址的行解码器204。因此，可选择并激活由行地址XADD指定的字线WL。
读/写信号R/W可包含响应于指示列访问的命令信号COM(例如，读取命令或写入命令)而被激活的脉冲信号。响应于读/写信号R/W，可激活列解码器206，并且可选择由列地址YADD指定的位线BL。
响应于作用信号ACT、读取信号、行地址XADD和列地址YADD，可从由行地址XADD和列地址YADD指定的存储器单元MC读取数据。可经由读出放大器SAMP、传输门TG、读/写放大器207、输入/输出电路262和数据端子216输出读取数据。此外，响应于作用信号ACT、写入信号、行地址XADD和列地址YADD，可经由数据端子216、输入/输出电路262、读/写放大器207、传输门TG和读出放大器SAMP将写入数据供应到存储器阵列202。可将写入数据写入到由行地址XADD和列地址YADD指定的存储器单元MC。
可经由时钟终端214接收时钟信号CK和/CK。时钟输入电路270可基于时钟信号CK和/CK产生内部时钟信号ICLK。可将内部时钟信号ICLK传达到存储器装置200的各种组件，例如命令解码器250和内部时钟产生器272。内部时钟产生器272可产生内部时钟信号LCLK，内部时钟信号LCLK可被传达到输入/输出电路262(例如，用于控制输入/输出电路262的操作定时)。此外，数据屏蔽端子218可接收一或多个数据屏蔽信号DM。当激活数据屏蔽信号DM时，可禁止对应数据的重写。
图3A是通过双排DIMM 300A的传统数据信号路由方案的图。DIMM 300A是十二层DIMM。举例来说，DIMM 300A包含层L1-L12。层1(L1)是顶层，层2(L2)是GND层，层3(L3)是DQ/DQS层，层4(L4)是CA/CTRL/CLK层，层5(L5)是VDD平面层，层6(L6)是CA/CTRL/CLK层，层7(L7)是CA/CTRL/CLK层，层8(L8)是VDD平面层，层9(L9)是CA/CTRL/CLK层，层10(L10)是DQ/DQS(下部DRAM)层，层11(L11)是GND层，且层12(L12)是底层。
如上所述，在传统的数据路由方案中(例如在双排DIMM中)，沿着DIMM中的单个层将数据信号路由到存储器芯片。在传统的数据路由方案中，响应于写入操作，存储器控制器(未示出)将数据信号传送到顶层L1和底层L12，以路由到存储器装置350(例如，DDR4 DIMM的排0)。举例来说，在顶层L1(例如，数据输入层)处接收数据信号310(例如，数据的偶数DQ位)，并且通过串联电阻器315(在层L1中)对数据信号进行路由，且然后通过通孔322将数据信号路由到层L3(例如，数据信号(DQ)路由层)。然后，通过通孔323将数据信号310从层L3路由到存储器装置350。在此实例中，数据信号310未经历参考变化，因为数据信号310在从层L1被路由到存储器装置350的同时参考层L2(GND层)。
继续以上实例，在底层L12(例如，数据输入层)处接收数据信号312(例如，数据的奇数DQ位)。在DIMM 300A处并发接收数据信号312与数据信号310。通过串联电阻器317(在层L12中)对数据信号312进行路由，且然后通过通孔320将数据信号路由到层L3。然后，通过通孔325将数据信号312从层L3路由到存储器装置350。在此实例中，数据信号312经历一个参考变化，因为数据信号312最初(例如，在DIMM 300A处接收时)参考第一GND层(层L11)，且然后改变参考第二GND层(层L2)。应理解，在各种实施例中，本文中描述的术语“并发”指的是由于例如延迟而同时(例如，在存储器芯片处)或大约同时到达的信号。
在另一实例中，在传统的数据路由方案中，响应于写入操作，存储器控制器(未示出)将数据信号路由到存储器装置352(例如，DDR4 DIMM的排1)。在此实例中，在顶层L1处接收数据信号310(例如，数据的偶数DQ位)且通过串联电阻器315(在层L1中)对数据信号进行路由，且然后通过通孔322将数据信号路由到层L3。然后，通过通孔323将数据信号310从层L3路由到存储器装置352。在此实例中，数据信号310经历一个参考变化，因为数据信号310最初(例如，在DIMM 300A处接收时)参考第一GND层(层L2)，且然后数据信号在从层L1被路由到存储器装置352的同时改变参考第二GND层(层L11)。
继续以上实例，在底层L12(例如，数据输入层)处接收数据信号312(例如，数据的奇数DQ位)。在DIMM 300A处并发接收数据信号312与数据信号310。通过串联电阻器317(在层L12中)对数据信号312进行路由，且然后通过通孔320将数据信号路由到层L3。然后，通过通孔325将数据信号312从层L3路由到存储器装置352。在此实例中，数据信号312经历两个参考变化。数据信号312经历从GND层(层L11)到GND层(层L2)(例如，接近串联端接)的第一参考变化。当将数据信号312从层L3被路由到存储器装置352时，数据信号312经历从层L2的GND层到层L11的GND层(例如，靠近DRAM球栅阵列-未示出)的第二参考变化。
图3B是根据本文描述的各种实施例的存储器模块300B的数据信号路由方案的图。作为非限制性实例，存储器模块300B可包含DIMM。与传统模块相比，针对存储器模块300B描述的数据信号路由方案减少了参考变化的数量。具体来说，在不同的层(而不是同一层)上对数据信号进行路由。通过减少参考变化的数量，改善了数据信号的性能。
如图3B所示，存储器模块300B是十二层存储器模块(类似于DIMM 300A)。举例来说，存储器模块300B包含层L1-L12。层1(L1)是顶层，层2(L2)是GND层，层3(L3)是DQ/DQS层，层4(L4)是CA/CTRL/CLK层，层5(L5)是VDD平面层，层6(L6)是CA/CTRL/CLK层，层7(L7)是CA/CTRL/CLK层，层8(L8)是VDD平面层，层9(L9)是CA/CTRL/CLK层，层10(L10)是DQ/DQS层，层11(L11)是GND层，且层12(L12)是底层。在各种实施例中，DIMM 300B可具有多于或少于12层。举例来说，DIMM 300B可为14层DIMM。
如图所示，存储器模块300B包含双排存储器模块(例如，双排DIMM)。举例来说，存储器模块300B可包含DDR4-SDRAM DIMM，其中存储器装置350是第一排(例如，排0)，且存储器装置352是第二排(例如，排1)。应理解，存储器模块300B可为，但不限于，单排DIMM或四排DIMM。
仍然参考图3B，响应于写入操作，存储器控制器(例如，DDR4存储器控制器-未示出)经由顶层L1和底层L12传送数据信号，以路由到存储器装置350(例如，DDR4 DIMM的排0)。举例来说，将数据信号310(例如，数据的偶数DQ位)传送到顶层L1且在顶层处接收数据信号。然后通过串联电阻器315(在层L1中)对数据信号310进行路由，且然后通过通孔322将数据信号路由到层L3。注意，根据一些实施例，通孔322从层L1延伸到层L3(而不是从层L1延伸到层L12，如图3A所示)。然后通过通孔323将数据信号310从层L3路由到存储器装置350。在此实例中，数据信号310未经历参考变化，因为数据信号310在从层L1被路由到层L3和存储器装置350时参考层L2(GND层)。
继续以上实例，经由底层L12(例如，数据输入层)接收数据信号312(例如，数据的奇数DQ位)。在存储器模块300B处并发接收数据信号312与数据信号310。通过串联电阻器317(在层L12中)对数据信号312进行路由且然后通过通孔320将数据信号路由到层L10。注意，根据一些实施例，图3B中的通孔320从层L12延伸到层L10(而不是从层L12延伸到层L1，如图3A所示)。然后，通过通孔325将数据信号312从层L10路由到存储器装置350。在此实例中，数据信号312经历一个参考变化，因为数据信号312最初(例如，在存储器模块300B处接收时)参考第一GND层(层L11)，且然后当被路由到存储器装置350时改变参考第二GND层(层L2)。
在另一实例中，响应于写入操作，存储器控制器(未示出)将数据信号路由到存储器装置352(例如，DDR4 DIMM的排1)。在此实例中，在顶层L1处接收数据信号310(例如，数据的偶数DQ位)且通过串联电阻器315(在层L1中)对数据信号进行路由，且然后通过通孔322将数据信号路由到层L3。然后，通过通孔323将数据信号310从层L3路由到存储器装置352。在此实例中，数据信号310在从层L1到层L3被路由到存储器装置352的同时经历从GND层(层L2)到GND层(层L11)的一个参考变化。
继续以上实例，在底层L12处接收数据信号312(例如，数据的奇数DQ位)。在存储器模块300B处并发接收数据信号312与数据信号310。通过串联电阻器317(在层L12中)对数据信号312进行路由且然后通过通孔320将数据信号路由到层L10。然后，通过通孔325将数据信号312从层L10路由到存储器装置352。在此实例中，数据信号312未经历参考变化，因为数据信号312在从层L12到层L10被路由到存储器装置352时保持参考GND层(层L11)。在一个实施例中，L11处的GND层和GND层L2通过GND通孔321和GND通孔324处于公共接地处。
再次参考图3A的DIMM 300A，将数据从层L1传送到存储器装置350不需要参考变化，且将数据从层L12传送到存储器装置350需要一个参考变化。此外，将数据从层L1传送到存储器装置352需要一个参考变化，且将数据从层L12传送到存储器装置352需要两个参考变化。相反，参考图3B的存储器模块300B，将数据从层L1传送到存储器装置350不需要参考变化，且将数据从层L12传送到存储器装置350需要一个参考变化。此外，将数据从层L1传送到存储器装置352需要一个参考变化，且将数据从层L12传送到存储器装置352不需要参考变化。因此，与DIMM 300A相比，存储器模块300B中所需的参考变化的数量减少，且因此可提高信号质量。
至少参考图3B，存储器控制器(例如，存储器控制器112)至少部分地控制经过DIMM300B的数据信号的路由。在各种实施例中，存储器控制器是DDR4存储器控制器。在各种实施例中，当通过DIMM的不同层对数据信号310和312进行路由时，通过消除数据信号310与312之间的定时差异，存储器控制器使得数据信号能够在不同层(例如，层L3和层L10)上被并发路由。应理解，存储器控制器能够通过训练存储器控制器和/或实施各种路由算法来消除定时差异。
在各种实施例中，数据信号310和数据信号312是数据字节/半字节的数据信号。举例来说，数据信号310是字节(或半字节)数据的偶数DQ位(例如，D0、D2、D4)，且数据信号312是数据字节(或半字节)的奇数DQ位(例如，D1、D3、D5)。因此，数据信号310可被称为数据字节/半字节的第一子集(例如，偶数DQ位)，且数据信号312可被称为数据字节/半字节的第二子集(例如，奇数DQ位)。
如上所述，针对图3A和3B描述的路由方案涉及将数据写入到DRAM。路由方案也可应用于读取操作。读取操作的路由遵循针对相应写入操作所描述的相反的路由路径。举例来说，从存储器装置350读取的数据信号310在将数据信号310路由到存储器装置350的反向路径上被路由。
另外，在读取操作期间用于路由数据信号的参考变化的数量与在相应写入操作的路由期间的参考变化的数量相同。举例来说，如上所述，数据信号310在被路由到存储器装置352时经历一个参考变化。类似地，数据信号310在读取操作期间当从存储器装置352被路由到层L1时也经历一个参考变化。
仍然参考图3B，在DIMM 300B的独立层上对数据信号310和312进行路由。举例来说，在层L3上对数据信号310进行路由(路由到存储器装置350或者存储器装置352)，而在层L10上对数据信号312进行路由(路由到存储器装置350或者存储器装置352)。DIMM 300B的用于对数据信号310进行路由的层可被称为顶部减2层(或顶层-2)。也就是说，层L3位于顶层L1之下两层。换句话说，L3层位于顶层L1的两层内。类似地，DIMM 300B的用于对数据信号312进行路由的层可被称为N减2层(或N-2层)。也就是说，DIMM 300B包含十二层(或N层)且层L10位于底层L12之上两层。换句话说，L10层位于底层L12的两层内。因此，如果DIMM 300B是14层DIMM，则数据信号310将在顶部-2层(例如，14层中的第三层)上进行路由且数据信号312将在N-2层(例如，14层中的第十二层)上进行路由。
图4是用于通过在DIMM上的独立层传送(或路由)数据信号的示例性方法400的流程图。方法400可根据本公开中描述的至少一个实施例来布置。在一些实施例中，方法400可由例如图1的存储器系统100、图3B的DIMM 300B或者另一个装置或系统等装置或系统来执行。尽管被示出为离散的块，但是根据期望的实施方式，各种块可被分成附加块、被组合成更少的块或者被消除。
在框410处，在双排双列直插式存储器模块(DIMM)的印刷电路板(PCB)的第一信号层上将与存储器访问相关联的第一组数据信号传送到双排DIMM的第一存储器装置或从双排DIMM的第一存储器装置传送所述第一组数据信号。举例来说，参考图3B，存储器控制器将层L3(DQ/DQS层)上的数据字节的偶数数据信号位310(例如，偶数DQ位)传送到存储器装置350。更具体来说，存储器控制器将偶数数据信号位传送到存储器装置350。
在框420处，在双排DIMM的PCB的第二信号层上将与存储器访问相关联的第二组数据信号传送到双排DIMM的第一存储器装置或从双排DIMM的第一存储器装置传送所述第二组数据信号。举例来说，参考图3B，存储器控制器在层L10(DQ/DQS层)上将数据字节的奇数数据信号位312(例如，奇数DQ位)传送到存储器装置350。更具体来说，存储器控制器将奇数数据信号位传送到存储器装置350。
在各种实施例中，在第一层上传送数据信号310与在第二层上传送数据信号312是并发进行的。也就是说，存储器控制器消除了数据信号310和312在独立的相应层上传送到单个存储器单元期间的定时差异。
在不背离本公开的范围的情况下，可对方法400进行修改、添加或省略。举例来说，可以不同的顺序实施方法400的操作。此外，所概述的操作和动作仅作为实例提供，且在不偏离所公开的实施例的实质的情况下，操作和动作中的一些可为可选的、可被组合成更少的操作和动作或者可扩展成附加的操作和动作。举例来说，在各种实施例中，存储器控制器在读取操作期间在单独的层上对数据信号进行路由。
还公开了一种半导体装置。可包含存储器装置的半导体装置可包含一或多个阵列(例如，存储器阵列)。如本文所述，半导体装置还可包含输出装置，所述输出装置包含一或多个输出驱动电路。
图5是根据本文描述的一或多个实施例实施的存储器系统500的简化框图。存储器系统500包含存储器模块，存储器模块包含多个存储器装置502和控制逻辑组件504。举例来说，存储器装置502可包含图1的存储器装置102-105和/或图3B的存储器装置350和/或存储器装置352，并且控制逻辑组件504可包含图1的控制器112。控制逻辑组件504可操作地与存储器装置502耦合，以便读取、写入或重新刷新存储器装置502内的任何或所有存储器单元。
还公开了一种电子系统。电子系统可包含存储器系统，所述存储器系统包含多个存储器装置。图6是根据本文描述的一或多个实施例实施的电子系统600的简化框图。电子系统600包含至少一个输入装置602。输入装置602可为键盘、鼠标或触摸屏。电子系统600还包含至少一个输出装置604。输出装置604可为监视器、触摸屏或扬声器。输入装置602与输出装置604不必彼此分离。电子系统600还包含存储体装置606。输入装置602、输出装置604和存储体装置606耦合到处理器608。
电子系统600还包含耦合到处理器608的存储器系统610。可包含图1的存储器系统100或图5的存储器系统500的存储器系统610包含多个存储器装置(例如，图1的存储器装置102-105)。电子系统600可包含计算、处理、工业或消费产品。举例来说，不限于，电子系统600可包含个人计算机或计算机硬件组件、服务器或其他网络硬件组件、手持装置、平板计算机、电子笔记本、照相机、电话、音乐播放器、无线装置、显示器、芯片组、游戏、车辆或其他已知系统。
根据本文公开的各种实施例，且与一些传统的方法、系统和装置相反，沿着存储器模块(例如，DIMM)的不同层对数据信号进行路由。因此，减少了数据信号的参考变化。因此，增强了数据信号的信号性能。
本公开的一或多个实施例包含一种设备。所述设备可包含：印刷电路板(PCB)，包括多个层；多个存储器芯片；以及电路系统，经由所述多个层中的一或多个层耦合到所述多个存储器芯片。所述电路系统可被配置成在印刷电路板(PCB)的第一信号层上将与存储器访问相关联的第一组数据信号传送到所述多个存储器芯片中的一个或从所述多个存储器芯片中的所述一个传送所述第一组数据信号。所述电路系统可被配置成在所述PCB的第二信号层上将与所述存储器访问相关联的第二组数据信号传送到所述多个存储器芯片中的另一个或从所述多个存储器芯片中的所述另一个传送所述第二组数据信号。
本公开的一或多个实施例包含电子系统。所述电子系统可包含：输入装置；输出装置；处理装置，耦合到所述输入装置和所述输出装置；以及存储器系统，耦合到所述处理装置。所述存储器系统可包含：第一排存储器芯片；第二排存储器芯片；以及电路系统，耦合到所述多个存储器芯片。所述电路系统可被配置成在不需要对第一组第一数据信号和第二组第一数据信号进行多于一个参考改变的情况下将所述第一组第一数据信号和所述第二组第一数据信号传送到所述第一排存储器芯片或从所述第一排存储器芯片传送所述第一组第一数据信号和所述第二组第一数据信号。所述电路系统可被配置成在不需要对第一组第二数据信号和第二组第二数据信号进行多于一个参考改变的情况下将所述第一组第二数据信号和所述第二组第二数据信号传送到所述第二排存储器芯片或从所述第二排存储器芯片传送所述第一组第二数据信号和所述第二组第二数据信号。
本公开的一或多个实施例包含一种方法。所述方法可包含在双排双列直插式存储器模块(DIMM)的印刷电路板(PCB)的第一信号层上将与存储器访问相关联的第一组数据信号传送到所述双排DIMM的第一存储器装置或从所述双排DIMM的所述第一存储器装置传送所述第一组数据信号。所述方法还可包含在所述双排DIMM的所述PCB的第二信号层上将与所述存储器访问相关联的第二组数据信号传送到所述双排DIMM的所述第一存储器装置或从所述双排DIMM的所述第一存储器装置传送所述第二组数据信号。
根据通常的实践，附图中所示的各种特征可不按比例绘制。本公开中呈现的图示并不意味着任何特定设备(例如，装置、系统等)或方法的实际视图，但仅仅是用于描述本公开各种实施例的理想化表示。因此，为了清楚起见，可任意扩大或缩小各种特征的尺寸。另外，为了清楚起见，可简化一些附图。因此，附图可能没有描绘给定设备(例如，装置)的所有组件或者特定方法的所有操作。
在本文中，且尤其是在所附权利要求书(例如，所附权利要求书的主体)中使用的术语通常被认为是“开放性”术语(例如，术语“包含(including)”应被解释为“包含但不限于”，术语“具有”应被解释为“至少具有”，且术语“包含(includes)”应被解释为“包含但不限于”等)。
另外，如果介绍的权利要求陈述的指定数量是有意的，则这种意图将在权利要求书中明确陈述，且在不存在这种陈述的情况下，不存在这种意图。举例来说，作为对理解的帮助，以下所附权利要求书可含有介绍性短语“至少一个”和“一或多个”的使用，以介绍权利要求陈述。然而，这种短语的使用不应被解释为暗示由不定冠词“一个(a或an)”介绍权利要求陈述将含有这种介绍的权利要求陈述的任意特定权利要求限制为仅含有一个这种陈述的实施例，即使当同一权利要求包含介绍性短语“一或多个”或“至少一个”以及不定冠词如“一个(a/an)”(例如，“一个(a/an)”应被解释为意指“至少一个”或“一或多个”)；用于介绍权利要求陈述的定冠词的使用也是如此。如本文中所使用，“和/或”包含一或多个相关联的所列项的任意和所有组合。
另外，即使明确陈述所介绍的权利要求陈述的具体数量，但应理解，这种陈述应被解释为至少意指所陈述的数量(例如，没有其他修饰语的“两个陈述”的简单陈述，意指至少两个陈述，或者两个或更多个陈述)。此外，在使用类似于“A、B和C等中的至少一个”或者“A、B和C等中的一或多个”的惯例的情况下，总体来说，这种结构旨在包含单独的A、单独的B、单独的C、一起的A和B、一起的A和C、一起的B和C或一起的A、B和C等。举例来说，术语“和/或”的使用旨在以这种方式进行解释。
此外，无论是在说明书、权利要求书还是附图中，呈现两个或更多个替代术语的任意分离的词和/或短语都应被理解为包含多个术语中的一个、两个术语中的一个或两个术语的可能性。举例来说，短语“A或B”将被理解为包含“A”或“B”或“A和B”的可能性。
另外，术语“第一”、“第二”、“第三”等在本文中的使用不一定用于表示特定的顺序或元件数量。通常，术语“第一”、“第二”、“第三”等用于区分作为通用标识符的不同元件。未示出“第一”、“第二”、“第三”等术语表示特定的顺序，这些术语不应该被理解为表示特定的顺序。此外，未示出术语“第一”、“第二”、“第三”等表示特定数量的元件，这些术语不应被理解为表示特定数量的元件。
以上描述的且在附图中示出的本公开的实施例不限制本公开的范围，本公开的范围由所附权利要求书及其法律等效物的范围所涵盖。任何等效实施例都处于本公开的范围内。事实上，除了在本文中示出和描述的那些之外，本公开的各种修改，例如所描述的元件的可替换的有用组合，对于所属领域中的技术人员来说根据说明而将变得显而易见。这种修改和实施例也落于所附权利要求书和等效物的范围内。

Claims (20)

1.一种方法，包括：
在双排双列直插式存储器模块DIMM的印刷电路板PCB的第一信号层上将与存储器访问相关联的第一组数据信号传送到所述双排DIMM的第一存储器装置或从所述双排DIMM的所述第一存储器装置传送所述第一组数据信号；以及
在所述双排DIMM的所述PCB的第二信号层上将与所述存储器访问相关联的第二组数据信号传送到所述双排DIMM的所述第一存储器装置或从所述双排DIMM的所述第一存储器装置传送所述第二组数据信号。
2.根据权利要求1所述的方法，其中在第一信号层上传送第一组数据信号包括在所述PCB的顶层中的两层内的信号层上传送所述第一组数据信号。
3.根据权利要求1所述的方法，其中在第二信号层上传送第二组数据信号包括在所述PCB的底层中的两层内的信号层上传送所述第二组数据信号。
4.根据权利要求1所述的方法，还包括：
参考邻近所述PCB的顶层的第一接地平面，在所述第一信号层上将所述第一组数据信号传送到所述第一存储器装置；以及
参考邻近所述PCB的底层的第二接地面，在所述第二信号层上将所述第二组数据信号传送到所述第一存储器装置。
5.根据权利要求1所述的方法，还包括：
在所述第一信号层上传送数据字节的偶数DQ位；以及
在所述第二信号层上传送所述数据字节的奇数DQ位。
6.根据权利要求1所述的方法，其中所述第二组数据信号的所述传送与所述第一组数据信号的所述传送并发进行。
7.一种设备，包括：
印刷电路板PCB，包括多个层；
多个存储器芯片；以及
电路系统，经由所述多个层中的一或多个层耦合到所述多个存储器芯片，所述电路系统被配置成：
在印刷电路板PCB的第一信号层上将与存储器访问相关联的第一组数据信号传送到所述多个存储器芯片中的一个或从所述多个存储器芯片中的所述一个传送所述第一组数据信号；以及
在所述PCB的第二信号层上将与所述存储器访问相关联的第二组数据信号传送到所述多个存储器芯片中的另一个或从所述多个存储器芯片中的所述另一个传送所述第二组数据信号。
8.根据权利要求7所述的设备，其中所述第一信号层位于所述PCB的顶层的两层内。
9.根据权利要求7所述的设备，其中所述第一信号层是所述PCB的第三层。
10.根据权利要求7所述的设备，其中所述第二信号层位于所述PCB的底层的两层内。
11.根据权利要求7所述的设备，其中所述第二信号层是所述PCB的第十层。
12.根据权利要求7所述的设备，还包括：
第一接地层，邻近所述第一信号层，其中所述第一组数据信号在被传送到所述存储器芯片的同时针对所述第一接地层进行参考；以及
第二接地层，邻近所述第二信号层，其中所述第二组数据信号在从输入被传送到耦合到所述存储器芯片的通孔的同时针对所述第二接地层进行参考。
13.根据权利要求12所述的设备，其中所述第一组数据信号在保持参考所述第一接地层的同时被传送到所述存储器芯片，且所述第二组数据信号在具有不超过单个参考变化的情况下被传送到所述存储器芯片。
14.根据权利要求7所述的设备，其中所述电路系统还被配置成：
在双倍数据速率4同步动态随机存取存储器DDR4 SDRAM DIMM的所述第一信号层上传送数据字节的偶数数据位；以及
在所述DDR4 SDRAM DIMM的所述第二信号层上并发传送所述数据字节的偶数数据位。
15.一种电子系统，包括：
输入装置；
输出装置；
处理装置，耦合到所述输入装置和所述输出装置；以及
存储器系统，耦合到所述处理装置，所述存储器系统包括：
第一排存储器芯片；
第二排存储器芯片；以及
电路系统，耦合到所述第一排存储器芯片和所述第二排存储器芯片，所述电路系统被配置成：
在不需要对第一组第一数据信号和第二组第一数据信号进行多于一个参考改变的情况下将所述第一组第一数据信号和所述第二组第一数据信号传送到所述第一排存储器芯片或从所述第一排存储器芯片传送所述第一组第一数据信号和所述第二组第一数据信号；以及
在不需要对第一组第二数据信号和第二组第二数据信号进行多于一个参考改变的情况下将所述第一组第二数据信号和所述第二组第二数据信号传送到所述第二排存储器芯片或从所述第二排存储器芯片传送所述第一组第二数据信号和所述第二组第二数据信号。
16.根据权利要求15所述的电子系统，其中所述电路系统还被配置成：
在双排双列直插式存储器模块DIMM的印刷电路板PCB的第一信号层上传送所述第一组第一数据信号；以及
在所述DIMM的所述PCB的第二信号层上并发传送所述第二组第二数据信号。
17.根据权利要求16所述的电子系统，其中所述电路系统还被配置成：
在所述DIMM的所述PCB的所述第一信号层上传送所述第一组第二数据信号；以及
在所述DIMM的所述PCB的所述第二信号层上并发传送所述第二组第二数据信号。
18.根据权利要求15所述的电子系统，其中所述第一组第一数据信号是第一数据半字节的偶数数据位且所述第二组第一数据信号是所述第一数据半字节的奇数数据位。
19.根据权利要求18所述的电子系统，其中所述第一组第二数据信号是第二数据半字节的偶数数据位且所述第二组第二数据信号是所述第二数据半字节的奇数数据位。
20.根据权利要求15所述的电子系统，其中所述第一信号层位于所述PCB的顶层的两层内，且所述第二信号层位于所述PCB的底层的两层内。
CN202010567186.4A 2019-06-21 2020-06-19 在存储器模块的独立层上传送数据信号以及相关方法、系统和设备 Pending CN112116930A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/448,541 US11107507B2 (en) 2019-06-21 2019-06-21 Transmitting data signals on separate layers of a memory module, and related methods, systems and apparatuses
US16/448,541 2019-06-21

Publications (1)

Publication Number Publication Date
CN112116930A true CN112116930A (zh) 2020-12-22

Family

ID=73799562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010567186.4A Pending CN112116930A (zh) 2019-06-21 2020-06-19 在存储器模块的独立层上传送数据信号以及相关方法、系统和设备

Country Status (2)

Country Link
US (3) US11107507B2 (zh)
CN (1) CN112116930A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1028237S1 (en) * 2021-05-04 2024-05-21 M3 Health Indústria E Comércio De Produtos Médicos, Odontológicos E Correlatos S.A. Dental implant applied to cranial fossa and condylar plate
USD1028238S1 (en) * 2021-05-17 2024-05-21 M3 Health Industria E Comércio De Produtos Médicos, Odontológicos E Correlatos S.A. Dental implant applied to cranial fossa and minimally invasive plate
USD1028239S1 (en) * 2021-07-31 2024-05-21 M3 Health Industria E Comércio De Produtos Médicos, Odontológicos E Correlatos S.A. Dental implant applied to cranial fossa and condylar plate
US11887688B2 (en) * 2021-10-26 2024-01-30 Micron Technology, Inc. Techniques for indicating row activation

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181604A1 (en) * 2001-04-27 2002-12-05 Chen Ernest C. Layered modulation for digital signals
US20030090879A1 (en) * 2001-06-14 2003-05-15 Doblar Drew G. Dual inline memory module
US20040123016A1 (en) * 2002-12-23 2004-06-24 Doblar Drew G. Memory subsystem including memory modules having multiple banks
US20060139983A1 (en) * 2004-12-23 2006-06-29 Sprietsma John T Memory module routing
CN1855291A (zh) * 2004-12-10 2006-11-01 因芬尼昂技术股份公司 用于多列双列直插式存储模块（dimm）的存储列解码器
US20070030814A1 (en) * 2005-08-04 2007-02-08 Samsung Electronics Co., Ltd. Memory module and method thereof
US20100309706A1 (en) * 2009-06-05 2010-12-09 Elpida Memory, Inc. Load reduced memory module and memory system including the same
US20110016269A1 (en) * 2009-07-16 2011-01-20 Hyun Lee System and method of increasing addressable memory space on a memory board
US9155189B1 (en) * 2014-04-18 2015-10-06 Phison Electronics Corp. Multi-layer printed circuit board structure, connector module and memory storage device
CN105101608A (zh) * 2014-05-04 2015-11-25 群联电子股份有限公司 多层印刷电路板结构、连接器模块及存储器存储装置
CN105307390A (zh) * 2015-11-13 2016-02-03 唐水 一种pcb板结构
US20170092379A1 (en) * 2015-09-25 2017-03-30 Samsung Electronics Co., Ltd. Buffered multi-rank memory modules configured to selectively link rank control signals and methods of operating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376121A (en) * 1991-08-06 1994-12-27 Techmedica, Inc. Dual constraint elbow prosthesis
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US20080151591A1 (en) * 2006-12-21 2008-06-26 Intel Corporation Memory system with a configurable number of read data bits
EP2586403B1 (en) * 2007-02-06 2023-12-27 Pioneer Surgical Technology, Inc. Intervertebral implant devices
US8924680B2 (en) * 2007-04-12 2014-12-30 Rambus Inc. Memory controllers, systems, and methods supporting multiple request modes
CN112687304A (zh) * 2014-12-19 2021-04-20 拉姆伯斯公司 用于存储器模块的动态随机存取存储器(dram)部件
US10628343B2 (en) * 2017-02-03 2020-04-21 Futurewei Technologies, Inc. Systems and methods for utilizing DDR4-DRAM chips in hybrid DDR5-DIMMs and for cascading DDR5-DIMMs
JP6871769B2 (ja) * 2017-03-16 2021-05-12 オリンパステルモバイオマテリアル株式会社 椎弓スペーサおよび椎弓スペーサキット
US10869698B2 (en) * 2017-09-15 2020-12-22 Choice Spine, Llc Laminoplasty hinges

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181604A1 (en) * 2001-04-27 2002-12-05 Chen Ernest C. Layered modulation for digital signals
US20030090879A1 (en) * 2001-06-14 2003-05-15 Doblar Drew G. Dual inline memory module
US20040123016A1 (en) * 2002-12-23 2004-06-24 Doblar Drew G. Memory subsystem including memory modules having multiple banks
CN1855291A (zh) * 2004-12-10 2006-11-01 因芬尼昂技术股份公司 用于多列双列直插式存储模块（dimm）的存储列解码器
US20060139983A1 (en) * 2004-12-23 2006-06-29 Sprietsma John T Memory module routing
US20070030814A1 (en) * 2005-08-04 2007-02-08 Samsung Electronics Co., Ltd. Memory module and method thereof
US20100309706A1 (en) * 2009-06-05 2010-12-09 Elpida Memory, Inc. Load reduced memory module and memory system including the same
US20110016269A1 (en) * 2009-07-16 2011-01-20 Hyun Lee System and method of increasing addressable memory space on a memory board
US9155189B1 (en) * 2014-04-18 2015-10-06 Phison Electronics Corp. Multi-layer printed circuit board structure, connector module and memory storage device
CN105101608A (zh) * 2014-05-04 2015-11-25 群联电子股份有限公司 多层印刷电路板结构、连接器模块及存储器存储装置
US20170092379A1 (en) * 2015-09-25 2017-03-30 Samsung Electronics Co., Ltd. Buffered multi-rank memory modules configured to selectively link rank control signals and methods of operating the same
CN105307390A (zh) * 2015-11-13 2016-02-03 唐水 一种pcb板结构

Also Published As

Publication number Publication date
US20200402547A1 (en) 2020-12-24
US20210358526A1 (en) 2021-11-18
US11107507B2 (en) 2021-08-31
USD958368S1 (en) 2022-07-19

Similar Documents

Publication Publication Date Title
US11114139B2 (en) Stacked memory device, a system including the same and an associated method
US10014037B2 (en) Semiconductor memory package including memory device with inverting circuit
CN110176259B (zh) 包括彼此间隔开的凸块阵列的存储器和包括其的电子装置
CN112116930A (zh) 在存储器模块的独立层上传送数据信号以及相关方法、系统和设备
US20200027494A1 (en) Memory device with a signal control mechanism
US9281050B2 (en) Semiconductor device including plural chips stacked to each other
US10109324B2 (en) Extended capacity memory module with dynamic data buffers
US9076500B2 (en) Memory module including plural memory devices and data register buffer
US20130138898A1 (en) Memory module including plural memory devices and command address register buffer
CN112420094B (zh) 共享晶体管的字线驱动器以及相关的存储器装置和系统
US20200335139A1 (en) Memory modules including a mirroring circuit and methods of operating the same
CN116110451A (zh) 存储器件以及包括该存储器件的存储系统
US20080112252A1 (en) Apparatus for controlling gio line and control method thereof
US20090103372A1 (en) High performance high capacity memory systems
US20100238695A1 (en) Memory module including memory chips
CN112685990A (zh) 包含屏蔽件的信号线布局以及相关方法、装置和系统
US6504767B1 (en) Double data rate memory device having output data path with different number of latches
CN112599160A (zh) 输出驱动器，以及相关方法、存储器装置和系统
US20240029767A1 (en) Apparatus with timing control of array events
US20230146659A1 (en) Memory device
US20210305159A1 (en) Microelectronic device interface configurations, and associated methods, devices, and systems
US8495327B2 (en) Memory device synchronization
US20150380060A1 (en) Semiconductor device
CN116153356A (zh) 存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240408

Address after: Illinois, USA

Applicant after: North Star Franchise Group Co.,Ltd.

Country or region after: U.S.A.

Address before: Idaho

Applicant before: MICRON TECHNOLOGY, Inc.

Country or region before: U.S.A.