CN106714445A - 一种多层pcb板 - Google Patents

一种多层pcb板 Download PDF

Info

Publication number
CN106714445A
CN106714445A CN201611072132.0A CN201611072132A CN106714445A CN 106714445 A CN106714445 A CN 106714445A CN 201611072132 A CN201611072132 A CN 201611072132A CN 106714445 A CN106714445 A CN 106714445A
Authority
CN
China
Prior art keywords
layer
signal
design
signals
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611072132.0A
Other languages
English (en)
Inventor
李德恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201611072132.0A priority Critical patent/CN106714445A/zh
Publication of CN106714445A publication Critical patent/CN106714445A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种多层PCB板，包含由中心向两侧对称分布的第一电源层、第二电源层、第一信号层、第二信号层、第一地层、第二地层、第三信号层、第四信号层。所述第一电源层部分设有信号层，且厚度小于第二电源层厚度。在第一电源层中的信号层位置对应的第二电源层切成地。此发明设计的叠层结构，叠层根据电路板及信号电源的实际布局及限制情况进行设计，叠层设计更加合理，降低了产品成本。

Description

一种多层PCB板
技术领域
本发明涉及云服务器及存储电路板设计领域，尤其涉及一种多层PCB板。
背景技术
在电子设计领域，电路板是所有电子设计内容的物理载体，所有电子设计意图的最终实现都要通过电路板的设计，所以电路板设计是任何电子设备中不可或缺的一个环节。
PCB设计的首要任务是叠层设计，叠层设计完毕后才可以进行布线（进入Layout）操作，叠层设计决定了PCB信号及电源的布局，直接影响到PCB的设计质量。传统的PCB叠层都为对称结构，且层数为偶数层，在某些情况下存在部分信号无法完全在信号层布下，这样就要按照对称结构增加两层叠层以完成此部分信号的布线。如果此部分信号线只占据其中一层(新增的两层叠层)的很小一部分，这就相当于增加两层叠层为了布局这一小部分信号线的情况，增加了设计成本。
例如：根据原理图设计情况，评估需要的叠层信息，比如需设计成8层板，则选择图1所示的叠层进行设计；叠层设计完毕后进行信号及电源的Layout布局布线，当布局布线完毕，信号线无法完全在此叠层上放置时，则需增加两层叠层如图2所示。
发明内容
本发明为了解决上述问题，基于此，本文提出一种PCB叠层设计方法。通过本发明设计的叠层结构，叠层根据电路板及信号电源的实际布局及限制情况进行设计，叠层设计更加合理，降低了设计成本，提高了产品竞争力。
为了实现上述目的，本发明采用如下技术方案。
一种多层PCB板，包含由中心向两侧对称分布的第一电源层（Power）、第二电源层、第一信号层（Signal）、第二信号层、第一地层（GND）、第二地层、第三信号层、第四信号层。其中第一电源层部分设有信号层，且厚度小于第二电源层厚度。在第一电源层中的信号层需要参考的地方的对应第二电源层切成地（GND）。
本发明的有益效果：此发明设计的叠层结构，叠层根据电路板及信号电源的实际布局及限制情况进行设计，叠层设计更加合理，降低了设计成本，提高了产品竞争力。
附图说明
图1是传统8层PCB板设计结构示意图
图2是传统10层PCB板设计结构示意图
图3是本实施例叠层结构示意图。
图4是本实施例电源层图案示意图。
图中，A、B为信号层与电源层的距离，C为信号层，D为电源层。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
根据原理图设计情况，评估需要的叠层信息，比如需设计成8层板，则选择图1所示的叠层进行设计；叠层设计完毕后进行信号及电源的Layout布局布线，当布局布线完毕，信号线无法完全在此叠层上放置时，选择图3所示的叠层进行布局布线；
如图3，一种多层PCB板，包含由中心向两侧对称分布的第一电源层L5、第二电源层L4、第一信号层L3、第二信号层L6、第一地层L2、第二地层L7、第三信号层L1、第四信号层L8。其中第一电源层部分设有信号层，且与对称分布的第二电源层厚度不同。在第一电源层中的信号层需要参考的地方的对应第二电源层切成地（GND）。
第二电源层L5厚度为2oz。为满足信号在电源层布设需要，第一电源层L4厚度为1oz，
对有风险的信号及电源面根据设计规则进行估算或运用仿真软件进行仿真分析；当估算结果或仿真结果在可接受的范围内时，选择图3所示的叠层进行设计。
L1/L8为1oz铜加电镀铜，用于放置元器件，信号走线，电源模块及部分电源面铺设。L2/L7为完整的地。L3/L6为信号。L4为部分UPI信号和电源共用层，L5为GND和电源共用层，其中GND在UPI信号正下方，用于给信号提供参考。
此叠层L4层的Signal要以L5层为参考，在L4层信号需要参考的地方的对应第二电源层L5层切成GND。这样即可保证信号的参考层。对于UPI信号，规则是信号到电源层的距离，要大于20H（此设计为H为4min，则20H=80mil）。如图4中，信号层C与电源层D的距离A、B。
通过电源和信号仿真评估确定具体设计。电源层布置信号后进行仿真评估，电源仿真的结果在设计要求范围之内，电源设计符合要求。这样布置信号就对电源没有影响。在本实施例中，电源层电源面占90%左右，信号面占10%左右。
根据此设计，仿真电源（设计中的所有的电源模块及其负载端），得到如下结果（表1），所有电源设计符合设计标准，结果为通过（pass）。仿真信号（UPI---一部分布在电源层），得到如下结果（表2），此信号设计仿真结果优于参考设计。
表1电源仿真结果表
Item Voltage(V) Sink(worst) Actual Voltage(worst)(V) SPEC Pass/Fail
P1.15V 1.15 U131 1.14 5% Pass
P1.2V 1.2 J20 1.19 5% Pass
P1.05V 1.05 U102 1.035 5% Pass
P1.8V 1.8 U10 1.784 5% Pass
P1V 1 U23 0.976 5% Pass
P3.3V 3.3 J4 3.24 5% Pass
P5V 5 J7 4.94 5% Pass
P12V 12 J30 11.7 5% Pass
P0.8V 0.8 U15 0.785 5% Pass
P0.6V 0.6 U9 0.594 5% Pass
表2信号仿真结果表
Case Project Reference design
Length(inch) 12 15
iSig 40 30
iIsi 58 60
iXtk 2.6 3
Peye -20 -30
以上叠层只是一个示例，实际设计过程中各种叠层设计都可以使用此种方法。上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制，所属领域技术人员应该明白，在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。

Claims (3)

1.一种多层PCB板，其特征在于，包含由中心向两侧对称分布的第一电源层、第二电源层、第一信号层、第二信号层、第一地层、第二地层、第三信号层、第四信号层；所述第一电源层部分设有信号层，且厚度小于第二电源层厚度；在第一电源层中的信号层位置对应的第二电源层切成地。
2.如权利要求1所述的多层PCB板，其特征在于，对于UPI信号，规则是信号到电源层的距离，要大于20H。
3.如权利要求1所述的多层PCB板，其特征在于，第一电源层中信号面占比为1%-10%。
CN201611072132.0A 2016-11-29 2016-11-29 一种多层pcb板 Pending CN106714445A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611072132.0A CN106714445A (zh) 2016-11-29 2016-11-29 一种多层pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611072132.0A CN106714445A (zh) 2016-11-29 2016-11-29 一种多层pcb板

Publications (1)

Publication Number Publication Date
CN106714445A true CN106714445A (zh) 2017-05-24

Family

ID=58934145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611072132.0A Pending CN106714445A (zh) 2016-11-29 2016-11-29 一种多层pcb板

Country Status (1)

Country Link
CN (1) CN106714445A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971052A (zh) * 2017-05-27 2017-07-21 郑州云海信息技术有限公司 一种高速板卡叠层的优化设计方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677653A (ja) * 1992-08-24 1994-03-18 Hitachi Chem Co Ltd 多層プリント板用多層銅張積層板
US20020153164A1 (en) * 2001-03-06 2002-10-24 Mitac International Corp. Multi-layer circuit board
US20050257957A1 (en) * 2004-05-15 2005-11-24 Kaluk Vasoya Printed wiring board with conductive constraining core including resin filled channels
CN1747620A (zh) * 2004-09-08 2006-03-15 华为技术有限公司 一种印制电路板叠层结构及多层板叠层结构
CN201947528U (zh) * 2011-02-28 2011-08-24 博罗康佳精密科技有限公司 多层印制电路板
CN202262021U (zh) * 2011-09-01 2012-05-30 青岛海信电器股份有限公司 六层电路板和电子终端
CN203399401U (zh) * 2013-08-29 2014-01-15 上海市共进通信技术有限公司 实现信号穿层时降低电磁干扰的印刷电路板结构
US9036364B1 (en) * 2007-04-24 2015-05-19 Rpx Clearinghouse Llc Circuit board with signal layers of different dimensions to communicate signals of different frequencies
CN105307390A (zh) * 2015-11-13 2016-02-03 唐水 一种pcb板结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677653A (ja) * 1992-08-24 1994-03-18 Hitachi Chem Co Ltd 多層プリント板用多層銅張積層板
US20020153164A1 (en) * 2001-03-06 2002-10-24 Mitac International Corp. Multi-layer circuit board
US20050257957A1 (en) * 2004-05-15 2005-11-24 Kaluk Vasoya Printed wiring board with conductive constraining core including resin filled channels
CN1747620A (zh) * 2004-09-08 2006-03-15 华为技术有限公司 一种印制电路板叠层结构及多层板叠层结构
US9036364B1 (en) * 2007-04-24 2015-05-19 Rpx Clearinghouse Llc Circuit board with signal layers of different dimensions to communicate signals of different frequencies
CN201947528U (zh) * 2011-02-28 2011-08-24 博罗康佳精密科技有限公司 多层印制电路板
CN202262021U (zh) * 2011-09-01 2012-05-30 青岛海信电器股份有限公司 六层电路板和电子终端
CN203399401U (zh) * 2013-08-29 2014-01-15 上海市共进通信技术有限公司 实现信号穿层时降低电磁干扰的印刷电路板结构
CN105307390A (zh) * 2015-11-13 2016-02-03 唐水 一种pcb板结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵娜，杨楠，陶灿，张辉: "高度DSP系统PCB的电磁兼容设计研究", 《弹箭与制导学报》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106971052A (zh) * 2017-05-27 2017-07-21 郑州云海信息技术有限公司 一种高速板卡叠层的优化设计方法

Similar Documents

Publication Publication Date Title
US8319117B2 (en) Printed circuit board
CN107592728B (zh) 一种pcb布局布线的方法和结构
US20070017696A1 (en) Multi-layer printed circuit board
KR20080086856A (ko) 인쇄회로기판, 그것의 설계 방법, 및 최종 제품의 메인보드
US10204894B2 (en) Via placement within an integrated circuit
CN208044474U (zh) 主机板及计算机装置
CN205912325U (zh) 高密度互联板
CN111737945A (zh) 一种pcb板的背钻设计方法、系统、终端及存储介质
CN105302065A (zh) 一种电路板钻孔深度的控制方法及设备
US20090259984A1 (en) Method of printed circuit boards
CN106714445A (zh) 一种多层pcb板
US20140115550A1 (en) Computing device and method for checking length of signal trace
CN114340157B (zh) 一种制造印刷电路板的方法、系统、设备和存储介质
CN203482489U (zh) 多层pcb板
CN203407099U (zh) Pcb板各层间对准度监控结构
CN108513444A (zh) 一种超长板图形制作方法
CN104619114A (zh) 一种具有埋阻的pcb板以及埋阻的测试方法
CN105376962A (zh) 电路板结构的改良方法
CN102955868A (zh) 布线检查系统及方法
CN204392681U (zh) 多面印制电路板
CN204408747U (zh) 一种具有埋阻的pcb板
US20120132461A1 (en) Printed circuit board
Silvestre Bergés et al. Printed Circuit Board (PCB) design process and fabrication
CN106102310A (zh) 电路板及其组件
CN206977785U (zh) 一种高密度厚铜多层电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524