JP3731515B2 - 半導体装置および半導体装置を用いた電子装置の設計支援方法 - Google Patents
半導体装置および半導体装置を用いた電子装置の設計支援方法 Download PDFInfo
- Publication number
- JP3731515B2 JP3731515B2 JP2001277424A JP2001277424A JP3731515B2 JP 3731515 B2 JP3731515 B2 JP 3731515B2 JP 2001277424 A JP2001277424 A JP 2001277424A JP 2001277424 A JP2001277424 A JP 2001277424A JP 3731515 B2 JP3731515 B2 JP 3731515B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- semiconductor device
- noise
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置または半導体装置を実装基板に実装した電子装置の設計支援方法に関する。
【０００２】
【従来の技術】
現在、半導体装置、例えばマイコンおよびＡＳＩＣ等のＬＳＩの性能を表示するデータシートもしくは販売カタログでは、ＬＳＩの電気特性として、▲１▼絶対定格（図１４）、▲２▼ＤＣ特性（図１５）、▲３▼ＡＣ特性（図１６）などが記載されている。また、ＡＣ特性については、各信号端子のクロック、制御、バス信号などのタイミング精度および遅延時間等の特性（図１７）が記載されている。
【０００３】
しかし、ＬＳＩを実装した基板、その基板を搭載した装置の不要輻射（ＥＭＩ：Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）や、その基板、装置の動作精度に大きく関与する、全ＬＳＩ電源端子およびＧＮＤ端子ごとの電源雑音強度もしくは、雑音対策に関する端子ごとの対策方法および対策の優先順位について記載されていなかった。
【０００４】
また、特開平０７−００７０６３では、図１８に示すようにＬＳＩの電源／ＧＮＤパッドおよび信号パッドにおいて、論理回路データおよびセル属性からノイズを嫌う信号パッドを特定し、その信号パッドと電源／ＧＮＤパッドとの相互雑音係数を求め、雑音を嫌う信号パッド近傍に雑音を発生する電源／ＧＮＤパッドがあるかどうかを高精度に検証する方法を開示しており、特開２０００−１７４０８７では、図１９に示すようにＬＳＩチップの電源系ネットリストを抽出し、電源系ノイズ電流のシミュレーションを行い、電源系ネットリストとシミュレーション結果を表示することで、電源雑音対策を効率良く行うことができるノイズ解析装置について開示している。
【０００５】
しかし、ＬＳＩを基板に実装するユーザーは、上記した検証方法もしくは解析装置を用いても、ＬＳＩにおけるすべての電源端子およびＧＮＤ端子の電源雑音強度情報および対策優先度情報を得ることは困難であった。
【０００６】
そのため、ユーザーは、基板もしくは装置の不要輻射の低減や、基板および装置の動作を安定させるため、ＬＳＩの全ての電源端子およびＧＮＤ端子にバイパスコデンサもしくはＥＭＩフィルタ等の対策部品を実装していた。または、ユーザー自身が、購入した半導体装置の電源端子およびＧＮＤ端子ごとの雑音強度を測定し、電源雑音強度が大きいＬＳＩ電源端子およびＧＮＤ端子をユーザー自ら特定し対策部品等を実装していた。
【０００７】
【発明が解決しようとする課題】
しかし、電源端子およびＧＮＤ端子の中には電源雑音強度が小さいため雑音対策する必要がない端子が存在するにもかかわらず、全ての電源端子およびＧＮＤ端子にバイパスコデンサもしくはＥＭＩフィルタなどの部品を実装するため、それらの実装部品数および実装面積が増え、コスト増大および半導体装置の小型化の障害を引き起こしていた。
【０００８】
一方、電源雑音強度が大きいＬＳＩ電源端子およびＧＮＤ端子をユーザー自ら特定し対策部品等を実装する場合は、近年の高密度実装技術の発展により、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などの表面実装タイプのＬＳＩが頻繁に使われるようになり、ＬＳＩ端子近傍の磁界分布もしくは端子電位の測定によって、ＬＳＩ端子ごとの電源雑音強度を把握することが困難になってきている。
【０００９】
本発明の目的は、ＬＳＩやマイコンなどの半導体装置において、これら半導体装置を使った基板を設計するユーザーが、適切な場所に適切なバイパスコンデンサやＥＭＩフィルタなどの部品を搭載することを可能とする半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
複数の入出力端子、電源端子およびＧＮＤ端子を持つ半導体装置であって、所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループについて、不要電磁雑音の原因となる電源雑音強度に関する情報を開示したものである。
【００１１】
また、複数の入出力端子、電源端子およびＧＮＤ端子を持つ半導体装置において、所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループについて、不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報を開示したものである。
【００１２】
また、前記半導体装置であって、前記電源雑音強度に関する情報として、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を複数の周波数帯において開示したものである。
【００１３】
また、前記半導体装置であって、前記電源雑音強度に関する情報として、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を時間波形もしくはウェーブレット列を用いて開示したものである。
【００１４】
また、前記半導体装置であって、前記電源雑音強度に関する情報として、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を該半導体装置の該入出力端子使用数に対して開示した記述したものである。
【００１５】
また、前記半導体装置であって、前記対策優先度に関する情報を複数の周波数帯において開示したものである。
【００１６】
また、前記半導体装置であって、前記対策優先度に関する情報を時間波形もしくはウェーブレット列を用いて開示したものである。
【００１７】
また、前記半導体装置であって、前記対策優先度に関する情報を該半導体装置の該入出力端子使用数に対して開示したものである。
【００１８】
また、前記半導体装置であって、さらに該半導体装置のパッケージに固有に発生する該パッケージの共振による雑音強度および周波数に関する情報の少なくともどちらかを複数の周波数帯について開示したものである。
【００１９】
また、前記半導体装置であって、前記電源雑音強度に関する情報または前記対策優先度に関する情報を該半導体装置のカタログシート、データシート、仕様書、またはインターネットを用いて開示したものである。
【００２０】
電子装置の設計支援方法であって、半導体装置の所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループの不要電磁雑音の原因となる電源雑音強度に関する情報および不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報の少なくともどちらか一方を提供する工程と、該半導体装置が実装される実装基板の配線に関する情報および該半導体装置に接続される電子部品に関する情報に基づいて、該半導体装置が実装基板に実装された電子装置から生じる不要電磁雑音に関する情報を提供する工程を有するものである。
【００２１】
電子装置の設計支援システムであって、半導体装置の所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループの不要電磁雑音の原因となる電源雑音強度に関する情報および不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報の少なくともどちらか一方のデータベースと、該半導体装置を実装基板に実装した電子装置から生じる不要電磁雑音を計算するシミュレーションサーバを有するものである。
【００２２】
【発明の実施の形態】
以下、本発明について、図を参照しながら実施の形態とともにその効果について詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施の形態１）
図１は、半導体装置の所定の電源端子毎に電気特性に関する情報が開示されたデータシートまたはカタログ、仕様書等を示す図である。
【００２３】
図１において、１０１は半導体装置、例えばマイコンの端子毎の電気特性を表示したデータシートであり、１０２はデータシート１０１に記載された特性を有するマイコンであり、１０３はマイコン１０２の端子であり、１０４は端子１０３それぞれの端子番号であり、１０５は端子番号１０４を有する端子１０３の端子名であり、１０６は端子番号１０４を有する端子１０３の機能である。また、１０７は機能１０６を有する端子１０３における、動作周波数に対する電源雑音強度を示している。
【００２４】
図２（ａ）は、図１４から図１６までに示した従来のデータシートを用いて、マイコン１０２およびメモリ２０５などの部品を基板に実装した場合を示している。
【００２５】
図２において、２０１はマイコン１０２などの部品が実装された基板（電子装置）であり、２０２はマイコン１０２の電源／ＧＮＤ端子であり、２０３は電源／ＧＮＤ端子２０２の電位を安定させるために実装されるバイパスコンデンサであり、２０４は電源／ＧＮＤ端子２０２から高周波電流が基板２０１に漏れ出さないために実装されるＥＭＩフィルタであり、２０５は基板２０１に実装されたメモリである。
【００２６】
従来のデータシートでは、基板２０１上に実装するマイコン１０２において、すべての電源／ＧＮＤ端子２０２の電源雑音強度や対策優先度が不明であるため、安全策として、すべての電源／ＧＮＤ端子２０２にバイパスコデンサ２０３およびＥＭＩフィルタ２０４を実装していた。このため、マイコンなどの半導体装置単体のサイズを縮小しても基板２０１の実装密度が上がらないだけでなく、搭載部品数を減らすことも困難となり、コスト低減を妨げる要因となる。
【００２７】
図２（ｂ）は、所定の電源／ＧＮＤ端子毎の電気特性に関する情報が開示された半導体装置（図１）を用いて、マイコン１０２およびメモリ２０５などの部品を基板２０１に実装した実施の形態である。
【００２８】
この場合、図1に開示されたデータシート１０１において、端子番号１０４がＥ４、Ｆ３である端子１０３は端子名１０５がＶＳＳＱやＶＤＤＱであることから、電源／ＧＮＤ端子２０２であることが判定される。前記電源／ＧＮＤ端子２０２の電源雑音強度１０７が、前記データシート１０１上において非常に小さく（ａ、ｄ ≪ ｂ、ｃ）記述されている場合、前記電源／ＧＮＤ端子２０２にはバイパスコンデンサ２０３やＥＭＩフィルタ２０４を重点的に実装しなくて良い。したがって、図２（ａ）に比べて、バイパスコデンサ２０３やＥＭＩフィルタ２０４を減らすことが可能になり、図２（ｂ）の（Ａ）で囲んだ部分のように実装密度を上げることができる。また、電源雑音強度１０７がそれほど大きくない電源／ＧＮＤ端子２０２には、図２（ｂ）の（Ｂ）で囲んだ部分のようにＥＭＩフィルタ２０４を減らすだけでも実装密度はあげることができる。
【００２９】
このように、データシート等を用いて、半導体装置の電源／ＧＮＤ端子２０２の電源雑音強度１０７に関する情報を開示することにより、電源雑音強度１０７が大きくない端子には余計なＥＭＩ対策部品を実装することが無くなり、実装密度向上および低コスト実装指針を示すことができる。その結果、マイコン１０２などの半導体装置を搭載した基板２０１に対するＥＭＩ対策時間の短縮を実現することができる。
【００３０】
また、図１において、端子番号１０４がＧ３である電源／ＧＮＤ端子２０２の電源雑音強度１０７が他の電源／ＧＮＤ端子２０２に比べて大きい場合、本実施例のデータシート１０１から予めこの情報を得ることができ、バイパスコンデンサ２０３やＥＭＩフィルタ２０４などの対策用部品を事前に強化することができる。例えば、バイパスコデンサ２０３の容量を他に比べ大きいものに変更したり、バイパスコデンサ２０３を実装する位置を優先的にマイコン１０２近傍に配置するなどの対策も可能になる。これによっても、マイコン１０２などの半導体装置を搭載した基板２０１に対するＥＭＩ対策時間の短縮を実現することができる。
【００３１】
なお、図１では半導体装置の電源／ＧＮＤ端子２０２の電源雑音強度１０７に関する情報を開示する方法として、電源雑音強度１０７を電圧値で表記していたが、電流値、電力値もしくは、電圧、電流、電力値に相当する磁界強度および電界強度などを表記することでも同様の効果を得られることは言うまでもない。
【００３２】
また、電源雑音強度１０７を動作周波数の整数倍ごとに表記していたが、時間波形の表記でも、ウェーブレット列の表記でも同様の効果を得られることは言うまでもない。
【００３３】
図３は、半導体装置の所定の電源端子およびＧＮＤ端子について、不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報を開示したデータシートを示す図である。この図において、３０１はマイコン１０２において機能１０６を有する端子１０３における、動作周波数毎に記述されたＥＭＩ対策優先度である。
【００３４】
図１では、マイコン１０２などの半導体装置の電源／ＧＮＤ端子２０２に対する電気特性を電源雑音強度１０７（電圧値、電流値、電力値もしくは、電圧、電流、電力値に相当する磁界強度および電界強度）として、各周波数毎に表記していた。
【００３５】
しかし、図３のように、マイコン１０２などの半導体装置の電源／ＧＮＤ端子２０２に対する電気特性を各動作周波数における対策優先度（優先度大：Ａ、優先度小：Ｃ）の表記に変えたとしても、低コスト・高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できることは言うまでもない。
【００３６】
また、図３において、電源雑音強度１０７を動作周波数の整数倍ごとに表記しているが、時間波形の表記でも、ウェーブレット列の表記でも同様の効果を得られることは言うまでもない。
【００３７】
図４は、半導体装置の所定の電源端子およびＧＮＤ端子について、Ｉ／Ｏ駆動数に対して記述した電源雑音強度１０７もしくは対策優先度３０１を記載したデータシートを示す。
【００３８】
図４のように、マイコン１０２などの半導体装置の電源／ＧＮＤ端子２０２に対する電気特性を、マイコン１０２のＩ／Ｏ駆動本数、例えば、４Ｉ／Ｏ使用ごとの電源雑音強度１０７もしくは対策優先度３０１の表記に変えても、低コスト・高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できることは言うまでもない。
【００３９】
また、本発明の実施形態である、図１、３、４において、半導体装置１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７や対策優先度３０１の情報を記載するだけでなく、半導体装置１０２のパッケージ形状ごとに特有の共振周波数を記載することによって、低コスト・高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できることは言うまでもない。
（実施の形態２）
図６は、半導体装置であるマイコン１０２の電源／ＧＮＤ端子２０２に対して、着色やマーキングをすることで、電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２を開示する実施形態である。
【００４０】
図６において、６０１はマイコン１０２内部の半導体チップであり、６０２は電源雑音強度１０７が大きい、もしくは対策優先度３０１が高いことを示すために着色された電源／ＧＮＤボールであり、６０３は電源雑音強度１０７が大きい、もしくは対策優先度３０１が高いことを示すために着色された電源／ＧＮＤボール群である。ただし、図６は半導体装置パッケージの１／４を示した図である。
【００４１】
また、図７は、図６に示した半導体装置であるマイコン１０２の電源／ＧＮＤ端子２０２に対して、着色やマーキングをすることで、電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２を開示する別の実施形態である。
【００４２】
図７において、７０１は電源／ＧＮＤ端子２０２の対策優先度（例：優先度大Ａ、優先度小 Ｃ）を示す、もしくは電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２であることを示すマーキングである。ただし、図７は半導体装置パッケージの１／４を示した図である。
【００４３】
また、例えば図１０のように、樹脂封止された半導体装置パッケージに電源雑音強度を捺印してもよい。もしくは、図１１のように、樹脂封止された半導体装置パッケージに対策優先度を捺印してもよい。図１０、１１に示した実施の形態の場合、パッケージ表面に会社名や製品名などの捺印記号と同時に電源雑音強度もしくは対策優先強度などの情報を記すことができるため、製造工程を増加させることなく、ユーザーに対して電源雑音強度もしくは対策優先度が開示された半導体装置を提供することができる。
【００４４】
また、半導体装置の裏面に電源雑音強度もしくは対策優先度が捺印されている半導体装置を基板への実装レイアウトを行う時やこの半導体装置を実装した基板の電源雑音もしくは不要輻射のシミュレーションを行う時には、半導体装置に捺印された電源雑音強度もしくは対策優先度を参照することができる。
【００４５】
図６、７、１０、１１に示した本発明の半導体装置を使わない場合、マイコン１０２の電源雑音強度１０７が大きい、もしくは、対策優先度３０１の高い電源／ＧＮＤ端子２０２がはっきりしないため、安全策として図２（ａ）のようにすべての電源／ＧＮＤ端子２０２にバイパスコンデンサ２０３およびＥＭＩフィルタ２０４を挿入しなければならなく、実装密度が低下し、部品数も増えるためコスト増につながる。
【００４６】
しかし、図６、７、１０、１１に示した本発明の半導体装置を使った場合、マイコン１０２の電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２がはっきりするため、図２（ｂ）に示すように、バイパスコンデンサ２０３やＥＭＩフィルタ２０４を必要最小限な電源／ＧＮＤ端子２０２に搭載することで、部品数を削減し高密度実装および基板２０１の低コスト化を実現することが可能になり、ＥＭＩ対策時間の短縮も可能になる。
【００４７】
なお、図６、７のように、ＢＧＡタイプもしくはＱＦＰタイプのパッケージ形状を有する半導体装置に関して実施形態を示したが、フリップチップＢＧＡやＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）もしくはＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）やＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）などのパッケージ形状においても、図６、７と同じような本発明の実施形態を行うことができ、同様の効果が得られることは言うまでもない。
【００４８】
また、図１０、１１（ａ）はＱＦＰタイプのパッケージにおける捺印の実施例であり、図１０、１１（ｂ）はＢＧＡタイプやＰＧＡタイプなどのパッケージにおける捺印の実施例であり、図１０、１１（ｃ）はエリアバンプタイプのＢＧＡパッケージへの捺印の実施例である。
（実施の形態３）
図８は、半導体装置であるマイコン１０２の電源／ＧＮＤ端子２０２において電源雑音強度１０７もしくは対策優先度３０１などに関する情報を有するＣＡＤ用素子ライブラリの中にある半導体装置シンボルの実施形態である。
【００４９】
図８において、８０１は基板レイアウト用ＣＡＤに用いられる端子部品や半導体装置などの素子ライブラリ（データベース）であり、８０２は素子ライブラリ８０１よりさまざまな素子シンボルを用いて基板２０１のレイアウトを行うＣＡＤ入力画面であり、８０３は素子ライブラリ８０１からＣＡＤ入力画面８０２上で任意の半導体装置を選んだときの半導体装置シンボルであり、８０４は半導体装置シンボル８０３上において電源雑音強度１０７が大きい、もしくは対策優先度が高い電源／ＧＮＤ端子２０２を示すマーキングであり、８０５は半導体装置シンボル８０３上の電源／ＧＮＤ端子２０２に対する電源雑音強度１０７や対策優先度３０１などの詳細情報を示した端子情報表示窓である。
【００５０】
従来、レイアウトＣＡＤを用いて、図２（ａ）に示すマイコン１０２やメモリ２０５などの部品を搭載した基板２０１のレイアウトを行う場合、マイコン１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７もしくは対策優先度３０１が分からないため、すべての電源／ＧＮＤ端子２０２にバイパスコンデンサ２０３やＥＭＩフィルタ２０４などの対策部品を搭載できるようにレイアウトする。これにより、実装密度が低下し、部品数も増えるためコスト増につながる。また、決められた面積の基板２０１内に全ての部品の配置・配線を行わなければならないため、基板レイアウトに時間がとられる原因でもあった。
【００５１】
しかし、本発明である図８のように、レイアウトＣＡＤ用半導体装置シンボル８０３において、電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２に対してマーキングや番号を入れることにより、半導体装置シンボル８０３であらわさえるマイコン１０２を配置するレイアウトＣＡＤ画面８０２上において、バイパスコンデンサ２０３やＥＭＩフィルタ２０４などの対策部品を重点的に配置すべき、もしくは、それほど重点的に配置しなくても良い電源／ＧＮＤ端子２０２を知ることができる。これにより、図２（ｂ）に示すように部品数を削減し高密度実装および基板２０１の低コスト化を実現することができ、ＥＭＩ対策時間の短縮も可能になる。また、基板レイアウトにおいて、半導体装置１０２やメモリ２０５やバイパスコンデンサ２０３やＥＭＩフィルタ２０４などの部品を最適に配置・配線する時間を短縮することもできる。
【００５２】
また、半導体装置シンボル８０３上の電源／ＧＮＤ端子２０２に関する詳細情報については、端子情報表示窓８０５より得ることができる。
【００５３】
例えば、ある電源／ＧＮＤ端子２０２（端子番号：Ｅ４）の電源雑音強度１０７が小さく、また、近辺の電源／ＧＮＤ端子２０２においても電源雑音強度１０７が小さいことを、端子情報表示窓８０５により知ることできた場合、ある電源／ＧＮＤ端子２０２（端子番号：Ｅ４）の近辺の電源／ＧＮＤ端子２０２をまとめて１つに配線し、バイパスコンデンサ２０３と接続するなど効果的な配置・配線をＣＡＤ入力画面８０２上で行うことができる。
【００５４】
このように、ＣＡＤ入力画面８０２において、半導体装置シンボル８０３の電源／ＧＮＤ端子２０２上に対するマーキング８０４や、電源／ＧＮＤ端子２０２の端子情報表示窓８０５を利用することで、半導体素子１０２を搭載する基板２０１の高密度実装および基板２０１の低コスト化を実現することができ、ＥＭＩ対策時間の短縮も可能になる。また、基板レイアウトにおいて、半導体装置１０２やメモリ２０５やバイパスコンデンサ２０３やＥＭＩフィルタ２０４などの部品を最適に配置・配線する時間を短縮することもできる。
【００５５】
また、本実施例を用いれば、基板レイアウトにおいて、半導体装置１０２のデータシートなどを見る回数を極力減らすことができ、ＣＡＤ入力画面を見ながらレイアウトをすることが可能になる利点がある。
【００５６】
この第３の実施の形態では、設計者（ユーザ）がＣＡＤ上で実装基板のレイアウトを行う際に、半導体装置シンボルに表記された電源雑音情報を元に基板レイアウトを行うことで基板のレイアウト設計を最適化する実施例を示した。
【００５７】
この他に、例えば、ＣＡＤ上の半導体装置シンボルに記述された電源雑音情報を元に、ある値上の電源雑音強度を持つ端子に、バイパスコデンサンやＥＭＩフィルタなどの対策部品が搭載されていない場合、警告メッセージを出したり、対策優先度の低い端子に対策部品が搭載されている場合、取り外しても構わないというメッセージを出したりすることで、基板のレイアウト設計を最適化を行っても良い。
【００５８】
また、半導体装置メーカーもしくは半導体特性測定メーカーから提供される、ＣＡＤ上の半導体装置シンボルに記述した電源雑音情報を元に、レイアウトした基板からの不要輻射を計算し、計算した不要輻射の大きさが所望の値以下であれば、基板のレイアウトは最適化されており完成となり電子装置の製造を開始する。一方、レイアウトした基板からの不要輻射が所望の値より大きければ、半導体装置に接続するバイパスコデンサもしくはＥＭＩフィルタなどの対策部品を強化したり、配線や部品位置などのレイアウトを変更する。この際、半導体装置シンボルに記述された電源雑音情報を元に優先的に対策する場所やレイアウト変更する場所を決め、基板からの不要輻射計算結果が所望の値以下になるまでレイアウトの最適化を行えば良い。このレイアウト基板の不要輻射計算を利用した基板の最適レイアウトについては、図１３にその流れを示してある。
【００５９】
以上、ＣＡＤ上の半導体シンボルに記述された電源雑音強度情報を利用した基板の最適レイアウトの実施の形態について説明した。
【００６０】
次に、このＣＡＤ上の半導体シンボルに記述された電源雑音強度等の情報をユーザーに提供するシステムおよびその方法について説明する。
【００６１】
図１２の経路ｉ）では、ユーザーはＣＡＤ上の半導体装置シンボルの電源雑音強度情報を半導体メーカーもしくは半導体特性測定メーカーよりカタログ等により受け取るか、もしくは電子データ等の形で受け取る。続いて、ユーザーはこの電源雑音強度情報を用いて、電源雑音強度からレイアウト基板の不要輻射をＣＡＤ上で計算して基板の最適レイアウトを行う。
【００６２】
また、図１２の経路ii）では、ユーザーは半導体メーカーもしくは半導体特性測定メーカーが提供する半導体装置シンボルの電源雑音強度情報等に関する情報が保管されているデータベースにインターネットを利用してアクセスし、このデータベースより半導体装置シンボルの電源雑音強度情報を取得する。続いて、この電源雑音強度情報を用いて、電源雑音強度からレイアウト基板の不要輻射を計算することで、基板の最適レイアウトを行う。
【００６３】
なお、半導体装置の電源雑音強度情報と実装基板の配線および半導体装置に接続される電子部品の情報を用いて自らシミュレーションしても良いし、またそれらの情報を半導体メーカーもしくは半導体特性測定メーカーまたは他社が提供するシミュレーションサーバー（シミュレーションマシン）に送信して、シミュレーション計算結果を得るようにしても良い。
【００６４】
これにより短時間に低ＥＭＩ実装基板の設計やＥＭＩ対策を行うことができ、また低コストで高密度実装を実現することができる。
【００６５】
これまで説明してきた実施形態により、高密度実装および基板の低コスト化を実現することでき、ＥＭＩ対策時間の短縮を可能とする的確な実装指針を、半導体装置を使用するユーザーに対し提供することができる。
【００６６】
図５は、半導体装置の製造工程を示す図である。 図５において、ステップＳ１の行程において製造された製品ウエハは、ステップＳ２において、Ｐ検（Ｐｅｌｌｅｔ検査）により初期の不良選別が行われる。そして、選別された良品ウエハは、ステップＳ３又はＳ５に進む。ステップＳ３に進かＳ５に進むかの選択は、製造設備等の関係から選択される。ステップＳ３においては、製品ウエハのダイシングを行い、良品チップのみがステップＳ４において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等に個々にパッケージされる。そして、ステップＳ７に進む。また、ステップＳ５においては、ウエハ上でさらに一括で配線パターンや保護膜の形成、さらに、半田ボール付けまでを行う。続いて、ステップＳ６において、配線パターン等が形成されたウエハが、ダイシングにより個々に分割される。続いて、ステップＳ７において、ステップＳ４もしくはＳ６で個々に分割された最終形状の半導体装置は、バーンイン試験にかけられ最終選別がなされる。そして、良品となったもののみステップＳ８に進む。
【００６７】
ステップＳ８において、ステップＳ７で良品となった半導体装置を、所定の試験用基板に搭載し、決められた動作状態における半導体装置の電源／ＧＮＤ端子の電気特性を測定し、ステップＳ９に進む。この電気特性は、実施例１〜３において記述した電源雑音強度１０７であり、対策優先度３０１である。
【００６８】
また、この半導体装置の電源／ＧＮＤ端子に関する電気特性試験は、１品種あたり１つの半導体装置に対して行っても、１ロット当たり１つの半導体装置に行っても、１ロット当たり複数の半導体装置に行いその平均をとってもよい。
【００６９】
ステップＳ９において、ステップＳ８で測定した半導体装置の電源／ＧＮＤ端子の電気特性測定結果をデータシート等の記録媒体に記述したり、もしくは半導体装置のピン近傍へのマーキングや、半田ボールの色をかえることで電源／ＧＮＤ端子の電気特性測定結果を記述したり、もしくは、半導体装置パッケージに電気特性結果を捺印したり、もしくは、基板レイアウト時に使用されるＣＡＤ用素子ライブラリ中の半導体装置シンボルのピン毎に電源／ＧＮＤ端子の電気特性がＣＡＤ図面上で分かるようにマーキングされる。そして、その半導体素子を出荷しステップＳ１０に進む。
【００７０】
なお、半導体装置の電源／ＧＮＤ端子の電気特性測定結果がデータシート等に記載されている場合であっても、その開示されたデータの効果は同種類（同じ型番）の全ての半導体装置に及ぶことは言うまでもない。
【００７１】
ステップＳ１０において、半導体装置性能表示法を持つ半導体装置を購入したユーザーは、半導体装置の電源／ＧＮＤ端子２０２の雑音情報を元に基板２０１を設計する。その結果、図２（ｂ）に示すように、部品数を削減することで、低コストおよび高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できる。
【００７２】
次に、図５のステップＳ８に示した半導体装置１０２の電源／ＧＮＤ端子２０２の雑音強度を測定する方法について説明する。図９は、図５ステップＳ８で示した半導体装置１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７を測定する実施形態を表す図である。
【００７３】
図９において、９０１は半導体装置１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７を測定するために実使用条件に近い形で設計された試験用基板であり、９０２は半導体装置１０２近傍の磁界分布を測定するための磁界アンテナであり、９０３は磁界アンテナ９０２を移動させるためのステージであり、９０４は半導体装置１０２において半導体チップ６０１と端子１０３間を接続するボンディングワイヤであり、９０５は磁界アンテナ９０２で誘起された電圧を増幅する前段増幅器であり、９０６は磁界アンテナ９０２で誘起された電圧を測定する測定器であり、９０７は測定器９０６で測定された測定データを処理し記憶するＰＣである。
【００７４】
つぎに動作について説明する。磁界アンテナ９０２は、ステージ９０３によって半導体装置１０２の端子１０３近傍の上空を移動し、半導体装置１０２の端子１０３の近傍磁界分布により磁界アンテナ９０２に誘起する電圧を、前段増幅器９０５によって増幅し、測定器９０６により観測された値をＰＣ９０７にとり込む。このとき、アンテナ９０２に誘起した電圧値とともに、アンテナ９０２の位置座標も同時に取得しＰＣ９０７に記憶させる。また、測定器は、周波数領域で電圧強度のみ測定できるスペクトラムアナライザや、参照信号（正弦波）に対する電圧強度と位相を測定できるベクトル電圧計でも良い。ＰＣ９０７に取り込まれた、アンテナ９０２に誘起した電圧値は、所定の換算式を用いて磁界強度値に変換される。この磁界分布測定結果をもとに、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を特定することができる。
また、樹脂封止する前の半導体装置において、半導体チップと端子間を接続するボンディングワイヤやＴＡＢ配線などの近傍の磁界分布を測定することで、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を特定することもできる。
【００７５】
また、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を更に精度良く特定するために、磁界分布測定結果をから、その磁界分布を発生させる電流分布を算出することにより、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を特定してもよい。
【００７６】
この磁界分布測定結果より電流分布の逆算は、▲１▼３次元の磁界分布を測定しその磁界分布を発生する波源である電流の存在確立を求めて電流の位置求めたり、もしくは▲２▼２次元平面の磁界分布の測定結果を空間複素フーリエ変換を行い、これにδ関数を畳み込み積分することで狭ピッチの電流の位置を求めることでできる。例えば、▲２▼の手法では、１０μｍピッチでＬＳＩのボンディングワイヤ上もしくはパッケージ端子の近傍磁界を測定することで、２０μｍの分解能で電流の位置を求めることは可能である。
【００７７】
また、さらに磁界分布測定そのものの分解能を向上させるため、ビルドアップ基板の製造法や半導体プロセスを用いて、配線幅２０μｍ、配線間隔２０μｍの微小コイルを作り、これを磁界アンテナとして、半導体装置から高さ１０μｍ付近まで近づけることで、磁界分布の測定分解能を２０〜３０μｍまで向上させることができる。また、上記磁界アンテナで高分解能に測定された磁界分布から電流位置を逆算することで、電流位置の逆算精度を向上させることもできる。
【００７８】
また、半導体装置の電源／ＧＮＤ端子の電源雑音強度および対策優先度を測定する試験用基板は、ＩＥＣ（Ｉｎｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ：国際電気標準会議）で、標準化された半導体装置の電源雑音評価用ボードの仕様に準拠したものを使っても良いし、また、特定のユーザーの実装仕様に準拠した試験用基板を使っても良い。
【００７９】
これらの技術を利用することで、半導体装置の電源／ＧＮＤ端子に関する電源雑音強度および対策優先度を求めることが可能になる。
【００８０】
【発明の効果】
本発明によれば、ＬＳＩやマイコンなどの半導体装置において、これら半導体装置を使った基板を設計するユーザーが、適切な場所に適切なバイパスコンデンサやＥＭＩフィルタなどの部品を搭載することを可能とする半導体装置を提供することができる。
【図面の簡単な説明】
【図１】半導体装置の所定の電源端子毎に電気特性に関する情報を開示したデータシート等の一例を表す図
【図２】半導体装置を実装基板に実装した状態を示す図
【図３】半導体装置の所定の電源端子毎に電気特性に関する情報を開示したデータシート等の一例を表す図
【図４】半導体装置の所定の電源端子毎に電気特性に関する情報を開示したデータシート等の一例を表す図
【図５】半導体装置の製造工程を示す図
【図６】所定の電源／ＧＮＤ端子にマーキングしたＢＧＡ型半導体装置を示す図
【図７】所定の電源／ＧＮＤ端子にマーキングしたＱＦＰ型半導体装置を示す図
【図８】電源雑音強度もしくは対策優先度情報を有するレイアウトＣＡＤ上の半導体装置シンボルを示す図
【図９】半導体装置の雑音強度を試験する様子を示す図
【図１０】電源雑音強度情報をパッケージ表面に開示した半導体装置を示す図
【図１１】対策優先度情報をパッケージ表面に開示した半導体装置を示す図
【図１２】半導体装置の電源雑音強度もしくは対策優先度情報およびシミュレーションに関する情報の流れを示す図
【図１３】半導体装置の電源雑音強度もしくは対策優先度情報を用いた基板設計工程を示す図
【図１４】従来のデータシートに記載される半導体装置の絶対最大定格
【図１５】従来のデータシートに記載される半導体装置のＤＣ特性
【図１６】従来のデータシートに記載される半導体装置のＡＣ特性
【図１７】従来のデータシートに記載される半導体装置のクロック・制御信号タイミング特性
【図１８】ノイズ検証装置のブロック図
【図１９】ノイズ解析装置の機能的な構成を示すブロック図
【符号の説明】
１０１データシート、１０２マイコン、１０３端子、１０４端子番号、１０５端子名、１０６機能、１０７電源雑音強度、２０１実装基板、２０２電源／ＧＮＤ端子、２０３バイパスコンデンサ、２０４ＥＭＩフィルタ、２０５メモリ、３０１ＥＭＩ対策優先度、４０１Ｉ／Ｏ使用数ごとの電源雑音強度もしくは対策優先度、６０１半導体チップ、６０２着色された電源／ＧＮＤボール、６０３着色された電源／ＧＮＤボール群、７０１マーキング、８０１素子ライブラリ、８０２ＣＡＤ入力画面、８０３半導体装置シンボル、８０４半導体装置シンボル上のマーキング、８０５端子情報表示窓、９０１試験用基板、９０２磁界アンテナ、９０３ステージ、９０４ボンディングワイヤ、９０５前段増幅器、９０６測定器、９０７ＰＣ
【発明の属する技術分野】
本発明は半導体装置または半導体装置を実装基板に実装した電子装置の設計支援方法に関する。
【０００２】
【従来の技術】
現在、半導体装置、例えばマイコンおよびＡＳＩＣ等のＬＳＩの性能を表示するデータシートもしくは販売カタログでは、ＬＳＩの電気特性として、▲１▼絶対定格（図１４）、▲２▼ＤＣ特性（図１５）、▲３▼ＡＣ特性（図１６）などが記載されている。また、ＡＣ特性については、各信号端子のクロック、制御、バス信号などのタイミング精度および遅延時間等の特性（図１７）が記載されている。
【０００３】
しかし、ＬＳＩを実装した基板、その基板を搭載した装置の不要輻射（ＥＭＩ：Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）や、その基板、装置の動作精度に大きく関与する、全ＬＳＩ電源端子およびＧＮＤ端子ごとの電源雑音強度もしくは、雑音対策に関する端子ごとの対策方法および対策の優先順位について記載されていなかった。
【０００４】
また、特開平０７−００７０６３では、図１８に示すようにＬＳＩの電源／ＧＮＤパッドおよび信号パッドにおいて、論理回路データおよびセル属性からノイズを嫌う信号パッドを特定し、その信号パッドと電源／ＧＮＤパッドとの相互雑音係数を求め、雑音を嫌う信号パッド近傍に雑音を発生する電源／ＧＮＤパッドがあるかどうかを高精度に検証する方法を開示しており、特開２０００−１７４０８７では、図１９に示すようにＬＳＩチップの電源系ネットリストを抽出し、電源系ノイズ電流のシミュレーションを行い、電源系ネットリストとシミュレーション結果を表示することで、電源雑音対策を効率良く行うことができるノイズ解析装置について開示している。
【０００５】
しかし、ＬＳＩを基板に実装するユーザーは、上記した検証方法もしくは解析装置を用いても、ＬＳＩにおけるすべての電源端子およびＧＮＤ端子の電源雑音強度情報および対策優先度情報を得ることは困難であった。
【０００６】
そのため、ユーザーは、基板もしくは装置の不要輻射の低減や、基板および装置の動作を安定させるため、ＬＳＩの全ての電源端子およびＧＮＤ端子にバイパスコデンサもしくはＥＭＩフィルタ等の対策部品を実装していた。または、ユーザー自身が、購入した半導体装置の電源端子およびＧＮＤ端子ごとの雑音強度を測定し、電源雑音強度が大きいＬＳＩ電源端子およびＧＮＤ端子をユーザー自ら特定し対策部品等を実装していた。
【０００７】
【発明が解決しようとする課題】
しかし、電源端子およびＧＮＤ端子の中には電源雑音強度が小さいため雑音対策する必要がない端子が存在するにもかかわらず、全ての電源端子およびＧＮＤ端子にバイパスコデンサもしくはＥＭＩフィルタなどの部品を実装するため、それらの実装部品数および実装面積が増え、コスト増大および半導体装置の小型化の障害を引き起こしていた。
【０００８】
一方、電源雑音強度が大きいＬＳＩ電源端子およびＧＮＤ端子をユーザー自ら特定し対策部品等を実装する場合は、近年の高密度実装技術の発展により、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）などの表面実装タイプのＬＳＩが頻繁に使われるようになり、ＬＳＩ端子近傍の磁界分布もしくは端子電位の測定によって、ＬＳＩ端子ごとの電源雑音強度を把握することが困難になってきている。
【０００９】
本発明の目的は、ＬＳＩやマイコンなどの半導体装置において、これら半導体装置を使った基板を設計するユーザーが、適切な場所に適切なバイパスコンデンサやＥＭＩフィルタなどの部品を搭載することを可能とする半導体装置を提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
複数の入出力端子、電源端子およびＧＮＤ端子を持つ半導体装置であって、所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループについて、不要電磁雑音の原因となる電源雑音強度に関する情報を開示したものである。
【００１１】
また、複数の入出力端子、電源端子およびＧＮＤ端子を持つ半導体装置において、所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループについて、不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報を開示したものである。
【００１２】
また、前記半導体装置であって、前記電源雑音強度に関する情報として、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を複数の周波数帯において開示したものである。
【００１３】
また、前記半導体装置であって、前記電源雑音強度に関する情報として、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を時間波形もしくはウェーブレット列を用いて開示したものである。
【００１４】
また、前記半導体装置であって、前記電源雑音強度に関する情報として、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を該半導体装置の該入出力端子使用数に対して開示した記述したものである。
【００１５】
また、前記半導体装置であって、前記対策優先度に関する情報を複数の周波数帯において開示したものである。
【００１６】
また、前記半導体装置であって、前記対策優先度に関する情報を時間波形もしくはウェーブレット列を用いて開示したものである。
【００１７】
また、前記半導体装置であって、前記対策優先度に関する情報を該半導体装置の該入出力端子使用数に対して開示したものである。
【００１８】
また、前記半導体装置であって、さらに該半導体装置のパッケージに固有に発生する該パッケージの共振による雑音強度および周波数に関する情報の少なくともどちらかを複数の周波数帯について開示したものである。
【００１９】
また、前記半導体装置であって、前記電源雑音強度に関する情報または前記対策優先度に関する情報を該半導体装置のカタログシート、データシート、仕様書、またはインターネットを用いて開示したものである。
【００２０】
電子装置の設計支援方法であって、半導体装置の所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループの不要電磁雑音の原因となる電源雑音強度に関する情報および不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報の少なくともどちらか一方を提供する工程と、該半導体装置が実装される実装基板の配線に関する情報および該半導体装置に接続される電子部品に関する情報に基づいて、該半導体装置が実装基板に実装された電子装置から生じる不要電磁雑音に関する情報を提供する工程を有するものである。
【００２１】
電子装置の設計支援システムであって、半導体装置の所定の電源端子およびＧＮＤ端子、または所定の電源またはＧＮＤ端子グループの不要電磁雑音の原因となる電源雑音強度に関する情報および不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報の少なくともどちらか一方のデータベースと、該半導体装置を実装基板に実装した電子装置から生じる不要電磁雑音を計算するシミュレーションサーバを有するものである。
【００２２】
【発明の実施の形態】
以下、本発明について、図を参照しながら実施の形態とともにその効果について詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施の形態１）
図１は、半導体装置の所定の電源端子毎に電気特性に関する情報が開示されたデータシートまたはカタログ、仕様書等を示す図である。
【００２３】
図１において、１０１は半導体装置、例えばマイコンの端子毎の電気特性を表示したデータシートであり、１０２はデータシート１０１に記載された特性を有するマイコンであり、１０３はマイコン１０２の端子であり、１０４は端子１０３それぞれの端子番号であり、１０５は端子番号１０４を有する端子１０３の端子名であり、１０６は端子番号１０４を有する端子１０３の機能である。また、１０７は機能１０６を有する端子１０３における、動作周波数に対する電源雑音強度を示している。
【００２４】
図２（ａ）は、図１４から図１６までに示した従来のデータシートを用いて、マイコン１０２およびメモリ２０５などの部品を基板に実装した場合を示している。
【００２５】
図２において、２０１はマイコン１０２などの部品が実装された基板（電子装置）であり、２０２はマイコン１０２の電源／ＧＮＤ端子であり、２０３は電源／ＧＮＤ端子２０２の電位を安定させるために実装されるバイパスコンデンサであり、２０４は電源／ＧＮＤ端子２０２から高周波電流が基板２０１に漏れ出さないために実装されるＥＭＩフィルタであり、２０５は基板２０１に実装されたメモリである。
【００２６】
従来のデータシートでは、基板２０１上に実装するマイコン１０２において、すべての電源／ＧＮＤ端子２０２の電源雑音強度や対策優先度が不明であるため、安全策として、すべての電源／ＧＮＤ端子２０２にバイパスコデンサ２０３およびＥＭＩフィルタ２０４を実装していた。このため、マイコンなどの半導体装置単体のサイズを縮小しても基板２０１の実装密度が上がらないだけでなく、搭載部品数を減らすことも困難となり、コスト低減を妨げる要因となる。
【００２７】
図２（ｂ）は、所定の電源／ＧＮＤ端子毎の電気特性に関する情報が開示された半導体装置（図１）を用いて、マイコン１０２およびメモリ２０５などの部品を基板２０１に実装した実施の形態である。
【００２８】
この場合、図1に開示されたデータシート１０１において、端子番号１０４がＥ４、Ｆ３である端子１０３は端子名１０５がＶＳＳＱやＶＤＤＱであることから、電源／ＧＮＤ端子２０２であることが判定される。前記電源／ＧＮＤ端子２０２の電源雑音強度１０７が、前記データシート１０１上において非常に小さく（ａ、ｄ ≪ ｂ、ｃ）記述されている場合、前記電源／ＧＮＤ端子２０２にはバイパスコンデンサ２０３やＥＭＩフィルタ２０４を重点的に実装しなくて良い。したがって、図２（ａ）に比べて、バイパスコデンサ２０３やＥＭＩフィルタ２０４を減らすことが可能になり、図２（ｂ）の（Ａ）で囲んだ部分のように実装密度を上げることができる。また、電源雑音強度１０７がそれほど大きくない電源／ＧＮＤ端子２０２には、図２（ｂ）の（Ｂ）で囲んだ部分のようにＥＭＩフィルタ２０４を減らすだけでも実装密度はあげることができる。
【００２９】
このように、データシート等を用いて、半導体装置の電源／ＧＮＤ端子２０２の電源雑音強度１０７に関する情報を開示することにより、電源雑音強度１０７が大きくない端子には余計なＥＭＩ対策部品を実装することが無くなり、実装密度向上および低コスト実装指針を示すことができる。その結果、マイコン１０２などの半導体装置を搭載した基板２０１に対するＥＭＩ対策時間の短縮を実現することができる。
【００３０】
また、図１において、端子番号１０４がＧ３である電源／ＧＮＤ端子２０２の電源雑音強度１０７が他の電源／ＧＮＤ端子２０２に比べて大きい場合、本実施例のデータシート１０１から予めこの情報を得ることができ、バイパスコンデンサ２０３やＥＭＩフィルタ２０４などの対策用部品を事前に強化することができる。例えば、バイパスコデンサ２０３の容量を他に比べ大きいものに変更したり、バイパスコデンサ２０３を実装する位置を優先的にマイコン１０２近傍に配置するなどの対策も可能になる。これによっても、マイコン１０２などの半導体装置を搭載した基板２０１に対するＥＭＩ対策時間の短縮を実現することができる。
【００３１】
なお、図１では半導体装置の電源／ＧＮＤ端子２０２の電源雑音強度１０７に関する情報を開示する方法として、電源雑音強度１０７を電圧値で表記していたが、電流値、電力値もしくは、電圧、電流、電力値に相当する磁界強度および電界強度などを表記することでも同様の効果を得られることは言うまでもない。
【００３２】
また、電源雑音強度１０７を動作周波数の整数倍ごとに表記していたが、時間波形の表記でも、ウェーブレット列の表記でも同様の効果を得られることは言うまでもない。
【００３３】
図３は、半導体装置の所定の電源端子およびＧＮＤ端子について、不要電磁雑音を低減するために雑音対策を行うべき優先順位である対策優先度に関する情報を開示したデータシートを示す図である。この図において、３０１はマイコン１０２において機能１０６を有する端子１０３における、動作周波数毎に記述されたＥＭＩ対策優先度である。
【００３４】
図１では、マイコン１０２などの半導体装置の電源／ＧＮＤ端子２０２に対する電気特性を電源雑音強度１０７（電圧値、電流値、電力値もしくは、電圧、電流、電力値に相当する磁界強度および電界強度）として、各周波数毎に表記していた。
【００３５】
しかし、図３のように、マイコン１０２などの半導体装置の電源／ＧＮＤ端子２０２に対する電気特性を各動作周波数における対策優先度（優先度大：Ａ、優先度小：Ｃ）の表記に変えたとしても、低コスト・高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できることは言うまでもない。
【００３６】
また、図３において、電源雑音強度１０７を動作周波数の整数倍ごとに表記しているが、時間波形の表記でも、ウェーブレット列の表記でも同様の効果を得られることは言うまでもない。
【００３７】
図４は、半導体装置の所定の電源端子およびＧＮＤ端子について、Ｉ／Ｏ駆動数に対して記述した電源雑音強度１０７もしくは対策優先度３０１を記載したデータシートを示す。
【００３８】
図４のように、マイコン１０２などの半導体装置の電源／ＧＮＤ端子２０２に対する電気特性を、マイコン１０２のＩ／Ｏ駆動本数、例えば、４Ｉ／Ｏ使用ごとの電源雑音強度１０７もしくは対策優先度３０１の表記に変えても、低コスト・高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できることは言うまでもない。
【００３９】
また、本発明の実施形態である、図１、３、４において、半導体装置１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７や対策優先度３０１の情報を記載するだけでなく、半導体装置１０２のパッケージ形状ごとに特有の共振周波数を記載することによって、低コスト・高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できることは言うまでもない。
（実施の形態２）
図６は、半導体装置であるマイコン１０２の電源／ＧＮＤ端子２０２に対して、着色やマーキングをすることで、電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２を開示する実施形態である。
【００４０】
図６において、６０１はマイコン１０２内部の半導体チップであり、６０２は電源雑音強度１０７が大きい、もしくは対策優先度３０１が高いことを示すために着色された電源／ＧＮＤボールであり、６０３は電源雑音強度１０７が大きい、もしくは対策優先度３０１が高いことを示すために着色された電源／ＧＮＤボール群である。ただし、図６は半導体装置パッケージの１／４を示した図である。
【００４１】
また、図７は、図６に示した半導体装置であるマイコン１０２の電源／ＧＮＤ端子２０２に対して、着色やマーキングをすることで、電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２を開示する別の実施形態である。
【００４２】
図７において、７０１は電源／ＧＮＤ端子２０２の対策優先度（例：優先度大Ａ、優先度小 Ｃ）を示す、もしくは電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２であることを示すマーキングである。ただし、図７は半導体装置パッケージの１／４を示した図である。
【００４３】
また、例えば図１０のように、樹脂封止された半導体装置パッケージに電源雑音強度を捺印してもよい。もしくは、図１１のように、樹脂封止された半導体装置パッケージに対策優先度を捺印してもよい。図１０、１１に示した実施の形態の場合、パッケージ表面に会社名や製品名などの捺印記号と同時に電源雑音強度もしくは対策優先強度などの情報を記すことができるため、製造工程を増加させることなく、ユーザーに対して電源雑音強度もしくは対策優先度が開示された半導体装置を提供することができる。
【００４４】
また、半導体装置の裏面に電源雑音強度もしくは対策優先度が捺印されている半導体装置を基板への実装レイアウトを行う時やこの半導体装置を実装した基板の電源雑音もしくは不要輻射のシミュレーションを行う時には、半導体装置に捺印された電源雑音強度もしくは対策優先度を参照することができる。
【００４５】
図６、７、１０、１１に示した本発明の半導体装置を使わない場合、マイコン１０２の電源雑音強度１０７が大きい、もしくは、対策優先度３０１の高い電源／ＧＮＤ端子２０２がはっきりしないため、安全策として図２（ａ）のようにすべての電源／ＧＮＤ端子２０２にバイパスコンデンサ２０３およびＥＭＩフィルタ２０４を挿入しなければならなく、実装密度が低下し、部品数も増えるためコスト増につながる。
【００４６】
しかし、図６、７、１０、１１に示した本発明の半導体装置を使った場合、マイコン１０２の電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２がはっきりするため、図２（ｂ）に示すように、バイパスコンデンサ２０３やＥＭＩフィルタ２０４を必要最小限な電源／ＧＮＤ端子２０２に搭載することで、部品数を削減し高密度実装および基板２０１の低コスト化を実現することが可能になり、ＥＭＩ対策時間の短縮も可能になる。
【００４７】
なお、図６、７のように、ＢＧＡタイプもしくはＱＦＰタイプのパッケージ形状を有する半導体装置に関して実施形態を示したが、フリップチップＢＧＡやＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）もしくはＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）やＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）などのパッケージ形状においても、図６、７と同じような本発明の実施形態を行うことができ、同様の効果が得られることは言うまでもない。
【００４８】
また、図１０、１１（ａ）はＱＦＰタイプのパッケージにおける捺印の実施例であり、図１０、１１（ｂ）はＢＧＡタイプやＰＧＡタイプなどのパッケージにおける捺印の実施例であり、図１０、１１（ｃ）はエリアバンプタイプのＢＧＡパッケージへの捺印の実施例である。
（実施の形態３）
図８は、半導体装置であるマイコン１０２の電源／ＧＮＤ端子２０２において電源雑音強度１０７もしくは対策優先度３０１などに関する情報を有するＣＡＤ用素子ライブラリの中にある半導体装置シンボルの実施形態である。
【００４９】
図８において、８０１は基板レイアウト用ＣＡＤに用いられる端子部品や半導体装置などの素子ライブラリ（データベース）であり、８０２は素子ライブラリ８０１よりさまざまな素子シンボルを用いて基板２０１のレイアウトを行うＣＡＤ入力画面であり、８０３は素子ライブラリ８０１からＣＡＤ入力画面８０２上で任意の半導体装置を選んだときの半導体装置シンボルであり、８０４は半導体装置シンボル８０３上において電源雑音強度１０７が大きい、もしくは対策優先度が高い電源／ＧＮＤ端子２０２を示すマーキングであり、８０５は半導体装置シンボル８０３上の電源／ＧＮＤ端子２０２に対する電源雑音強度１０７や対策優先度３０１などの詳細情報を示した端子情報表示窓である。
【００５０】
従来、レイアウトＣＡＤを用いて、図２（ａ）に示すマイコン１０２やメモリ２０５などの部品を搭載した基板２０１のレイアウトを行う場合、マイコン１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７もしくは対策優先度３０１が分からないため、すべての電源／ＧＮＤ端子２０２にバイパスコンデンサ２０３やＥＭＩフィルタ２０４などの対策部品を搭載できるようにレイアウトする。これにより、実装密度が低下し、部品数も増えるためコスト増につながる。また、決められた面積の基板２０１内に全ての部品の配置・配線を行わなければならないため、基板レイアウトに時間がとられる原因でもあった。
【００５１】
しかし、本発明である図８のように、レイアウトＣＡＤ用半導体装置シンボル８０３において、電源雑音強度１０７が大きい、もしくは対策優先度３０１が高い電源／ＧＮＤ端子２０２に対してマーキングや番号を入れることにより、半導体装置シンボル８０３であらわさえるマイコン１０２を配置するレイアウトＣＡＤ画面８０２上において、バイパスコンデンサ２０３やＥＭＩフィルタ２０４などの対策部品を重点的に配置すべき、もしくは、それほど重点的に配置しなくても良い電源／ＧＮＤ端子２０２を知ることができる。これにより、図２（ｂ）に示すように部品数を削減し高密度実装および基板２０１の低コスト化を実現することができ、ＥＭＩ対策時間の短縮も可能になる。また、基板レイアウトにおいて、半導体装置１０２やメモリ２０５やバイパスコンデンサ２０３やＥＭＩフィルタ２０４などの部品を最適に配置・配線する時間を短縮することもできる。
【００５２】
また、半導体装置シンボル８０３上の電源／ＧＮＤ端子２０２に関する詳細情報については、端子情報表示窓８０５より得ることができる。
【００５３】
例えば、ある電源／ＧＮＤ端子２０２（端子番号：Ｅ４）の電源雑音強度１０７が小さく、また、近辺の電源／ＧＮＤ端子２０２においても電源雑音強度１０７が小さいことを、端子情報表示窓８０５により知ることできた場合、ある電源／ＧＮＤ端子２０２（端子番号：Ｅ４）の近辺の電源／ＧＮＤ端子２０２をまとめて１つに配線し、バイパスコンデンサ２０３と接続するなど効果的な配置・配線をＣＡＤ入力画面８０２上で行うことができる。
【００５４】
このように、ＣＡＤ入力画面８０２において、半導体装置シンボル８０３の電源／ＧＮＤ端子２０２上に対するマーキング８０４や、電源／ＧＮＤ端子２０２の端子情報表示窓８０５を利用することで、半導体素子１０２を搭載する基板２０１の高密度実装および基板２０１の低コスト化を実現することができ、ＥＭＩ対策時間の短縮も可能になる。また、基板レイアウトにおいて、半導体装置１０２やメモリ２０５やバイパスコンデンサ２０３やＥＭＩフィルタ２０４などの部品を最適に配置・配線する時間を短縮することもできる。
【００５５】
また、本実施例を用いれば、基板レイアウトにおいて、半導体装置１０２のデータシートなどを見る回数を極力減らすことができ、ＣＡＤ入力画面を見ながらレイアウトをすることが可能になる利点がある。
【００５６】
この第３の実施の形態では、設計者（ユーザ）がＣＡＤ上で実装基板のレイアウトを行う際に、半導体装置シンボルに表記された電源雑音情報を元に基板レイアウトを行うことで基板のレイアウト設計を最適化する実施例を示した。
【００５７】
この他に、例えば、ＣＡＤ上の半導体装置シンボルに記述された電源雑音情報を元に、ある値上の電源雑音強度を持つ端子に、バイパスコデンサンやＥＭＩフィルタなどの対策部品が搭載されていない場合、警告メッセージを出したり、対策優先度の低い端子に対策部品が搭載されている場合、取り外しても構わないというメッセージを出したりすることで、基板のレイアウト設計を最適化を行っても良い。
【００５８】
また、半導体装置メーカーもしくは半導体特性測定メーカーから提供される、ＣＡＤ上の半導体装置シンボルに記述した電源雑音情報を元に、レイアウトした基板からの不要輻射を計算し、計算した不要輻射の大きさが所望の値以下であれば、基板のレイアウトは最適化されており完成となり電子装置の製造を開始する。一方、レイアウトした基板からの不要輻射が所望の値より大きければ、半導体装置に接続するバイパスコデンサもしくはＥＭＩフィルタなどの対策部品を強化したり、配線や部品位置などのレイアウトを変更する。この際、半導体装置シンボルに記述された電源雑音情報を元に優先的に対策する場所やレイアウト変更する場所を決め、基板からの不要輻射計算結果が所望の値以下になるまでレイアウトの最適化を行えば良い。このレイアウト基板の不要輻射計算を利用した基板の最適レイアウトについては、図１３にその流れを示してある。
【００５９】
以上、ＣＡＤ上の半導体シンボルに記述された電源雑音強度情報を利用した基板の最適レイアウトの実施の形態について説明した。
【００６０】
次に、このＣＡＤ上の半導体シンボルに記述された電源雑音強度等の情報をユーザーに提供するシステムおよびその方法について説明する。
【００６１】
図１２の経路ｉ）では、ユーザーはＣＡＤ上の半導体装置シンボルの電源雑音強度情報を半導体メーカーもしくは半導体特性測定メーカーよりカタログ等により受け取るか、もしくは電子データ等の形で受け取る。続いて、ユーザーはこの電源雑音強度情報を用いて、電源雑音強度からレイアウト基板の不要輻射をＣＡＤ上で計算して基板の最適レイアウトを行う。
【００６２】
また、図１２の経路ii）では、ユーザーは半導体メーカーもしくは半導体特性測定メーカーが提供する半導体装置シンボルの電源雑音強度情報等に関する情報が保管されているデータベースにインターネットを利用してアクセスし、このデータベースより半導体装置シンボルの電源雑音強度情報を取得する。続いて、この電源雑音強度情報を用いて、電源雑音強度からレイアウト基板の不要輻射を計算することで、基板の最適レイアウトを行う。
【００６３】
なお、半導体装置の電源雑音強度情報と実装基板の配線および半導体装置に接続される電子部品の情報を用いて自らシミュレーションしても良いし、またそれらの情報を半導体メーカーもしくは半導体特性測定メーカーまたは他社が提供するシミュレーションサーバー（シミュレーションマシン）に送信して、シミュレーション計算結果を得るようにしても良い。
【００６４】
これにより短時間に低ＥＭＩ実装基板の設計やＥＭＩ対策を行うことができ、また低コストで高密度実装を実現することができる。
【００６５】
これまで説明してきた実施形態により、高密度実装および基板の低コスト化を実現することでき、ＥＭＩ対策時間の短縮を可能とする的確な実装指針を、半導体装置を使用するユーザーに対し提供することができる。
【００６６】
図５は、半導体装置の製造工程を示す図である。 図５において、ステップＳ１の行程において製造された製品ウエハは、ステップＳ２において、Ｐ検（Ｐｅｌｌｅｔ検査）により初期の不良選別が行われる。そして、選別された良品ウエハは、ステップＳ３又はＳ５に進む。ステップＳ３に進かＳ５に進むかの選択は、製造設備等の関係から選択される。ステップＳ３においては、製品ウエハのダイシングを行い、良品チップのみがステップＳ４において、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等に個々にパッケージされる。そして、ステップＳ７に進む。また、ステップＳ５においては、ウエハ上でさらに一括で配線パターンや保護膜の形成、さらに、半田ボール付けまでを行う。続いて、ステップＳ６において、配線パターン等が形成されたウエハが、ダイシングにより個々に分割される。続いて、ステップＳ７において、ステップＳ４もしくはＳ６で個々に分割された最終形状の半導体装置は、バーンイン試験にかけられ最終選別がなされる。そして、良品となったもののみステップＳ８に進む。
【００６７】
ステップＳ８において、ステップＳ７で良品となった半導体装置を、所定の試験用基板に搭載し、決められた動作状態における半導体装置の電源／ＧＮＤ端子の電気特性を測定し、ステップＳ９に進む。この電気特性は、実施例１〜３において記述した電源雑音強度１０７であり、対策優先度３０１である。
【００６８】
また、この半導体装置の電源／ＧＮＤ端子に関する電気特性試験は、１品種あたり１つの半導体装置に対して行っても、１ロット当たり１つの半導体装置に行っても、１ロット当たり複数の半導体装置に行いその平均をとってもよい。
【００６９】
ステップＳ９において、ステップＳ８で測定した半導体装置の電源／ＧＮＤ端子の電気特性測定結果をデータシート等の記録媒体に記述したり、もしくは半導体装置のピン近傍へのマーキングや、半田ボールの色をかえることで電源／ＧＮＤ端子の電気特性測定結果を記述したり、もしくは、半導体装置パッケージに電気特性結果を捺印したり、もしくは、基板レイアウト時に使用されるＣＡＤ用素子ライブラリ中の半導体装置シンボルのピン毎に電源／ＧＮＤ端子の電気特性がＣＡＤ図面上で分かるようにマーキングされる。そして、その半導体素子を出荷しステップＳ１０に進む。
【００７０】
なお、半導体装置の電源／ＧＮＤ端子の電気特性測定結果がデータシート等に記載されている場合であっても、その開示されたデータの効果は同種類（同じ型番）の全ての半導体装置に及ぶことは言うまでもない。
【００７１】
ステップＳ１０において、半導体装置性能表示法を持つ半導体装置を購入したユーザーは、半導体装置の電源／ＧＮＤ端子２０２の雑音情報を元に基板２０１を設計する。その結果、図２（ｂ）に示すように、部品数を削減することで、低コストおよび高密度実装を実現し、ＥＭＩ対策時間を短縮する実装指針をユーザーに対して開示できる。
【００７２】
次に、図５のステップＳ８に示した半導体装置１０２の電源／ＧＮＤ端子２０２の雑音強度を測定する方法について説明する。図９は、図５ステップＳ８で示した半導体装置１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７を測定する実施形態を表す図である。
【００７３】
図９において、９０１は半導体装置１０２の電源／ＧＮＤ端子２０２の電源雑音強度１０７を測定するために実使用条件に近い形で設計された試験用基板であり、９０２は半導体装置１０２近傍の磁界分布を測定するための磁界アンテナであり、９０３は磁界アンテナ９０２を移動させるためのステージであり、９０４は半導体装置１０２において半導体チップ６０１と端子１０３間を接続するボンディングワイヤであり、９０５は磁界アンテナ９０２で誘起された電圧を増幅する前段増幅器であり、９０６は磁界アンテナ９０２で誘起された電圧を測定する測定器であり、９０７は測定器９０６で測定された測定データを処理し記憶するＰＣである。
【００７４】
つぎに動作について説明する。磁界アンテナ９０２は、ステージ９０３によって半導体装置１０２の端子１０３近傍の上空を移動し、半導体装置１０２の端子１０３の近傍磁界分布により磁界アンテナ９０２に誘起する電圧を、前段増幅器９０５によって増幅し、測定器９０６により観測された値をＰＣ９０７にとり込む。このとき、アンテナ９０２に誘起した電圧値とともに、アンテナ９０２の位置座標も同時に取得しＰＣ９０７に記憶させる。また、測定器は、周波数領域で電圧強度のみ測定できるスペクトラムアナライザや、参照信号（正弦波）に対する電圧強度と位相を測定できるベクトル電圧計でも良い。ＰＣ９０７に取り込まれた、アンテナ９０２に誘起した電圧値は、所定の換算式を用いて磁界強度値に変換される。この磁界分布測定結果をもとに、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を特定することができる。
また、樹脂封止する前の半導体装置において、半導体チップと端子間を接続するボンディングワイヤやＴＡＢ配線などの近傍の磁界分布を測定することで、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を特定することもできる。
【００７５】
また、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を更に精度良く特定するために、磁界分布測定結果をから、その磁界分布を発生させる電流分布を算出することにより、電源雑音強度の大きい電源／ＧＮＤ端子もしくは対策優先度の高い電源／ＧＮＤ端子を特定してもよい。
【００７６】
この磁界分布測定結果より電流分布の逆算は、▲１▼３次元の磁界分布を測定しその磁界分布を発生する波源である電流の存在確立を求めて電流の位置求めたり、もしくは▲２▼２次元平面の磁界分布の測定結果を空間複素フーリエ変換を行い、これにδ関数を畳み込み積分することで狭ピッチの電流の位置を求めることでできる。例えば、▲２▼の手法では、１０μｍピッチでＬＳＩのボンディングワイヤ上もしくはパッケージ端子の近傍磁界を測定することで、２０μｍの分解能で電流の位置を求めることは可能である。
【００７７】
また、さらに磁界分布測定そのものの分解能を向上させるため、ビルドアップ基板の製造法や半導体プロセスを用いて、配線幅２０μｍ、配線間隔２０μｍの微小コイルを作り、これを磁界アンテナとして、半導体装置から高さ１０μｍ付近まで近づけることで、磁界分布の測定分解能を２０〜３０μｍまで向上させることができる。また、上記磁界アンテナで高分解能に測定された磁界分布から電流位置を逆算することで、電流位置の逆算精度を向上させることもできる。
【００７８】
また、半導体装置の電源／ＧＮＤ端子の電源雑音強度および対策優先度を測定する試験用基板は、ＩＥＣ（Ｉｎｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ：国際電気標準会議）で、標準化された半導体装置の電源雑音評価用ボードの仕様に準拠したものを使っても良いし、また、特定のユーザーの実装仕様に準拠した試験用基板を使っても良い。
【００７９】
これらの技術を利用することで、半導体装置の電源／ＧＮＤ端子に関する電源雑音強度および対策優先度を求めることが可能になる。
【００８０】
【発明の効果】
本発明によれば、ＬＳＩやマイコンなどの半導体装置において、これら半導体装置を使った基板を設計するユーザーが、適切な場所に適切なバイパスコンデンサやＥＭＩフィルタなどの部品を搭載することを可能とする半導体装置を提供することができる。
【図面の簡単な説明】
【図１】半導体装置の所定の電源端子毎に電気特性に関する情報を開示したデータシート等の一例を表す図
【図２】半導体装置を実装基板に実装した状態を示す図
【図３】半導体装置の所定の電源端子毎に電気特性に関する情報を開示したデータシート等の一例を表す図
【図４】半導体装置の所定の電源端子毎に電気特性に関する情報を開示したデータシート等の一例を表す図
【図５】半導体装置の製造工程を示す図
【図６】所定の電源／ＧＮＤ端子にマーキングしたＢＧＡ型半導体装置を示す図
【図７】所定の電源／ＧＮＤ端子にマーキングしたＱＦＰ型半導体装置を示す図
【図８】電源雑音強度もしくは対策優先度情報を有するレイアウトＣＡＤ上の半導体装置シンボルを示す図
【図９】半導体装置の雑音強度を試験する様子を示す図
【図１０】電源雑音強度情報をパッケージ表面に開示した半導体装置を示す図
【図１１】対策優先度情報をパッケージ表面に開示した半導体装置を示す図
【図１２】半導体装置の電源雑音強度もしくは対策優先度情報およびシミュレーションに関する情報の流れを示す図
【図１３】半導体装置の電源雑音強度もしくは対策優先度情報を用いた基板設計工程を示す図
【図１４】従来のデータシートに記載される半導体装置の絶対最大定格
【図１５】従来のデータシートに記載される半導体装置のＤＣ特性
【図１６】従来のデータシートに記載される半導体装置のＡＣ特性
【図１７】従来のデータシートに記載される半導体装置のクロック・制御信号タイミング特性
【図１８】ノイズ検証装置のブロック図
【図１９】ノイズ解析装置の機能的な構成を示すブロック図
【符号の説明】
１０１データシート、１０２マイコン、１０３端子、１０４端子番号、１０５端子名、１０６機能、１０７電源雑音強度、２０１実装基板、２０２電源／ＧＮＤ端子、２０３バイパスコンデンサ、２０４ＥＭＩフィルタ、２０５メモリ、３０１ＥＭＩ対策優先度、４０１Ｉ／Ｏ使用数ごとの電源雑音強度もしくは対策優先度、６０１半導体チップ、６０２着色された電源／ＧＮＤボール、６０３着色された電源／ＧＮＤボール群、７０１マーキング、８０１素子ライブラリ、８０２ＣＡＤ入力画面、８０３半導体装置シンボル、８０４半導体装置シンボル上のマーキング、８０５端子情報表示窓、９０１試験用基板、９０２磁界アンテナ、９０３ステージ、９０４ボンディングワイヤ、９０５前段増幅器、９０６測定器、９０７ＰＣ
Claims (10)
- 複数の入出力端子、電源端子およびＧＮＤ端子を持つ半導体装置において、
前記電源端子およびＧＮＤ端子の不要電磁雑音の原因となる電源雑音強度の大きい端子が該端子の着色又はマーキングにより該電源端子およびＧＮＤ端子の他の端子及び前記複数の入出力端子と識別されていることを特徴とする半導体装置。 - 複数の入出力端子、電源端子およびＧＮＤ端子を持つ半導体装置において、
前記電源端子およびＧＮＤ端子の不要電磁雑音を低減するために雑音対策を行うべき優先順位の高い端子が該端子の着色又はマーキングにより該電源端子およびＧＮＤ端子の他の端子及び前記複数の入出力端子と識別されていることを特徴とする半導体装置。 - 請求項１記載の半導体装置であって、前記マーキングは前記電源雑音強度を前記半導体装置のパッケージに捺印することで表示されていることを特徴とする半導体装置。
- 請求項２記載の半導体装置であって、前記マーキングは前記電源端子およびＧＮＤ端子の雑音対策を行うべき優先順位の高い端子の対策優先度に応じて表示されていることを特徴とする半導体装置。
- 複数の入出力端子、電源端子およびＧＮＤ端子を備えた半導体装置を実装基板に搭載してなる電子装置の設計支援方法であって、
前記半導体装置に設けられた電源端子及びＧＮＤ端子から、該半導体装置の不要電磁雑音を低減するために雑音対策を行う優先順位の高い端子を特定し、且つ該特定された端子毎に該端子に関する電源雑音強度並びに対策優先度に関する情報を提供する工程と、
前記特定された端子に関する情報に基づき、前記実装基板の配線並びに該実装基板に搭載されて前記半導体装置に接続される電子部品に関する情報から、該半導体装置並びに該電子部品を該実装基板に実装して構成された前記電子装置に生じる不要電磁雑音を計算して、該不要電磁雑音に関する情報を提供する工程とを有することを特徴とする電子装置の設計支援方法。 - 請求項５記載の電子装置の設計支援方法であって、
前記半導体装置の前記電源端子及びＧＮＤ端子の前記特定された端子に関する前記電源雑音強度の情報は、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を複数の周波数帯において提供されることを特徴とする電子装置の設計支援方法。 - 請求項５記載の電子装置の設計支援方法であって、
前記半導体装置の前記電源端子及びＧＮＤ端子の前記特定された端子に関する前記電源雑音強度の情報は、雑音電流または雑音電圧または雑音電力値、または該雑音電流、該雑音電圧、該雑音電力に相当する物理量を時間波形もしくはウェーブレット列を用いて提供されることを特徴とする電子装置の設計支援方法。 - 請求項５記載の電子装置の設計支援方法であって、
前記半導体装置の前記電源端子及びＧＮＤ端子の前記特定された端子に関する前記対策優先度に関する情報は複数の周波数帯において提供されることを特徴とする電子装置の設計支援方法。 - 請求項５記載の電子装置の設計支援方法であって、
前記半導体装置の前記電源端子及びＧＮＤ端子の前記特定された端子に関する前記対策優先度に関する情報は時間波形もしくはウェーブレット列を用いて提供されることを特徴とする電子装置の設計支援方法。 - 請求項５記載の電子装置の設計支援方法であって、
前記半導体装置の前記電源端子及びＧＮＤ端子の前記特定された端子に関する前記電源雑音強度並びに前記対策優先度に関する情報を提供する工程において、該半導体装置のパッケージに固有に発生する該パッケージの共振による雑音強度および周波数に関する情報の少なくとも一方も複数の周波数帯について提供されることを特徴とする電子装置の設計支援方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277424A JP3731515B2 (ja) | 2001-09-13 | 2001-09-13 | 半導体装置および半導体装置を用いた電子装置の設計支援方法 |
| US10/243,965 US6875920B2 (en) | 2001-09-13 | 2002-09-13 | Semiconductor device and design support method of electronic device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277424A JP3731515B2 (ja) | 2001-09-13 | 2001-09-13 | 半導体装置および半導体装置を用いた電子装置の設計支援方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086721A JP2003086721A (ja) | 2003-03-20 |
| JP3731515B2 true JP3731515B2 (ja) | 2006-01-05 |
Family
ID=19101950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001277424A Expired - Fee Related JP3731515B2 (ja) | 2001-09-13 | 2001-09-13 | 半導体装置および半導体装置を用いた電子装置の設計支援方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6875920B2 (ja) |
| JP (1) | JP3731515B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050103212A1 (en) * | 2003-11-13 | 2005-05-19 | Eastern Tabletop Manufacturing Company, Inc. | Apparatus and method for presenting, serving and protecting food and beverages |
| US7356791B2 (en) * | 2005-05-27 | 2008-04-08 | Sonnet Software, Inc. | Method and apparatus for rapid electromagnetic analysis |
| JP2007128339A (ja) | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 半導体装置のパッケージ設計方法、これを実施するためのレイアウト設計ツール及びこれを用いた半導体訴追の製造方法 |
| JP2008009776A (ja) * | 2006-06-29 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法、設計装置、半導体集積回路システム、半導体集積回路実装基板、パッケージ、半導体集積回路 |
| US8762927B2 (en) * | 2006-10-11 | 2014-06-24 | Zuken Inc. | Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium |
| US20090250246A1 (en) * | 2008-04-07 | 2009-10-08 | Andrew Yaung | Solder by numbers, a method and system for populating printed circuit boards |
| CN102375094A (zh) * | 2010-08-19 | 2012-03-14 | 鸿富锦精密工业（深圳）有限公司 | 电磁辐射测量装置 |
| US9443046B2 (en) * | 2012-10-16 | 2016-09-13 | Toyota Motor Engineering & Manufacturing North America, Inc. | Determining the electromagnetic field in a computer aided design environment |
| US9335384B2 (en) | 2013-09-25 | 2016-05-10 | Qualcomm Incorporated | Adjustable magnetic probe for efficient near field scanning |
| WO2015089346A1 (en) | 2013-12-13 | 2015-06-18 | Battelle Memorial Institute | Electronic component classification |
| JP6645114B2 (ja) * | 2015-10-16 | 2020-02-12 | 富士通株式会社 | 設計支援プログラム、情報処理装置、および設計支援方法 |
| US10789550B2 (en) | 2017-04-13 | 2020-09-29 | Battelle Memorial Institute | System and method for generating test vectors |
| US11096323B2 (en) | 2017-04-18 | 2021-08-24 | CropZilla Software, Inc. | Machine control system providing actionable management information and insight using agricultural telematics |
| JP7128026B2 (ja) * | 2018-05-10 | 2022-08-30 | 三菱電機エンジニアリング株式会社 | 基準信号選択回路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05225360A (ja) | 1991-11-22 | 1993-09-03 | Hitachi Ltd | 半導体集積回路 |
| JPH077063A (ja) | 1993-06-14 | 1995-01-10 | Fujitsu Ltd | ノイズ検証方法 |
| JPH07294594A (ja) | 1994-04-28 | 1995-11-10 | Hitachi Ltd | 集積回路の雑音評価装置およびこれを用いる雑音低減方法 |
| JPH10223997A (ja) | 1997-02-12 | 1998-08-21 | Canon Inc | プリント配線基板 |
| JP3102389B2 (ja) | 1997-09-29 | 2000-10-23 | 日本電気株式会社 | 半導体装置 |
| JP3474090B2 (ja) | 1997-11-07 | 2003-12-08 | 株式会社日立製作所 | 電磁波発生源探査方法及び装置 |
| JP4427115B2 (ja) | 1998-12-04 | 2010-03-03 | 株式会社東芝 | 半導体装置のノイズ解析装置 |
| WO2000065651A1 (fr) | 1999-04-27 | 2000-11-02 | Hitachi, Ltd. | Ci a semi-conducteur |
| JP3471679B2 (ja) | 1999-10-15 | 2003-12-02 | 日本電気株式会社 | プリント基板 |
| JP2001118948A (ja) | 1999-10-15 | 2001-04-27 | Hitachi Ltd | 半導体素子搭載基板 |
| JP3395895B2 (ja) | 1999-10-18 | 2003-04-14 | 日本電気株式会社 | パターンオブジェクト作成方式 |
| JP2001194421A (ja) | 2000-01-05 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JP3675317B2 (ja) | 2000-08-31 | 2005-07-27 | 株式会社日立製作所 | 電磁波発生源探査装置 |
| US6608375B2 (en) * | 2001-04-06 | 2003-08-19 | Oki Electric Industry Co., Ltd. | Semiconductor apparatus with decoupling capacitor |
-
2001
- 2001-09-13 JP JP2001277424A patent/JP3731515B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-13 US US10/243,965 patent/US6875920B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6875920B2 (en) | 2005-04-05 |
| US20030052395A1 (en) | 2003-03-20 |
| JP2003086721A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3731515B2 (ja) | 半導体装置および半導体装置を用いた電子装置の設計支援方法 | |
| CN100541206C (zh) | 半导体器件的检查装置 | |
| US7199593B2 (en) | Apparatus and methods for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer | |
| Kim et al. | Closed-form expressions for the maximum transient noise voltage caused by an IC switching current on a power distribution network | |
| US20080113457A1 (en) | Method of chip manufacturing | |
| US6201403B1 (en) | Integrated circuit package shielding characterization method and apparatus | |
| Pape et al. | Generation and verification of boundary independent compact thermal models for active components according to the DELPHI/SEED methods | |
| US10955465B2 (en) | Method and apparatus for bond wire testing in an integrated circuit | |
| US6400164B1 (en) | Method for comparing package EMI performance at multiple clock speeds | |
| JP3988623B2 (ja) | 電子回路特性解析コンピュータプログラム及び特性解析方法 | |
| CN104657532B (zh) | 半导体器件设计方法和导电凸块图案增强方法 | |
| CN114818588A (zh) | 裸片ic的封装方法和系统 | |
| JP3337013B2 (ja) | 大規模集積回路の非接触計測装置 | |
| Irino et al. | SPICE simulation of power supply current from LSI on PCB with a behavioral model | |
| Cunha et al. | Validation by measurements of an IC modeling approach for SiP applications | |
| Ichikawa et al. | Experimental verification of power supply noise modeling for EMI analysis through on-board and on-chip noise measurements | |
| US6400160B1 (en) | Method and apparatus for mutual impedance coupling for component level EMI measurements | |
| Hu et al. | Application of chip-level EMC in automotive product design | |
| US20060063285A1 (en) | Methods for measuring die temperature | |
| Tu et al. | Electromagnetic interference measurement study in BGA package | |
| Deutschmann et al. | Influence of the IC power supply and decoupling capacitor arrangement on the electromagnetic emission | |
| Czepl et al. | Comparison of Simulation and Measurement of EMI-Induced Offset Voltages Occuring at Folded Cascode Operational Amplifiers | |
| JP2002016391A (ja) | Ｅｍｉシミュレーション装置 | |
| US20230207401A1 (en) | Analog sense points for measuring circuit die | |
| JP2005321864A (ja) | バイパスコンデンサ配置情報取得装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |