JPH077063A

JPH077063A - ノイズ検証方法

Info

Publication number: JPH077063A
Application number: JP5142348A
Authority: JP
Inventors: Shinichi Sawada; 真一澤田; Hisakatsu Nomura; 尚功野村; Takanori Suzuki; 高徳鈴木
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1993-06-14
Filing date: 1993-06-14
Publication date: 1995-01-10

Abstract

(57)【要約】【目的】半導体チップ上に配置されたパッドのノイズに
対する精度の高い検証を行うことを目的とする。【構成】論理回路データ入力装置１１は論理回路データ
を検査対象パッド判定装置１３に出力する。ライブラリ
入力装置１４はライブラリデータを前記判定装置１３に
出力する。パッド配置データ入力装置１６はパッド配置
データを前記判定装置１３に出力する。前記判定装置１
３は各データに基づいてノイズの嫌うパッドを求める。
配置検査装置１８は求めたパッドについて予め定めた範
囲内にノイズを出すパッドが配置されているどうか検査
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はノイズ検証方法に係り、
詳しくは半導体集積回路装置のノイズ検証方法に関する
ものである。

【０００２】近年、半導体集積回路装置はより大規模化
が進み、これに伴って入出力端子の増加してる。そのた
め、半導体チップ上の入出力パッドの配置は必然的によ
り近接した状態にレイアウトされる。その結果、隣接す
るパッド間において互いに流れる信号による影響はより
大きくなり、ノイズに強いパッドのレイアウトが要求さ
れ、そのためのノイズ検証が求められている。

【０００３】同様に、半導体チップを搭載するパッケー
ジ上に形成される該半導体チップ上のパッドとボンディ
ングワイヤを介して接続される各内装パターンの配置や
パッケージのパッケージピンの配置においても大規模化
に伴ってそれぞれより近接した状態にレイアウトされ
る。その結果、隣接する内装パターン間及びパッケージ
ピン間において互いに流れる信号による影響はより大き
くなり、ノイズに強い内装パターンやパッケージピンの
レイアウトが要求され、そのためのノイズ検証が求めら
れている。

【０００４】

【従来の技術】従来、半導体チップ上に形成されるパッ
ドの配置を検証する場合、該パッドがノイズを嫌うクロ
ック信号等が入力されるという認識のもとに、設計者に
指定してもらう。そして、該パッドについてのみ、該パ
ッドにノイズを与える出力パッド等が近くにないかどう
か手作業で検証していた。

【０００５】また、半導体集積回路装置の高速化に伴い
瞬時に多数の出力バッファの信号変化（同時スイッチン
グ）する場合が多々生じる。この多数の出力バッファの
同時信号変化に基づいて過渡的な電流が多量に流れ、電
源線は電流が大きく変化することからノイズの発生源と
なるおそれがある。そこで、論理シミュレーションによ
って得た出力信号波形を見ながら同時スイッチングの起
こっていそうなポイントを目視により確認して同時スイ
ッチングの発生の有無の検証を行っていた。

【０００６】

【発明が解決しようとする課題】しかしながら、前記ノ
イズの影響を与える範囲内についてノイズを発生する出
力パッド等がないかどうか検証は、設計者の指定に基づ
いて行われため、指定に間違いが起こりやすく正しい検
証は行われないという問題があった。しかも、ノイズに
嫌うパッドはクロック信号の入力パッドだけでなく、フ
リップフロップセルのクロック端子、セット端子、リセ
ット端子及びクリア端子や、ラッチセルのケート端子等
に信号を送る源となる入力パッドの全てが対象となる。
その結果、従来の検証方法では不完全で精度の高い検証
は不可能であった。

【０００７】さらに、半導体集積回路装置においては低
消費電力化が求められ、内部回路の低電圧化が進み、内
部と外部との電圧格差が大きくなっている。つまり、出
力バッファによりレベル変換され高電位の出力信号が出
力パッドから出力される。また、入力バッファは入力パ
ッドを介して高電位の信号を低電位の信号にレベル変換
して内部回路に出力することになる。従って、出力パッ
ドから出力さる高電位の出力信号によって、入力信号に
ノイズがのり入力バッファを誤動作させる問題がある。
その結果、出力パッドの近くにノイズに弱い信号を入力
するパッドを配置するのを避ける上でも入力パッドの配
置位置の検証はさらに重要となり、上記従来の検証方法
では不完全であった。

【０００８】また、同時スイッチングの発生の有無の検
証においても、同時スイッチングの起こっていそうなポ
イントを単に目視により確認しているだけで、パッドの
配置位置等を考慮した精度の高い検証はできない。すな
わち、駆動能力が小さい出力バッファが複数同時に信号
変化したり、電源パッドに近い位置にある入出力パッド
同志が複数同時に信号変化しても、その同時スイッチン
グによるノイズで他のセルに対して悪影響を及ぼさない
場合がある。また、従来の同時スイッチングの検証にお
いて、ノイズを信号値のように定量的に表すことができ
ないため、論理シミュレータにおいて同時スイッチング
による精度の高いノイズの検出はできなかった。特に、
回路の大規模化に伴い出力端子数が増加し、テストパタ
ーン数が膨大となり、従来の目視によるチェックでは非
常に時間を要し、同時スイッチングを見逃すとうい問題
が多々生じていた。

【０００９】また、回路の大規模化に基づいてその半導
体チップを搭載するパッケージにおいても、そのパッケ
ージに形成される各内装パターンやパッケージピンも互
いに近接配置される。従って、同様に内装パターンやパ
ッケージピンもチップ上のパッドと同様にノイズの影響
を非常に受けやすくなっている。しかしながら、従来で
は内装パターンやパッケージピンの配置の検証は行われ
ていなかった。その結果、パッケージに形成される各内
装パターンやパッケージピンの配置に基づく検証を行う
必要がある。

【００１０】本発明は上記問題点を解決するためになさ
れたものであって、半導体チップ上に配置されるパッド
のノイズに対する精度の高い検証が短時間に自動的に行
うことができるノイズ検証方法を提供することを目的と
する。

【００１１】

【課題を解決するための手段】請求項１の発明は、論理
回路データと、セル及び端子の属性を示すライブラリデ
ータからノイズを嫌うセルの入力端子を求め、その入力
端子から上流側のある各セルを順次検索して最終的に到
達する入力パッドを求め、その入力パッドを検査対象パ
ッドとし、パッド配置データから検査対象パッドと他の
入力パッド又は出力パッドのパッドの配置位置を求め、
その配置位置に基づいてノイズの影響の有無を判定する
ようにした。

【００１２】なお、セル及び端子の属性を示すライブラ
リデータは、各セルの入力端子について入力信号がノイ
ズを嫌うかどうかを示す情報を付加してもよい。請求項
３の発明は、論理回路データとテストパターンデータと
で得たチップ上のパッドの信号変化の出力信号情報と、
その各パッドに対応して設けられたバッフア回路部の信
号変化に伴って生じるノイズ量の経時変化を予め時刻毎
に定義したノイズ定義情報と、各パッドについて供給電
源毎にパッドを区分した区分情報とを用意し、区分情報
に基づいて区分されたパッド毎に、出力信号情報に基づ
いてパッドの信号変化を経時的に順次読出し、その信号
変化が発生したパッドについてノイズ定義情報からその
対応するバッファのノイズ量の経時的変化をその発生し
た時刻とその前後の時刻毎に登録し、その登録した各時
刻におけるノイズ量と他のパッドに基づくノイズ量とを
加算し、その加算値と予め定めた制限値とを比較し同時
スイッチングノイズの判定を行うようにするようにし
た。

【００１３】なお、区分情報には各供給電源毎に区分し
た区分内の各パッドについて、そのパッドの配置位置と
電源パッド配置位置との距離に基づくノイズ係数を定義
した係数情報をそなえてもよい。

【００１４】請求項５の発明は、以下の〜の少なく
ともいずれか１を選択し、その選択した中の位置情報、
ノイズ係数情報に基づいて検査対象が他の各非検査対象
から受けるノイズ量を加算し、その加算値とその検査対
象のノイズ制限値情報とを比較し検査対象のノイズの判
定を行うようにした。，半導体チップ上に各パッドの
配置位置を設定した位置情報と、１つの検査対象のパッ
ドに対して他のパッドを非検査対象としその検査対象に
ついて各非検査対象によるノイズ影響度を指標するノイ
ズ係数を各パッド毎に設定したノイズ係数情報と、検査
対象のパッドのノイズ制限値を各パッド毎に設定したノ
イズ制限値情報。，半導体チップを搭載するパッケー
ジ上に形成され、該半導体チップ上のパッドとの間でワ
イヤを介して接続される各内装パターンの配置位置を設
定した位置情報と、１つの検査対象の内装パターンに対
して他の内装パターンを非検査対象としその検査対象に
ついて各非検査対象によるノイズ影響度を指標するノイ
ズ係数を各内装パターン毎に設定したノイズ係数情報、
検査対象の内装パターンのノイズ制限値を各内装パター
ン毎に設定したノイズ制限値情報。，半導体チップを
搭載するパッケージのパッケージピンの配置位置を設定
した位置情報と、１つの検査対象のパッケージピンに対
する他のパッケージピンを非検査対象としその検査対象
について各非検査対象によるノイズ影響度を指標するノ
イズ係数を各パッケージピン毎に設定したノイズ係数情
報、検査対象のパッケージピンのノイズ制限値を各パケ
ージピン毎に設定したノイズ制限値情報。

【００１５】

【作用】請求項１の発明によれば、各入力パッドに対し
てノイズの影響を与える他の入力パッドの配置位置を考
慮してノイズの検証を行うようにしたので、ノイズに対
する精度の高い検証を行うことができる。しかも、論理
回路データ、セル及び端子の属性を示すライブラリデー
タ及びパッド配置データを使って行うので、自動的にか
つ短時間にノイズ検証ができる。

【００１６】請求項３の発明によれば、区分情報に基づ
いて区分されたパッド毎に、出力信号情報に基づいてパ
ッドの信号変化を経時的に順次読出し、その信号変化が
発生したパッドについてノイズ定義情報からその対応す
るバッファのノイズ量の経時的変化をその発生した時刻
とその前後の時刻毎に登録し、その登録した各時刻にお
けるノイズ量と他のパッドに基づくノイズ量とを考慮し
てノイズの検証をしたので、ノイズに対する精度の高い
検証を行うことができる。しかも、論理回路データ、テ
ストパターンデータ、ノイズ定義情報及び区分情報を使
って行うので、自動的にかつ短時間にノイズ検証ができ
る。

【００１７】請求項５の発明は、位置情報、ノイズ係数
情報に基づいて検査対象が他の各非検査対象から受ける
ノイズ量を加算し、その加算値とその検査対象のノイズ
制限値情報とを比較し検査対象のノイズの判定を行うよ
うにしたので、ノイズに対する精度の高い検証を行うこ
とができるとともに自動的にかつ短時間にノイズ検証が
できる。

【００１８】

【実施例】（第一実施例）以下、本発明を具体化した一
実施例を図１〜図６に従って説明する。

【００１９】図１は半導体チップ上に配置されるパッド
のノイズ検証装置のブロック図を示す。論理回路データ
入力装置１１は図示しない論理回路データ作成装置で作
成した論理回路データを記憶した記憶装置１２から該論
理回路データを読出して検査対象パッド判定装置１３に
出力する。ライブラリ入力装置１４は製造する各半導体
装置の品種毎に予め用意された各種セルとそのセルの端
子の属性が示されるデータがライブラリデータとして記
憶される記憶装置１５から所望のデータを読出して検査
対象パッド判定装置１３に出力する。

【００２０】パッド配置データ入力装置１６は製造する
各半導体装置の品種毎に予め用意された各種のパッド配
置データを記憶した記憶装置１７から所定のパッド配置
データを読出して検査対象パッド判定装置１３に出力す
る。

【００２１】論理回路データはネットリストであって、
論理回路が図２に示される回路であるとき、図３に示す
ようにセルテーブル１２ａとピンテーブル１２ｂにて登
録される。セルテーブル１２ａは図２で示す論理回路を
構成する入出力パッドを含む各セル（固有セル）の名
（固有セル名）が登録され、各固有セルに対して該固有
セルとして使用されるセル（ライブラリセル）が登録さ
れている。ライブラリセルは記憶装置１５に記憶された
ライブラリデータ中の各ライブラリセルが使用されてい
る。ピンテーブル１２ｂはセルテーブル１２ａに登録さ
れた固有セルに設けられる固有ピンの名と、その固有セ
ルに使用されるライブラリセルに対するライブラリピン
の名、そのピンが接続する所属ネット番号が登録されて
いる。そして、セルテーブル１２ａの各固有セルに対し
てピンテーブル１２ｂの各固有ピンは図示しないポイン
タにて関係づけられている。

【００２２】従って、各固有セルに対してどんなライブ
ラリセルが使用され、そのセルにはどんな端子が設けら
れかつそれぞれの端子はどのネットと接続されているか
がわかる。ちなみに、図２に示す固有セル名「Ａ３」は
セルテーブル１２ａからライブラリセル名が「ＦＦ（特
定のフリップフロップの名）」であることがわかる。ま
た、ピンテーブル１２ｂから三種類の入力ピンａ，ｂ，
ｃを有するとともに、二種類の出力ピンｘ，ｙを有する
ことがわかる。そして、入力ピンａはネット番号Ｎ９
に、入力ピンｂはネット番号Ｎ１０に、入力ピンｃはネ
ット番号Ｎ８に接続され、出力ピンｘはネット番号Ｎ１
１に、出力ピンｙはネット番号Ｎ１２にそれぞれ接続さ
れることがわかる。

【００２３】ライブラリデータは図４に示すようにライ
ブラリセルテーブル１５ａとライブラリピンテーブル１
５ｂで表現される。ライブラリセルテーブル１５ａは実
際に半導体チップ上に形成される入出力パッドを含む各
種の各セル（ライブラリセル）の名（ライブラリセル
名）が予め登録されている。ピンテーブル１５ｂは各ラ
イブラリセルに設けられるライブラリピンの名（ライブ
ラリピン名）と、そのピンの属性すなわち出力端子ピン
か入力端子ピンを示すフラグデータ、そのピンがノイズ
を嫌う（弱い）ピンかどうか示すノイズフラグが予め登
録されている。そして、ライブラリセルテーブル１５ａ
の各ライブラリセルに対してライブラリピンテーブル１
５ｂの各ライブラリピンは図示しないポインタにて関係
づけられている。

【００２４】従って、各ライブラリセルに対してどんな
端子ピンが備えられ、その端子ピンが入力端子ピンなの
か出力端子ピンなのかがわかるとともに、ノイズを嫌う
端子ピンかどうかがわかる。ちなみに、図４において、
ライブラリセル名がＦＦ（前記特定のフリップフロッ
プ）の入力端子ピンａ，ｂがノイズを嫌う入力端子ピン
であることががわかる。

【００２５】パッド配置データは図５に示すようにパッ
ド配置テーブル１７ａに登録されている。パッド配置テ
ーブル１７ａは例えば図２に示す論理回路の入力パッド
及び出力パッドの半導体チップに配置する場合に図６に
示す位置に各パッドが配置されることを示すデータが予
め登録されている。そして、該テーブル１７ａにはその
論理回路に使われる入力パッド及び出力パッドの固有セ
ル名とその固有セル名の配置を示す配置データが記憶さ
れ、図６に示すように、半導体チップ１９上のどの位置
に各入出力パッドがどこに配置されるかがわかることに
なる。

【００２６】検査対象パッド判定装置１３は論理回路デ
ータ入力装置１１から論理回路データ、ライブラリ入力
装置１４及びパッド配置データ入力装置１６からその論
理回路データを使用する半導体装置の品種のライブラリ
データ及びパッド配置データを入力する。検査対象パッ
ド判定装置１３は各データに基づいて半導体チップ上に
配置される各パッドの中で検査の対象とするパッド（検
査対象パッド）を判別処理を実行する。

【００２７】検査対象パッド判定装置１３は、論理回路
データのセルテーブル１２ａとライブラリデータのライ
ブラリセルテーブル１５ａ及びライブラリピンテーブル
１４ｂに基づいて論理回路データ中の各固有セルのライ
ブラリセルについてライブラリデータ中のライブラリセ
ルがノイズを嫌うセルかどうか検索する。すなわち、検
査対象パッド判定装置１３はライブラリピンテーブル１
５ｂからノイズを嫌うピンかどうか示すノイズフラグを
検索し、ノイズを嫌うピンとそのピンライブラリセルを
求める。

【００２８】検査対象パッド判定装置１３は求めたノイ
ズを嫌うピンライブラリセルのピンから論理回路データ
のセルテーブル１２ａ及びピンテーブル１２ｂに基づい
て該ピンに信号を送る源となる入力パッドを求める。す
なわち、検査対象パッド判定装置１３は求めたノイズを
嫌うライブラリセルのピンから上流側のある各セルを順
次検索（バックトレース）して最終的に到達する入力パ
ッドを求める。そして、検査対象パッド判定装置１３は
求められた入力パッドを検査対象パッドとして配置検査
装置１８に出力する。

【００２９】配置検査装置１８はこの検査対象パッドと
検査対象パッド判定装置１３を介して入力されるパッド
配置データ入力装置１６のパッド配置データに基づいて
検査対象パッドの配置位置が他のパッドが発生するノイ
ズの影響を受ける範囲にあるかどうかの検査を行う。す
なわち、本実施例では、配置検査装置１８は検査対象パ
ッドの配置位置が出力パッドの配置位置が該出力パッド
がノイズを発生したら検査対象パッドが影響をうける範
囲にあるどうかを求める。尚、その範囲は予め配置検査
装置１８に登録されている。配置検査装置１８はこの範
囲とパッド配置データに基づいて検査対象パッドと他の
各出力パッドとの距離を求め、その距離が予め定めた範
囲内かどうか比較する。そして、配置検査装置１８は範
囲内ならば当該検査対象パッドの配置はエラーとして登
録するとともに、ブザー等のエラーメッセージを行う。
また、配置検査装置１８は範囲外ならば当該検査対象パ
ッドの配置は正しいとして登録するようになっている。

【００３０】つぎに、上記のように構成した検証装置の
作用について説明する。尚、説明の便宜上図２に示す論
理回路に基づくパッドの配置におけるノイズ検証につい
て説明する。

【００３１】今、検査対象パッド判定装置１３が論理回
路データ、その論理回路データを使用する半導体装置の
品種のライブラリデータ及びパッド配置データを入力す
ると、同判定装置１３は論理回路データのセルテーブル
１２ａに登録されている全ての固有セルを検索対象とし
て検索をする。判定装置１３は図３に示すようにセルテ
ーブル１２ａに登録された固有セル名が「Ｐ１」〜「Ｏ
２」までの１３個全ての固有セルを順番に読み出す。そ
して、読み出した固有セルに対するライブラリセルから
ライブラリセルテーブル１５ａのライブラリセルを介し
てライブラリピンテーブル１５ａ中のそのライブラリセ
ルのピン名を検索する。そして、ライブラリセルのピン
名が検索されると、そのピン名に付加されたノイズフラ
グを読み出す。そして、ノイズフラグがノイズを嫌わな
い（強い）データであるとき、次の当該ライブラリセル
のピンについてノイズフラグの検査を行う。また、ピン
が他にない場合には、次の新たな固有セルについて上記
と同様にピンの検索を行う。

【００３２】また、ノイズフラグがノイズを嫌う（弱
い）データであるとき、検査対象パッドの検索を行う。
この場合、ライブラリピンテーブ１５ｂから明らかなよ
うに、固有セル名が「Ａ３」、すなわちライブラリセル
名が「ＦＦ」の入力ピンａまではノイズを嫌うピンは検
索されない。

【００３３】そして、ノイズフラグに基づいてライブラ
リセル名「ＦＦ」の入力ピンａがノイズを嫌うピンと判
定されると、その「ＦＦ」の入力ピンａを基準に上流側
のある各セルを順次検索（バックトレース）して最終的
に到達する入力パッドを求める。すなわち、ピンテーブ
ル１２ｂの所属ネット番号からライブラリセル名「Ｆ
Ｆ」の入力ピンａがどのネットに所属するか（この場合
にはネットＮ９）を検索し、そのネットＮ９に属するセ
ルの出力ピンを同ピンテーブル１２ｂ上で検索する。

【００３４】そして、同ピンテーブル１２ｂ及びセルテ
ーブル１２ａから明らかなように固有セル名「Ａ１」
（ライブラリセル名「ＡＮＤ」）の出力ピンｘであるこ
とがわかる。次に、その出力ピンｘを持つライブラリセ
ル名「ＡＮＤ」の入力ピンａを求め、その入力ピンａに
おける所属ネット番号からネットＮ６を求める。そし
て、上記と同様な方法で、固有セル名「Ｉ１」（ライブ
ラリセル名「ＩＢＦ」）を求め、そのライブラリセル名
「ＩＢＦ」の入力ピンａから同様に固有セル名「Ｐ１」
（ライブラリセル名「ＩＰＤ」）を求める。

【００３５】固有セル名「Ｐ１」（ライブラリセル名
「ＩＰＤ」）の入力パッドが求まると、そのパッドを検
査対象パッドとして登録した後、次のライブラリセル名
「ＦＦ」の入力ピンｂについて同様な検索を行う。そし
て、同様にこの場合には検査対象パッドとしての固有セ
ル名「Ｐ３」（ライブラリセル名「ＩＰＤ」）が登録さ
れる。

【００３６】以後同様な検索がなされ全てのセルについ
て検索が行われると、検査対象パッド判定装置１３によ
る判定を完了する。すなわち、判定装置１３によって、
ノイズを嫌うピンライブラリセルのピンに信号を送る源
となるパッド（検査対象パッド）が求められる。

【００３７】検査対象パッド（この場合「Ｐ１」「Ｐ
３」）が求まると、この検査対象パッドの配置の検証
を、配置検査装置１８にて行う。まず、パッド配置テー
ブル１７ａから固有セル名「Ｐ１」の配置位置（図６に
おいて上側の左から２番目のパッド）を求め、該固有セ
ル名「Ｐ１」と出力パッドとの相対距離を求める。すな
わち、出力パッドは固有セル名「Ｐ４」「Ｐ５」である
ので、固有セル名「Ｐ１」と各固有セル名「Ｐ４」「Ｐ
５」との間で相対距離が求められ、その距離が予め定め
た範囲内にあるか比較される。この場合、固有セル名
「Ｐ１」に対して各固有セル名「Ｐ４」「Ｐ５」は範囲
外なので、固有セル名「Ｐ１」の検査対象パッドは各固
有セル名「Ｐ４」「Ｐ５」の出力パットが発生するノイ
ズに対して影響を受けないと判定する。すなわち、固有
セル名「Ｐ１」の検査対象パッドの配置は正しい位置に
あると判定する。

【００３８】次に、固有セル名「Ｐ３」と各固有セル名
「Ｐ４」「Ｐ５」との間で相対距離が求められ、その距
離が予め定めた範囲内にあるか比較される。図６に示す
ように、固有セル名「Ｐ３」と固有セル名「Ｐ４」は予
め定めた範囲内にある隣接した配置になっている。従っ
て、固有セル名「Ｐ３」の検査対象パッドは各固有セル
名「Ｐ４」の出力パットが発生するノイズに対して影響
を受けると判定する。すなわち、固有セル名「Ｐ３」の
検査対象パッドの配置は正しい位置にないと判定し、そ
の旨のメッセージをブザーで報知するとともに登録す
る。

【００３９】このように本実施例においては、各ライブ
ラリセルのピンについてノイズを嫌うピンかどうかをノ
イズフラグで識別できるようにした。そして、このノイ
ズフラグの内容に基づいてノイズを嫌うライブラリセル
のピンを求め、該ピンに信号を送る源となる入力パッド
を論理回路データを用いてバックトレースして求める。
そして、求めた入力パッド（検査対象パッド）の配置が
該出力パッドからのノイズの影響を受ける位置にあるど
うかを判定するようにした。

【００４０】従って、設計者の指定によらないで、ノイ
ズフラグを識別するだけで自動的にかつ精度の高いノイ
ズに対する検証が短時間に行うことができる。なお、本
実施例では配置検査について予め定めた範囲と検査対象
パッドと出力パッドとの距離を比較したが、これを例え
ば出力パッドが隣に存在するか否かをの判断で行っても
よい。また、本実施例では検査対象パッドと出力パッド
とを比較したが、検査対象パッドと電源パッドも比較対
象にしてもよい。（第二実施例）次に、多数の出力バッファの同時スイッ
チングに基づくノイズ発生の検証を行う同時スイッチン
グノイズ検証装置の実施例を図７〜図１４に従って説明
する。図７は同時スイッチングノイズ検証装置の概念を
示すブロック図を示す。

【００４１】論理シミュレーション部２１はシミュレー
ションを行うためのテストパターンの信号データを記憶
する記憶装置２１ａ、シミュレーションの対象となる論
理回路データを記憶する記憶装置２１ｂ及び論理シミュ
レータ２２ｃとから構成されている。論理シミュレータ
２２ｃは論理回路データと信号データを使用して作成し
た論理回路データの動作シミュレーションを行い、信号
データに対して各出力端子（出力パッド）の信号変化の
情報（信号変化情報）を作成するようになっている。

【００４２】出力信号情報格納部２２は記憶装置２２ａ
からなり、記憶装置２２ａは前記論理シミュレータ２２
ｃで作成された信号変化情報を出力信号データとして記
憶するようになっている。

【００４３】区分情報定義部２３は記憶装置からなり、
本実施例では半導体装置の品種、すなわち前記論理回路
データに基づいて製造される半導体チップに配置される
各パットの属するグループを定義した区分情報２３ａが
格納されている。すなわち、図８に示すように本実施例
では論理回路データに基づく回路が形成される半導体チ
ップ２４に外周部に予めパッド配置データに基づいて定
義された位置に配置される多数の各入力及び出力パッド
が形成される。また、半導体チップ２４に外周部の所定
の複数個所にそれぞれの電源線（本実施例ではクランド
線）に電源を供給するた電源パッドが設けられている。
そして、区分情報２３ａはその各パッドがどの電源（グ
ランド線）に属するか、即ち各パッドに接続される入出
力バッファの電源がどの電源に属するか分類したデータ
である。そして、本実施例では各パッドは８個の区分Ｖ
ｇ１〜Ｖｇ８の中に分類され定義される。

【００４４】尚、説明の便宜上、図８において、チップ
２４には電源パッド位置に「Ｖｓｓ」を表示し、その隣
接位置のカッコ内の数値は配置位置を示す番号を示して
いる。従って、区分Ｖｇ１の電源グループには９７〜６
のパッドが区分され、区分Ｖｇ２の電源グループには８
〜２６のパッドが区分される。そして、図９に示すよう
に各区分Ｖｇ１〜Ｖｇ８に対してその属するパッドが定
義され区分情報２３ａとして格納されている。

【００４５】また、区分情報定義部２３には区分された
各パッドに対するノイズ係数が定義され係数情報２３ｂ
が登録されている。各パッドのノイズ係数を、例えば区
分Ｖｇ２の各パッドを例にして説明する。図１０は区分
Ｖｇ２の各パッドに付与されるノイズ係数（図ではノイ
ズ変化量と記す）である。つまり、区分Ｖｇ２中の各パ
ッドのうち、区分Ｖｇ２の両側に配置される電源パッド
に遠いほど入出力バッファのスイッチン動作に基づく電
源線に与える影響は大きい。そのために、電源パッドに
近いほどノイズ係数を小さく遠いほど大きな値に設定さ
れいる。この値は予め試験等で求め定義したものであ
る。従って、図１０から明らかなように区分Ｖｇ２中の
各パッドのうち、真ん中に配置されるパッドが最もノイ
ズ係数が大きく、両端のパッドが最もノイズ係数が小さ
くなる。同様に他の区分の各パッドについても同様な方
法でノイズ係数が定義されている。

【００４６】同時変化ノイズ定義部２５は記憶装置から
なり、各パッド（本実施例では出力パッドのみ）に対し
て接続されたバッファ回路（出力バッファ回路）につい
てそのバッファ回路が信号変化したときのノイズの経時
的変化をその時々のノイズ量で定義され格納されてい
る。図１１はバッドに接続された出力バッファ回路が高
電位（Ｈレベル）から低電位（Ｌレベル）に信号変化し
たとき、その変化に基づくノイズ量の経時的変化を表し
た図である。ノイズ量の経時的変化は予め試験等によっ
て得られたものである。そして、図１１に示すように、
ノイズ量は信号変化のレベルが同バッファ回路のスレシ
ッョルドレベル時点を最大にその時点から離れるほど
（安定したレベルに近づくほど）小さな値となる。そし
て、その変化量をスレシッョルドレベルの時点を基準に
前と後において予め定めた時間で時分割してその時分割
した時刻におけるノイズ量を求めている。そして、図１
２に示すように、各パッド毎に接続されるバッファ回路
に対する各時刻毎のノイズ量をそのバッファ回路名とと
もに格納する。同様に、ＬレベルからＨレベルに信号変
化する場合についても同様な方法で各パッド毎に定義さ
れ格納されている。

【００４７】同時スイッチング検出部２６は、同時スイ
ッチングチェック部２６ａと判定結果処理部２６ｂとか
ら構成されている。同時スイッチングチェック部２６ａ
は前記出力信号情報格納部２２の記憶装置２２ａに格納
された論理シミュレータ２２ｃで作成された出力信号デ
ータを入力して各出力パッドに現れる信号変化をタイム
ホール上に記憶する。そして、そのタイムホイール上に
記憶した各出力パッドの信号変化の時刻を基準にそれぞ
れその出力パッドに対して同時変化ノイズ定義部２５で
定義されている前後各時刻毎のノイズ量をタイムホイー
ルＴＨ（図１４参照）上に登録するようになっている。
従って、タイムホイール上は各パッドにおける信号変化
に基づく経時的に変化するノイズ量が登録される。その
結果、複数パッドのノイズが重合する時刻が存在するこ
とになる。

【００４８】そして、時刻毎にその時々に発生している
各パッドのノイズ量の加算を行うようにしている。加算
の方法はまず、ノイズを発生しているパッドについて区
分情報定義部２３の区分情報２３ａに基づいて同一区分
のパッド同志を集める。次に、同一区分のパッドについ
て付与される係数情報２３ｂを読み出す。そして、同一
区分のパッド毎にその時刻におけるそのパッドのノイズ
量にそのパッドの係数情報２３ｂを乗算する。そして、
パッド毎に乗算した値を加算する。そして、この加算し
た値をその時刻におけるノイズ総量Ｎする。そして、求
めたノイズ総量Ｎについて予め定めた制限値Ｍと比較
し、制限値Ｍよりノイズ総量Ｎが大きいとき、その区分
された出力パットのなかで同時スイッチングノイズが発
生したと判定する。また、制限値Ｍよりノイズ総量Ｎが
小さいとき、同時スイッチングノイズが発生していない
判定するようになっている。

【００４９】判定結果処理部２６ｂは同時スイッチング
チェック部２６ａで得た結果を記録するようになってい
る。次に、上記のように構成された同時スイッチングノ
イズ検証装置の作用を同時スイッチングチェック部２６
ａの動作を示す図１３に示すフローチャートに従って説
明する。

【００５０】今、同時スイッチングチェック部２６ａは
前記出力信号情報格納部２２の記憶装置２２ａに格納さ
れた出力信号データを順次入力する。そして、出力信号
データに基づいて最初の信号変化のデータ、すなわち出
力端子（パッド）、変化時刻及び信号値（Ｈレベルから
Ｌレベル又はＬレベルからＨレベル）を得ると（ステッ
プ１、以下Ｓ１という）、Ｓ２にて該データがあったと
判断してステップ３に移る。Ｓ３において、該変化時刻
を基準にして以前に信号変化（イベント）がありその変
化時刻が予め定めた最大時間ＴＮMAX 内にあるかどうか
をチェックする。この時点では最初の信号変化のデータ
なので、最大時間ＴＮMAX 内にないのでＳ７に移る。

【００５１】Ｓ７において、図１４に示すようにタイム
ホイールＴＨ上にその信号変化（イベント）に基づく変
化時刻を基準にその前後の各時刻のノイズ量を登録する
ようになっている。すなわち、この場合に時刻Ｔ＋２に
区分Ｖｇ１中の一つのパッドＰ１１に信号変化が発生し
た時、同時変化ノイズ定義情報に基づいて図１４に示す
ようにタイムホイールＴＨには時刻Ｔ＋２を基準にその
前後の時刻（この場合には時刻Ｔ〜Ｔ＋４）にその信号
変化に起因したイベントＥVa〜ＥVeを登録するととも
に、その各イベントＥVa〜ＥVeにおけるノイズ量Ｎa 〜
Ｎe を登録する。この各ノイズ量は時刻Ｔ＋２のイベン
トＥVaのノイズ量Ｎa を基準にその時刻から遠ざかるほ
ど小さな値となる。

【００５２】そして、時刻Ｔ＋２における区分Ｖｇ１中
のパッドＰ１１の信号変化に基づく登録が終了すると、
各時刻（この時点では時刻Ｔ〜Ｔ＋４）におけるノイズ
総量Ｎの計算を行う。この時点ではまだパッドＰ１１の
イベントＥVa〜ＥVeしか登録されていないので、各時刻
のノイズ総量ＮT 〜ＮT+5 はパッドＰ１１のイベントＥ
Va〜ＥVeのノイズ量Ｎa 〜Ｎe とパッドＰ１１のノイズ
係数に基づいて行われる。

【００５３】そして、各時刻毎のノイズ総量ＮT 〜ＮT+
5 の計算が終了すると、Ｓ８に移る。Ｓ８では予め設定
された制限値Ｍと各時刻毎のノイズ総量ＮT 〜ＮT+5 が
それぞれ比較される。そして、各時刻のノイズ総量Ｎの
中で制限値Ｍを越えるものがあるとき、その時刻を記憶
した後、Ｓ１に戻り次の信号変化のデータを入力する。

【００５４】すなわち、図１４に示すように、時刻Ｔ＋
３で区分Ｖｇ１中のパッドＰ１２，Ｐ１３が同時に信号
変化が発生し、各時刻（時刻Ｔ＋１〜Ｔ＋５）において
パッドＰ１２についてはイベントＥVf〜ＥVj及びそのノ
イズ量Ｎf 〜Ｎj が登録される。また、同様に、パッド
Ｐ１３についてはイベントＥVk〜ＥVo及びそのノイズ量
Ｎk 〜Ｎo が登録されることになる。

【００５５】そして、新たなこの時点での各時刻( この
時点では６個の時刻Ｔ〜Ｔ６）のノイズ総量ＮT 〜ＮT+
6 が求められる。ちなみに、時刻Ｔ＋２では同一区分Ｖ
ｇ１のパッドＰ１１のイベントＥVa，パッドＰ１２のイ
ベントＥVg，パッドＰ１３のイベントＥVlが登録されて
いる。また、時刻Ｔ＋３では同一区分Ｖｇ１のパッドＰ
１１のイベントＥVc，パッドＰ１２のイベントＥVf，パ
ッドＰ１３のイベントＥVkが登録されている。さらに、
時刻Ｔ＋４では同一区分Ｖｇ１のパッドＰ１１のイベン
トＥVe，パッドＰ１２のイベントＥVh，パッドＰ１３の
イベントＥVmが登録されている。

【００５６】つづいて、これら各時刻Ｔ〜Ｔ６において
同一区分Ｖｇ１のなかでノイズ総量ＮT 〜ＮT+6 が求め
られる。そして、例えば各パッドＰ１１, Ｐ１２, Ｐ１
３のノイズ係数がノイズ係数情報からそれぞれＫP11 ，
ＫP12 ，ＫP13 とすると、時刻Ｔ＋２のノイズ総量ＮT+
2 が下記のように求められる。

【００５７】ＮT+2 ＝ＫP11 ・Ｎa ＋ＫP12 ・Ｎg ＋ＫP13 ・Ｎl また、時刻Ｔ＋３のノイズ総量ＮT+3 が下記のように求
められる。ＮT+3 ＝ＫP11 ・Ｎc ＋ＫP12 ・Ｎf ＋ＫP13 ・Ｎk さらに、時刻Ｔ＋４のノイズ総量ＮT+4 が下記のように
求められる。

【００５８】ＮT+4 ＝ＫP11 ・Ｎe ＋ＫP12 ・Ｎh ＋ＫP13 ・Ｎm 上記のように求めた各時刻Ｔ〜Ｔ６のノイズ総量ＮT 〜
ＮT+6 はそれぞれ制限値Ｍと比較される。

【００５９】そして、例えばノイズ総量ＮT 〜ＮT+6 の
うち時刻Ｔ＋２，Ｔ＋３のノイズ総量ＮT+2 ，ＮT+3 が
制限値Ｍを超える値のとき、同時スイッチングが時刻Ｔ
＋２，Ｔ＋３に発生したと判定しその時刻Ｔ＋２，Ｔ＋
３を記憶する。

【００６０】また、図１４において、時刻Ｔ＋７と時刻
Ｔ＋１０にそれぞれ区分Ｖｇ２のパッドＰ２１，Ｐ２２
に信号変化が生じ、その信号変化に基づいてそれぞれイ
ベントＥVp〜ＥVt, ＥVu〜ＥVy及びノイズ量Ｎp 〜Ｎt,
Ｎu 〜Ｎy が登録される。

【００６１】そして、この場合にも、その時々で区分Ｖ
ｇ２のパッドＰ２１，Ｐ２２同志について前記と同様の
ノイズ総量を求めて制限値Ｍと比較され同時スイッチン
グノイズの判定が行われる。また、一つのパッドについ
て次の新たな信号変化が生じたとき、Ｓ３において、そ
の信号変化の時刻を基準に先の信号変化に基づく各イベ
ントであって、予め定めた最大時間ＴNmax以前のものが
登録されているかがチェックされる。そして、存在する
場合にはＳ４において最大時間ＴNmax以前のイベントに
基づいて得られたノイズ総量Ｎが制限値Ｍを超えるもの
があった時にはＳ５にその時刻について設計者に警告す
る。警告後、Ｓ６に移り、最大時間ＴNmax以前のイベン
トをタイムホイールＴＨから削除する。また、最大時間
ＴNmax以前のイベントに基づいて得られたノイズ総量Ｎ
が制限値Ｍを超えるものがなかった時には、直ちにＳ５
に移り最大時間ＴNmax以前のイベントを削除するように
なっている。

【００６２】尚、前記ノイズ総量Ｎを求める場合、単純
に加算していたが、全てのパッドについて単純に加算さ
れるものではない。例えば、前記した区分Ｖｇ１のパッ
ドＰ１１, Ｐ１２, Ｐ１３を例にして説明する。パッド
Ｐ１２とパッドＰ１３との関係が常に同時に変化し、そ
の変化が一方がＬからＨレベルに変化すると、他方が反
対のＨからＬレベルに変化するいわゆる相補的なパッド
である場合には、パッドＰ１２とパッドＰ１３が発生す
るノイズは一般的に相殺されるものである。これは出力
バッファ回路がＥＣＬ回路（差動アンプ）等で構成さて
いて、一方の出力がパッドＰ１２に、他方の出力がパッ
ドＰ１３に接続される場合に生じる。この場合、いずれ
か一方のノイズ量を負の値とする。この正負は予め登録
されている。

【００６３】そして、図１４の時刻Ｔ＋２を例にして掲
げると、ノイズ総量ＮT+2 は下記のように求められる。ＮT+2 ＝ＫP11 ・Ｎa ＋｜ＫP12 ・Ｎg −ＫP13 ・Ｎl ｜このように本実施例では、出力信号データから得られる
各パッドの信号変化に基づくノイズについて、その変化
時刻の前後において生じる該ノイズに起因したノイズ量
も経時的に登録した。そして、同一区分Ｖｇ１のパッド
についてその登録されたノイズ量を各時刻ごとに加算し
ノイズ総量Ｎを求め、制限値Ｍで比較するようにした。
従って、その時々の各パッドについて同時スイッチング
が生じているかどうかが確実に判定することができる。
しかも、信号変化に基づくノイズに起因した、その変化
時刻の前後において生じるノイズ量も考慮にいれてノイ
ズ総量Ｎを求めたので、より現実でかつ精度の高い同時
スイッチングノイズの検証ができる。

【００６４】しかも、ノイズ総量Ｎを求めるとき、各パ
ッドの配置位置に基づいてノイズ係数を付加したので、
さらに精度の高い同時スイッチングノイズの検証が行う
ことができる。

【００６５】なお、本実施例では、各区分Ｖｇ１〜Ｖｇ
８毎にノイズ総量Ｎを求めたが、隣接した区分のパッド
のノイズ量を考慮して求めてもよい。この場合、より精
度の高い検証ができる。

【００６６】さらに、本実施例では各パッドについてノ
イズ係数を付加し、ノイズ総量Ｎを求めたが、ノイズ係
数を使用しないで単にノイズ量だけ加算するようにして
もい。この場合、短時間にノイズ検証が可能となる。（第三実施例）次に、ノイズ検証装置の第三の実施例に
ついて説明する。このノイズ検証装置は半導体チップ上
のパッド間、パッケージ内の内装パターン間及びパッケ
ージピン間で生じるノイズを検証するものである。

【００６７】図１５はノイズ検証装置のブロック図を示
す。ノイズ量積算処理部３１は記憶装置３２に格納した
各種ライブラリデータと記憶装置３３に格納したノイズ
量データとに基づいて着目した半導体チップ上のパッ
ド、着目したパケージ内の内装パターン及び着目したパ
ッケージピンについて他のパッド等に対するノイズ量の
積算を行うようになっている。ノイズ検証部３４はノイ
ズ量積算処理部３１で積算したノイズ量に基づいてノイ
ズの検証を行うようになっている。

【００６８】記憶装置３２に格納されたライブラリには
半導体チップ上に配置される各パッドの位置情報として
のパッド配置データが登録されている。また、記憶装置
３２には半導体チップを搭載するパッケージ上に形成さ
れる各内装パターンの位置情報としてのパターン配置デ
ータが登録されている。さらに、記憶装置３２には前記
パッケージに設けられるパッケージピンの位置情報とし
てのピン配置データが登録されている。

【００６９】パッド配置データは図１７に示す半導体チ
ップ３５上に配置される各パッドＰＤａ〜ＰＤｌの配置
位置を記憶装置３２に設けたパッド配置テーブル３２ａ
に登録している。図１６で示すようパッド配置テーブル
３２ａは各パッドＰＤａ〜ＰＤｌの半導体チップ３５上
の配置位置を本実施例ではＸＹ座標で表しその座標デー
タがパッド名とともに登録されている。従って、このパ
ッド配置テーブル３２ａから所定のパッドが半導体チッ
プ３５のどの位置に配置されるかがわかる。

【００７０】パターン配置データは図１９に示す半導体
チップ３５を搭載するパッケージ３６に形成され、ポン
デングワイヤ３７を介して接続されたパッドＰＤとパケ
ージピン（図示せず）とを結ぶ各内装パターンＩＰａ〜
ＩＰｄの配置位置を記憶装置３２に設けたパターン配置
テーブル３２ｂに登録している。図１８で示すようパタ
ーン配置テーブル３２ｂは各内装パターンＩＰａ〜ＩＰ
ｄの出力側端部のパッケージ３６上の配置位置を本実施
例ではＸＹ座標で表しその座標データが内装パターン名
とともに登録されている。従って、このパターン配置テ
ーブル３２ｂから所定の内装パターンがパッケージ３６
のどの位置に配置されるかがわかる。

【００７１】ピン配置データは図２１に示すパッケージ
３６に形成された各パケージピンＯＰａ〜ＯＰｉの配置
位置を記憶装置３２に設けたピン配置テーブル３２ｃに
登録している。図２０で示すようピン配置テーブル３２
ｃは各パケージピンＯＰａ〜ＯＰｉのパッケージ３６上
の配置位置を本実施例ではＸＹ座標で表しその座標デー
タがパッケージピン名とともに登録されている。従っ
て、このピン配置テーブル３２ｃから所定のピンがパッ
ケージ３６のどの位置に配置されるかがわかる。

【００７２】また、記憶装置３２には、着目したパッド
（検査対象パッド）に他のパッド（非検査対象パッド）
が与えるノイズ影響度を指標するノイズ係数情報がパッ
ド毎に登録されている。また、記憶装置３２には着目し
た内装パターン（検査対象内装パターン）に他の内装パ
ターン（非検査対象内装パターン）が与えるノイズ影響
度を指標するノイズ係数情報がパターン毎に登録されて
いる。さらに、記憶装置３２には着目したパッージピン
（検査対象パッケージピン）に他の各ピン（非検査対象
パッケージピン）が与えるノイズ影響度を指標するノイ
ズ係数情報がパッケージピン毎に登録されている。

【００７３】上記した３種類のノイズ係数情報は基本的
に同じ考え方で求められ定義されるものであるので、説
明の便宜上パッケージピンのノイズ係数情報についての
み説明する。

【００７４】いま、説明の便宜上、図Ｚ８に示すように
パッケージ３６には９個のパッケージピンＯＰ１〜ＯＰ
９が配置されるものとする。そして、左下のパッケージ
ピンＯＰ７を着目ピン（検査対象パケージピン）したと
き、他のパッケージピンＯＰ１〜ＯＰ６，ＯＰ８，ＯＰ
９は非検査対象パッケージピンとなる。そして、着目ピ
ンＯＰ７と他のパッケージピンＯＰ１〜ＯＰ６，ＯＰ
８，ＯＰ９の間の距離をそれぞれ求め、その距離を要素
としてその距離に相対した値をパッケージピンが着目ピ
ンＯＰ７に与えるノイズ影響度と定義してノイズ係数に
している。

【００７５】従って、図２２に示すように着目ピンＯＰ
７に対してパッケージピンＯＰ１はＫ0,2 、パッケージ
ピンＯＰ２はＫ1,2 ，パッケージピンＯＰ３はＫ2,2 、
パッケージピンＯＰ４はＫ0,1 、パッケージピンＯＰ５
はＫ1,1 ，パッケージピンＯＰ６はＫ2,1 ，パッケージ
ピンＯＰ８はＫ1,0 ，パッケージピンＯＰ９はＫ2,1の
ノイズ係数が定義される。この時、着目ピンから遠いほ
どノイズ係数の値が小さくなる。

【００７６】そして、着目ピンを他のピンに代えて同様
にその新たな着目ピンに対して他のピンのノイズ係数を
決定していく。従って、この場合のノイズ係数情報は９
個のパッケージピンＯＰ１〜ＯＰ９をそれぞれ着目ピン
したときの他のピンのノイズ係数が定義されることにな
る。

【００７７】なお、他のパッド及び内装パターンのノイ
ズ係数情報も同様に距離を要素に決定される。さらに、
記憶装置３２には、着目したパッドに対するノイズ制限
値（ノイズ制限値情報）がパッド毎に登録されている。
この制限値はそれぞれパッドにあわられる信号の種類
（例えば、クロック信号、セット・リセット信号、デー
タ信号等）によってどの程度までノイズをそのパッドに
おいては許容できるかによってそれぞれその値が予め決
定されている。

【００７８】同様に、記憶装置３２には着目した内装パ
ターン及び着目したパッージピンに対するノイズ制限値
（ノイズ制限値情報）が内装パターン及びピン毎にそれ
ぞれ登録されている。

【００７９】一方、記憶装置３３に格納したノイズ量デ
ータはシミュレーショによって得られたパッドにおける
その時々の各パッドが発生するノイズ量のデータや、内
装パターンにおけるその時々の各内装パターンが発生す
るノイズ量のデータや、パッケージピンにおけるその時
々の各パッケージピンが発生するノイズ量のデータから
構成されている。

【００８０】次に、このノイズ検証装置の作用を説明す
る。なお、説明の便宜上はパッケージピンについてのノ
イズ検証について説明する。今、図２３に示すパッケー
ジピンＯＰ１〜ＯＰ９の配置である場合、パッケージピ
ンＯＰ７をパッケージピンとし、そのパッケージピンＯ
Ｐ７のノイズ制限値が「１００」とする。

【００８１】また、着目ピンＯＰ７に対してパッケージ
ピンＯＰ１のノイズ係数が「０．５」、パッケージピン
ＯＰ２のノイズ係数が「０．３」、パッケージピンＯＰ
３のノイズ係数が「０．１」、パッケージピンＯＰ４の
ノイズ係数が「１」、パッケージピンＯＰ５のノイズ係
数が「０．７」、パッケージピンＯＰ６のノイズ係数が
「０．３」、パッケージピンＯＰ８のノイズ係数が
「１」、パッケージピンＯＰ９のノイズ係数が「０．
５」と定義されているものとする。

【００８２】このように定義された状態で、ノイズ量デ
ータに基づいてある時刻における各パッケージピンのノ
イズ量が図２４に示す値が示されると、着目ピンＯＰ７
を除く各ピンＯＰ１〜ＯＰ６，ＯＰ８，ＯＰ９のノイズ
量にそれぞれのノイズ係数を乗算し、その乗算した各値
を全て加算しノイズ総量ＮOP1 を求める。

【００８３】ＮOP1 ＝（０．５・１０）＋（０．３・３０）＋（０．１・１０）＋（１・２０）＋（０．７・２０）＋（０．３・１０）＋（１・１０）＋（０．５・２０）＝７２そして、ノイズ総量ＮOP1 が７２と求められると、次に
ノイズ制限値と比較される。この時、ノイズ制限値は
「１００」、ノイズ総量ＮOP1 が「７２」であって、ノ
イズ総量ＮOP1 は制限値を超えないので当該着目ピンＯ
Ｐ６はこの時刻に発生するノイズによって影響を受ける
ことはないと判定する。

【００８４】また、ノイズ総量ＮOP1 がノイズ制限値を
超える場合にはノイズによって影響を受けると判定して
その結果を登録する。そして、他のピンについても同様
に着目ピンとしてその時刻におけるノイズ総量を求め検
証を行う。

【００８５】このように本実施例では着目ピンに対して
ノイズの影響を与える他の全てのピンが発生しているノ
イズの量を加算してノイズ総量を求めた。この加算をす
るとき、その各ピンの持つ固有のノイズ係数とそのノイ
ズの量を乗算した値をそれぞれ加算するようにした。従
って、着目ピンが影響を受ける全てのノイズを考慮し、
しかもその配置位置（ノイズ係数）まで考慮したノイズ
検証を行ったことになり、精度の高いノイズ検証が可能
となる。

【００８６】なお、本実施例では、パッケージピンにつ
いて詳細に説明したが、パッド及び内装パターンにおい
ても同様な方法でノイズ総量を求め制限値と比較するこ
とによってノイズ検証ができる。

【００８７】また、本実施例ではパッド、内装パターン
及びパッケージピンのノイズ検証を可能にする検証装置
について説明したが、少なくともいずれか１のノイズ検
証ができる検証装置に応用してもよい。

【００８８】

【発明の効果】以上詳述したように、本発明によれば半
導体チップ上に配置されるパッド等のノイズに対する精
度の高いノイズ検証を短時間にかつ自動的に行うことが
できる優れた効果を有する。

【図面の簡単な説明】

【図１】第一実施例のノイズ検証装置のブロック図であ
る。

【図２】論理回路データに基づいて形成される論理回路
図である。

【図３】セルテーブルとピンテーブルを説明する図であ
る。

【図４】ライブラリセルテーブルとライブラリピンテー
ブルを説明する図である。

【図５】パッド配置テーブルを説明する図である。

【図６】半導体チップ上の各パッドの配置位置を説明す
るための図である。

【図７】第二実施例の同時スイッチングノイズ検証装置
の概念を説明するブロック図である。

【図８】半導体チップ上の各パッドの配置位置と区分を
説明するための図である。

【図９】区分情報を説明する図である。

【図１０】ノイズ係数報を説明する図である。

【図１１】ノイズ量の経時的変化を説明する図である。

【図１２】同時変化ノイズ定義部に格納されたノイズ量
のデータを示す図である。

【図１３】ノイズ検証装置の作用を説明するフローチャ
ート図である。

【図１４】タイムホイールに登録された各イベントとノ
イズ量を説明する図である。

【図１５】第三実施例のノイズ検証装置の概念を説明す
るブロック図である。

【図１６】パッド配置テーブルを説明する図である。

【図１７】半導体チップ上の各パッドの配置位置を説明
するための図である。

【図１８】パターン配置テーブルを説明する図である。

【図１９】内装パターンの配置位置を説明するための図
である。

【図２０】ピン配置テーブルを説明する図である。

【図２１】パッケージピンの配置位置を説明するための
図である。

【図２２】着目ピンに対する他のピンのノイズ係数を説
明する図である。

【図２３】着目ピンに対する他のピンのノイズ係数を説
明する図である。

【図２４】着目ピンに対する他のピンのノイズ量を説明
する図である。

【符号の説明】

１１論理回路データ入力装置１３検査パッド判定装置１４ライブラリ入力装置１６パッド配置データ入力装置１８配置検査装置２２出力信号情報格納部２３区分情報定義部２６同時スイッチング検出部３１ノイズ量積算処理部３４ノイズ検証部

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木高徳愛知県春日井市高蔵寺町２丁目1844番２富士通ヴィエルエスアイ株式会社内

Claims

【特許請求の範囲】

【請求項１】論理回路データと、セル及び端子の属性
を示すライブラリデータからノイズを嫌うセルの入力端
子を求め、その入力端子から上流側のある各セルを順次
検索して最終的に到達する入力パッドを求め、その入力
パッドを検査対象パッドとし、パッド配置データから検
査対象パッドと他の入力パッド又は出力パッドのパッド
の配置位置を求め、その配置位置に基づいてノイズの影
響の有無を判定するようにしたことを特徴としたノイズ
検証方法。
【請求項２】請求項１に記載のノイズ検証方法におい
て、セル及び端子の属性を示すライブラリデータ中の各
セルの入力端子について入力信号がノイズを嫌うかどう
か示す情報を付加し、その情報に基づいてノイズを嫌う
セルの入力端子を求め、その入力端子から上流側のある
各セルを順次検索して最終的に到達する入力パッドを求
め、その入力パッドを検査対象パッドとするようにした
ことを特徴としたノイズ検証方法。
【請求項３】論理回路データとテストパターンデータ
とで得たチップ上のパッドの信号変化の出力信号情報
と、その各パッドに対応して設けられたバッフア回路部の信
号変化に伴って生じるノイズ量の経時変化を予め時刻毎
に定義したノイズ定義情報と、各パッドについて供給電源毎にパッドを区分した区分情
報とを用意し、区分情報に基づいて区分されたパッド毎に、出力信号情
報に基づいてパッドの信号変化を経時的に順次読出し、
その信号変化が発生したパッドについてノイズ定義情報
からその対応するバッファのノイズ量の経時的変化をそ
の発生した時刻とその前後の時刻毎に登録し、その登録
した各時刻におけるノイズ量と他のパッドに基づくノイ
ズ量とを加算し、その加算値と予め定めた制限値とを比
較し同時スイッチングノイズの判定を行うようにするよ
うにしたことを特徴としたノイズ検証方法。
【請求項４】請求項３に記載のノイズ検出方法におい
て、区分情報には各供給電源毎に区分した区分内の各パ
ッドについて、そのパッドの配置位置と供給電源パッド
配置位置との距離に基づくノイズ係数を定義した係数情
報を備え、各時刻におけるノイズ量と他のパッドに基づくノイズ量
とを加算する際、各ノイズ量についてその対応するパッ
ドの持つノイズ係数を乗算した後に加算するようにした
ことを特徴としたノイズ検証方法。
【請求項５】以下の〜の少なくともいずれか１を選
択し、その選択した中の位置情報、ノイズ係数情報に基
づいて検査対象が他の各非検査対象から受けるノイズ量
を加算し、その加算値とその検査対象のノイズ制限値情
報とを比較し検査対象のノイズの判定を行うようにした
ノイズ検証方法。，半導体チップ上に各パッドの配置位置を設定した位
置情報と、１つの検査対象のパッドに対して他のパッド
を非検査対象としその検査対象について各非検査対象に
よるノイズ影響度を指標するノイズ係数を各パッド毎に
設定したノイズ係数情報と、検査対象のパッドのノイズ
制限値を各パッド毎に設定したノイズ制限値情報。，半導体チップを搭載するパッケージ上に形成され、
該半導体チップ上のパッドとの間でワイヤを介して接続
される各内装パターンの配置位置を設定した位置情報
と、１つの検査対象の内装パターンに対して他の内装パ
ターンを非検査対象としその検査対象について各非検査
対象によるノイズ影響度を指標するノイズ係数を各内装
パターン毎に設定したノイズ係数情報、検査対象の内装
パターンのノイズ制限値を各内装パターン毎に設定した
ノイズ制限値情報。，半導体チップを搭載するパッケージのパッケージピ
ンの配置位置を設定した位置情報と、１つの検査対象の
パッケージピンに対する他のパッケージピンを非検査対
象としその検査対象について各非検査対象によるノイズ
影響度を指標するノイズ係数を各パッケージピン毎に設
定したノイズ係数情報、検査対象のパッケージピンのノ
イズ制限値を各パケージピン毎に設定したノイズ制限値
情報。