TWI409004B - 電磁能帶隙結構和印刷電路板 - Google Patents

電磁能帶隙結構和印刷電路板 Download PDF

Info

Publication number
TWI409004B
TWI409004B TW097140535A TW97140535A TWI409004B TW I409004 B TWI409004 B TW I409004B TW 097140535 A TW097140535 A TW 097140535A TW 97140535 A TW97140535 A TW 97140535A TW I409004 B TWI409004 B TW I409004B
Authority
TW
Taiwan
Prior art keywords
hole
slit
conductive
end portion
layer
Prior art date
Application number
TW097140535A
Other languages
English (en)
Other versions
TW200942091A (en
Inventor
Han Kim
Mi-Ja Han
Hyo-Jic Jung
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW200942091A publication Critical patent/TW200942091A/zh
Application granted granted Critical
Publication of TWI409004B publication Critical patent/TWI409004B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

電磁能帶隙結構和印刷電路板
本發明係關於一種電磁帶隙結構，更特定言之，係關於一種電磁帶隙結構以及一種具有此結構的印刷電路板，用以防止一預定頻率帶之訊號被傳輸。
新式電子設備和通訊設備變得更小、更薄、更輕，也反應現今社會對行動能力的需求。
這些電子和通訊設備都具有可用來執行其功能與操作的多種複雜的電子電路(即，類比電路和數位電路)。這些電子電路一般透過印刷電路板(PCB)來實施其功能。PCB板上的電子電路一般也具有不同的操作頻率。
執行多種電子電路板的PCB板通常都會因為一個電子電路與另一電子電路相應和諧組件之操作頻率所產生的電磁波(EM)的傳輸與干擾而產生雜訊問題。轉移雜訊大致可分類成無線電雜訊和導電雜訊。
可藉由在電子電路上覆蓋一保護蓋來輕易地預防無線電雜訊(參考第1圖之元件符號155)。然而，預房導電雜訊(參考第1圖之元件符號150)就不是一件容易的事，因為導電雜訊係透過板內部的訊號傳輸路徑而傳輸的。
此雜訊問題將參照第1圖來進行說明。第1圖為包括二個電子電路(分別具有不同的操作頻率)的印刷電路板的示意圖。雖然第1圖示出具有4層結構的印刷電路板100，但應理解能改良成具有2層、6層或8層結構。
如第1圖所示，印刷電路板100包括金屬層110-1、110-2、110-3和110-4(以下整體稱為110)，和放在金屬層110之間的介電層120-1、120-2、120-3(以下整體稱為120)。印刷電路板100最頂部的金屬層110-1係與二個具有不同操作頻率的電子電路130、140(以下分別稱為第一電子電路130和第二電子電路140)一起實施。在此，假設第一電子電路130和第二電子電路140都是數位電路。
在此，如果假設元件符號110-2所代表的金屬層為接地層且元件符號110-3所代表的金屬層為電源層，則第一電子電路130和第二電子電路140之每一接地接腳電性連接到元件符號110-2所代表的金屬層上且每一電源接腳電性連接到元件符號110-3所代表的金屬層上。在印刷電路板100中，每一接地層亦電性連接到每一相間隔的通孔上。類似的，每一電源層亦電性連接到每一相間隔的通孔上(參照第1圖上的元件符號160)。
如第1圖所示，如果第一電子電路130和第二電子電路140具有不同的操作頻率，則第一電子電 路130及第一電子電路130之和諧組件之操作頻率所致之導電雜訊150傳輸到第二電子電路140上。此舉對第二電子電路140的準確功能/操作有不良影響。
隨著電子設備愈趨複雜且數位電路需要更高的操作頻率下，這種導電雜訊問題也變得愈來愈棘手。特別是，隨著電子設備所用頻帶愈來愈高，典型用來解決導電雜訊問題的繞道電容方法或解耦電容方法，已經不足以解決問題。
此外，當需要在一複雜連線板上(具有形成在同一板上或一狹窄區域上的多種類型之電子電路(如，封裝中之一系統(SiP)))實施數種主動元件和被動元件時，或需要高頻率做為操作頻率時(如，網路板)，上述的解決方案也不夠用。
因此，開始有人嘗試要以電磁帶隙結構(EBG)來解決上述導電雜訊的問題。此舉希望藉由在印刷電路板中設置具有預定結構形狀的電磁帶隙結構來阻擋一預定頻率訊號。
已有人對第2A及2B圖中具有蘑菇型結構的電磁帶隙結構進行研究。
第2A及2B圖所示的電磁帶隙結構200是藉由重複配置一蘑菇型結構230而形成的，此蘑菇型結構230包括形成在第一金屬層211與第二金屬層212之間的金屬板232，位在第一金屬層211與第二金 屬層212之間的孔234將第一金屬層211連接到金屬板232，第一金屬層211與第二金屬層212之每一者都可做為接地層與電源層使用。在第一金屬層211與金屬板232之間夾設有一第一介電層，且在金屬板232與第二金屬層212之間夾設有一第二介電層。
如此，重複地在第一金屬層211與第二金屬層212之間配置蘑菇型結構230可容許低頻帶的訊號x(參照第2C及2D圖)和高頻帶的訊號y(參照第2C及2D圖)通過電磁帶隙結構200並阻擋介於該低頻帶與該高頻帶之間的特定頻帶的訊號z(參照第2C及2D圖)。換言之，第2A及2B圖所示的電磁帶隙結構200可做為一種頻帶終止過濾器(a band stop filter)，以阻擋一特定頻帶的訊號。此舉可透過第2C圖的等效電路來瞭解。
在第2C圖所示蘑菇型電磁帶隙結構200的等效電路中，電容組件C1與電感組件L1在第一金屬層211與第二金屬層212之間形成串聯。在此C1是由第二金屬層212、第二介電層222與金屬板所形成的電容組件，且L1是由設在金屬板232與第一介電層221之間的通孔234所形成的電感組件。結果，蘑菇型電磁帶隙結構200可藉由此LC串聯而做為一種頻帶終止過濾器。
然而，很難將蘑菇型電磁帶隙結構200應用在多種設備上，因為蘑菇型電磁帶隙結構200係藉由 僅使用一個電感組件與一個電容組件而具有頻帶終止過濾器的功能。此舉是因為通孔234所需的長度(即，對應至電感值)受限於第2A及2B圖所示的形狀。所需的電容值也受到限制，因為蘑菇型電磁帶隙結構200僅能設在兩相鄰金屬層之間。
隨著新式電子設備和通訊設備變得更小、更薄、更輕，很難僅使用蘑菇型電磁帶隙結構200來選擇期望的頻帶間隙頻率。換言之，第2A及2B圖所示的蘑菇型電磁帶隙結構200在調整每一頻帶間隙頻率來滿足多種應用設備條件與特徵或降低重要頻帶間隙頻率之導電雜訊到期望雜訊值的同時，會受到諸多限制。
因此，必須研究電磁帶隙結構，使其不僅能阻擋或降低電源層與接地層間的導電雜訊，還可廣泛地應用在具有不同間隙頻率帶的多種應用設備中。
本發明一態樣為提供一種電磁帶隙結構以及一種具有此結構以組擋一特定頻率帶之導電雜訊的印刷電路板。
本發明也提供一種電磁帶隙結構和具有此結構的印刷電路板，可在不使用繞道電容與解耦電容情況下，藉由在一印刷電路板上配置具有一預定結構形狀的電磁帶隙結構來解決導電雜訊。
本發明提供一種電磁帶隙結構和具有此結構的印刷電路板，可賦予多層印刷電路板更適當的設計彈性與自由度，並可透過具有不同長度之縫孔來實現至少二個間隙頻率。
本發明提供一種電磁帶隙結構和具有此結構的印刷電路板，可藉由實現各種間隙頻率頻帶而應用到多種應用設備與電子設備上。
此外，本發明提供一種電磁帶隙結構和具有此結構的印刷電路板，可在使用高頻帶之頻率操作時(如網路板)，阻擋高頻導電雜訊。
本發明之一態樣係提供一種電磁帶隙結構，包括至少三個導電板；一第一縫孔，經配置以使該等導電板中之一導電板電性連接至另一導電板；和一第二縫孔，經配置以使該任一導電板電性連接至再另一導電板，其中該第一縫孔藉由容許該第一縫孔之一部分連接通過該任一導電板上方的一平面表面而電性連接該任一導電板至另一導電板，且該第二縫孔藉由容許該第二縫孔之一部分連接通過該任一導電板下方的一平面表面而電性連接該一導電板至再另一導電板。
在此，該第一縫孔可包括一第一孔，該第一孔之一末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一末端部分經配置以連接至另一導電板；和一連接圖樣，經配置而位於該一導電板 上方之一平面表面上，並具有一個末端部分連接到該第一孔之另一末端部分且具有另一末端部分連接到該第二孔之另一末端部分。
如果導電板是位在與形成對應之導電圖樣之相同平面上，則連接圖樣可容納在形成於該導電層的清除孔內。
如果在導電板與導電層間有額外的導電層存在，第一縫孔會通過形成在該額外導電層內的清除孔而使得第一縫孔不會電性連接至該額外導電層上。
該第二縫孔可包括一第一孔，該第一孔之一末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一末端部分經配置以連接至另一導電層；和一連接圖樣，經配置成位於該任一導電板上方之一平面表面上，並具有一個末端部分連接到該第一孔之另一末端部分且具有另一末端部分連接到該第二孔之另一末端部分。
如果導電層是位在形成對應之導電圖樣之相同平面上，則連接圖樣可容納在形成於該導電層的清除孔內。
如果在導電板與導電層間有額外的導電層存在，第二縫孔會通過形成在該額外導電層內的一清除孔中，使得第二縫孔不會電性連接至該額外導電層上。
第一縫孔的長度可以和第二縫孔長度不同。
導電層可以是多邊形、圓形或橢圓形。導電板可以放在相同平面上。或者，導電板大小可相同。導電板可依據大小不同而將導電板區分成多組。
本發明另一態樣係為一電磁帶隙結構，包括至少三個導電板；一第一縫孔，經配置以使該等導電板中之任一導電板電性連接至另一導電板上；和一第二縫孔，經配置以使該一導電板電連接至再另一導電板，其中該第一縫孔藉由容許該第一縫孔之一部分連接通過該任一導電板上方或下方的一平面表面而電性連接該任一導電板至另一導電板，且該第二縫孔藉由容許該第二縫孔之一部分連接通過與該第一縫孔所連接之平面不同的一平面表面而電性連接該任一導電板至再另一導電板，依據該三或更多個導電板，而將該兩平面表面置於相同方向上。
在此，該第一縫孔可包括一第一孔，該第一孔之一末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一末端部分經配置以連接至另一導電板；和一連接圖樣，經配置成位於該一導電板上方或下方之一平面表面上，並具有一個末端部分連接到該第一孔之另一末端部分且具有另一末端部分連接到該第二孔之另一末端部分。
如果導電板是位在形成對應之導電圖樣之相同平面上，則連接圖樣可容納在形成於該導電層的清 除孔內。
該第二縫孔可包括一第一孔，該第一孔之一末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一末端部分經配置以連接至另一導電板；和一連接圖樣，經配置成位於與連接第一縫孔末端部分之不同的平面表面上，依據該三或更多個導電板而將此兩平面表面放在同一方向上，並具有一個末端部分連接到第一孔之另一末端部分，且具有另一末端部分連接到第二孔之另一末端部分。
如果一導電層是位在形成對應之導電圖樣之相同平面上，則連接圖樣可容納在形成於該導電層的清除孔內。
導電層可以是多邊形、圓形或橢圓形。導電板的大小可相同。或者，可依據大小不同而將導電板區分成多組。導電板可放在一相同平面上。
本發明另一態樣係為一電磁帶隙結構，包括至少三個導電板；一第一縫孔，經配置以使該等導電板中之任一導電板電性連接至另一導電板上；和一第二縫孔，經配置以使該任一導電板電性連接至再另一導電板，其中該第一縫孔和該第二縫孔可在一相同平面表面上藉由容許第一縫孔之一部分與該第二縫孔之一部分分別連接通過一位置與另一位置而將該任一導電板分別電性連接至另一導電板和再另一導電板；且至少一個導電板可被放在該第一縫孔 之該部分和該第二縫孔之該部分中之至少一者與導電板之間。
在此，該第一縫孔可包括一第一孔，該第一孔之一末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一末端部分經配置以連接至另一導電板；和一連接圖樣，經配置成位於該相同平面表面，並具有一末端部分連接至該第一孔之另一末端部分且具有另一末端部分連接至該第二孔之另一末端部分。
如果一導電層是位在形成對應之導電圖樣之相同平面上，則連接圖樣可容納在形成於該導電層的清除孔內。
該第二縫孔可包括一第一孔，該第一孔之一末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一末端部分經配置以連接至再另一導電板；和一連接圖樣，經配置成位於該相同的平面表面上，並具有一末端部分連接到第一孔之另一末端部分且具有另一末端部分連接到第二孔之另一末端部分。
如果一導電層是位在形成對應之導電圖樣之相同平面上，則連接圖樣可容納在形成於該導電層的清除孔內。
可分別在導電板上形成一清除孔，該第一縫孔與該第二縫孔可分別通過該清除孔。
導電層可以是多邊形、圓形或橢圓形。導電板的大小可相同。或者，可依據大小不同而將導電板區分成多組。導電板可放在一相同平面上。
由於本發明有不同變化及多種實施例，因此將參照圖式來說明及敘述特定實施例。然而，此舉並非意欲將本發明限制在這些特定實施例，且應瞭解在不偏離本發明精神及技術範圍下所作的所有變化、等效物及替代物皆涵蓋在本發明範圍內。在圖式中，類似的元件係具有類似之元件符號。在本發明之敘述中，當敘述某些相關技術係無益於本發明之特點時，則省略對該等技術的詳細說明。
諸如「第一」和「第二」之類的名詞可被用來描述各種元件，但上述元件不應受限於上述名詞。上述名詞只用來使一元件可與另一元件區別。舉例來說，在不悖離本發明之範疇下，第一元件可被稱為第二元件，反之亦然。名詞「及/或」應包含複數個所列舉項目的組合或是複數個所列舉項目中之任一者。
當一個元件被描述為「連接」或「存取」至另一元件時，應被解讀為被直接連接或存取至另一元件，但也可能其中尚包括另一元件。相反的，如果一元件被描述為「直接連接」或「直接存取」至另 一元件時，應被解讀為其中不包括另一元件。
用於本申請案中的用語僅用於敘述特定實施例，並非意欲限制本發明。除非在上下文中具有明顯不同的含義，否則單數用語也可涵蓋複數形式。在本申請案中，須了解例如「包含」或「構成」等用語意欲表達說明書中所揭示之特徵、數目、步驟、動作、元件、部件或其組合的存在，而非意欲排除可能存在或可增加之一或更多個其他特徵、數目、步驟、動作、元件、組件或其組合之可能性。
除非額外定義，本文所用之名詞(包括技術名詞和科學名詞)的意涵與習知技藝人士對其之一般認知一樣。任何普通字典中定義的名詞，除非另做說明，否則不應被另做他解。
在第5至8圖所述之本發明之每一實施例之前，參照第3A至3C圖來說明本發明之基本原理之具有一縫孔的電磁帶隙結構，以較容易地瞭解本發明。
由下述第3A至3C圖之比較可得知，依據根據本發明之每一實施例之第5至8圖之的電磁帶隙結構係建議為具有可應用至多層(即，3或更多層)印刷電路板之具有縫孔的電磁帶隙結構。
換言之，依據每一實施例的電磁帶隙結構可視為具有第3A至3C圖之具有縫孔之二層電磁帶隙結構的延伸及/或改良，且及基本概念(例如，阻擋特定 頻率帶)更適合或可被更廣泛地運用到多層印刷電路板上。
因此，以下大部分有關第3A至3C圖及第4A至4E圖的說明(除二層結構之外)，可被等同或類似地應用到本發明之每一實施例中。
雖然在本發明之電磁帶隙結構的說明中一直使用金屬層與金屬板，但習知技藝人士應理解亦可利用其他的導電層或板來取代本文中所述的金屬層與金屬板。
雖然所有上述圖示都繪示為所有金屬板係堆疊在一相同的平面表面上，但並非所有的金屬板都必須被堆疊在相同的平面表面上。當該等金屬板中之至少一者是堆疊在與其他金屬板不同的平面表面上時，此電磁帶隙結構將具有二或更多層。然而，當本發明之電磁帶隙結構是應用在多層印刷電路板上時，增加層之數目並不會對電磁帶隙結構的設計有不良影響。
第3A圖顯示具有縫孔的二層的電磁帶隙結構。第3B圖為沿著第3A圖之具有該縫孔的二層電磁帶隙結構的A-A’線而繪示的部分示意圖。
為方便比較根據本發明之實施例之電磁帶隙結構(即，第5至8圖的電磁帶隙結構)，將元件符號310所代表的金屬層標示為第一金屬層310。類似的，將元件符號311、332及333所代表的該等金屬 板，元件符號320所代表的介電層及元件符號345及349所代表的該等縫孔分別標示為第一金屬板331、第二金屬板332、第三金屬板333、第一介電層320、第一縫孔345和第二縫孔349。
在第3A到3B圖中，電磁帶隙結構可包括複數個金屬板311、332及333，一第一金屬層310設置在與其他金屬板設置之平面表面不同的平面表面上，且縫孔345與349可使該等金屬板中任何二個相鄰的金屬板彼此電性連接。第3A及3B圖中的電磁帶隙結構可具有二層的結構，並具有第一層(設置第一金屬層310)及第二層(設置複數個金屬板331、332及333)一第一介電層是夾設在該第一金屬層310與該複數個金屬板331、332及333之間。
在此，為便於說明，第3A及3B圖僅示出構成該電磁帶隙結構的元件(即，構成具有該縫孔之二層電磁帶隙結構的一部分)。因此，如第3A及3B圖所示，設置第一金屬層310之第一層與將設置多個金屬板331、332及333之第二層，可以是多層印刷電路板的任何二層。
換言之，顯然地在第一金屬層310下方及/或金屬板331、332和333上方還可以設有至少一個額外的金屬層。
舉例來說，可將第3A及3B圖所示的電磁帶隙結構設在多層印刷電路板中的任何二個金屬層(分 別做為電源層和接地層)之間，以阻擋傳導雜訊(也可將此應用在根據本發明之其他實施例之第5至8圖之電磁帶隙結構上)。
由於導電雜訊問題並不只限於電源層和接地層之間，因此，可將第3A、3B圖及第5至8圖所示的電磁帶隙結構設在多層印刷電路板中彼此分開設置於不同層的任何二個接地層或電源層之間。
因此，第一金屬層310可以是任何金屬層，用來在印刷電路板中傳送電子訊號。舉例來說，第一金屬層310可以是做為電源層或接地層的任何金屬層，或是可做為構成訊號線之訊號層的任何金屬層。
可將第一金屬層310設在與設有複數個金屬板之平面表面不同的另一平面表面上，並與該複數個金屬板331、332和333彼此電性隔離。換言之，對印刷電路板中的電子訊號來說，第一金屬層310可形成與該複數個金屬板331、332和333彼此不同的另一層。
舉例來說，如果第一金屬層310是電源層，則金屬板可電性連接到接地層。如果第一金屬層310是接地層，則金屬板可電性連接到電源層。或者，如果第一金屬層310是訊號層，則金屬板可電性連接到接地層。如果第一金屬層310是接地層，則金屬板可電性連接到訊號層。
可將該複數個金屬板331、332和333設在第一 金屬層310上方的一平面表面上。透過一縫孔來將任何二個金屬板彼此電性連接。因此，電性連接任何二個金屬板的每一縫孔可電性連接每一金屬板成為一電路。
在此，第3A圖示出一金屬板及相鄰金屬板可透過一縫孔而彼此電性連接的形式(即，第4A圖的形式)，結果每一金屬板可彼此電性連接。然而，只要所有金屬板可彼此電性連接而形成一封閉迴路，即可使用任何一種方法透過縫孔將金屬板彼此連接。
雖然第3A及3B圖為了方便顯示起見僅示出只有二個金屬板為同樣大小的正方形，應理解亦可使用任何其他大小或形狀。以下將參照第4A至4E圖來說明。
舉例來說，金屬板可為多邊形形狀，不僅包括第4A圖所示的正方形、第4B圖所示的三角形、及六邊形或八邊形。當然，金屬板形狀也不限於特定形狀，例如圓形或橢圓形。每一金屬板的大小(如範圍和厚度)亦可相同(如第4A、4B及4E圖)。如果金屬板的大小不相同時，可依據第4C圖或第4D圖所示的不同尺寸的複數個組之每一者來區分及設置。
在第4C圖中，可交替設置大小為相對大的金屬板B與大小為相對小的金屬板C，且可透過縫孔將每一金屬板彼此電性連接。
在第4D圖中，可設置大小為相對大的金屬板D與大小為相對小的金屬板E1、E2、E3及E4。可以2x2形式來對小金屬板E1、E2、E3及E4分組。每一組由4個小金屬板E1、E2、E3及E4組成，並佔據類似大金屬板D的範圍。經由4個縫孔將小金屬板E1、E2、E3及E4電性連接到對應的相鄰金屬板上。此外，由於有8個小金屬板環繞大金屬板D，大金屬板D可透過8個縫孔而與相鄰小金屬板電性連接。
由於第4A至4E圖顯示從上方表面觀看時配置在印刷電路板上的電磁帶隙結構之每一者，其中每一金屬板對應至該電磁帶隙結構的每一小區(each cell)。
特定言之，第4A至4D圖示出當電磁帶隙結構重複配置在印刷電路板整個內表面上的情形。第4E圖示出當電磁帶隙結構被配置在印刷電路板內表面之一部分上的情形。
簡言之，雖然電磁帶隙結構中之小區可被緊密地配置在印刷電路板整個內表面上(如第4A至4D圖)，但小區也可只配置在某些路徑上(如第4E圖所示)。
舉例來說，如第4E圖所示，如果假設點11代表雜訊源點，且點12代表阻擋雜訊目的地點，則可將小區重複地設置在至少一個線上，該線係沿著在 雜訊源點11與阻擋雜訊目的地點12之間的雜訊傳輸路徑。或者，如第4E圖所示，如果假設點21代表雜訊源點且點22代表阻擋雜訊目的地點，則可將小區重複地設置在至少一個線上，該線具有橫越且阻擋雜訊源點21與阻絕雜訊目的地點22之間的一雜訊傳輸路徑的形狀(亦即，被阻擋屏障遮蔽的形狀)。
在此，如果假設具有不同操作頻率(在此指的是上述第1圖中的第一電子電路130和第二電子電路140)的任何二個電路(特定言之，二個數位電路)實施在一印刷電路板上，則雜訊源點與阻擋雜訊目的地點可對應至實施二個電路的每一位置處。
一縫孔可將該複數個金屬板中的任何二個金屬板彼此電性連接。第3A、3B圖及第4A至4E圖顯示縫孔可將兩相鄰金屬板彼此電性連接。燃而，任何藉由縫孔而連接的二個金屬板不必然彼此相鄰。
雖然第3A圖亦示出一金屬板是藉由一縫孔而連接至另一金屬板，但顯然地電磁帶隙結構不需要有連接任何二個金屬板之縫孔數目的任何限制。
然而，所有以下描述將聚焦在二個相鄰金屬板是藉由一個縫孔而彼此連接的情況。
當電性連接任何二個金屬板時，縫孔可將不同層上的二個金屬板彼此電性連接，其中金屬板210b和210c是透過與設置金屬板331、332和333的平 面表面不同的平面表面而設置。
需知，為了允許將金屬板彼此電性連接在一起，必須只在縫孔之第一孔與第二孔內壁形成一電鍍層或是以導電材料(如，導電糊)填充縫孔內側，且連接圖樣為導電材料(例如金屬)。
第一縫孔345可電性連接第一金屬板331到第二金屬板332，使得第一金屬板331→第一孔341→放置在與第一金屬層310相同的平面表面上的連接圖樣343→第二孔342→第二金屬板332。
類似的，第二縫孔349可電性連接第二金屬板332到第三金屬板333，使得第二金屬板332→第一孔346→放置在與第一金屬層310相同的平面表面上的連接圖樣348→第二孔347→第三金屬板333。
在此，第一縫孔345可形成以包括第一孔341，第一孔341形成以具有一個末端部分341a連接至該第一金屬板331並貫穿第一介電層320；一第二孔342，第二孔342形成以具有一個末端部分342a連接至該第二金屬板332並貫穿第一介電層320；及一連接圖樣343設置成具有一個末端部分連接至第一孔341的另一末端部分341b，並具有另一末端部分連接至第二孔342的另一末端部分342b，且連接通過與該第一金屬層310相同的平面表面。
類似的，第二縫孔349可形成以包括第一孔346，第一孔346形成以具有一個末端部分346a連 接至該第二金屬板332並貫穿第一介電層320；一第二孔347，第二孔347形成以具有一個末端部分347a連接至該第三金屬板333並貫穿第一介電層320；及一連接圖樣343設置成具有一個末端部分連接至第一孔346的另一末端部分341b，且具有另一末端部分連接至第二孔347的另一末端部分342b，並連接通過與該第一金屬層310相同的平面表面。
結果，可將縫孔345與第二孔349設計成具有每一預定部分(如，連接圖樣343與348)連接通過與設置有金屬板之平面表面不同的平面表面(如，第一金屬板310)，以分別將第一金屬板331電性連接到第二金屬板332，及將第二金屬板332電連接到金屬板333。
此時，孔地面(via land)可形成於孔341及341與孔346及347之每一者之一個末端部分與另一末端部分，孔341及341與孔346及347係分別形成於第一縫孔345與第二縫孔349。孔地面可形成以具有比孔長的直徑，以減少形成孔之鑽孔處理的位置誤差。第3A圖示出具有大於孔之大小的每一孔之一個末端部分與另一末端部分。
此外，可將第一縫孔345的連接圖樣343與第二縫孔349的連接圖樣348分別容納在形成於第一金屬層310中的清除孔351與352中。此舉係因為第一金屬層310可形成與被認為是電子訊號之金屬 板不同的層。結果，可將縫孔之每一連接圖樣343與348容納在形成於第一金屬層310中的清除孔351與352中，以使第一金屬層310與透過縫孔而彼此電性連接的金屬板能斷開而不再電性連接。
如上述，在具有縫孔的二層電磁帶隙結構中，任何二個金屬板331、332之一者可串聯而電性連接到另一金屬板，使得可依據第3B圖中之認何一個點線小區300而從任何一個金屬板331→縫孔345(如，第一孔341→連接圖樣343→第二孔342)→另一金屬板332。第3C圖示出具有上述結構之電磁帶隙結構的等效電路。
比較第3C圖之等效電路與第3B圖中的點線小區300，電感組件L1可對應至第一孔341，且電感組件L2可對應至第二孔342。電感組件L3可對應至連接圖樣343。C1可以是由金屬板331、332和另一介電層及設置在金屬板331、332上方的另一金屬層造成之電容組件。C2和C3可以是放置在與連接圖樣343一側面部分之第一金屬層310及設置在第一金屬層310下方的另一介電層與另一金屬層造成的電容組件。
第3A及3B圖的電磁帶隙結構可根據上述之等效電路而做為一種帶隙終止濾波器，可阻擋一特定頻帶的訊號。換言之，如第3圖所示的等效電路，一低頻帶的訊號(在此指的是第3C圖的x)和一高頻 帶的訊號(在此指的是第3C圖的y)可通過此電磁帶隙結構，且介於低頻帶與高頻帶的特定頻帶的訊號(在此指的是第3C圖的z1、z2和z3)可藉由此電磁帶隙結構所阻擋。
應理解，第3A及3B圖的電磁帶隙結構具有二層結構(包括一縫孔)，因此由於3個電感組件和3個電容組件造成的複數個阻擋路徑(在此指的是第3C圖的z1、z2和z3)，而達成一較寬的、變化更多的間隙頻率帶。然而，上述第2A及2B圖中的蘑菇型電磁帶隙結構具有一簡單的阻擋路徑(即，由一個電感組件與一個電容組件造成的簡單路徑)，具有極有限、且狹窄的間隙頻帶。
因此，相較於第2A及2B圖之蘑菇型電磁帶隙結構來說，第3C圖的等效電路明顯證明包括有第3A及3B圖之縫孔的二層電磁帶隙結構具有較廣的阻擋範圍和更佳的阻擋效率。
相較於蘑菇型電磁帶隙結構來說，因為相鄰金屬板是透過縫孔(電性連接通過與金屬板不同的一平面表面)而彼此電性連接，具有縫孔的電磁帶隙結構可取得足夠長度的孔。此時，所取得的縫孔長度與將取得的電感值成正比。因此，可足夠地調整電磁帶隙結構中的電感值。
此外，因為相鄰金屬板是透過縫孔(連接通過與金屬板不同的平面表面)而彼此電性連接，可以不需 要使連接金屬板彼此的連接圖樣形成在與金屬板相同的平面表面上。此舉可使得金屬板間的空間間隙較窄。金屬板間較窄的空間間隙使得間隙的電容值可成比例地增加。因此，可足夠地調整電磁帶隙結構中的電容值。
在第3圖的等效電路中，可依據諸如金屬板與金屬層間的空間間隙、兩相鄰金屬板間的空間間隙、夾設在金屬層間或金屬層與金屬板間之介電層的介電常數和金屬板的大小、形狀及面積等因數來改變每一電容組件的數值。也可依據每一孔的形狀、長度、直徑、厚度及寬度以及形成該孔之連接圖樣來改變電感組件的數值。
因此，充分調整及設計上述多種因數即可容許第3A及3B圖的結構廣泛地做為可移除或阻擋一目標頻率帶之特定雜訊或特定訊號的電磁帶隙結構(即，頻帶終止濾波器)。
因此，如果重複地將第3A及3B圖的結構配置在印刷電路板整體內表面上(參照第4A至4D圖)或一部分的內表面上(參照第4E圖)做為雜訊傳輸路徑(同樣的原理可應用在以下的第5~8圖)，即可做為能防止一特定頻率帶訊號被傳輸的電磁帶隙結構。
參照第3A及3B圖並說明於前，包括有縫孔的電磁帶隙結構係為二層結構，包括有一上層(其中設有複數個金屬層331、332及333)，一下層(其中設 有第一金屬層310)，及夾設在該上層與下層之間的第一介電層320。
然而，包括有縫孔的電磁帶隙結構並不必然需要具有與第3A及3B圖相同的形狀與結構。
舉例來說，包括有縫孔的電磁帶隙結構並不必然需包括有一金屬層(參照第3A及3B圖之元件符號310)，設在縫孔下方一區域上。此舉可能是因為縫孔之連接圖樣並不一定需要在有金屬層的空間中形成。
換言之，如果在相同平面表面上有一金屬層(對應至將形成的連接圖樣區域)，則可將此連接圖樣製造成被容納在相同平面表面上之金屬層(參照第3A及3B圖之元件符號310)的清除孔(參照第3A及3B圖之元件符號351、352)中。然玵，不需要在將形成連接圖樣的區域中放置額外的金屬(參照下述第10B圖)。
此外，並不是永遠都需要將包括有縫孔的2層電磁帶隙結構形成為如第3A及3B圖所示的堆疊結構。換言之，可將包括有縫孔的2層電磁帶隙結構形成為具有另一種形狀的結構，包括有一下層(其中設有金屬板)，一上層(其中設有一金屬層)，夾設在該上層與下層之間的介電層，和貫穿該介電層之縫孔(亦即，一結構形式，上層與下層形式正好與第3A及3B圖所示相反)。
當然，也可預期相同或類似的阻擋雜訊效果。
以下，將參照第5至8圖來說明電磁帶隙結構的每一實施例與包含有此電磁帶隙結構的印刷電路板。但是，已描述於第3A至4E圖中的元件將不再重述，並將依據本發明每一實施例之特徵來簡述包括有這些元件的電磁帶隙結構與印刷電路板。
如上述，除了具有縫孔的電磁帶隙結構是使用第3A及3B圖之二層結構外，所有技術概念與原則均可應用在第5至8圖的實施例中。
為簡便起見，第5至8圖乃是某些與設有本發明之電磁帶隙結構之區域直接相關的金屬層之部分視圖，該電磁帶隙結構是與複數個金屬層一起設在一多層印刷電路板上(參照第5至8圖中的元件符號100)。因此，明顯的，在第5至8圖中，至少另一個金屬層可設在一頂層上方和/或一底層下方。
為了清楚闡述本發明概念，在第5至8圖中只示出三個金屬板，且一個金屬板是透過縫孔電性連接到一相鄰金屬板及另一相鄰金屬板(亦即，環繞一個小區之二個相鄰區是彼此連接的)。
換言之，如上述第4A至4E圖所示，依據本發明之每一實施例之電磁帶隙結構可配置成在該板內某部分或全部有各種形狀、大小。習知技藝人士將可輕易地瞭解這點。
因此，以下將依據環繞一個小區來連接兩相鄰 區的例子(亦即，點線小區500、600、700或800)來說明電磁帶隙結構與包含此電磁帶隙結構的印刷電路板。
第5圖的平面圖示出依據本發明第一實施例之具有一縫孔的多層電磁帶隙結構及具有此電磁帶隙結構的印刷電路板。第10A圖則是第5圖電磁帶隙結構的3-D視圖。
依據本發明第一實施例之電磁帶隙結構包括有二個金屬層511和512，複數個金屬板531、532和533則是設在二個金屬層511和512之間的一平面表面上，第一縫孔545電性連接一金屬板532至另一金屬板531，而第二縫孔549性電連接該一金屬板532至再另一金屬板533。
在金屬層512和複數個金屬板531、532和533之間以及在複數個金屬板531、532和533與金屬層511之間可分別夾設介電層521與介電層522。
為了能簡要地描述圖示並比較第3A及3B圖中之電磁帶隙結構的差異，將元件符號511、512所代表的金屬層，元件符號531、532和533所代表的金屬板，元件符號521、522所代表的介電層分別重新命名為第一金屬層511、第二金屬層512、第一金屬板531、第二金屬板532、第三金屬板533、第一介電層521和第二介電層522。
當電性連接任何二個金屬板時，第5至10圖之 電磁帶隙結構中之每一縫孔並不會在設有金屬板的相同平面表面上電性連接二個金屬板，但每一縫孔可藉由容許關鍵縫孔之一部分連接通過與設有金屬板的平面表面不同的平面表面，而將金屬板彼此電性連接，類似第3A及3B圖中電磁帶隙結構之每一縫孔的作用。
然而，在第5至10圖之電磁帶隙結構中，第一縫孔545和第二縫孔549分別連接任何一個金屬板至另一金屬板與再另一金屬板，並可分別電性連接通過一個平面表面與另一平面表面，且彼此設在不同方向，並圍繞設有金屬板531、532和533的平面表面。此與第3A及3B圖之電磁帶隙結構不同。
換言之，第5至10圖之電磁帶隙結構可具有三層結構，包括一第一層(其中設有第一金屬層511)、一第二層(其中設有金屬板531、532和533)和一第三層(其中設有第二金屬層512)，此與第3A及3B圖之電磁帶隙結構不同。
因此，第一縫孔545可藉由容許一部分的第一縫孔545連接通過與第二金屬層512相同的平面表面(與設有金屬板531、532和533的平面表面不同並在其上方)，而電性連接第二金屬板532至第一金屬板531。第二縫孔549可藉由容許一部分的第二縫孔549連接通過與第一金屬層511相同的平面表面(與設有金屬板531、532和533的平面表面不同並 在其下方)，而電性連接第二金屬板532至第三金屬板533。
在此，第一縫孔545可形成以包括一第一孔541(具有一個末端部分連接到第一金屬板531並貫穿第二介電層522)，一第二孔542(具有一個末端部分連接到第二金屬板532並貫穿第二介電層522)，及一連接圖樣543設置成具有一個末端部分連接到第一孔541的另一末端且具有另一末端連接至第二孔542的另一末端，並連接通過與第二金屬層512相同的平面表面。
第二縫孔549亦可形成以包括一第一孔546(具有一個末端部分連接到第二金屬板532並貫穿第一介電層521)，一第二孔547(具有一個末端部分連接到第三金屬板533並貫穿第一介電層521)，及一連接圖樣548設置成具有一個末端部分連接到第一孔546的另一末端且具有另一末端連接至第二孔547的另一末端，並連接通過與第一金屬層511相同的平面表面。在此，對印刷電路板中的電子訊號來說，第一金屬層511或第二金屬層512可形成與該些金屬板531、532和533不同的層。舉例而言，如上述第3A至3C圖的說明可知，在印刷電路板中，第一金屬層511和第二金屬層512可做為電源層或訊號層，且金屬板531、532和533可做為接地層，或反之亦然。
在這種情況下，如第5圖所示，可能必須藉由容許第一縫孔545之連接圖樣543與第二縫孔549之連接圖樣548分別容納在形成於第二金屬層512之清除孔551及形成於第一金屬層511之清除孔552中，而分別使金屬板531、532和533與第一金屬層511及第二金屬層512斷開。
金屬板531、532和533可藉由二個縫孔545、549電性連接，每一縫孔可以如下順序將任何一個金屬板連接至二個相鄰金屬板：第一金屬板531→第一縫孔545(亦即，第一孔541→設在與第二金屬板512相同平面表面之連接圖樣543→第二孔542)→第二金屬板532→第二縫孔549(亦即，第一孔546→設在與第一金屬板511相同平面表面之連接圖樣548→第二孔547)→第三金屬板533。
此時，第一縫孔545與第二縫孔549中之每一者分別以不同方向自金屬板531、532和533中延伸出來，並可做為一電感組件。金屬板531、532和533，第一金屬層511以及設於其間之第一介電曾521可做為一電容組件。類似的，金屬板531、532和533，第二金屬層512和設於其間之第二介電層522可做為一電容組件。
因此，如果將第5圖結構重複地配置在印刷電路板整個內表面上(參照第4A至4D圖)或一部分的內表面上(參照第4E圖)做為一雜訊轉移路徑，即可 做為能防止一特定頻帶訊號被傳送的電磁帶隙結構。
此外，第10B圖為不具有第一金屬層511和第二金屬層512之第10A圖的3-D透視圖。此顯示額外的金屬層並不必然必須緊密地形成在將配置有本發明ㄅ電磁帶隙結構(即，金屬板與縫孔)之區域的下方或上方。在第10B圖的例子中，顯然並不需要在將形成縫孔連接圖樣的地區形成額外的清除孔(與第5A圖和第10A圖不同)。
第6圖示出依據本發明第二實施例之具有一縫孔的多層電磁帶隙結構及具有此電磁帶隙結構的印刷電路板的平面圖。第11A圖則是第6圖電磁帶隙結構的3-D視圖。
依據本發明第二實施例之電磁帶隙結構包括有三個金屬層611和612，複數個金屬板631、632和633則是設在任何二個金屬層611和612之間的一平面表面上，第一縫孔645電性連接一金屬板632至另一金屬板631，第二縫孔649電性連接該一金屬板632至再另一金屬板633。
依據本發明第二實施例之電磁帶隙結構的特徵是額外的金屬層是設在任何二個金屬層611、612中之至少一者與金屬板631、632和633之間。在第6圖中示出具有額外金屬層613的實施方式，該額外金屬層613係設在元件符號612所代表的金屬層與 金屬板631、632和633之間。
介電層621、622和623係分別夾設在金屬層611與金屬板631、632和633之間，金屬板631、632和633與金屬層613之間，以及金屬層613與金屬層612之間。
為了能簡要地描述圖示並比較第3A、3B及5圖中電磁帶隙結構的差異，將元件符號611、612、613所代表的金屬層，元件符號631、632和633所代表的金屬板，元件符號621、622、623所代表的介電層分別重新命名為第一金屬層611、第二金屬層612、第三金屬層613、第一金屬板631、第二金屬板632、第三金屬板633、第一介電層621、第二介電層622和第三介電層623。
在第6圖與第11A圖中，第一縫孔645可藉由容許一部分(參照643)的第一縫孔645連接通過與第二金屬層612相同的平面表面(與設有金屬板631、632和633的平面表面不同且在其上方)，而將第二金屬板632電性連接至第一金屬板631。第二縫孔649可藉由容許一部分(參照648)的第二縫孔649連接通過與第一金屬層611相同的平面表面(與設有金屬板631、632和633的平面表面不同且在其下方)，而將第二金屬板632電性連接至第三金屬板633。
因此，依據本發明第二實施例之電磁帶隙結構可形成以包括複數個金屬板與二個縫孔，每一者是 設在相同平面表面上並透過金屬板之上方及下方的任何二個金屬層而連接，並與本發明第一實施例之電磁帶隙結構相同。
然而，依據本發明第二實施例之電磁帶隙結構特徵為具有至少一個額外的金屬層(如，第6圖中的第二金屬層612)，設置在二個金屬層611與612中之至少一者(如，第6圖中的第二金屬層612)與金屬板631、632和633之間(相較於本發明第一實施例之電磁帶隙結構而言)。
相反的，依據本發明第一實施例，第一縫孔545與第二縫孔549可分別透過第二金屬層512和第一金屬層511而連接，且位於最鄰近之金屬板531、532和533之上方及下方。
在第6A圖與第11A圖中，第一縫孔645之第一孔641可形成以具有一個末端部分連接到第一金屬板631並貫穿第三介電層623、第三金屬層613及第二介電層622。第一縫孔645之第二孔642可形成以具有一個末端部分連接到第二金屬板632並貫穿第三介電層623、第三金屬層613及第二介電層622。第一縫孔645之連接圖樣645可形成以具有一個末端部分連接到第一孔641的另一末端部分且具有另一末端連接至第二孔642的另一末端，並連接通過與第二金屬層612相同的平面表面。
第二縫孔649可形成以包括一第一孔646(具有 一個末端部分連接到第二金屬板632並貫穿第一介電層621)，一第二孔647(具有一個末端部分連接到第三金屬板633並貫穿第一介電層621)，及一連接圖樣648設置成具有一個末端部分連接到第一孔646的另一末端且具有另一末端連接至第二孔647的另一末端，並連接通過與第一金屬層611相同的平面表面。
此時，對印刷電路板中的電子訊號來說，第一金屬層611、第二金屬層612和第三金屬層613之每一者可形成與金屬板631、632和633不同的層。舉例來說，在印刷電路板中，第一金屬層611、第二金屬層612和第三金屬層613可做為電源層，而金屬板631、632和33可做為接地層。
在這種情況下，如第6圖所示，可能必須藉由容許第一縫孔645之連接圖樣643與第二縫孔649之連接圖樣648分別容納在形成於第二金屬層612之清除孔651及形成於第一金屬層611之清除孔652中，而分別使金屬板631、632和633與第一金屬層611及第二金屬層612斷開。
類似的，在第6圖與第11A圖中，可能需要使第一縫孔645之第一孔641與第二孔642貫穿第三金屬層613。因此，可能需要使第一縫孔645之第一孔641與第二孔642分別貫穿形成於第三金屬層613上的清除孔653與654，以使第三金屬層613與金屬 板631、632和633之間斷開。
此時，第一縫孔645與第二縫孔649中之每一者分別以不同方向及不同長度自金屬板631、632和633中延伸出來，並可各自做為一電感組件且其數值與其長度成比例。金屬板631、632和633，第一金屬層611以及設於其間之第一介電層621可做為一電容組件。類似的，金屬板631、632和633，第二金屬層612和設於其間之第二介電層622可做為一電容組件。
此外，由於第6圖與第11A圖顯示額外的金屬層(即，第三金屬層613)是設置在金屬板631、632和633和第二金屬層612之間，可進一步具有由第三金屬層613、介電層622和第二金屬層612所造成的電容組件。此可能是因為第6圖的電磁帶隙結構具有4層結構，包括做為第一層的第一金屬層611，做為第二層的金屬板631、632和633，做為第三層的第三金屬層613，做為第四層的第二金屬層612。當然，第6A圖及第11A圖的電磁帶隙結構也可依據設在金屬板631、632和633及任何一個金屬層之間的金屬層的數目而成比例地具有5或更多層結構。
因此，如果將第6圖結構重複地配置在印刷電路板整個內表面上(參照第4A至4D圖)或一部分的內表面上(參照第4E圖)做為一雜訊轉移路徑，即可做為能防止一特定頻帶訊號被傳送的電磁帶隙結 構。
也可依據第6圖及第11A圖的電磁帶隙結構而將第一縫孔645與第二縫孔649設計成具有不同長度，藉此取得具有不同頻帶的二個間隙頻率。此可由以下描述的第9圖之頻率性質圖而清楚地理解。
此外，第11B圖為不具有第一金屬層611、第二金屬層612和第三金屬層613之第11A圖的3-D透視圖。如上所述，此顯示額外的金屬層並不必然必須緊密地形成在將配置有本發明電磁帶隙結構(即，金屬板與縫孔)之區域的下方或上方。同樣的原理可應用在以下第7、8圖中。
第7圖的平面圖示出依據本發明第三實施例之具有一縫孔的多層電磁帶隙結構及具有此電磁帶隙結構的印刷電路板。
依據本發明第三實施例之電磁帶隙結構可包括複數個金屬板731、732和733(設置在印刷電路板任何一個平面表面上)，二個金屬層711和712(設在金屬板731、732和733之平面表面下方的不同平面表面上)，第一縫孔745(電性連接金屬板731、732和733中之任何一個金屬板732至另一金屬板731)和第二縫孔749(電性連接任何一個金屬板732至再另一金屬板733)。
在金屬板731、732和733與任何一個金屬板711之間夾設有一介電層721，且二個金屬層711和712 間夾設有另一介電層722。
為了能簡要地描述圖示並比較第3A、3B、5及6圖中之電磁帶隙結構的差異，將元件符號711、712所代表的金屬層，元件符號731、732和733所代表的金屬板，元件符號721、722所代表的介電層分別重新命名為第一金屬層711、第二金屬層712、第一金屬板731、第二金屬板732、第三金屬板733、第一介電層721和第二介電層722。
此外，第7圖只是一實例，示出第一金屬層711和第二金屬層712是設置在金屬板731、732和733下方的不同平面表面上。在依據本發明第三實施例之電磁帶隙結構中，第一金屬層711和第二金屬層712也可設在金屬板731、732和733上方的不同平面表面上。此原則也可應用在依據本發明第四實施例之電磁帶隙結構中。
此外，即使第7圖顯示第一金屬層711設置為最靠近金屬板731、732和733，且第二金屬層712設置為最靠近第一金屬層711，但顯然的，可在第一金屬層711與金屬板731、732和733之間，以及第一金屬層711和第二金屬層712之間設置至少一個額外的金屬層。同樣的原則也可應用到依據本發明第四實施例之電磁帶隙結構中。
第7圖之電磁帶隙結構可具有一種三層的結構，包括做為第一層的第二金屬層712，做為第二層 的金屬層711，以及做為第三層的金屬板731、732和733。然而，與第5圖之電磁帶隙結構不同的是，第7圖之電磁帶隙結構特徵為可依據金屬板731、732和733而將第一縫孔745與第二縫孔749形成在單一方向上。
然而，與第6圖之電磁帶隙結構類似，可將第7圖之電磁帶隙結構設計成包括具有不同長度之二個縫孔。
在第7圖中，第一縫孔745可藉由容許一部分(參照743)的第一縫孔745連接通過與第一金屬層711相同的平面表面(與設有金屬板731、732和733的平面表面不同且設置在更靠近該平面表面之下方)，而將第二金屬板732電性連接至第一金屬板731。第二縫孔749可藉由容許一部分(參照748)的第二縫孔749連接通過與第二金屬層712相同的平面表面(與設有金屬板731、732和733的平面表面不同且設在更遠離該平面表面之下方)，而將第二金屬板732電性連接至第三金屬板733。
在此，第一縫孔745可形成以包括第一孔741形成以具有一個末端部分連接到第一金屬板731並貫穿第一介電層721，第二孔742形成以具有一個末端部分連接到第二金屬板732並貫穿第一介電層721，連接圖樣743形成以具有一個末端部分連接到第一孔741的另一末端部分且具有另一末端連接至 第二孔742的另一末端，並連接通過與第一金屬層711相同的平面表面。
第二縫孔749之第一孔746可形成以具有一個末端部分連接到第二金屬板732並貫穿第一介電層721、第一金屬層711和第二介電層722。第二縫孔749之第二孔747可形成以具有一個末端部分連接到第三金屬板733並貫穿第一介電層721、第一金屬層711和第二介電層722。第二縫孔749之一連接圖樣748設置成具有一個末端部分連接到第一孔746的另一末端且具有另一末端連接至第二孔747的另一末端，並連接通過與第二金屬層712相同的平面表面。
在第7圖中，第二縫孔749可形成在全部三層之間(亦即，第二金屬層712、第一金屬層711和金屬層732和733)。當以孔將3層或更多層彼此連接時，典型可使用一電鍍貫穿孔洞(plated through hole,PTH)法(參照第12A圖)、一堆疊孔法(參照第12B圖)、交錯孔法(參照第12C圖)、和O形環孔法(參照第12D圖)。
雖然第7圖示出縫孔749的第一孔746與第二孔747二者是僅以第12A圖的PTH方法貫穿而形成(同樣的原理也可應用在第8圖的縫孔中)，也可以包括上述方法的多種其他方法來形成縫孔749的第一孔746與第二孔747。
依據第12B圖的堆疊孔法，或是第12C圖的交錯孔法，可利用設置孔地面761、762(參照第12B圖或第12C圖)依照堆疊順序分別形成複數個盲孔洞(blind via holes,BVH)756-1、746-2、747-1和747-2，藉此執行電性連接。
相較於第12B圖的堆疊孔法，第12C圖的交錯孔法特徵是BVH 746-1或747-1的中心軸可分別與另一BVH 746-2或747-2的中心軸不同。第12D圖的O形環孔法特色是在在孔之下方的直徑往上會變窄或是可使用一內孔洞(inner via hole,IVH)來形成一孔。結果，顯然可在沒有特殊限制下，以各種方法來實施本發明。
在此，對於印刷電路板的電子訊號來說，金屬層711和712可形成與金屬板731、732和733不同的層。舉例來說，在印刷電路板中，金屬層711、712可做為電源層，且金屬板731、732和733可做為接地層。
在這種情況下，如第7圖所示，可能必須藉由容許第一縫孔745之連接圖樣743與第二縫孔749之連接圖樣748分別容納在形成於第一金屬層711之清除孔751與形成於第二金屬層712之清除孔752中，而分別使金屬板731、732和733與第一金屬層711及第二金屬層712斷開。
在第7圖中，可能需要使貫穿第一金屬層711 之第二縫孔745之第一孔746與第二孔747分別容納在額外地形成於第一金屬層711中的清除孔753與清除孔754內。
因此，依據本發明第三實施例所形成的電磁帶隙結構之特徵是可依據金屬板731、732和733而將二個金屬層711與712，放置在單一方向上之不同平面表面上。在此種狀況下，將被連接通過相對金屬板而言距離較遠的金屬層(即，第7圖之第二金屬層712)之縫孔(即，第二縫孔749)，可能必須要貫穿距離金屬板相對較近的金屬層(即，第7圖之第一金屬層711)。
因此，可能必須在距離金屬板相對較近的金屬層上形成額外的清除孔(第7圖中的元件符號753及754)，以對應將會被連接通過相對距離較遠之金屬板之縫孔將貫穿的位置。
依據本發明第三實施例，從與金屬板731、732和733相同方向延伸出來的不同長度的第一縫孔745與第二縫孔749之每一者，也可做為具有不同數值(依據不同長度)的電感組件。金屬板731、732和733，第一金屬層711和設置在其間之第一介電層721則可做為電容組件。類似的，第一金屬層711、第二金屬層712與設置在其間之第一介電層722也可做為電容組件。
因此，如果將第7圖之電磁帶隙結構重複地配 置在印刷電路板整個內表面上(參照第4A至4D圖)或一部分的內表面上(參照第4E圖)做為一雜訊轉移路徑，即可做為能防止一特定頻帶訊號被傳送的電磁帶隙結構。
類似第6圖之電磁帶隙結構，根據第7圖之電磁帶隙結構的第一縫孔745與第二縫孔749也被設計成具有不同長度，藉此取得具有不同頻帶的二個帶隙頻率。
第8圖示出依據本發明第四實施例中具有一縫孔的多層電磁帶隙結構以及具有此電磁帶隙結構的印刷電路板之平面圖。
依據本發明第四實施例之電磁帶隙結構可包括複數個金屬板831、832和833，設置在一印刷電路板的任一平面表面上；一金屬層812，設置在與金屬板831、832和833之平面表面不同的平面表面上；至少另一金屬層(亦即，第8圖之金屬層811)，設在金屬板831、832和833與金屬層812之間；一第一縫孔845，用以電性連接金屬板831、832和833中的任何一個金屬板832到另一金屬板831上；以及一第二縫孔849，用以電性連接任何一個金屬板832到再另一金屬板833上。
在金屬板831、832和833與任何一個金屬層811之間，以及在二個金屬層811和812之間分別夾設有一介電層821與822。
為方便說明圖示及比較第3A圖、第3B圖、第5圖、第6圖及第7圖中的電磁帶隙結構，將元件符號811、812所代表的金屬層，元件符號831、832和833所代表的金屬板，元件符號821、822所代表的介電層重新命名為第一金屬層811、第二金屬層812、第一金屬板831、第二金屬板832、第三金屬板833、第一介電層821和第二介電層822。
在此，第8圖之電磁帶隙結構可具有一種三層的結構，包括做為第一層的第二金屬層812，做為第二層的金屬層811，以及做為第三層的金屬板831、832和833；且縫孔可僅自金屬板831、832和833中之一方向延伸出去，與第7圖之電磁帶隙結構一樣。
然而，相較於第7圖之電磁帶隙結構，第8圖之電磁帶隙結構特徵為被設計成不連接通過金屬層(即，第8圖之金屬層811)之所有縫孔是最靠近金屬板831、832和833。
更特定言之，第一縫孔845和第二縫孔849可藉由在與不是最靠近金屬板831、832和833之一金屬層(即，第二金屬層812)相同的平面表面上，容許第一縫孔845之一部分(元件符號843)和第二縫孔849之一部分(元件符號848)分別連接通過一位置與另一位置，而分別將第一金屬板831電性連接至第二金屬板832，及將第二金屬板832電性連接至第三 金屬板833。
在此，第一縫孔845的第一孔841可形成以具有一個末端部分連接到第一金屬板831並貫穿介電層821、第一金屬層811和第二介電層822。第一縫孔845的第二孔842可形成以具有一個末端部分連接到第二金屬板832並貫穿介電層821、第一金屬層811和第二介電層822。第一縫孔845的連接圖樣843可形成以具有一個末端部分連接到第一孔841的另一末端部分且具有另一末端連接至第二孔842的另一末端，並連接通過與第二金屬層812相同的平面表面。
類似的，第二縫孔849的第一孔846可形成以具有一個末端部分連接到第二金屬板832並貫穿介電層821、第一金屬層811和第二介電層822。第二縫孔849之第二孔847可形成以具有一個末端部分連接到第三金屬板833並貫穿介電層821、第一金屬層811和第二介電層822。第二縫孔849之一連接圖樣848可形成以具有一個末端部分連接到第一孔846的另一末端且具有另一末端連接至第二孔847的另一末端，並連接通過與第二金屬層812相同的平面表面。
此時，對於印刷電路板的電子訊號來說，金屬層811和812可形成與金屬板831、832和833不同的層。在這種情況下，如第8圖所示，可能必須藉 由容許第一縫孔845之連接圖樣843與第二縫孔849之連接圖樣848分別容納在第二金屬層812之不同位置上的清除孔851與852中，而分別使金屬板831、832和833與第二金屬層812斷開。
此外，由於可能需要使第一縫孔845之孔841及842及第二縫孔849之孔846及847貫穿第一金屬層811，因此可能必須使清除孔853、854、855及856分別形成在孔841、842、846及847將會貫穿之處。
因此，依據本發明第四實施例，從金屬板831、832和833之同一方向上延伸出來的該第一縫孔845與該第二縫孔849之每一者，亦可分別做為電感組件。金屬板831、832和833、第一金屬層811和夾設在其間的第一介電層821則可做為電容組件。類似的，第一金屬層811、第二金屬層812和夾設在其間的第二介電層822也可做為電容組件。
因此，如果將第8圖之電磁帶隙結構重複地配置在印刷電路板整個內表面上(參照第4A至4D圖)或一部分的內表面上(參照第4E圖)做為一雜訊轉移路徑，即可做為能防止一特定頻帶訊號被傳送的電磁帶隙結構。
藉由上述第5至8圖之電磁帶隙結構，可實現各種間隙頻率頻帶，因此可將此電磁帶隙結構應用到更多種應用設備與電子設備上。這是因為依據本 發明每一實施例之電磁帶隙結構具有以下性質所致。
首先，本發明的電磁帶隙結構可取得較長的縫孔長度，以連接一金屬板到另一金屬板上。因為本發明電磁帶隙結構的每一縫孔不僅可連接通過一相鄰金屬層，還可通過其他金屬層以電性連接任何二個金屬板，而由於縫孔長度增加，因此電感值也會隨之增加。當然，本發明的電磁帶隙結構顯然可不止包括相鄰金屬層，尚包括其他金屬層，而能容許增加其他電子組件(如，在多個層之間以及金屬板與金屬層之間造成的電容組件)。
結果，相較於習知的電磁帶隙結構(如，第2A及2B圖的蘑菇型電磁帶隙結構)來說，本發明的電磁帶隙結構可取得更多樣的調整因子(如，各類型的電感及電容組件)。此舉也顯示可自由調整一間隙頻率頻帶以成為一需要阻擋的目標頻率及其之雜訊程度。
其次，本發明的電磁帶隙結構可具有一種對多層印刷電路板來說更充分的結構。如第2A及2B圖所示的蘑菇型電磁帶隙結構之類的二層結構，以及具有第3A及3B圖之縫孔的二層電磁帶隙結構必須只在二層結構中取得電容組件與電感組件。在更緊密且複雜的二層結構中要形成電容組件與電感組件將會產生問題。此外，當必須在具有各式電子電路 形成於一狹窄區域上的複雜連線板(如，封裝系統(SiP))上，來實施多個主動元件與被動元件時，這樣的二層結構並不夠。
然而，本發明的電磁帶隙結構可於一多層印刷電路板的複數個層之一連接圖樣中形成一通孔，藉此可增加設計上的自由度或彈性。
最後，本發明的電磁帶隙結構可形成以具有不同長度的縫孔，藉此以透過一電磁帶隙結構而擴張一間隙頻率頻帶並取得二或更多個間隙頻率。此舉可透過第9圖的頻率性質比較來了解。
第9圖示出第3B圖與第6圖之電磁帶隙結構的頻率性質之比較。
更特定言之，第9圖示出藉由掃描參數分析的頻率性質，以檢查本發明建議的電磁帶隙結構是否具有一特定頻帶的終止頻帶性質。在此，元件符號910代表具有第3B圖之縫孔的二層電磁帶隙結構的頻率性質，元件符號920代表具有第6圖之縫孔的多層電磁帶隙結構的頻率性質。
參照第9圖，可知第3B圖之電磁帶隙頻率在-50dB的阻擋速率時，具有介於約1.5至4.7 GHz之間的帶隙頻率帶，但是第6圖之電磁帶隙頻率在相同阻擋速率(即，-50dB)時，具有介於約0.75至4.7 GHz之間的帶隙頻率帶。換言之，相較於第3B圖之電磁帶隙結構來說，依據本發明第6圖之電磁帶隙 結構之阻擋雜訊範圍較廣。當然，也可看出相較於第3B圖之電磁帶隙結構來說，在同樣的阻擋頻率帶下，第6圖之電磁帶隙結構具有較低的雜訊等級(亦即，阻擋速率)。
也可看出第6圖之電磁帶隙結構在-75dB的阻擋速率下具有二個帶隙頻率帶(參照第1圖之元件符號921、922)，這是因為第6圖之電磁帶隙結構具有二個不同長度的縫孔之故。
在此，第9圖的頻率性質圖只是一個實例，顯示出第3B圖與第6圖之電磁帶隙結構的頻率性質差異。因此，由第9圖的模擬結果可明顯看出依據電容值的變化(由於諸如金屬板與金屬層間的距離、形成每一介電層之介電材料的介電性質、每一介電層的厚度及金屬板的大小、形狀與面積等因素所造成的變化)以及電感值的變化(由於縫孔之形狀、長度、厚度、寬度與面積等因數所造成的變化)而具有多種帶隙頻率及其阻擋速率。
雖然已參照特定實施例詳細敘述本發明精神，然而該等實施例僅是用於說明本發明，而非限制本發明。須了解熟悉此技術者可在不偏離本發明範圍及精神的情況下變化或修改該實施例。
11、21‧‧‧雜訊源
12、22‧‧‧阻絕雜訊目地點
100‧‧‧印刷電路板
110-1、110-2、110-3、110-4‧‧‧金屬層
120、120-1、120-2、120-3‧‧‧介電層
130‧‧‧第一電子電路
140‧‧‧第二電子電路
200‧‧‧電磁帶隙結構
211‧‧‧第一金屬層
212‧‧‧第二金屬層
221‧‧‧第一介電層
222‧‧‧第二介電層
230‧‧‧蘑菇類結構
232‧‧‧金屬板
234‧‧‧通孔
310‧‧‧第一金屬層
311‧‧‧第一金屬板
332‧‧‧第二金屬板
333‧‧‧第三金屬板
320‧‧‧第一介電層
341、346‧‧‧第一孔
341a、341b、342a、342b、346a、347a‧‧‧末端部分
342、347‧‧‧第二孔
343、348‧‧‧連接圖樣
345‧‧‧第一縫孔
349‧‧‧第二縫孔
351、352‧‧‧清除孔
511、512‧‧‧金屬層
521、522‧‧‧介電層
531、532、533‧‧‧金屬板
543、548‧‧‧連接圖樣
545‧‧‧第一縫孔
546‧‧‧第一孔
547‧‧‧第二孔
549‧‧‧第二縫孔
551、552‧‧‧清除孔
611、612、613‧‧‧金屬層
621、622、623‧‧‧介電層
631、632、633‧‧‧金屬板
641、646‧‧‧第一孔
642、647‧‧‧第二孔
643、648‧‧‧連接圖樣
645‧‧‧第一縫孔
649‧‧‧第二縫孔
651、652、653、654‧‧‧清除孔
711、712‧‧‧金屬層
721、722‧‧‧介電層
731、732、733‧‧‧金屬板
741、746‧‧‧第一孔
742、747‧‧‧第二孔
743、748‧‧‧連接圖樣
745‧‧‧第一縫孔
749‧‧‧第二縫孔
751、752‧‧‧清除孔
811、812‧‧‧金屬層
821、822‧‧‧介電層
831、832、833‧‧‧金屬板
841、846‧‧‧第一孔
842、847‧‧‧第二孔
843、848‧‧‧連接圖樣
845‧‧‧第一縫孔
849‧‧‧第二縫孔
851、852、853、854、855、856‧‧‧清除孔
910、920‧‧‧頻率性質
C1‧‧‧電容組件
L1‧‧‧電感組件
可透過實施方式、專利請求範圍與隨附圖式以 更佳地理解本發明之態樣與優點。
第1圖示出包括具有不同操作頻率之二個電子電路的印刷電路板的截面示意圖；第2A及2B圖示出具有蘑菇狀結構的電磁帶隙結構；第2C圖為第2B圖之電磁帶隙結構的等效電路圖；第2D圖示出第2B圖之電磁帶隙結構的頻率性質；第3A圖示出具有縫孔之二層電磁帶隙結構的實例部分之例示圖；第3B圖為沿著第3A圖之具有該縫孔的二層電磁帶隙結構的A-A’線而繪示的部分示意圖；第3C圖為具有第3A圖之縫孔的二層電磁帶隙結構的等效電路圖；第4A圖為具有一矩形金屬板且包括有縫孔的電磁帶隙結構的平面配置圖；第4B圖為具有一三角形金屬板且包括有縫孔的電磁帶隙結構的平面配置圖；第4C與4D圖為具有多群不同大小金屬板且包括有縫孔的電磁帶隙結構的平面配置圖；第4E圖為包括有縫孔的電磁帶隙結構的帶狀配置平面圖；第5圖示出依據本發明第一實施例之具有縫孔 的多層電磁帶隙結構和包括此多層電磁帶隙結構的印刷電路板的平面示意圖；第6圖示出依據本發明第二實施例之具有縫孔的多層電磁帶隙結構和包括此多層電磁帶隙結構的印刷電路板的平面示意圖；第7圖示出依據本發明第三實施例之具有縫孔的多層電磁帶隙結構和包括此多層電磁帶隙結構的印刷電路板的平面示意圖；第8圖示出依據本發明第四實施例之具有縫孔的多層電磁帶隙結構和包括此多層電磁帶隙結構的印刷電路板的平面示意圖；第9圖示出比較第3B圖與第6圖之電磁帶隙結構的頻率性質；第10A圖顯示第5圖之電磁帶隙結構的3-D示圖；第10B圖顯示第10A圖在沒有金屬板時的3-D示圖；第11A圖顯示第6圖之電磁帶隙結構的3-D示圖；第11B圖顯示第11A圖在沒有金屬板時的3-D示圖；第12A至12D圖顯示如何形成可將一個層連接到另一層之孔的方法。
611、612、613‧‧‧金屬層
621、622、623‧‧‧介電層
631、632、633‧‧‧金屬板
641、646‧‧‧第一孔
642、647‧‧‧第二孔
643、648‧‧‧連接圖樣
645‧‧‧第一縫孔
649‧‧‧第二縫孔
651、652、653、654‧‧‧清除孔

Claims (30)

  1. 一種電磁帶隙結構，包含：至少三個導電板；一第一縫孔，經配置而將該等導電板中之任一導電板電性連接至另一導電板；以及一第二縫孔，經配置而將該任一導電板電性連接至再另一導電板；其中該第一縫孔與該第二縫孔之至少一者包含：一第一孔，該第一孔之一個末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一個末端部分經配置以連接至另一導電層；以及一連接圖樣，經配置以設置在該任一導電板上方或下方之一平面表面上，並具有連接至該第一孔之另一末端部分的一個末端部分，以及具有連接至該第二孔之另一末端部分的另一末端部分；以及其中該第一縫孔藉由容許該第一縫孔之一部分連接通過該任一導電板上方的一平面表面而電性連接該任一導電板至該另一導電板；且該第二縫孔藉由容許該第二縫孔之一部分連接通過該任一導電板下方的一平面表面而電性連接該任一導電板至該再另一導電板。
  2. 如申請專利範圍第1項所述之電磁帶隙結構，其中，如果有一導電層係位在一對應至即將形成導電圖樣處的相同平面表面上，則該連接圖樣係容納在形成於該導電層上的一清除孔內。
  3. 如申請專利範圍第2項所述之電磁帶隙結構，其中，如果在該導電板與該導電層之間有一額外的導電層，則該第一縫孔可通過形成在該額外導電層上的一清除孔，使得該第一縫孔不會電性連接到該額外導電層上。
  4. 如申請專利範圍第1項所述之電磁帶隙結構，其中該第一縫孔的長度與該第二縫孔的長度不同。
  5. 如申請專利範圍第1項所述之電磁帶隙結構，其中該導電層可為多邊形、圓形或橢圓形。
  6. 如申請專利範圍第1項所述之電磁帶隙結構，其中該等導電板係設置在一相同的平面表面上。
  7. 如申請專利範圍第1項所述之電磁帶隙結 構，其中該等導電板具有一相同尺寸。
  8. 如申請專利範圍第1項所述之電磁帶隙結構，其中該等導電板區分成複數個尺寸不同的組。
  9. 一種電磁帶隙結構，包含：至少三個導電板；一第一縫孔，經配置而將該等導電板中之任一導電板電性連接至另一導電板；以及一第二縫孔，經配置而將該任一導電板電性連接至再另一導電板；其中該第一縫孔藉由容許該第一縫孔之一部分連接通過該任一導電板上方或下方的一平面表面而電性連接該任一導電板至該另一導電板；以及該第二縫孔藉由容許該第二縫孔之一部分連接通過不同於該第一縫孔之該部分連接通過的該平面表面的一平面表面而電性連接該任一導電板至該再另一導電板，該二個平面表面係設置在依據該三或更多個導電板而定的一相同方向上。
  10. 如申請專利範圍第9項所述之電磁帶隙結構，其中該第一縫孔包含：一第一孔，該第一孔之一個末端部分經配置以連 接至該任一導電板；一第二孔，該第二孔之一個末端部分經配置以連接至另一導電層；及一連接圖樣，經配置以設置在該任一導電板上方或下方之一平面表面上，並具有連接至該第一孔之另一末端部分的一個末端部分，以及連接至該第二孔之另一末端部分的另一末端部分。
  11. 如申請專利範圍第10項所述之電磁帶隙結構，其中，如果有一導電層係位在一對應至即將形成導電圖樣處的相同平面表面上，則該連接圖樣係容納在形成於該導電層上的一清除孔內。
  12. 如申請專利範圍第9項所述之電磁帶隙結構，其中該第二縫孔包含：一第一孔，該第一孔之一個末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一個末端部分經配置以連接至該再另一導電層；以及一連接圖樣，經配置以設置在不同於該第一縫孔之該部分連接通過的該平面表面不同的一平面表面上，該二個平面表面係設置在依據該三或更多個導電板而定的一相同方向上，並具有連接至該第一孔 之另一末端部分的一個末端部分，以及連接至該第二孔之另一末端部分的另一末端部分。
  13. 如申請專利範圍第12項所述之電磁帶隙結構，其中，如果有一導電層係位在一對應至即將形成導電圖樣處的相同平面表面上，則該連接圖樣係容納在形成於該導電層上的一清除孔內。
  14. 如申請專利範圍第9項所述之電磁帶隙結構，其中該導電層可為多邊形、圓形或橢圓形。
  15. 如申請專利範圍第9項所述之電磁帶隙結構，其中該等導電板係設置在一相同的平面表面上。
  16. 如申請專利範圍第9項所述之電磁帶隙結構，其中該等導電板具有一相同尺寸。
  17. 如申請專利範圍第9項所述之電磁帶隙結構，其中該等導電板區分成複數個尺寸不同的組。
  18. 一種電磁帶隙結構，包含：至少三個導電板；一第一縫孔，經配置而將該等導電板中任一導電 板電性連接至另一導電板；以及一第二縫孔，經配置而將該任一導電板電性連接至再另一導電板；其中該第一縫孔和該第二縫孔分別藉由容許該第一縫孔之一部分和該第二縫孔之一部分分別連接通過一相同平面表面上之一位置與另一位置而電性連接該任一導電板至該另一導電板，且至少一個連接圖樣係設置在該第一縫孔之該部分與該第二縫孔之該部分中之至少一者與該等導電層之間。
  19. 如申請專利範圍第18項所述之電磁帶隙結構，其中該第一縫孔包含：一第一孔，該第一孔之一個末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一個末端部分經配置以連接至另一導電層；及一連接圖樣，經配置以設置在該相同平面表面上，並具有連接至該第一孔之另一末端部分的一個末端部分，以及連接至該第二孔之另一末端部分的另一末端部分。
  20. 如申請專利範圍第19項所述之電磁帶隙結構，其中，如果有一導電層係位在一對應至即將形 成導電圖樣處的相同平面表面上，則該連接圖樣係容納在形成於該導電層上的一清除孔內。
  21. 如申請專利範圍第18項所述之電磁帶隙結構，其中該第二縫孔包含：一第一孔，該第一孔之一個末端部分經配置以連接至該任一導電板；一第二孔，該第二孔之一個末端部分經配置以連接至該再另一導電層；及一連接圖樣，設置在一相同平面表面上，並具有連接至該第一孔之另一末端部分的一個末端部分，以及連接至該第二孔之另一末端部分的另一末端部分。
  22. 如申請專利範圍第21項所述之電磁帶隙結構，其中，如果有一導電層係位在一對應至即將形成導電圖樣處的相同平面表面上，則該連接圖樣係容納在形成於該導電層上的一清除孔內。
  23. 如申請專利範圍第18項所述之電磁帶隙結構，其中一清除孔係形成在該第一縫孔與該第二縫孔分別通過的每一導電層上。
  24. 如申請專利範圍第18項所述之電磁帶隙結構，其中該導電層可為多邊形、圓形或橢圓形。
  25. 如申請專利範圍第18項所述之電磁帶隙結構，其中該等導電板係設置在一相同的平面表面上。
  26. 如申請專利範圍第18項所述之電磁帶隙結構，其中該等導電板具有一相同尺寸。
  27. 如申請專利範圍第18項所述之電磁帶隙結構，其中該等導電板區分成複數個尺寸不同的組。
  28. 一種印刷電路板，包含一電磁帶隙結構，佈置在一雜訊轉移路徑之一區域上，該雜訊轉移路徑是位在該印刷電路板之一雜訊源點與一阻絕雜訊目的點之間，其中該電磁帶隙結構，包含：至少三個導電板；一第一縫孔，經配置而將該等導電板中之任一導電板電性連接至另一導電板；以及一第二縫孔，經配置以將該任一導電板電性連接至再另一導電板；其中該第一縫孔與該第二縫孔之至少一者包含：一第一孔，該第一孔之一個末端部分經配置以 連接至該任一導電板；一第二孔，該第二孔之一個末端部分經配置以連接至另一導電層；以及一連接圖樣，經配置以設置在該任一導電板上方或下方之一平面表面上，並具有一個末端部分連接至該第一孔之另一末端部分且具有另一末端部分連接至該第二孔之另一末端部分；以及其中該第一縫孔藉由容許該第一縫孔之一部分連接通過該任一導電板上方的一平面表面而電性連接該任一導電板至該另一導電板；以及該第二縫孔藉由容許該第二縫孔之一部分連接通過該任一導電板下方的一平面表面而電性連接該任一導電板至該再另一導電板。
  29. 一種印刷電路板，包含一電磁帶隙結構，佈置在一雜訊轉移路徑之一區域上，該雜訊轉移路徑是位在該印刷電路板之一雜訊源點與一阻絕雜訊目的點之間，其中該電磁帶隙結構包含：至少三個導電板；一第一縫孔，經配置而將該等導電板中之任一導電板電性連接至另一導電板；以及一第二縫孔，經配置而將該任一導電板電性連接至再另一導電板； 其中該第一縫孔藉由容許該第一縫孔之一部分連接通過該任一導電板上方或下方的一平面表面而電性連接該任一導電板至該另一導電板；以及該第二縫孔藉由容許該第二縫孔之一部分連接通過不同於該第一縫孔之該部分連接通過的該平面表面的一平面表面而電性連接該任一導電板至該再另一導電板，該二個平面表面設置在依據該三或多個導電板而定的一相同方向上。
  30. 一種印刷電路板，包含一電磁帶隙結構，佈置在一雜訊轉移路徑之一區域上，該雜訊轉移路徑是位在該印刷電路板之一雜訊源點與一阻絕雜訊目的點之間，其中該電磁帶隙結構包含：至少三個導電板；一第一縫孔，經配置而將該等導電板中之任一導電板電性連接至另一導電板；以及一第二縫孔，經配置而將該任一導電板電性連接至再另一導電板；其中該第一縫孔和該第二縫孔分別藉由容許該第一縫孔之一部分和該第二縫孔之一部分分別連接通過一相同平面表面上之一位置與另一位置而電性連接該任一導電板至該另一導電板，且至少一個連接圖樣係設置在該第一縫孔之該部分與該第二縫孔 之該部分中之至少一者與該等導電層之間。
TW097140535A 2008-03-19 2008-10-22 電磁能帶隙結構和印刷電路板 TWI409004B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080025604 2008-03-19
KR1020080062015A KR100956891B1 (ko) 2008-03-19 2008-06-27 전자기 밴드갭 구조물 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
TW200942091A TW200942091A (en) 2009-10-01
TWI409004B true TWI409004B (zh) 2013-09-11

Family

ID=41358591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097140535A TWI409004B (zh) 2008-03-19 2008-10-22 電磁能帶隙結構和印刷電路板

Country Status (2)

Country Link
KR (1) KR100956891B1 (zh)
TW (1) TWI409004B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565400B (zh) * 2014-07-01 2017-01-01 華碩電腦股份有限公司 電磁帶隙結構與具有電磁帶隙結構的電子裝置
CN107318215A (zh) * 2016-04-26 2017-11-03 鸿富锦精密电子(天津)有限公司 印刷电路板及应用该印刷电路板的电子装置
US10349513B2 (en) * 2016-07-28 2019-07-09 Qualcomm Incorporated Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
CN111581908B (zh) * 2020-05-09 2021-06-25 安徽省东科半导体有限公司 一种提升芯片硬宏供电可靠性的方法
CN115831905A (zh) * 2021-09-17 2023-03-21 群创光电股份有限公司 电子元件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183541A (ja) 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
JP2000208939A (ja) 1999-01-18 2000-07-28 Murata Mfg Co Ltd 多層配線基板およびそれを用いた電子装置
JP2001144091A (ja) 1999-11-11 2001-05-25 Sanyo Electric Co Ltd 半導体集積回路
JP3863464B2 (ja) 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome

Also Published As

Publication number Publication date
TW200942091A (en) 2009-10-01
KR100956891B1 (ko) 2010-05-11
KR20090100193A (ko) 2009-09-23

Similar Documents

Publication Publication Date Title
JP5005649B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
CN101453828B (zh) 电磁带隙结构与印刷电路板
TWI388246B (zh) 電磁帶隙結構和印刷電路板
JP5079668B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
US8420949B2 (en) Electromagnetic bandgap structure and printed circuit board
US8077000B2 (en) Electromagnetic bandgap structure and printed circuit board
US8310840B2 (en) Electromagnetic bandgap structure and printed circuit board
US20110163823A1 (en) Electromagnetic bandgap structure and circuit board
TWI409004B (zh) 電磁能帶隙結構和印刷電路板
US8102219B2 (en) Electromagnetic bandgap structure and printed circuit board
US8319572B2 (en) Electromagnetic bandgap structure and printed circuit board
KR100998718B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8289099B2 (en) Electromagnetic bandgap structure and circuit board
US8076998B2 (en) Electromagnetic bandgap structure and printed circuit board
US20100132996A1 (en) Electromagnetic bandgap structure and printed circuit board
KR100999526B1 (ko) 전자기 밴드갭 구조물 및 회로 기판

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees