CN104425541A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104425541A
CN104425541A CN201410072026.7A CN201410072026A CN104425541A CN 104425541 A CN104425541 A CN 104425541A CN 201410072026 A CN201410072026 A CN 201410072026A CN 104425541 A CN104425541 A CN 104425541A
Authority
CN
China
Prior art keywords
soft
magnetic body
semiconductor device
magnetic
execution mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410072026.7A
Other languages
English (en)
Inventor
赤田裕亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104425541A publication Critical patent/CN104425541A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

提供一种能够有效减少外部磁场的影响的半导体装置。半导体装置(100)具备:基板(101);磁阻存储芯片(102),其安装于基板(101);第一软磁性体(103),其配置在基板(101)与磁阻存储芯片(102)之间,覆盖磁阻存储芯片(102)的背面;第二软磁性体(104),其覆盖磁阻存储芯片(102)的正面;以及第三软磁性体(105),其覆盖磁阻存储芯片(102)的侧面。

Description

半导体装置
技术领域
本发明的实施方式涉及具备磁阻存储器的半导体装置。
背景技术
现在,各种半导体存储器被开发出且已实用化。在半导体存储器中,利用磁的磁阻存储器(magnetoresistive random memory:MRAM)已实用化。磁阻存储器是利用磁的存储元件,所保持的信息可能会因外部磁场的影响而丢失。
因此,在以往的磁阻存储器中,为了抑制外部磁场的影响,提出了在磁阻存储器的正面(第一主面)和背面(第二主面)配置软磁性材料的方案。通过配置软磁性材料,外部磁场选择性地透过软磁性材料,所以能够抑制外部磁场对磁阻存储器造成的影响。
然而,在上述方案的情况下,与对在平行方向上入射于磁阻存储器的主面的磁场的屏蔽效果相比,对在垂直方向上入射于磁阻存储器的主面的磁场的屏蔽效果弱。
发明内容
本发明要解决的问题在于,提供一种能够更有效地减少外部磁场的影响的半导体装置。
实施方式的半导体装置具备:基板;磁阻存储芯片,其安装于基板;第一软磁性体,其配置在基板与磁阻存储芯片之间,且覆盖磁阻存储芯片的背面;第二软磁性体,其覆盖磁阻存储芯片的正面;以及第三软磁性体,其覆盖磁阻存储芯片的侧面。
附图说明
图1是第一实施方式的半导体装置的结构图。
图2是表示第一实施方式的半导体装置的磁屏蔽效果的图。
图3是表示比较例的半导体装置的磁屏蔽效果的图。
图4是第二实施方式的半导体装置的结构图。
图5是第三实施方式的半导体装置的结构图。
图6是第一~第三实施方式的变形例的半导体装置的结构图。
图7是第四实施方式的半导体装置的结构图。
图8是第五实施方式的半导体装置的结构图。
图9是第六实施方式的半导体装置的结构图。
图10是第七实施方式的半导体装置的结构图。
标号的说明
BH、BV…磁场,F…粘接剂,P…焊盘,T1…外部连接端子,T2…连接端子,W…接合线,100、100A、200、200A、300、300A、400、500、600、700…半导体装置,101…布线基板,101H…正面,101R…背面,102…磁阻存储芯片,102A、102B、102C、102D…侧面,102H…正面,102R…背面,103…第一软磁性体,104…第二软磁性体,105…第三软磁性体,106…密封(封止)树脂,107…填充材料。
具体实施方式
以下,参照图1~图10,对实施方式的半导体装置和半导体装置的制造方法进行说明。在各实施方式的附图中,对实质上相同的结构部位标注相同的标号,省略一部分说明。其中,附图是示意性的图,厚度与平面尺寸的关系、各层的厚度的比例等与现实不同。说明中的表示上下等方向的用语是指以后述的半导体基板的电路形成面侧为上时的相对方向,有时与以重力加速度方向为基准的现实的方向不同。
(第一实施方式)
图1是第一实施方式的半导体装置100的结构图。图1(a)是半导体装置100的俯视图。图1(b)是半导体装置100的主视图。图1(c)是半导体装置100的侧视图。
半导体装置100具备布线基板101、磁阻存储芯片(magnetoresistiverandom memory:MRAM)102、第一软磁性体103、第二软磁性体104、第三软磁性体105以及密封树脂106。在图1中,用虚线表示密封树脂106,图示了密封树脂106内。
布线基板101是用于安装磁阻存储芯片102的基板。在布线基板101的背面101R设置有外部连接端子T1。在布线基板101的正面101H设置有与磁阻存储芯片102连接的连接端子T2。
磁阻存储芯片102在俯视下具有矩形形状。在磁阻存储芯片102设置有用于与布线基板101连接的焊盘P。磁阻存储芯片102的焊盘P和布线基板101的连接端子T2通过接合线W电连接。
第一软磁性体103配置在布线基板101与磁阻存储芯片102之间,覆盖磁阻存储芯片102的背面102R。第二软磁性体104配置在磁阻存储芯片102上,覆盖磁阻存储芯片102的正面102H。第三软磁性体105覆盖磁阻存储芯片102的相对的侧面102A、102B。此外,为了避免与接合线W的干涉,磁阻存储芯片102的侧面102C、102D没有被第三软磁性体105覆盖。
第三软磁性体105与第一软磁性体103成形为一体。作为将第一和第三软磁性体103、105加工成如图1所示的形状的方法,例如能够举出冲压加工、蚀刻加工。此外,在加工后,通过对第一和第三软磁性体进行退火(热处理),能够提高第一和第三软磁性体的磁导率,能够更有效地屏蔽外部磁场。
作为第一~第三软磁性体103~105的材料,只要是磁导率高的材料则能够使用各种材料。例如,能够使用铁(Fe)、镍(Ni)、钴(Co)等软磁性金属和/或硅钢(Fe-Si)、碳钢(Fe-C)、坡莫合金(Fe-Ni)、铁素体不锈钢等软磁性合金。
第一~第三软磁性体103~105具有作为磁阻存储芯片102的磁屏蔽部的功能。第一~第三软磁性体103~105的厚度优选均为50μm以上且500μm以下。若第一~第三软磁性体103~105的厚度均小于50μm,则可能会无法得到充分的磁屏蔽效果。若第一~第三软磁性体103~105的厚度均超过500μm,则会妨碍半导体装置100的小型化、薄型化。
第一和第三软磁性体103、105通过粘接剂F而粘接在布线基板101的正面101H。磁阻存储芯片102通过粘接剂F而粘接在第一软磁性体103上。第二软磁性体102通过粘接剂F而粘接在磁阻存储芯片102上。
密封树脂106对磁阻存储芯片102、第一~第三软磁性体103~105以及接合线W进行密封。密封树脂106,例如使用如环氧树脂那样的热固化性树脂。
图2是表示半导体装置100的磁屏蔽效果的图。图2表示半导体装置100的截面。如图2所示,半导体装置100,对于来自横向的磁场BH,通过覆盖磁阻存储芯片102的正面102H和背面102R的第一和第二软磁性体103、104进行屏蔽。对于来自纵向的磁场BV,通过覆盖磁阻存储芯片102的相对的侧面102A、102B的第三软磁性体105进行屏蔽。
图3是表示比较例的半导体装置10的磁屏蔽效果的图。图3表示半导体装置10的截面。图3所示的半导体装置10除了不具有覆盖磁阻存储芯片102的相对的侧面102A、102B的第三软磁性体105之外,具有与图1所示的半导体装置100相同的结构。此外,对与参照图1说明的半导体装置100相同的结构标注相同的标号,省略重复的说明。
如图3所示,比较例的半导体装置10,对于来自横向的磁场BH,通过覆盖磁阻存储芯片102的正面102H和背面102R的第一和第二软磁性体103、104进行屏蔽。然而,由于不存在覆盖磁阻存储芯片102的相对的侧面102A、102B的第三软磁性体105,所以对来自纵向的磁场BV的屏蔽效果比来自横向的磁场BH弱。
如上所述,第一实施方式的半导体装置100具备覆盖磁阻存储芯片102的相对的侧面102A、102B的第三软磁性体105,因此,对于磁阻存储芯片102的主面(正面102H、背面102R),能够更有效地屏蔽纵向的磁场BV
(第二实施方式)
图4是第二实施方式的半导体装置200的结构图。图4(a)是半导体装置200的俯视图。图4(b)是半导体装置200的主视图。图4(c)是半导体装置200的侧视图。在图4中,用虚线表示密封树脂106,图示了密封树脂106内。
在第一实施方式的半导体装置100中,第二软磁性体104配置成盖住第三软磁性体105的上面。另一方面,在第二实施方式的半导体装置200中,第二软磁性体104配置成收容于覆盖磁阻存储芯片102的侧面102A、102B的第三软磁性体105内。第二实施方式的半导体装置200在这一点与第一实施方式的半导体装置100不同。其他结构与半导体装置100相同,因此省略重复的说明。第二实施方式的半导体装置200显示出了与第一实施方式的半导体装置100同样的效果。
(第三实施方式)
图5是第三实施方式的半导体装置300的结构图。图5(a)是半导体装置300的俯视图。图5(b)是半导体装置300的主视图。图5(c)是半导体装置300的侧视图。在图5中,用虚线表示密封树脂106,图示了密封树脂106内。
如图5所示,在第三实施方式的半导体装置300中,第三软磁性体105与第二软磁性体104成形为一体这一点与参照图1说明的第一实施方式的半导体装置100不同。其他结构与第一实施方式的半导体装置100相同,因此省略重复的说明。另外,效果与第一实施方式的半导体装置100相同。
(第一~第三实施方式的变形例)
图6是第一~第三实施方式的变形例的半导体装置100A~300A的结构图。图6(a)是第一实施方式的变形例的半导体装置100A的主视图。图6(b)是第二实施方式的变形例的半导体装置200A的主视图。图6(c)是第三实施方式的变形例的半导体装置300A的主视图。
如图6(a)~图6(c)所示,第一~第三实施方式的变形例的半导体装置100A~300A,在第一软磁性体103与第三软磁性体105的间隙、或第二软磁性体104与第三软磁性体105的间隙填充有包含软磁性体的颗粒(填充物)的填充材料107。
图6(a)~图6(c)所示的半导体装置100A~300A,由于在第一软磁性体103与第三软磁性体105的间隙或第二软磁性体104与第三软磁性体105的间隙填充有填充材料107,所以能够更有效地屏蔽外部磁场。其他效果与分别参照图1、图4、图5说明的第一~第三实施方式的半导体装置100~300相同。
(第四实施方式)
图7是第四实施方式的半导体装置400的结构图。图7(a)是半导体装置400的俯视图。图7(b)是在图7(a)的线段X-X的剖视图。图7(c)是在图7(a)的线段Y-Y的剖视图。在图7(a)中,省略了密封树脂106和第二、第三软磁性体104、105的图示。
在第四实施方式的半导体装置400中,使覆盖磁阻存储芯片102的上面和侧面的第二和第三软磁性体104、105形成在密封树脂106的表面。软磁性体104、105例如能够通过电镀法、溅射法形成在密封树脂106的表面。
在第四实施方式的半导体装置400中,由于在密封树脂106的表面形成软磁性体104、105,所以软磁性体不会与接合线干涉。因此,能够通过软磁性体来覆盖磁阻存储芯片102的四个侧面。
在布线基板101的背面设置有外部连接端子T1。因此,不能通过电镀法、溅射法在布线基板101的背面形成第一软磁性体103。因此,在半导体装置400中,在布线基板101与磁阻存储芯片102之间配置覆盖磁阻存储芯片102的背面的第一软磁性体103,且使第一软磁性体103的侧面从密封树脂106露出。
通过使第一软磁性体103的侧面从密封树脂106露出,第一软磁性体103与在密封树脂106的表面形成的第二和第三软磁性体104、105电连接。
如上所述,在第四实施方式的半导体装置400中,能够通过软磁性体来覆盖该磁阻存储芯片102的四个侧面。因此,对外部磁场的屏蔽效果大幅提高。其他效果与参照图1说明的第一实施方式的半导体装置100的效果相同。
(第五实施方式)
图8是第五实施方式的半导体装置500的结构图。图8(a)是半导体装置500的俯视图。图8(b)是在图8(a)的线段X-X的剖视图。图8(c)是在图8(a)的线段Y-Y的剖视图。在图8(a)中,省略第二软磁性体104的图示,另外,用局部剖面示出了密封树脂106和第三软磁性体105。
第五实施方式的半导体装置500与第四实施方式的半导体装置400同样地,使覆盖磁阻存储芯片102的上面和侧面的第二和第三软磁性体104、105形成在密封树脂106的表面。软磁性体104、105例如能够通过电镀法、溅射法形成在密封树脂106的表面。
在半导体装置500中,覆盖磁阻存储芯片102的背面的第一软磁性体103配置在布线基板101与磁阻存储芯片102之间。第一软磁性体103的侧面从密封树脂106露出。从密封树脂106露出的第一软磁性体103的侧面与在密封树脂106的表面形成的第二和第三软磁性体104、105电连接。
成为与第二和第三软磁性体104、105的电连接部的第一软磁性体103的侧面从密封树脂106呈梳齿状露出。即,第一软磁性体103具有分割成从密封树脂106呈梳齿状露出的端部103a,这些梳齿状端部103a与第三软磁性体105电连接。在相邻的梳齿状端部103a之间填充有密封树脂106。
这样,通过将成为与第二和第三软磁性体104、105的电连接部的第一软磁性体103的端部103a分割为梳齿状,能够提高半导体装置500的制造工序中的单片化工序的效率、精度等。
即,半导体装置500例如如下制作。首先,在多片式(多数個取り)的集合基板的各布线基板区域(101)上配置成为第一软磁性体103的软磁性体。软磁性体具有与多个布线基板区域(101)对应的形状。在集合基板的各布线基板区域(101)内的软磁性体上分别搭载磁阻存储芯片102。通过接合线W将各布线基板区域(101)的连接端子T2与磁阻存储芯片102的焊盘P电连接。对搭载于多片式的集合基板上的多个磁阻存储芯片102一并进行树脂密封。
将包括多个磁阻存储芯片102的树脂密封体根据各布线基板区域(101)切断。即,将包括集合基板、软磁性体和密封树脂层的树脂密封体整体切断,使形成第二和第三软磁性体104、105的前阶段的封装(package)单片化。配置于集合基板上的软磁性体使用作为延性材料(塑性材料)的金属材料,与此相对,密封树脂层使用脆性材料。虽然密封树脂层包括热固化性树脂等树脂成分,但密封树脂层的大部分由二氧化硅粉末等无机填充物构成,因此密封树脂层整体视为脆性材料。
在用金刚石刀片等将树脂密封体切断的情况下,将由延性材料构成的软磁性体和由脆性材料构成的密封树脂层同时切断。此时,若使用与密封树脂层的切断对应的刀片,则软磁性体的切断效率低,另外,有时刀片的锋利度会因金属材料的绕缠等而降低。在这样的树脂密封体的切断工序中,通过将第一软磁性体103的端部103a分割为梳齿状,能够抑制软磁性体的切断效率的降低、刀片的锋利度的降低等。
即,第一软磁性体103的分割为梳齿状的端部103a在切断之前的阶段中构成将相邻的软磁性体103之间局部连结的连结部。根据具有这样的连结部的软磁性体,与平板状的软磁性体相比,能够减少用刀片切断的体积。因此,在树脂密封体的切断工序中,能够抑制软磁性体的切断效率的降低、刀片的锋利度的降低等。因此,能够谋求半导体装置500的制造效率的提高、制造成本的减少等。其他效果与参照图7说明的第四实施方式的半导体装置400是同样的。
(第六实施方式)
图9是第六实施方式的半导体装置600的结构图。图9(a)是半导体装置600的俯视图。图9(b)是在图9(a)的线段X-X的剖视图。图9(c)是在图9(a)的线段Y-Y的剖视图。在图9(a)中,省略第二软磁性体104的图示,另外,局部剖视地示出密封树脂106和第三软磁性体105。
第六实施方式的半导体装置600与第五实施方式的半导体装置500同样地,使覆盖磁阻存储芯片102的上面和侧面的软磁性体104、105形成在密封树脂106的表面。软磁性体104、105例如能够通过电镀法、溅射法形成在密封树脂106表面。
在半导体装置600中,覆盖磁阻存储芯片102的背面的第一软磁性体103配置在布线基板101与磁阻存储芯片102之间。第一软磁性体103具有:平坦部103b,其具有供磁阻存储芯片102搭载的表面S;立起部103c,其从平坦部103b朝向表面S面对的方向、例如与表面S垂直的方向弯曲;和水平延伸部103d,其从立起部103c朝向表面S的面方向、即与表面S平行的方向弯曲。
第一软磁性体103的水平延伸部103d的侧面从密封树脂106露出,以使得与在密封树脂106的表面形成的第二和第三软磁性体104、105电连接。成为与软磁性体104、105的电连接部的水平延伸部103d的侧面从密封树脂106呈梳齿状露出。即,第一软磁性体103的水平延伸部103d具有分割成从密封树脂106呈梳齿状露出的端部103a,这些梳齿状端部103a与第三软磁性体105电连接。在相邻的梳齿状端部103a之间填充有密封树脂106。
这样,通过将成为与第二和第三软磁性体104、105的电连接部的第一软磁性体103的端部103a(水平延伸部103d的端部103a)分割为梳齿状,能够与第五实施方式的半导体装置500同样地提高半导体装置600的制造工序中的单片化工序的效率、精度等。因此,能够谋求半导体装置600的制造效率的提高、制造成本的减少等。
进而,在没有将水平延伸部103d的端部103a分割为梳齿状的情况下,密封树脂106被水平延伸部103d的上部和下部分割,可能会产生密封树脂106的局部剥离等。与此相对,通过将水平延伸部103d的端部103a分割为梳齿状,密封树脂106位于端部103a之间的部分将水平延伸部103d的上部与下部连接,从而抑制密封树脂106的剥离等。因此,能够提高半导体装置600的制造性、可靠性等。其他效果与参照图7说明的第四实施方式的半导体装置400是同样的。
(第七实施方式)
图10是第七实施方式的半导体装置700的结构图。图10(a)是第七实施方式的半导体装置700的主视图。图10(b)是在图10(a)的线段X-X的剖视图。图10(c)是在图10(a)的线段Y-Y的剖视图。在图10(a)中,省略了密封树脂106和第二软磁性体104的图示。
第七实施方式的半导体装置700与第一实施方式同样地,具有将第一软磁性体103和第三软磁性体105成形为一体的软磁性体。在密封树脂106的表面形成有覆盖磁阻存储芯片102的正面102H的第二软磁性体104。与第一软磁性体103成形为一体的第三软磁性体105的上面优选从密封树脂106露出。通过使第三软磁性体105的上面从密封树脂106露出,第三软磁性体105与在密封树脂106表面形成的第二软磁性体104电连接。
在第七实施方式的半导体装置700中,第二软磁性体104可以形成为覆盖密封树脂106的整个表面,但由于磁阻存储芯片102的相对的侧面102A、102B被第三软磁性体105覆盖,所以也可以除去该部分而形成。进而,第三软磁性体105的上面也可以分割成从密封树脂106呈梳齿状露出。根据第七实施方式的半导体装置700,与第四实施方式的半导体装置400同样地,能够提高对外部磁场的屏蔽效果。其他效果与参照图1说明的第一实施方式的半导体装置100的效果是同样的。
对本发明的几个实施方式进行了说明,但不限于各实施方式所示的结构、各种条件,这些实施方式是作为例子而提出的,并非意在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施,能够在不脱离发明的要旨的范围内进行各种省略、替换、变更。这些实施方式及其变形包含于发明的范围、要旨,并且包含于权利要求书所记载的发明和其等同的范围内。
关于上述实施方式的半导体装置,附记以下结构。
(附记1)
一种半导体装置,具备:基板、安装于所述基板的磁阻存储芯片、将所述磁阻存储芯片密封的密封树脂、配置在所述基板与所述磁阻存储芯片之间且覆盖所述磁阻存储芯片的背面的第一软磁性体、覆盖所述磁阻存储芯片的正面的第二软磁性体以及覆盖所述磁阻存储芯片的侧面的第三软磁性体,其中,
所述第二和第三软磁性体设置在所述密封树脂的表面,
所述第一软磁性体从所述密封树脂露出,以使得与所述第二软磁性体或所述第三软磁性体电连接。
(附记2)
根据附记1记载的半导体装置,其中,
所述第一软磁性体具有分割成从所述密封树脂呈梳齿状露出的端部,所述梳齿状的端部与所述第三软磁性体电连接。
(附记3)
根据附记1记载的半导体装置,其中,
所述第一软磁性体具备:平坦部,其具有供所述磁阻存储芯片搭载的表面;立起部,其从所述平坦部朝向所述表面面对的方向弯曲;以及水平延伸部,其从所述立起部朝向所述表面的面方向弯曲,
所述水平延伸部具有分割成从所述密封树脂呈梳齿状露出的端部,所述梳齿状的端部与所述第三软磁性体电连接。

Claims (5)

1.一种半导体装置,具备:
基板;
磁阻存储芯片,其安装于所述基板;
第一软磁性体,其配置在所述基板与所述磁阻存储芯片之间,覆盖所述磁阻存储芯片的背面;
第二软磁性体,其覆盖所述磁阻存储芯片的正面;以及
第三软磁性体,其覆盖所述磁阻存储芯片的侧面。
2.根据权利要求1所述的半导体装置,其中,
所述第一~第三软磁性体的厚度为50μm以上且500μm以下。
3.根据权利要求1或2所述的半导体装置,其中,
还具备将所述磁阻存储芯片密封的密封树脂,
所述第二软磁性体设置在所述密封树脂的表面。
4.根据权利要求1或2所述的半导体装置,其中,
所述第三软磁性体与所述第一软磁性体或所述第二软磁性体一体地成形。
5.根据权利要求1或2所述的半导体装置,其中,
还具备包括软磁性体的填充材料,所述填充材料将所述第一软磁性体与所述第三软磁性体的间隙、以及所述第二软磁性体与所述第三软磁性体的间隙中的至少一方填充。
CN201410072026.7A 2013-08-26 2014-02-28 半导体装置 Pending CN104425541A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013174391 2013-08-26
JP2013-174391 2013-08-26

Publications (1)

Publication Number Publication Date
CN104425541A true CN104425541A (zh) 2015-03-18

Family

ID=52833016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072026.7A Pending CN104425541A (zh) 2013-08-26 2014-02-28 半导体装置

Country Status (3)

Country Link
JP (1) JP6220282B2 (zh)
CN (1) CN104425541A (zh)
TW (1) TW201508961A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962837A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503269A (zh) * 2002-11-22 2004-06-09 株式会社东芝 磁随机访问存储器
US20110233697A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Magnetic memory
CN102208429A (zh) * 2010-03-31 2011-10-05 瑞萨电子株式会社 半导体器件和半导体器件组件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1503269A (zh) * 2002-11-22 2004-06-09 株式会社东芝 磁随机访问存储器
US20110233697A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Magnetic memory
CN102208429A (zh) * 2010-03-31 2011-10-05 瑞萨电子株式会社 半导体器件和半导体器件组件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962837A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件
CN108962837B (zh) * 2017-05-17 2020-02-18 上海磁宇信息科技有限公司 SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件

Also Published As

Publication number Publication date
TW201508961A (zh) 2015-03-01
JP6220282B2 (ja) 2017-10-25
JP2015065397A (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
JP6353763B2 (ja) 半導体装置及びその製造方法
KR102509425B1 (ko) 불휘발성 자기 메모리 소자의 자기 실드 패키지
US8247888B2 (en) Semiconductor device and method for manufacturing metallic shielding plate
JP4941264B2 (ja) 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
JP6280014B2 (ja) 半導体装置及びその製造方法
JP6777423B2 (ja) 電子部品モジュールおよびその製造方法
CN112151668A (zh) 半导体器件及其形成方法
JP2014039067A (ja) 半導体装置
US9978690B2 (en) Semiconductor apparatus and manufacturing method for same
CN104425541A (zh) 半导体装置
US6967390B2 (en) Electronic component and method of manufacturing same
TWI623072B (zh) Semiconductor device
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
EP1854134A2 (en) Method and arrangement for contact-connecting semiconductor chips on a metallic substrate
EP3255587B1 (en) Integrated circuit module with filled contact gaps
US9526172B2 (en) Wiring substrate
WO2011111789A1 (ja) 磁性体装置及びその製造方法
KR102609161B1 (ko) 코일 전자 부품
CN110970208B (zh) 线圈电子组件
JP2005252295A (ja) 半導体装置およびその製造方法
TWI543317B (zh) Semiconductor device
KR20110002893A (ko) 메모리 카드용 인쇄회로기판의 제조방법
KR20090015731A (ko) 반도체 패키지 제조용 스트립 레벨 기판
TW201511198A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318