KR102509425B1 - 불휘발성 자기 메모리 소자의 자기 실드 패키지 - Google Patents

불휘발성 자기 메모리 소자의 자기 실드 패키지 Download PDF

Info

Publication number
KR102509425B1
KR102509425B1 KR1020150173904A KR20150173904A KR102509425B1 KR 102509425 B1 KR102509425 B1 KR 102509425B1 KR 1020150173904 A KR1020150173904 A KR 1020150173904A KR 20150173904 A KR20150173904 A KR 20150173904A KR 102509425 B1 KR102509425 B1 KR 102509425B1
Authority
KR
South Korea
Prior art keywords
magnetic
layer
soft magnetic
magnetic memory
volatile
Prior art date
Application number
KR1020150173904A
Other languages
English (en)
Other versions
KR20160070695A (ko
Inventor
히로아키 마쓰바라
도시히로 이와사키
도모시게 치카이
기미노리 이시도
신지 와타나베
미치아키 다마카와
Original Assignee
가부시키가이샤 앰코테크놀로지재팬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 앰코테크놀로지재팬 filed Critical 가부시키가이샤 앰코테크놀로지재팬
Publication of KR20160070695A publication Critical patent/KR20160070695A/ko
Application granted granted Critical
Publication of KR102509425B1 publication Critical patent/KR102509425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

[과제] 높은 자기 실드 효과를 가지는 불휘발성 자기 메모리 소자의 자기 실드 패키지를 제공.
[해결수단] 연자성 재료로 이루어지는 지지판(12)과, 지지판 상에 형성된 제1의 절연 재료층(13)과, 제1의 절연 재료층 상에 소자 회로면과 반대측의 면이 고착된 불휘발성 자기 메모리 소자(11)와, 불휘발성 자기 메모리 소자 및 그 주변을 밀봉하는 제2의 절연 재료층(14)과, 제2의 절연 재료층 내에 형성된 배선층(15)과, 제2의 절연 재료층 내에 형성된 연자성 재료로 이루어지는 연자성체층(15b 또는 25)과, 제2의 절연 재료층 내에 설치되어 불휘발성 자기 메모리 소자의 소자 회로면의 전극과 배선층을 접속하는 도전부(16)와, 불휘발성 자기 메모리 소자 측면에서 간격을 두고 불휘발성 자기 메모리 소자 측면의 일부 또는 전부를 둘러싸도록 벽 형상으로 배치된 연자성 재료를 포함하는 자기 실드 부재(17)를 포함하며, 연자성체층과 상기 자기 실드 부재는 자기적으로 접속되어 있는 불휘발성 자기 메모리 소자의 자기 실드 패키지.

Description

불휘발성 자기 메모리 소자의 자기 실드 패키지{MAGNETIC SHIELDING PACKAGE OF NON-VOLATILE MAGNETIC MEMORY ELEMENT}
본 발명은 불휘발성 자기 메모리 소자의 자기 실드 패키지에 관한 것이며, 특히 불휘발성 자기 메모리 소자에 대한 외부 자계의 영향을 억제하기 위한 불휘발성 자기 메모리 소자의 자기 실드 패키지에 관한 것이다.
자성체를 이용한 메모리인 MRAM(Magnetoresistive　Random　Access　Memory)은, 외부로부터의 전력 공급 없이 기억을 유지할 수 있는 불휘발성 메모리이기 때문에, 대기 전력을 필요로 하지 않고, 무한한 고쳐쓰기 내성이나 고속성을 가지며, 저소비 전력·대용량화가 기대되는 메모리이다.
그렇지만, MRAM의 기본 소자가 자성체의 자발 자화의 방향으로 정보를 기억하고 있기 때문에, MRAM 소자의 반전 자계 강도인 10∼50[Oe] 정도의 외부 자계가 조사되면 기억 정보가 지워지거나, 고쳐쓸 수 있거나 할 가능성이 있다.
통상, MRAM 소자가 실장되는 것은 전자기기 내부의 기판상이다. 그리고, 기판상에는 MRAM 소자 외에, 반도체소자, 통신용 소자, 초소형 모터 등이 조밀하게 실장되어 있다. 또, 전자기기 내부에도 전원이나 안테나 소자 등이 실장되어 있다. 그 때문에, MRAM 소자의 주위에는 100∼300[Oe] 정도의 비교적 저주파의 자계가 존재하기 때문에, MRAM 실용화에는 자계 차단 실드가 필요하다.
종래, 자계 차단 실드를 구비한 자기 불휘발성 메모리 소자(또는 불휘발성 자기 메모리 소자)가 제안되어 있다(특허 문헌 1∼4).
특허 문헌 1에 기재된 자기 불휘발성 메모리 소자의 구조를 도 13에 나타낸다. 도 13에 있어서, 자기 실드 패키지(10a) 내에, MRAM 소자(11)가, 와이어(12)로 리드 프레임(13)에 선이 연결되어 있고, MRAM 소자(11)의 주위는 연자성 재료를 포함한 밀봉 수지(14)에 의하여 밀봉되어 있다. 이 자기 실드 패키지(10a)는, 리드 프레임(13)으로부터 연장하는 리드로 기판(20)에 접속되어 있다.
특허 문헌 2에 기재된 자기 불휘발성 메모리 소자의 구조를 도 14에 나타낸다.
자기 불휘발성 메모리 소자(11)는 와이어(12)로 리드 프레임(13)에 선이 연결되어 있다. 그리고, MRAM 소자(11)는, 그 주위 전체가 연자성 금속 또는 연자성 합금으로 이루어지는 연자성 재료를 이용하여 형성된 성형체끼리를 접착하여 이루어지는 자기적으로 연속한 자기 실드 부재(14)로 둘러싸여, 자기적으로 밀폐 상태로 배치되어 있다. 이 자기 실드 구조는, MRAM칩을 투자율이 낮은 재료(공기)로 덮고, 그 외주를 투자율이 높은 연자성체 재료로 덮는 구조이다. 이 경우, 정자계(static magnetic field)·저주파 자장은 투자율이 높은 연자성 재료를 통과하고, MRAM칩과 연자성 재료의 사이에 있는 투자율이 낮은 재료가 MRAM측에의 자속의 진입을 막기 때문에, MRAM칩에 대하여 보다 높은 실드 효과를 얻을 수 있다.
특허 문헌 3에 개시된 자성체 장치는, 그 제조가 용이하고, 또한 자기 실드 성능의 향상을 목적으로 제공된 것으로서, 상기 자성체 장치는 자성체 소자와, 개구부를 가지는 자기 실드를 구비하며, 상기 자기 실드는, 실드 영역에 있어서 서로 오버랩하는 상부 및 하부와, 상기 상부와 하부 사이를 물리적으로 접속하는 측부를 구비하고, 상기 자성체 소자는, 상기 실드 영역으로부터 비죽 나오는 일 없이 상기 상부와 상기 하부 사이에 배치되어 있다.
특허 문헌 4에는, 외부 자계의 영향을 억제하기 위한 자기 실드 구조를 구비한 자기 불휘발성 메모리 소자(MRAM 소자)를 개시하고 있다. 이 MRAM 소자는, 소자 표면에, 연자성 금속을 이용하여 형성되어 소자 내부로의 자속의 침입을 억제하는 자기 실드층을 가짐으로써, 소자 내부로의 자속의 침입이 억제된다. 또한, 자기 실드층의 형성에 연자성 금속을 이용함으로써, 페라이트 등의 연자성 금속산화물을 이용한 경우에 비하여 고투자율의 자기 실드층을 얻을 수 있음이 기재되어 있다. 한편, 도 13, 도 14에 있어서, 참조 번호는 특허 문헌 1, 특허 문헌 2와 동일하게 나타나 있다.
일본특허 제 3879566호 공보 일본 특허 제 3879576호 공보 국제 공개 제2011/111789호 일본 공개특허공보 2004-047656호
또, 특허 문헌 1에 기재된 자기 실드 구조에서는 자성체와 MRAM칩이 접촉하고 있어, 고주파 자계에 대해서는 효과가 있다고 생각되지만, 정자계·저주파자계에 대해서는 자속을 자성체 영역에 집중시키기 때문에, MRAM에 도달하는 자계를 늘릴 위험성이 있다.
특허 문헌 2에 기재된 자기 실드 구조는, 실드 재료로서 퍼멀로이 등의 투자율이 높은 금속·합금으로 이루어지는 연자성 재료를 사용하기 때문에, 자성체 필러 함유 수지나 페라이트 등의 절연성 연자성 재료를 이용하는 경우에 비해 큰 자기 실드 효과를 기대할 수 있다. 이 구조에 있어서는 연자성 금속 재료에 의한 MRAM칩의 전방위 실드가 바람직하지만, 금속으로 둘러싸기 때문에, 배선의 인출 쪽을 고려할 필요가 있다.
본 발명은, 제작이 용이하고 높은 자기 실드 효과를 가지는 불휘발성 자기 메모리 소자의 자기 실드 패키지 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 예의 검토를 행한 결과, 불휘발성 자기 메모리 소자의 자기 실드 패키지를, 연자성 재료로 이루어지는 지지판 상에 제1의 절연 재료층을 사이에 두고 불휘발성 자기 메모리 소자가 배치되며, 또, 이 불휘발성 자기 메모리 소자 및 그 주변이 제2의 절연 재료층에 의하여 밀봉되어 있고, 불휘발성 자기 메모리 소자의 측면 측의 제2의 절연 재료층에는 불휘발성 자기 메모리 소자 측면의 일부 또는 전부를 둘러싸는 도랑 형상(channel shape)의 개구가 형성되며, 상기 개구 내에 연자성 재료를 포함하는 도전부가 형성되어 있으며, 제2의 절연 재료층 상에 배선층이 형성되어 있는 구조로 함으로써, 상기한 과제를 해결할 수 있는 것을 찾아내어 본 발명을 완성시켰다.
즉, 본 발명은 이하에 기재한 바와 같이 불휘발성 자기 메모리 소자의 자기 실드 패키지에 관한 것이다.
(1) 불휘발성 자기 메모리 소자에 대한 외부 자계의 영향을 억제하는 불휘발성 자기 메모리 소자의 자기 실드 패키지로서,
연자성 재료로 이루어지는 지지판과,
상기 지지판 상에 형성된 제1의 절연 재료층과,
상기 제1의 절연 재료층 상에 소자 회로면과 반대측의 면이 고착된 불휘발성 자기 메모리 소자와,
상기 불휘발성 자기 메모리 소자 및 그 주변을 밀봉하는 제2의 절연 재료층과,
상기 제2의 절연 재료층과 접촉하여 제공되되, 도전층과 상기 제2의 절연 재료층과 접촉하여 제공되고 연자성 재료로 이루어지는 연자성체층을 포함하는 배선층과,
상기 제2의 절연 재료층 내에 설치되며, 상기 불휘발성 자기 메모리 소자의 소자 회로면의 전극과 상기 배선층을 접속하는 도전부 - 상기 배선층이 상기 도전부를 통하여 상기 불휘발성 자기 메모리 소자의 상면 상의 전극과 접촉함 -,
고도전성 재료를 갖는 라미네이트 구조 및 상기 고도전성 재료를 코팅하는 연자성 재료를 포함하는 자기 실드 부재 - 상기 라미네이트 구조는 상기 불휘발성 자기 메모리 소자의 측면에서 간격을 두고 벽의 양측 상에서 상기 제2의 절연 재료와 접촉하는 상기 벽과 같이 배치되어 부분적으로 또는 전체적으로 상기 불휘발성 자기 메모리 소자의 측면을 둘러쌈-, 을 포함고,
상기 배선층의 상기 연자성체층과 상기 자기 실드 부재는 자기적으로 접속되어 있는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
(2) 상기 배선층은, 전도성 재료로 이루어지는 도전체층과 연자성 재료롤 이루어지는 상기 연자성체층으로 이루어지는 2층 적층 구조를 가지는 것을 특징으로 하는, 상기 (1)에 기재된 불휘발성 자기 메모리 소자의 자기 실드 패키지.
(3) 상기 자기 실드 부재는 도전성 재료로 이루어지는 도전체층과 연자성 재료로 이루어지는 연자성체층으로 이루어지는 2층 구조를 형성하고 있는 것을 특징으로 하는, 상기 (1) 또는 (2)에 기재된 불휘발성 자기 메모리 소자의 자기 실드 패키지.
(4) 상기 연자성체층은, 상기 불휘발성 자기 메모리 소자와 상기 배선층과의 사이의 상기 제2의 절연 재료층 내에 형성되어 있고, 상기 불휘발성 자기 메모리 소자의 소자 회로면의 전극에 대응하는 부분에 개구를 가지고 있으며, 상기 개구에 상기 도전부가 배치되어 있는 것을 특징으로 하는, 상기 (1)에 기재된 불휘발성 자기 메모리 소자의 자기 실드 패키지.
(5) 상기 벽 형상으로 배치된 연자성 재료는 상기 지지판과 일체적으로 설치되어 있는 것을 특징으로 하는, 상기 (1)∼(4) 중 어느 하나에 기재된 불휘발성 자기 메모리 소자의 자기 실드 패키지.
(6) 상기 지지판이 평판에 캐비티를 마련한 것이며, 상기 캐비티를 형성하는 주위의 부재가 상기 벽 형상으로 배치된 연자성 재료를 형성하고 있는 것을 특징으로 하는, 상기 (5)에 기재된 불휘발성 자기 메모리 소자의 자기 실드 패키지.
(7) 상기 제2의 절연 재료층 내에 형성된 배선층의 재료가 도전성의 연자성 재료이며, 상기 배선층이 상기 연자성체층을 겸하는 것을 특징으로 하는, 상기 (1)에 기재된 불휘발성 자기 메모리 소자의 자기 실드 패키지.
본 발명의 자기 실드 패키지는 이하에 기재하는 바와 같은 효과를 가져 올 수 있다.
■ 불휘발성 자기 메모리 소자는 배선의 절연을 겸용하는 비교적 저투자율의 절연 수지 재료로 덮여지고, 또한 외주를 고투자율 재료로 덮어서, 불휘발성 자기 메모리 소자와 고투자율 재료 사이에는 비교적 저투자율의 재료가 존재하기 때문에, 고투자율 재료 내에 집중되는 자속이 불휘발성 자기 메모리까지 도달하는 것이 상당히 방지된다. 이 때문에, 정자계/저주파 자계의 메모리 소자에의 진입을 억제하는 실드 효과를 얻을 수 있다.
■ 불휘발성 자기 메모리 소자를 둘러싸는 각 연자성 재료는, 절연 재료에 의해 적당히 절연된 구조를 가지고 있고, 절연성의 연자성 재료보다 높은 투자율을 가질 수 있는 연자성 금속 재료를 사용할 수 있기 때문에, 실드 효과의 향상이 도모된다.
■ 반도체 장치의 강성 유지에 필요한 지지판에 연자성 재료를 이용하여 하부 실드와 겸용하고, 상부의 실드는 배선층과 동시에 형성하든지, 또는 배선층 내에 형성되어 있기 때문에, 여분의 공정이 증가하지 않아 저비용을 실현할 수 있다.
도 1은, 실시형태 1의 자기 실드 패키지의 구조예를 나타내는 도면이다.
도 2A~ 도 2C는, 실시형태 1의 자기 실드 패키지의 제조 공정의 일부를 나타내는 도면이다.
도 3A~ 도 3C는, 실시형태 1의 자기 실드 패키지의 제조 공정의 일부를 나타내는 도면이다.
도 4는, 대면적의 지지판(12) 상에 다수의 MRAM(11)이 배열되어 고착되어 있는 상태를 나타내는 도면이다.
도 5는, 도 3B 상태의 자기 실드 패키지의 상면도이며, 배선 도금 전의 절연 재료층의 개구 위치의 예를 나타내는 도면이다.
도 6은, 도 3B 상태의 자기 실드 패키지의 상면도이며, 배선 도금 전의 절연 재료층의 개구 위치의 다른 예를 나타내는 도면이다.
도 7은, 실시형태 2의 자기 실드 패키지의 구조예를 나타내는 도면이다.
도 8A~ 도 8D는, 실시형태 2의 자기 실드 패키지의 제조 공정을 나타내는 도면이다.
도 9는, 실시형태 3의 자기 실드 패키지의 구조예를 나타내는 도면이다.
도 10A~ 도 10D는, 실시형태 3의 자기 실드 패키지의 제조 공정의 일부를 나타내는 도면이다.
도 11A~ 도 11D는, 실시형태 3의 자기 실드 패키지의 제조 공정의 일부를 나타내는 도면이다.
도 12는, 실시형태 4의 자기 실드 패키지의 구조예를 나타내는 도면이다.
도 13은, 종래의 자기 실드 패키지를 나타내는 도면이다.
도 14는, 종래의 자기 실드 패키지를 나타내는 도면이다.
이하, 본 발명을 실시하기 위한 형태에 대하여 설명한다. 한편, 이하의 기재에서는 실시형태를 도면에 기초하여 설명하지만, 그들 도면은 도해를 위해서 제공되는 것이며, 본 발명은 그들 도면에 나타낸 것으로 한정되는 것은 아니다.
(실시형태 1)
도 1에 실시형태 1의 자기 실드 패키지의 구조를 나타낸다.
도 1은 본 발명에 관련되는 불휘발성 자기 메모리 소자의 자기 실드 패키지(이하에서는 단순히 「자기 실드 패키지」라고도 한다.)의 종단면도이다.
도 1에 나타낸 자기 실드 패키지(10)는, 전극(18)을 구비한 불휘발성 자기 메모리 소자(11), 연자성 재료로 이루어지는 지지판(12), 제1의 절연 재료층(13), 제2의 절연 재료층(14), 배선층(15), 도전부(16) 및 자기 실드 부재(17)를 구비하고 있다.
불휘발성 자기 메모리 소자(11)는 지지판(12) 상에 형성된 제1의 절연 재료층(13) 상에 고착되어 있다. 불휘발성 자기 메모리 소자(11) 및 그 주변은 제2의 절연 재료층(14)에 의하여 밀봉되어 있다. 배선층(15)은 Cu 등의 도전성이 높은 재료로 이루어지는 도전체층(15a)과, 연자성 재료로 이루어지는 연자성체층(15b)으로 이루어지는 적층 구조를 가지고 있다.
자기 실드 부재(17)는 도전성이 높은 재료로 이루어지는 도전체층(17a)과 연자성체층(17b)의 적층 구조를 가지고 있다.
연자성 재료는 보자력이 작고 투자율이 큰 것을 특징으로 하는 재료이다. 도전성을 가지는 연자성 재료로서는, Fe, Co, Ni 등의 연자성 금속이나 FeNi, FeCo, FeAl, FeSi, FeSiAl, FeSiB, CoSiB 등의 연자성 합금을 들 수 있다. 또, 절연성의 연자성 재료로서는, NiZn 페라이트, MnZn 페라이트, MgMn 페라이트, NiZnCu 페라이트, NiZnCo 페라이트 등을 들 수 있다.
지지판(12)에 이용하는 연자성 재료로서는 시판의 퍼멀로이판 등을 이용할 수 있다. 지지판(12)의 두께는, 자기 실드 패키지(10)의 제조 공정 중에 있어서의 휨 등을 막기 위해 강성을 가질 필요가 있기 때문에, 200㎛ 정도 이상의 두께를 가지는 것이 바람직하다.
제1의 절연 재료층(13)으로서는 다이 부착 필름(Die Attach Film, DAF)을 이용할 수 있다.
불휘발성 자기 메모리 소자(이하에서는 「MRAM」이라고도 한다)는 이 다이 부착 필름을 이용함으로써 지지판(12) 상에 마운트할 수 있다.
MRAM(11)의 측면 및 상면을 덮는 제2의 절연 재료층(14)을 형성하는 재료는 휨 방지를 위해, 저팽창율, 도금액에 대한 약품 내성 및 실장시의 땜납 리플로우 내열성 등을 구비할 필요가 있다.
이러한 재료로서는 Fan-Out 패키지칩 매립용의 에폭시·하이브리드재나, 진공 라미네이션용의 실리콘·하이브리드재로 이루어지는 필름 몰드재 등을 사용할 수 있다.
배선층(15)을 도전체층(15a)과 연자성체층(15b)의 2층 구조로 하는 이유는 이하와 같다.
자기 실드의 성능을 높이는 관점으로는, 배선층(15)은 연자성 재료로 구성하는 것이 바람직하다. 그렇지만, 퍼멀로이 등의 연자성 재료는 고저항이기 때문에, 배선층(15)의 저항값을 작게 하기 위해서 도전체층(15a)과 연자성체층(15b)의 2층 구조로 한다.
도 1에 나타낸 것은, 배선층(15)을 2층 구조로 하기 위해서 구체적으로는 도금법을 채용하고 있으므로, 후술하는 바와 같이 제조 공정상, 자기 실드 부재(17)도 도전성이 높은 재료로 이루어지는 도전체층(17a)과 그 외측의 연자성체층(17b)의 적층구조를 가지고 있다.
한편, 배선층(15)이 높은 저항값의 것이라도 제품상 문제가 없으면 배선층(15)을 연자성 재료만으로 구성할 수 있다. 배선층(15)을 연자성 재료만으로 구성하는 실시형태에 대해서는 실시형태 4로서 후술한다.
＜제조방법＞
도 1에 나타낸 자기 실드 패키지의 제조방법을 도 2A~ 도 2C 및 도 3A~ 도 3C에 기초하여 공정순으로 설명한다.
■ 소자 회로면에 전극(18)을 가지는 MRAM(11)과 연자성 재료로 이루어지는 지지판(12)을 준비한다. MRAM(11)의 소자 회로면과 반대측의 면에 제1의 절연 재료층(13)을 형성한다. 제1의 절연 재료층으로서는 다이 부착 필름을 이용한다(도 2A).
■ 지지판(12)의 표면에 MRAM(11)을 고착시킨다(도 2B).
■ MRAM(11) 및 그 주변(소자 회로면 및 지지판면)을 제2의 절연 재료층(14)에 의하여 밀봉한다(도 2C).
■ 밀봉 수지(14)에 대하여, MRAM(11)의 전극(18)의 위치에 맞추어 도전부(비어부)를 형성하기 위한 개구(21)를 형성한다(도 3A).
또, MRAM(11)의 측면에서 간격을 두고 MRAM의 측면의 일부 또는 전부를 둘러싸도록 홈(22)을 형성한다.
개구(21), 및 홈(22)은 레이저 가공에 의하여 형성해도 좋다. 이 경우, 홈(22)의 면적이 넓기 때문에, 핀 포인트의 가공으로는 생산성이 나빠, 마스크 이메징법 등에 의한 패턴 전사를 사용해도 좋다. 마스크 이메징법이란, 집광 전의 레이저광을 마스크에 통과한 후에 집광하여 조사하는 것으로, 마스크 패턴을 가공 대상에 축소 전사하는 수법이다. 또, 레이저광의 종류는, 열영향 저감의 관점에서 단파장 레이저광이 바람직하고, 이것에 의한 어블레이션(ablation) 가공이 바람직하다. 또는, 홈(22)은 다이싱 블레이드(dicing blade)나, 엔드밀을 설치한 밀링머신 등에 의해 기계적으로 형성해도 좋다.
■ 필요에 따라서 비어(via) 바닥의 디스미어(desmear)를 실시한 후, 무전해도금이나 스퍼터 등에 의해 Cu 등의 시드층을 형성하고, 레지스트 패터닝 후, 퍼멀로이와 Cu의 2층 도금을 행하여 자성체와 도전체의 매립을 행하고, 배선층(15)(15a, 15b)을 형성함과 함께, 개구(21)(비어) 내에 도전부(16)를 형성하고, 홈(22) 내에 자기 실드 부재(17)(17a, 17b)를 형성한다(도 3B).
한편, 레지스트 제거 후, 시드층은 에칭에 의해 제거한다.
■ 배선층(15) 상에 솔더 레지스트 등을 도포하여 배선 보호층(19)을 형성한 후, 배선 보호층(19)에 개구를 형성하고, 필요에 따라서, 양호한 땜납 젖음성을 얻기 위해서 Cu층 표면을 OSP(Organic　Solderabi1ity　Preservative) 처리 등의 산화 방지 처리를 하여 외부 전극으로 한다(도 3C).
상기에서는 홈(22) 내에의 자성체의 매립을 도금으로 행하고 있지만, 연자성체층(17b)이 얇아 자기 실드 효과가 충분하지 않는 경우에는, 도금 전에 인쇄에 의해 연자성체 입자와 열경화성 수지를 함유하는 연자성체 페이스트를 홈(22) 내에 매립해도 좋다.
실제의 제조 공정에 있어서는 대면적의 지지판을 이용하여 다수의 자기 실드 패키지를 제작한다.
도 4는 대면적의 지지판(12) 상에 다수의 MRAM(11)가 배열되어 고착되어 있는 상태를 나타내는 도면이다. 도 2C는, 도 4의 중앙부의 사각 파선으로 나타낸 부분을 A-B로 나타낸 절단선으로 절단했을 때의 단면을 나타내고 있다.
도 5 및 도 6은 도 3A에 나타낸 것의 상면도이며, 홈(22)의 형상 및 전극(18)과 개구(21)의 위치를 나타낸 것이다.
또한, 도 5, 도 6은, MRAM(11) 및 전극(18)에 대해서는 투시한 상태의 것을 나타내고 있다.
도 5에 나타낸 것은 다이싱 블레이드를 이용하여 홈(22)을 형성한 예이며, 홈(22)이 패키지 밖으로 비어져 나와 있다.
도 6은, 레이저 가공에 의하여 홈(22)을 형성한 예이다. 레이저 가공의 경우는 도 6에 나타내는 바와 같이 홈(22)을 패키지 밖으로 비어져 나오지 않도록 형성할 수 있다.
(실시형태 2)
도 7에 실시형태 2의 자기 실드 패키지의 구조를 나타낸다.
실시형태 1에 있어서는 배선층을 도전체층(15a)과 연자성체층(15b)으로 이루어지는 적층 구조로 했지만, 본 실시형태에 있어서는, 도 7에 나타내는 바와 같이 도전체층과 연자성체층을 분리하고, 도전체층과 연자성체층을 각각 다른 층으로 하여 제2의 절연 재료층(14) 내에 배선층(15) 및 연자성체층(25)으로서 형성한 것이다. 이 연자성체층(25)에는 도전부(16)가 배치되어 있는 부분에 개구(26)가 형성되어 있다.
이러한 구조로 함으로써, MRAM의 상면은 도전부(16)가 배치되어 있는 개구(26)의 부분을 제외하고 연자성체층으로 완전히 덮을 수 있으므로 정자장·저주파 자장 실드 효과가 향상된다.
배선층(15)으로서의 도전체층 및 연자성체층(25)은 실시형태 1과 마찬가지로 도금법으로 제작할 수 있다.
또, 배선층(15)은 실시형태 1에서 채용한 바와 같은 도전체층과 연자성체층의 2층 구조의 것으로 해도 좋다.
본 실시형태에 있어서의 연자성체층(25)은 개구(26) 부분 이외는 패터닝의 필요가 없기 때문에, 도금법 이외의 방법에 의해서도 형성하는 것이 가능하고, 실시형태 1에 비하면 연자성체층의 두께를 두껍게 하는 것이 용이하다.
예를 들면, 자기 실드 부재(17) 및 연자성체층(25)을 함께 인쇄 등으로 연자성체 페이스트를 주입함으로써 형성할 수 있다.
또, 연자성체층(25)을 퍼멀로이 등의 박(foil)에 의하여 형성할 수도 있다.
도 8A~ 도 8D에 퍼멀로이 등의 박(25')에 의하여 연자성체층(25)을 형성한 자기 실드 패키지를 나타낸다.
또, 도 8A~ 도 8D에 박(25')을 이용한 자기 실드 패키지의 제조 공정을 이하에 나타낸다.
한편, 도 8A~ 도 8D의 단면도는 도 8B 오른쪽 도면에 나타낸 파선을 따라서 절단한 단면을 나타내고 있다.
■ 미리 패턴 형성한 박(25')을 준비한다(도 8A 참조).
박(25')은 도 8A에 나타내는 바와 같이, 도전부에 대응하는 영역을 에칭 제거하여 개구(26)를 형성함과 함께, 영역 외에도 다이싱 블레이드를 통과하기 쉽게 이음 부분(27)이 남도록 에칭하여 절결(notch)(28)을 형성하고 있다.
■ 절연 재료층(14)의 상면에 박(25')을 고정밀도 부착장치로 라미네이트하여 연자성체층(25)을 형성한다(도 8B 참조).
■ 불휘발성 자기 메모리 소자의 외주의 절연 재료층(14)에 자기 실드 부재(17)용 홈을 형성한다(도 8C 참조).
홈의 형성에는 엔드밀을 설치한 밀링머신을 이용할 수 있다.
■ 상기 홈 내에 디스펜서(31)를 이용하여 연자성체 페이스트(32)를 주입한다.
■ 배선층(15) 및 배선 보호층(19)을 형성한 후, 다이싱 선(33)을 따라서 패키지 다이싱을 행하여, 낱개(singulation)로 한다(도 8D 참조).
(실시형태 3)
도 9에 실시형태 3의 자기 실드 패키지의 구조를 나타낸다.
본 실시형태는 캐비티(29)를 가지는 지지판(12)을 이용하여 자기 실드 패키지를 구성한 것이다.
캐비티(29)에는 MRAM(11)가 제2의 절연 재료층(14a)에 의하여 밀봉되어 있다.
제2의 절연 재료층(14a)의 상면에는 도 8에 나타낸 자기 실드 패키지에서와 마찬가지로 박(25')으로 이루어지는 연자성체층(25)이 라미네이트 되어 제2의 절연 재료층(14b)에 의하여 밀봉되어 있다.
연자성체층(25)과 지지판(12)은 접속부(30)에 의하여 자기적으로 접속되어 있다.
본 실시형태에서는 캐비티(29)를 가지는 지지판(12)의 측벽 부분을 자기 실드층으로서 이용하고 있으므로, 지지판(12)의 측벽을 두껍게 함으로써, 보다 높은 정자계·저주파 자계 실드 효과를 얻을 수 있다.
＜제조방법＞
실시형태 3의 자기 실드 패키지의 제조방법을 도 10A~ 도 10D 및 도 11A~ 도 11D에 기초하여 공정순으로 설명한다.
■ 캐비티를 가지는 연자성 재료로 이루어지는 지지판(12)의 캐비티(29)의 바닥면에 제1의 절연성 재료층(13)을 사이에 두고 MRAM(11)을 고착시킨다(도 10A).
■ MRAM(11) 및 그 주위를 제2의 절연 재료층(14a)으로 밀봉한다(도 10B).
■ 제2의 절연 재료층(14a)의 상면에, 패턴이 형성된 박(25')을 라미네이트 한다(도 10C).
■ 지지판(12)의 상단 외주부의 절연 재료를 브레이드(31)에 의하여 제거한다(도 10D).
■ 브레이드(31)에 의하여 절연 재료가 제거된 부분에 연자성체 입자와 열경화성 수지를 함유하는 연자성체 페이스트(32)를 디스펜서(31)에 의해 도포하여 접속부(30)를 형성한다(도 11A).
■ 연자성체층 및 접속부(30)를 절연성 재료층(14b)에 의하여 밀봉한다(도 11B).
■ 절연 재료층(14b)의 상면에 배선층(15)을 형성한다(도 11C).
■ 배선층(15)의 상면에 배선 보호층(19)을 형성한다(도 11D).
상기에서는 제2의 절연 재료층(14a)의 상면에 박(25')에 의하여 연자성체층(25)을 형성했지만, 도금법에 따라 연자성체층(25)을 형성해도 좋다.
또, 도금법을 이용하는 경우에는 실시형태 1과 마찬가지로 배선층(15)과 연자성체층(25)을 일체화하여 적층구조로 해도 좋다.
또한, 접속부(30)는 패키지 밖으로 노출해도 좋다.
(실시형태 4)
도 12에 실시형태 4의 자기 실드 패키지의 구조를 나타낸다.
본 실시형태의 자기 실드 패키지는 실시형태 1의 변형예이다.
상기 실시형태 1에서는 배선층(15)을 도전성이 높은 재료로 이루어지는 도전체층(15a)과, 연자성 재료로 이루어지는 연자성체층(15b)의 적층 구조로 했다.
그렇지만, 배선층(15)이 높은 저항값의 것이라도 제품상 특히 문제가 없으면 배선층(15)을 연자성 재료만으로 구성할 수 있다.
본 실시형태에서는, 도 12에 나타내는 바와 같이, 제2의 절연성 재료층(14) 상에 도전성을 가지는 연자성체층만을 형성하여 단층의 배선층(15)으로 하고, 이 위에 배선 보호층(19)을 형성한다.
이 경우, 배선층(15)을 형성할 때에, MRAM(11)의 전극에 접속하는 배선부분은 구리 등의 저저항재료만으로 제작함으로써 배선층의 도전율을 양호하게 유지하는 것이 바람직하다.
또, 배선층(15)을 연자성 재료만으로 구성하는 경우에는, 자기 실드 부재(17)에 대해서도 연자성 재료만으로 구성해도 좋다.
10 자기 실드 패키지
11 불휘발성 자기 메모리 소자
12 지지판
13 제1의 절연 재료층
14, 14a, 14b 제2의 절연 재료층
15 배선층
15a 도전체층
15b 연자성체층
16 도전부
17 자기 실드 부재
17a 도전체층
17b 연자성체층
18 전극
19 배선 보호층
21 개구
22 홈
25 연자성체층
25' 박
26 개구
27 이음 부분
28 절결
29 캐비티
30 접속부
31 디스펜서
32 연자성체 페이스트
33 다이싱 선

Claims (8)

  1. 불휘발성 자기 메모리 소자에 대한 외부 자계의 영향을 억제하는 불휘발성 자기 메모리 소자의 자기 실드 패키지로서,
    연자성 재료로 이루어지는 지지판과,
    상기 지지판 상에 형성된 제1의 절연 재료층과,
    상기 제1의 절연 재료층 상에 소자 회로면과 반대측의 면이 고착된 불휘발성 자기 메모리 소자와,
    상기 불휘발성 자기 메모리 소자 및 그 주변을 밀봉하는 제2의 절연 재료층과,
    상기 제2의 절연 재료층과 접촉하여 제공되되, 도전층과 상기 제2의 절연 재료층과 접촉하여 제공되고 연자성 재료로 이루어지는 연자성체층을 포함하는 배선층과,
    상기 제2의 절연 재료층 내에 설치되며, 상기 불휘발성 자기 메모리 소자의 소자 회로면의 전극과 상기 배선층을 접속하는 도전부 - 상기 배선층이 상기 도전부를 통하여 상기 불휘발성 자기 메모리 소자의 상면 상의 전극과 접촉함 -,
    고도전성 재료를 갖는 라미네이트 구조 및 상기 고도전성 재료를 코팅하는 연자성 재료를 포함하는 자기 실드 부재 - 상기 라미네이트 구조는 상기 불휘발성 자기 메모리 소자의 측면에서 간격을 두고 벽의 양측 상에서 상기 제2의 절연 재료와 접촉하는 상기 벽과 같이 배치되어 부분적으로 또는 전체적으로 상기 불휘발성 자기 메모리 소자의 측면을 둘러쌈-, 을 포함고,
    상기 배선층의 상기 연자성체층과 상기 자기 실드 부재는 자기적으로 접속되어 있으며,
    상기 연자성체층은 상기 제2의 절연 재료층과 접촉하고 상기 불휘발성 자기 메모리 소자와 상기 배선층 사이에 있으며, 상기 불휘발성 자기 메모리 소자의 회로면의 전극에 대응하는 부분에 개구를 가지며, 상기 도전부가 상기 개구에 배치되어 있는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
  2. 제 1 항에 있어서,
    상기 배선층은, 도전성 재료로 이루어지는 도전체층과 연자성 재료로 이루어지는 상기 연자성체층으로 이루어지는 2층 적층 구조를 가지고 있는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
  3. 제 1 항에 있어서,
    상기 자기 실드 부재는 도전성 재료로 이루어지는 도전체층과 연자성 재료로 이루어지는 연자성체층으로 이루어지는 2층 구조를 형성하고 있는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
  4. 제 2 항에 있어서,
    상기 자기 실드 부재는 도전성 재료로 이루어지는 도전체층과 연자성 재료로 이루어지는 연자성체층으로 이루어지는 2층 구조를 형성하고 있는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
  5. 삭제
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 벽의 형상으로 배치된 연자성 재료는 상기 지지판과 일체적으로 설치되어 있는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
  7. 제 6 항에 있어서,
    상기 지지판이 평판에 캐비티를 마련한 것이며, 상기 캐비티를 형성하는 주위의 부재가 상기 벽 형상으로 배치된 연자성 재료를 형성하고 있는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
  8. 제 1 항에 있어서,
    상기 제2의 절연 재료층 내에 형성된 배선층의 재료가 도전성의 연자성 재료이며, 상기 배선층이 상기 연자성체층을 겸하는 것을 특징으로 하는 불휘발성 자기 메모리 소자의 자기 실드 패키지.
KR1020150173904A 2014-12-10 2015-12-08 불휘발성 자기 메모리 소자의 자기 실드 패키지 KR102509425B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-249717 2014-12-10
JP2014249717A JP6401036B2 (ja) 2014-12-10 2014-12-10 磁気不揮発性メモリ素子の磁気シールドパッケージ

Publications (2)

Publication Number Publication Date
KR20160070695A KR20160070695A (ko) 2016-06-20
KR102509425B1 true KR102509425B1 (ko) 2023-03-13

Family

ID=56112007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150173904A KR102509425B1 (ko) 2014-12-10 2015-12-08 불휘발성 자기 메모리 소자의 자기 실드 패키지

Country Status (5)

Country Link
US (1) US9553052B2 (ko)
JP (1) JP6401036B2 (ko)
KR (1) KR102509425B1 (ko)
CN (1) CN105702698B (ko)
TW (1) TWI677118B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510946B2 (en) 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
US10475985B2 (en) 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10096768B2 (en) 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
CN106856358B (zh) * 2015-12-08 2020-09-11 株式会社Wits 磁场屏蔽用结构物及电子设备
JP6634346B2 (ja) 2016-06-02 2020-01-22 Ykk株式会社 バックル
US10074622B2 (en) * 2017-02-06 2018-09-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10431732B2 (en) * 2017-05-31 2019-10-01 Globalfoundries Singapore Pte. Ltd. Shielded magnetoresistive random access memory devices and methods for fabricating the same
KR102442623B1 (ko) 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
US10347826B1 (en) * 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
US10242964B1 (en) * 2018-01-16 2019-03-26 Bridge Semiconductor Corp. Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
US11495555B2 (en) * 2018-03-14 2022-11-08 Intel Corporation Magnetic bilayer structure for a cored or coreless semiconductor package
US11139341B2 (en) 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US10559536B2 (en) * 2018-06-26 2020-02-11 Abb Schweiz Ag Multi-layer conductors for noise reduction in power electronics
US11088083B2 (en) 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322760A (ja) * 2004-05-10 2005-11-17 Sony Corp 磁気記憶装置及びその製造方法
JP2010153760A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2013207059A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
JP3879566B2 (ja) 2002-04-03 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料
JP3879576B2 (ja) 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2004047656A (ja) 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JPWO2011111789A1 (ja) 2010-03-10 2013-06-27 日本電気株式会社 磁性体装置及びその製造方法
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322760A (ja) * 2004-05-10 2005-11-17 Sony Corp 磁気記憶装置及びその製造方法
JP2010153760A (ja) * 2008-12-26 2010-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP2013207059A (ja) * 2012-03-28 2013-10-07 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US9553052B2 (en) 2017-01-24
CN105702698B (zh) 2020-06-16
JP6401036B2 (ja) 2018-10-03
KR20160070695A (ko) 2016-06-20
JP2016111286A (ja) 2016-06-20
US20160172580A1 (en) 2016-06-16
CN105702698A (zh) 2016-06-22
TW201637253A (zh) 2016-10-16
TWI677118B (zh) 2019-11-11

Similar Documents

Publication Publication Date Title
KR102509425B1 (ko) 불휘발성 자기 메모리 소자의 자기 실드 패키지
US10784039B2 (en) Inductor component and inductor-component incorporating substrate
US11367552B2 (en) Inductor component
JP6815807B2 (ja) 表面実装型のコイル部品
US9443921B2 (en) Semiconductor package structure and semiconductor manufacturing process
JP5517379B1 (ja) 回路モジュール
JP6010005B2 (ja) 半導体装置及びその製造方法
JP4941264B2 (ja) 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
US7294910B2 (en) Electronic component with multilayered rewiring plate and method for producing the same
TW201438181A (zh) 半導體裝置及其製造方法
KR102271136B1 (ko) 인쇄 회로 기판을 제작하는 방법, 이 방법에 의해 획득된 인쇄 회로, 및 그런 인쇄 회로를 포함하는 전자 모듈
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
JP5945563B2 (ja) パッケージキャリアおよびその製造方法
WO2015033396A1 (ja) 半導体装置及びその製造方法
JP6113510B2 (ja) 磁気素子
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
US20220132677A1 (en) Rogowski Coil Integrated in Glass Substrate
JP5626402B2 (ja) 半導体装置、半導体装置の製造方法、およびシールド板
US10512163B2 (en) Electronic component mounting board
US10157857B2 (en) Methods for fabricating semiconductor shielding structures
JP2019041033A (ja) コイル部品及びその製造方法
US20240063139A1 (en) Electronic assembly and method for fabricating the same
JP2005340237A (ja) 磁気記憶装置
CN108292649A (zh) 用于电子封装的电磁干扰屏蔽件及相关方法
JP2015065397A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant