CN108292649A - 用于电子封装的电磁干扰屏蔽件及相关方法 - Google Patents

用于电子封装的电磁干扰屏蔽件及相关方法 Download PDF

Info

Publication number
CN108292649A
CN108292649A CN201680067512.7A CN201680067512A CN108292649A CN 108292649 A CN108292649 A CN 108292649A CN 201680067512 A CN201680067512 A CN 201680067512A CN 108292649 A CN108292649 A CN 108292649A
Authority
CN
China
Prior art keywords
conductive paste
insulating materials
substrate
solid conductor
substrate strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680067512.7A
Other languages
English (en)
Other versions
CN108292649B (zh
Inventor
R·赞克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108292649A publication Critical patent/CN108292649A/zh
Application granted granted Critical
Publication of CN108292649B publication Critical patent/CN108292649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/006—Casings specially adapted for signal processing applications, e.g. CATV, tuner, antennas amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0086—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single discontinuous metallic layer on an electrically insulating supporting structure, e.g. metal grid, perforated metal foil, film, aggregated flakes, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

公开了EMI屏蔽的封装、电子装置封装和相关方法。通过以下过程形成EMI屏蔽的封装：将绝缘材料施加到衬底条的第一侧，将衬底条分成区段，将区段的绝缘材料粘附到实心导体，围绕区段的侧面施加导电膏，固化导电膏，以及切割穿过导电膏和实心导体以形成EMI屏蔽的封装。电子装置封装包括包含电子电路的衬底、EMI屏蔽件以及将衬底与EMI屏蔽件绝缘的绝缘材料。EMI屏蔽件包括粘附到绝缘材料的实心导体以及至少部分包围衬底的侧棱的固化的导电膏。固化的导电膏将实心导体电连接到处于衬底的侧面中的导电端子。

Description

用于电子封装的电磁干扰屏蔽件及相关方法
技术领域
本公开总体上可以涉及用于电子装置的电磁干扰(EMI)屏蔽件的领域，并且更具体而言涉及形成用于电子装置封装的EMI屏蔽件的方法。
背景技术
用于包括射频(RF)部件、数字部件或其组合的电路中的电子封装的电磁干扰(EMI)屏蔽可以改进电路的功能。例如，RF部件可能对其它部件所感生的场敏感，和/或在其它部件上感生出干扰场。而且，当在电压电势的极值之间进行切换时，数字部件可能感生出场，该场也可能在电路中的其它部件上感生出场。EMI屏蔽可以通过将敏感和/或辐射部件与其它部件电隔离来减少这种场的影响。
附图说明
图1A-图1C是电子装置封装的简化视图。
图1A是电子装置封装的顶侧的简化平面视图。
图1B是沿着图1A的线1B截取的电子装置封装的简化截面视图。
图1C是封装的底侧的简化平面视图。
图2是示出形成图1A-图1C的电子装置封装的电磁干扰屏蔽件的方法的简化流程图。
图3A-图3C是图2的方法中使用的示例性衬底条的简化视图。
图3A是衬底条的第一侧的简化平面视图。
图3B是衬底条的简化横向侧视图。
图3C是衬底条的第二侧的简化平面视图。
图4A-图4C是在将绝缘材料施加到图3A-3C的衬底条之后的衬底条的简化视图。
图4A是衬底条的第一侧的简化平面视图。
图4B是衬底条的简化横向侧视图。
图4C是衬底条的第二侧的简化平面视图。
图5A-图5C是产生条的区段的图4A-图4C的衬底条中的切口的简化视图。
图5A是区段的第一侧的简化平面视图。
图5B是区段的简化侧视图。
图5C是区段的第二侧的简化平面视图。
图6A和图6B是被粘附到实心导体的图5A-图5C的区段的简化视图。
图6A示出了被粘附到实心导体的区段的简化平面视图。
图6B示出了被粘附到实心导体的区段的简化侧视图。
图7A和图7B是围绕图6A和图6B的区段施加的导电膏的简化视图。
图7A是示出了围绕区段施加的导电膏的简化平面视图。
图7B是示出了沿着图7A的线7B截取的围绕区段施加的导电膏的简化截面视图。
图8A和图8B是图7A-图7B的区段以及固化的导电膏的简化视图。
图8A是区段的简化平面视图。
图8B是区段的简化侧视图。
图9A和图9B是由图2的方法产生的个体封装的简化视图。
图9A是封装的简化平面视图。
图9B是封装的简化侧视图。
图10是示出形成图1A-图1C的封装的电磁辐射屏蔽件的另一方法的另一简化流程图。
图11A和图11B是被粘附到实心导体的图4A-图4C的衬底条300的简化视图。
图11A是衬底条的第二侧的简化视图。
图11B是被粘附到实心导体的衬底条的简化侧视图。
具体实施方式
在以下具体实施方式中，参考形成具体实施方式的一部分的附图，并且其中通过例示的方式示出了可以实践本公开的具体实施例。以足够的细节描述了这些实施例以使本领域的普通技术人员能够实践本文中所公开的内容。然而，应该理解的是，具体实施方式和具体示例虽然指示了本公开的实施例的示例，但是仅通过例示的方式而非限制的方式给出。根据本公开，可以在本公开的范围内进行各种替换、修改、增加、重排或其组合，并且其对于本领域的普通技术人员而言将变得显而易见。
根据常例，附图中示出的各种特征可能不是按比例绘制的。本文给出的图示并不意味着是任何特定设备(例如，装置、系统等)或方法的实际视图，而仅仅是被用来描述本公开的各种实施例的理想化表示。因此，为了清楚起见，各种特征的尺寸可以被任意放大或缩小。此外，为了清楚起见，一些附图可能被简化。因此，附图可能不描绘出给定设备的所有部件或特定方法的所有操作。
本文描述的信息和信号可以使用各种不同的技术和工艺中的任何一种来表示。例如，可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合来表示整个描述中可能引用的数据、指令、命令、信息、信号、位、符号和芯片。为了展示和描述的清晰，一些附图可以将信号例示为单个信号。本领域的普通技术人员应该理解，信号可以表示信号的总线，其中总线可以具有各种位宽度，并且本公开可以在包括单个数据信号的任何数量的数据信号上实施。
结合本文公开的实施例描述的各种例示性逻辑块、模块、电路和算法动作可以被实施为电子硬件、计算机软件或两者的组合。为了清楚地示出硬件和软件的这种可互换性，通常根据其功能来描述各种例示性部件、块、模块、电路和动作。这样的功能是以硬件还是软件来实施取决于特定应用和对总体系统施加的设计约束。本领域技术人员可以针对每个特定应用以不同的方式实施所描述的功能，但是这样的实施方式决定不应该被解释为导致偏离本文所述的公开内容的实施例的范围。
此外，应注意的是，可以根据被描绘为流程图、流程示图、结构示图、信号示图或框图的过程来描述实施例。虽然流程图或信号示图可以将操作动作描述为顺序的过程，但这些动作中的许多动作可以以另一顺序、并行地、或基本上同时执行。此外，动作的顺序可以重新安排。过程可以对应于方法、功能、程序、子例程、子程序等。此外，本文公开的方法可以用硬件、软件或两者来实施。如果以软件实施，则可以将功能作为计算机可读介质上的一个或多个计算机可读指令(例如，软件代码)来存储或传送。计算机可读介质包含计算机存储介质(即，非暂时性介质)和通信介质两者，所述通信介质包括促进将计算机程序从一处传输到另一处的任何介质。
如本文所使用的，术语“导电膏”是指导电膏、导电油墨、其它导电流体或其组合，“导电膏”可以通过喷嘴或注射器来分配，或者可以用弹性刀片工具(例如“橡皮刮板”)散布在表面上，与溅射或生长到表面上的导体形成对比。
本文公开的是EMI屏蔽的封装、电子装置封装和相关方法。可以使用简单、便宜和尺寸经济的方法在电子装置封装上形成EMI屏蔽件。
在一些实施例中，本文公开的是通过以下过程形成的多个EMI屏蔽的封装：将绝缘材料施加到衬底条的第一侧，所述衬底条包括位于衬底条的第一侧上或第一侧中的电子电路；将衬底条分成多个区段；将区段的绝缘材料粘附到实心导体；围绕区段的侧面施加导电膏；固化导电膏；以及切割穿过导电膏和实心导体以形成多个EMI屏蔽的封装。
在一些实施例中，本文公开的是包括衬底、绝缘材料和电磁干扰(EMI)屏蔽的电子装置封装。衬底包括位于衬底的至少第一侧中或上的电子电路以及位于衬底的侧棱处的至少一个导电端子。绝缘材料形成在衬底的第一侧和电子电路之上。EMI屏蔽件包括被粘附到与衬底的第一侧相对的绝缘材料的实心导体。绝缘材料将电子电路与实心导体电绝缘。EMI屏蔽件还包括固化的导电膏，所述导电膏至少部分地包围衬底的侧棱并将导电端子电连接到实心导体。
在一些实施例中，本文公开的是形成电磁干扰(EMI)屏蔽件的方法。该方法包括：将绝缘材料施加到衬底条的第一侧，所述衬底条包括在衬底条的第一侧上和第一侧中的至少一处形成的电部件；以及将实心导体粘附到与衬底条的第一侧相对的绝缘材料。绝缘材料将衬底条的第一侧与实心导体电绝缘。该方法还包括将衬底条和施加的绝缘材料分成多个区段，以及至少部分地围绕多个区段的侧面、在其之间施加导电膏。导电膏将实心导体电连接到暴露在多个区段中的每一个的至少一个侧面上的导电端子。该方法还包括切割穿过导电膏和实心导体以形成多个EMI屏蔽的封装。
如本文使用的，术语“绝缘”、“绝缘体”以及词“绝缘”的其它形式专门指电绝缘。而且，如本文使用的，术语“传导”、“导体”以及词“传导”的其它形式专门指电传导。
图1A-图1C是电子装置封装100(在本文中有时被称为“封装”100)的简化视图。图1A是封装100的顶侧的简化平面视图。图1B是沿着图1A的线1B截取的封装100的简化截面视图。图1C是封装100的底侧的简化平面视图。一起参考图1A-图1C，封装100包括衬底110(例如，半导体衬底、印刷电路板(PCB)等)，所述衬底110包括位于衬底110的至少第一侧114中或上的电子电路120。衬底110还可以包括位于衬底110的侧棱112处的至少一个导电端子118。在一些实施例中，导电端子118可以完全围绕衬底的侧棱延伸。在一些实施例中，导电端子118可以仅部分地围绕衬底的侧棱延伸。衬底110还可以包括位于衬底110的第二侧116上或中的一个或多个导电焊盘130(例如，焊盘、引脚、焊球等)。
封装100还可以包括在衬底110的第一侧114和电子电路120上的绝缘材料400。通过非限制性示例，绝缘材料400可以包括包覆模(over mold)(例如塑料、橡胶等)、绝缘环氧树脂、氧化物材料(例如二氧化硅)、其它绝缘材料及其组合。
封装100还包括将衬底110的第一侧114和侧棱112屏蔽的电磁干扰(EMI)屏蔽件600、800。EMI屏蔽件600、800包括被粘附到与衬底110的第一侧114相对的绝缘材料400的实心导体600。绝缘材料400可以将电子电路120与实心导体600电绝缘。在一些实施例中，实心导体600可以包括导电箔(例如，金属箔)。通过非限制性示例，导电箔可以包括铜箔、铝箔、银箔、金箔、其它箔或其组合。
EMI屏蔽件600、800还包括至少部分包围衬底110的侧棱112的固化的导电膏800。在一些实施例中，固化的导电膏800可以完全包围衬底110的侧棱112。固化的导电膏800可以将导电端子118电连接到实心导体600。在一些实施例中，固化的导电膏800可以包括固化的环氧树脂，所述固化的环氧树脂包括已经被固化以形成固化的导电膏800的导电颗粒。通过非限制性示例，导电颗粒可以包括焊料和金属(例如，铜、银、金等)中的至少一个。
导电端子118可以通过衬底110电连接到电源。在一些实施例中，导电端子118可以被电连接到地(0伏)。因此，实心导体600和固化的导电膏800也可以被电连接到地(例如，通过导电端子118)。在这样的实施例中，实心导体600和固化的导电膏可以用作为封装100屏蔽EMI的法拉第笼。
图2是示出了形成图1A-图1C的封装100的EMI屏蔽件600、800的方法200的简化流程图。下面讨论图3A-图9B以示出方法200的动作210-260。图3A-图3C是示例性衬底条300(在本文中有时被简称为“条”300)的简化视图。条300包括包含第一侧314和第二侧316的衬底310。图3A是条300的第一侧314的简化平面视图。图3B是条300的简化横向侧视图。图3C是条300的第二侧316的简化平面视图。条300可以包括与上文参考图1A和图1B所讨论的电部件120类似的电部件320，电部件320形成在衬底310的第一侧314上和第一侧314中的至少一处。条300还可以包括与上文参考图1B和图1C所讨论的导电焊盘130类似的导电焊盘330。条300还可以包括与上文参考图1B所讨论的导电端子118类似的导电端子材料318。
一起参考图2-图3C，方法200可以包括将绝缘材料400(图4A和图4B)施加210到条300的第一侧314。图4A到图4C是在将绝缘材料400施加210到图3A-3C的条300之后的条300的简化视图。图4A是在将绝缘材料400施加210到条300的第一侧314之后的条300的第一侧314的简化平面视图。图4B是在将绝缘材料400施加210到条300之后的条300的简化横向侧视图。图4C是在将绝缘材料400施加到条300之后的条310的第二侧316的简化平面视图。
现在一起参考图2和图4A-图4C。在一些实施例中，施加210绝缘材料400可以包括将包覆模施加到衬底条300的第一侧314。在一些实施例中，将绝缘材料400施加210到衬底条300的第一侧314可以包括将电绝缘环氧树脂施加到衬底条300的第一侧314。在一些实施例中，将绝缘材料400施加210到衬底条300的第一侧314可以包括将氧化物材料施加到衬底条300的第一侧314。
在一些实施例中，如图4A和图4B所示，整个第一侧314和电路320可以被绝缘材料400完全覆盖。在一些实施例中，第一侧314和电路320的仅一部分可以被绝缘材料400覆盖。
方法200还可以包括将条300分成220多个区段500(图5A-图5C)。在一些实施例中，将条300分成220多个区段500可以包括切割(例如，用锯)穿过衬底条300和绝缘材料400以将条300分成多个电子装置封装。图5A-图5C是可以产生条300的区段500的图4A-图4C的条300中的切口550的简化视图。图5A是区段500的第一侧314(图4A-图4C)的简化平面视图。图5B是区段500的简化侧视图。图5C是区段500的第二侧316(图4A-图4C)的简化平面视图。
在一些实施例中，可以使用其它分开条300的方法。通过非限制性示例，衬底条300和绝缘材料400的部分可以被去除(例如，使用光刻、酸、其它方法及其组合)。
在图5A-图5C的示例中，示出了八个区段500(四个区段500的两行)。应当指出，本公开还设想了任何其它数量的区段500，包括一个区段500。通过非限制性示例，条300可以被分成十个区段的三行，得到三十个区段。
回到图2，方法200还可以包括将区段500的绝缘材料粘附230到实心导体600。图6A和图6B是被粘附到实心导体600的区段500的简化视图。图6A示出了被粘附到实心导体600的区段500的简化平面视图。图6B示出了被粘附到实心导体600的区段500的简化侧视图。一起参考图2、图6A和图6B，区段500可以彼此间隔开，以使得空间670至少部分地包围区段500中的每个。在图6A和图6B所示的示例中，空间670完全横向包围区段500中的每个。绝缘材料400可以将每个区段500的衬底310和电路320(图3A和图3B)与实心导体600绝缘。
如前所述，在一些实施例中，实心导体600可以包括导电箔(例如，铜箔、铝箔、银箔、金箔、其它箔或其组合)。在一些实施例中，将区段500的绝缘材料400粘附到实心导体600可以包括用粘合剂(例如环氧树脂、胶粘剂等)将绝缘材料400粘附到实心导体600。
方法200还可以包括围绕区段500的侧面(即，在空间670中)施加240导电膏700(图7A和图7B)。图7A和图7B是围绕区段500施加的导电膏700的简化视图。图7A是示出了围绕区段500施加的导电膏700的简化平面视图。图7B是示出了沿着图7A的线7B截取的围绕区段施加的导电膏700的简化截面视图。
一起参考图2、图7A和图7B，导电膏700可以将区段500的侧面处的导电端子318电连接到实心导体600。在一些实施例中，导电端子318可以完全围绕区段500的侧面延伸。在一些实施例中，导电端子118可以延伸得更少，而未完全围绕区段500的侧面。
在一些实施例中，如图7A和图7B所示，导电膏700可以完全包围区段500中的每一个。在一些实施例中，导电膏700可以仅部分包围区段500。
在一些实施例中，围绕区段500的侧面施加240导电膏700可以包括利用弹性刀片工具(例如，类似于“橡皮刮板”)施加导电膏700。在一些实施例中，围绕区段500的侧面施加240导电膏700可以包括利用注射工具(例如，类似于注射器)施加导电膏700。在一些实施例中，围绕区段500的侧面施加240导电膏700可以包括使加热的导电膏围绕区段500的侧面流动。
方法200还可以包括固化250导电膏700。图8A和图8B是区段500和固化的导电膏800的简化视图。图8A是区段500和固化的导电膏800的简化平面视图。图8B是在固化的导电膏800中的区段500的简化侧视图。
一起参考图2、图8A和图8B，固化250导电膏700(图7A和图7B)可以将导电膏700转化成固体固化的导电膏800。例如，固化导电膏700可以包括加热导电膏700。通过非限制性示例，如果导电膏700包括其中悬浮有导电颗粒的环氧树脂，则环氧树脂可以在被固化250时凝固。而且，导电颗粒可以熔化并且形成延伸穿过环氧树脂的导电结构。因此，在一些实施例中，固体固化的导电膏800可以是悬浮在固化的环氧树脂中的导电层。
该方法还可以包括切割穿过260固化的导电膏800和实心导体600以形成个体EMI屏蔽的封装100-1到100-8(在本文中有时统称为“封装”100，并且单独地称为“封装”100)(图9A和图9B)。图9A和图9B是个体封装100的简化视图。图9A是封装100的简化平面视图。图9B是封装100的简化侧视图。图9A和图9B示出了穿过固化的导电材料800和实心导体600的切口950。在一些实施例中，切割穿过260固化的导电膏800和实心导体600可以包括用锯切割穿过固化的导电膏800和实心导体600。图9A的封装100中的每一个的所得到的结构可以与以上参考图1A-图1C所讨论的封装100类似。
在一些实施例中，封装100中的每一个可以在除了封装100的底侧之外的所有侧面上被固化的导电膏800和实心导体600包住。因此，方法200可以提供屏蔽封装100的方法，与在封装100之上溅射金属(其需要在专业设施中的昂贵处理)相比，所述方法更不复杂、侵入性更小并且更便宜。而且，方法200可以提供屏蔽封装100的方法，所述方法可以比被焊接到封装100的固体金属屏蔽件占用更少的空间。
图10是示出了形成图1A-图1C的封装100的EMI屏蔽件600、800的另一方法1000的另一简化流程图。方法1000可以类似于图2的方法200。例如，方法1000可以包括将绝缘材料400施加1010到衬底条300的第一侧314，与图2的动作210类似。现在参考图10和图4A-图4C，图4A-图4C的条300可以由动作1010产生。
与图2的方法200相比，方法1000可以包括在将衬底条300分成1030多个区段500之前，将实心导体600粘附到与衬底条300的第一侧314相对的绝缘材料400。图11A和图11B是被粘附到实心导体600的衬底条300的简化视图。图11A是衬底条的第二侧316的简化视图。图11B是被粘附到实心导体600的衬底条300的简化侧视图。如图11B所示，绝缘材料400可以被粘附到实心导体600。
一起参考图10、图11A和图11B，方法1000还可以包括将衬底条300分成1030多个区段500(图6A和图6B)。可以与上文参考图5A-图5C的切口550所讨论的方式类似地分割区段。例如，在一些实施例中，将衬底条300分成1030多个区段500可以包括用锯将衬底条300切割成区段。锯可以至少切割穿过衬底条300，并且在一些情况下甚至可以部分地切割到实心导体600中。在一些实施例中，可以去除衬底条300的部分以形成区段500。所得到的结构可以类似于与以上参考图6A和图6B所讨论的结构。
方法1000还可以包括围绕区段500的侧面施加1040导电膏700，这可以类似于图2的动作240。方法1000还可以包括固化导电膏1050，其可以类似于图2的动作250。此外，方法1000可以包括切割穿过1060固化的导电膏800和实心导体600以形成独立的EMI屏蔽的封装100(图9A和图9B)，其可以类似于图2的动作1060。
示例的非穷举列表如下。这些示例中的每一个可以与所述示例中的任何其它示例以及本文所公开的实施例相结合，除了被本领域普通技术人员认为是不可结合的示例。
示例1：多个EMI屏蔽的封装，通过以下过程形成：将绝缘材料施加到衬底条的第一侧，所述衬底条包括位于衬底条的第一侧上或第一侧中的电子电路；将衬底条分成多个区段；将区段的绝缘材料粘附到实心导体；围绕区段的侧面施加导电膏；固化导电膏；以及切割穿过导电膏和实心导体以形成多个EMI屏蔽的封装。
示例2：根据示例1所述的多个EMI屏蔽的封装，其中EMI屏蔽的封装中的每一个包括位于至少一个侧面中的导电端子，并且其中固化的导电膏将导电端子电连接到粘附到绝缘材料的实心导体。
示例3：根据示例2所述的多个EMI屏蔽的封装，其中导电端子通过衬底条被电连接到地。
示例4：根据示例1-3中任一项所述的多个EMI屏蔽的封装，其中固化的导电膏完全包围区段的侧面。
示例5：根据示例1-4中任一项所述的多个EMI屏蔽的封装，其中固化的导电膏和实心导体在除了底侧之外的所有侧上完全包住区段。
示例6：一种电子装置封装，包括：衬底，所述衬底包括位于衬底的至少第一侧中或第一侧上的电子电路以及位于衬底的侧棱处的至少一个导电端子；形成在衬底的第一侧和电子电路之上的绝缘材料；以及电磁干扰(EMI)屏蔽件，其包括被粘附到与衬底的第一侧相对的绝缘材料的实心导体，所述绝缘材料使电子电路与实心导体电绝缘；以及至少部分包围衬底的侧棱并将导电端子电连接到实心导体的固化的导电膏。
示例7：根据示例6所述的电子装置封装，其中固化的导电膏包括包含导电颗粒的固化的环氧树脂。
示例8：根据示例7所述的电子装置封装，其中导电颗粒包括焊料和金属中的至少一个。
示例9：根据示例6-8中任一项所述的电子装置封装，其中至少一个导电端子完全围绕衬底的侧棱延伸。
示例10：根据示例6-9中任一项所述的电子装置封装，其中至少一个导电端子被电连接到地。
示例11：根据示例6-10中任一项所述的电子装置封装，其中实心导体包括金属箔。
示例12：根据示例11所述的电子装置封装，其中金属箔包括从由铜箔、铝箔、银箔和金箔组成的组中选择的至少一种金属。
示例13：一种形成电磁干扰(EMI)屏蔽件的方法，所述方法包括：将绝缘材料施加到衬底条的第一侧，所述衬底条包括在衬底条的第一侧上和第一侧中的至少一处形成的电部件；将实心导体粘附到与衬底条的第一侧相对的绝缘材料，所述绝缘材料将衬底条的第一侧与实心导体电绝缘；将衬底条和施加的绝缘材料分成多个区段；至少部分围绕多个区段的侧面施加导电膏，所述导电膏将所述实心导体电连接到暴露在多个区段中的每一个的至少一个侧面上的导电端子；以及切割穿过导电膏和实心导体以形成多个EMI屏蔽的封装。
示例14：根据示例13所述的方法，其中将绝缘材料施加到衬底条的第一侧包括将电绝缘环氧树脂施加到衬底条的第一侧。
示例15：根据示例13所述的方法，其中将绝缘材料施加到衬底条的第一侧包括将氧化物材料施加到衬底条的第一侧。
示例16：根据示例13-15中任一项所述的方法，其中将实心导体粘附到绝缘材料并将衬底条和所施加的绝缘材料分成多个区段包括：在将实心导体粘附到与衬底条的第一侧相对的绝缘材料之前，将衬底条和所施加的绝缘材料分成多个区段。
示例17：根据示例13-16中任一项所述的方法，其中将实心导体粘附到与所述衬底条的第一侧相对的绝缘材料包括将多个区段中的每一个施加到导电箔。
示例18：根据示例13-15中任一项所述的方法，其中将实心导体粘附到绝缘材料并将衬底条分成多个区段包括：在将衬底条和绝缘材料分成多个区段之前，将实心导体粘附到绝缘材料。
示例19：根据示例13-18中任一项所述的方法，其中至少部分围绕多个电子封装施加导电膏包括至少部分围绕多个电子封装中的每一个施加导电环氧树脂。
示例20：根据示例13-19中任一项所述的方法，其中施加导电膏包括利用弹性刀片工具施加导电膏。
示例21：根据示例13-19中任一项所述的方法，其中施加导电膏包括利用注射工具施加导电膏。
示例22：根据示例13-19中任一项所述的方法，其中施加导电膏包括使加热的导电膏至少部分地围绕区段的侧面流动。
示例23：根据示例13-22中任一项所述的方法，其中施加导电膏包括利用导电膏完全横向包围区段中的每一个。
示例24：根据示例13-22中任一项所述的方法，还包括将导电膏固化为导电固体。
示例25：根据示例24所述的方法，其中固化导电膏包括加热导电膏。
示例26：一种形成用于多个电子装置封装的EMI屏蔽件的方法，所述方法包括：将绝缘材料施加到衬底条的第一侧，所述衬底条包括位于所述衬底条的第一侧上或第一侧中的电子电路；将衬底条分成多个区段；将区段的绝缘材料粘附到实心导体；围绕区段的侧面施加导电膏；固化导电膏；以及切割穿过导电膏和实心导体以形成多个EMI屏蔽的封装。
示例27：根据示例26所述的方法，还包括将位于区段中的每一个的侧面中的导电端子电连接到被粘附到绝缘材料的实心导体。
示例28：根据示例27所述的方法，还包括通过衬底条将导电端子电连接到地。
示例29：根据示例26-28中任一项所述的方法，其中固化的导电膏完全包围区段的侧面。
示例30：根据示例26-29中任一项所述的方法，还包括利用固化的导电膏和实心导体在除了底侧之外的所有侧面上完全包住所述区段。
示例31：一种电子装置封装，包括：衬底，所述衬底包括位于衬底的至少第一侧中或上的电子电路以及位于衬底的侧棱处的至少一个导电端子；形成在衬底的第一侧和电子电路之上的绝缘材料；以及电磁干扰(EMI)屏蔽件，其包括：被粘附到与衬底的第一侧相对的绝缘材料的实心导体，所述绝缘材料使电子电路与实心导体电绝缘；以及用于在不用将导电材料溅射到衬底上的情况下屏蔽衬底的侧棱的至少一部分并将导电端子电连接到实心导体的单元。
示例32：根据示例31所述的电子装置封装，其中用于屏蔽衬底的侧棱的至少一部分的单元包括固化的导电膏，所述固化的导电膏包括包含导电颗粒的固化的环氧树脂。
示例33：根据示例32所述的电子装置封装，其中导电颗粒包括焊料和金属中的至少一个。
示例34：根据示例31-33中任一项所述的电子装置封装，其中至少一个导电端子完全围绕衬底的侧棱延伸。
示例35：根据示例31-34中任一项所述的电子装置封装，其中至少一个导电端子被电连接到地。
示例36：根据示例31-35中任一项所述的电子装置封装，其中实心导体包括金属箔。
示例37：根据示例36所述的电子装置封装，其中金属箔包括从由铜箔、铝箔、银箔和金箔组成的组中选择的至少一种金属。
示例38：多个电磁干扰(EMI)屏蔽的电子装置封装，通过以下过程形成：将绝缘材料施加到衬底条的第一侧，所述衬底条包括在衬底条的第一侧上和第一侧中的至少一处形成的电部件；将实心导体粘附到与衬底条的第一侧相对的绝缘材料，所述绝缘材料将衬底条的第一侧与实心导体电绝缘；将衬底条和施加的绝缘材料分成多个区段；至少部分围绕多个区段的侧面施加导电膏，所述导电膏将所述实心导体电连接到暴露在多个区段中的每一个的至少一个侧面上的导电端子；以及切割穿过导电膏和实心导体以形成多个EMI屏蔽的封装。
示例39：根据示例38所述的多个EMI屏蔽的电子装置封装，其中绝缘材料包括电绝缘环氧树脂。
示例40：根据示例38所述的多个EMI屏蔽的电子装置封装，其中绝缘材料包括氧化物材料。
示例41：根据示例38-40中任一项所述的多个EMI屏蔽的电子装置封装，其中在实心导体被粘附到绝缘材料之前，衬底条和所施加的绝缘材料被分成多个区段。
示例42：根据示例38-41中任一项所述的多个EMI屏蔽的电子装置封装，其中实心导体包括导电箔。
示例43：根据示例38-40和示例42中任一项所述的所述多个EMI屏蔽的电子装置封装，其中在将衬底条和绝缘材料分成多个区段之前，实心导体被粘附到绝缘材料。
示例44：根据示例38-43中任一项所述的多个EMI屏蔽的电子装置封装，其中导电膏包括导电环氧树脂。
示例45：根据示例38-44中任一项所述的多个EMI屏蔽的电子装置封装，其中导电膏利用弹性刀片工具被施加。
示例46：根据示例38-44中任一项所述的多个EMI屏蔽的电子装置封装，其中导电膏利用注射工具被施加。
示例47：根据示例38-44中任一项所述的多个EMI屏蔽的电子装置封装，所述导电膏包括被加热并围绕区段的侧面流动的导电膏。
示例48：根据示例38-47中任一项所述的多个EMI屏蔽的电子装置封装件，其中导电膏完全横向包围所述区段中的每一个。
示例49：根据示例38-48中任一项所述的多个EMI屏蔽电子装置封装，其中导电膏被固化以形成导电固体。
示例50：根据示例49所述的多个EMI屏蔽的电子装置封装，其中通过加热导电膏来固化导电膏。
示例51：一种非暂时性计算机可读存储介质，包括存储在其上的计算机可读指令，所述计算机可读指令被配置为指示处理器执行示例13-30的方法中的任何一个。
虽然已经结合附图描述了某些例示性实施例，本领域的普通技术人员将认识并理解，由本公开所包含的实施例不限于本文中明确示出并描述的那些实施例。相反，可以对本文中所描述的实施例进行许多添加、删除和修改，而不脱离本公开所包括的实施例(例如此后要求保护的那些，包括法律等同物)的范围。此外，如本发明人所设想的，来自一个公开的实施例的特征可以与另一个公开的实施例的特征相结合，而仍然被包含在由本公开所包含的实施例的范围内。

Claims (25)

1.多个EMI屏蔽的封装，通过以下过程形成：
将绝缘材料施加到衬底条的第一侧，所述衬底条包括位于所述衬底条的所述第一侧上或所述第一侧中的电子电路；
将所述衬底条分成多个区段；
将所述区段的所述绝缘材料粘附到实心导体；
围绕所述区段的侧面施加导电膏；
固化所述导电膏；以及
切割穿过所述导电膏和所述实心导体以形成所述多个EMI屏蔽的封装。
2.根据权利要求1所述的多个EMI屏蔽的封装，其中，所述EMI屏蔽的封装中的每一个包括位于至少一个侧面中的导电端子，并且其中，固化的导电膏将所述导电端子电连接到被粘附到所述绝缘材料的所述实心导体。
3.根据权利要求2所述的多个EMI屏蔽的封装，其中，所述导电端子通过所述衬底条被电连接到地。
4.根据权利要求1-3中任一项所述的多个EMI屏蔽的封装，其中，所述固化的导电膏完全包围所述区段的所述侧面。
5.根据权利要求1-3中任一项所述的多个EMI屏蔽的封装，其中，所述固化的导电膏和所述实心导体在除了底侧之外的所有侧上完全包住所述区段。
6.一种电子装置封装，包括：
衬底，包括：
位于所述衬底的至少第一侧中或上的电子电路；以及
在所述衬底的侧棱处的至少一个导电端子；
在所述衬底的所述第一侧和所述电子电路之上形成的绝缘材料；以及
电磁干扰(EMI)屏蔽件，包括：
被粘附到与所述衬底的所述第一侧相对的所述绝缘材料的实心导体，所述绝缘材料将所述电子电路与所述实心导体电绝缘；以及
固化的导电膏，其至少部分地包围所述衬底的所述侧棱并将所述导电端子电连接到所述实心导体。
7.根据权利要求6所述的电子装置封装，其中，所述固化的导电膏包括包含导电颗粒的固化的环氧树脂。
8.根据权利要求7所述的电子装置封装，其中，所述导电颗粒包括焊料和金属中的至少一个。
9.根据权利要求6-8中任一项所述的电子装置封装，其中，所述至少一个导电端子完全围绕所述衬底的所述侧棱延伸。
10.根据权利要求6-8中任一项所述的电子装置封装，其中，所述至少一个导电端子被电连接到地。
11.根据权利要求6-8中任一项所述的电子装置封装，其中，所述实心导体包括金属箔。
12.根据权利要求11中所述的电子装置封装，其中，所述金属箔包括从由铜箔、铝箔、银箔和金箔组成的组中选择的至少一种金属。
13.一种形成电磁干扰(EMI)屏蔽件的方法，所述方法包括：
将绝缘材料施加到衬底条的第一侧，所述衬底条包括形成在所述衬底条的所述第一侧上和所述第一侧中的至少一处的电部件；
将实心导体粘附到与所述衬底条的所述第一侧相对的所述绝缘材料，所述绝缘材料将所述衬底条的所述第一侧与所述实心导体电绝缘；
将所述衬底条和所施加的绝缘材料分成多个区段；
至少部分围绕所述多个区段的侧面施加导电膏，所述导电膏将所述实心导体电连接到暴露在所述多个区段中的每一个的至少一个侧面上的导电端子；以及
切割穿过所述导电膏和所述实心导体以形成多个EMI屏蔽的封装。
14.根据权利要求13所述的方法，其中，将绝缘材料施加到衬底条的第一侧包括将电绝缘环氧树脂施加到所述衬底条的所述第一侧。
15.根据权利要求13所述的方法，其中，将绝缘材料施加到衬底条的第一侧包括将氧化物材料施加到所述衬底条的所述第一侧。
16.根据权利要求13所述的方法，其中，将实心导体粘附到所述绝缘材料并且将所述衬底条和所施加的绝缘材料分成多个区段包括：在将所述实心导体粘附到与所述衬底条的所述第一侧相对的所述绝缘材料之前，将所述衬底条和所施加的绝缘材料分成所述多个区段。
17.根据权利要求16所述的方法，其中，将所述实心导体粘附到与所述衬底条的所述第一侧相对的所述绝缘材料包括将所述多个区段中的每一个施加到导电箔。
18.根据权利要求13所述的方法，其中，将实心导体粘附到所述绝缘材料并将所述衬底条分成所述多个区段包括：在将所述衬底条和所述绝缘材料分成所述多个区段之前将所述实心导体粘附到所述绝缘材料。
19.根据权利要求13-18中任一项所述的方法，其中，至少部分围绕所述多个电子封装施加导电膏包括至少部分围绕所述多个电子封装中的每一个施加导电环氧树脂。
20.根据权利要求13至18中任一项所述的方法，其中，施加导电膏包括利用弹性刀片工具施加所述导电膏。
21.根据权利要求13至18中任一项所述的方法，其中，施加导电膏包括利用注射工具施加所述导电膏。
22.根据权利要求13至18中任一项所述的方法，其中，施加导电膏包括使加热的导电膏至少部分地围绕所述区段的所述侧面流动。
23.根据权利要求13至18中任一项所述的方法，其中，施加导电膏包括利用所述导电膏完全横向包围所述区段中的每一个。
24.根据权利要求13-18中任一项所述的方法，还包括将所述导电膏固化为导电固体。
25.根据权利要求24所述的方法，其中，固化所述导电膏包括加热所述导电膏。
CN201680067512.7A 2015-12-18 2016-10-27 用于电子封装的电磁干扰屏蔽件及相关方法 Active CN108292649B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/974,222 US9918414B2 (en) 2015-12-18 2015-12-18 Electromagnetic interference shields for electronic packages and related methods
US14/974,222 2015-12-18
PCT/US2016/059183 WO2017105645A1 (en) 2015-12-18 2016-10-27 Electromagnetic interference shields for electronic packages and related methods

Publications (2)

Publication Number Publication Date
CN108292649A true CN108292649A (zh) 2018-07-17
CN108292649B CN108292649B (zh) 2022-03-29

Family

ID=59057288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680067512.7A Active CN108292649B (zh) 2015-12-18 2016-10-27 用于电子封装的电磁干扰屏蔽件及相关方法

Country Status (3)

Country Link
US (3) US9918414B2 (zh)
CN (1) CN108292649B (zh)
WO (1) WO2017105645A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980054A (zh) * 2019-03-29 2019-07-05 北京石墨烯研究院 一种GaN纳米柱的制备方法以及一种LED器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072582A1 (en) * 2008-09-25 2010-03-25 Stats Chippac, Ltd. Semiconductor Device and Method of Electrically Connecting a Shielding Layer to Ground Through a Conductive Via Disposed in Peripheral Region Around Semiconductor Die
KR20110020548A (ko) * 2009-08-24 2011-03-03 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
CN102543970A (zh) * 2011-12-26 2012-07-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP2004259904A (ja) 2003-02-26 2004-09-16 Hitachi Ltd 電子回路装置の回路基板およびその製造方法
US20080277766A1 (en) * 2004-07-20 2008-11-13 Robin Harold Cantor Polymer membranes for microcalorimeter devices
US7451539B2 (en) * 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US7745910B1 (en) * 2007-07-10 2010-06-29 Amkor Technology, Inc. Semiconductor device having RF shielding and method therefor
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CA2704683A1 (en) 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
KR101288284B1 (ko) 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
DE102011002054A1 (de) * 2011-04-14 2012-10-18 Dorma Gmbh & Co Kg Flügelanlage
KR101563910B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
AT515372B1 (de) * 2014-01-29 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zur Herstellung einer Leiterplatte
KR20160040927A (ko) * 2014-10-06 2016-04-15 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100072582A1 (en) * 2008-09-25 2010-03-25 Stats Chippac, Ltd. Semiconductor Device and Method of Electrically Connecting a Shielding Layer to Ground Through a Conductive Via Disposed in Peripheral Region Around Semiconductor Die
KR20110020548A (ko) * 2009-08-24 2011-03-03 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
US20120241922A1 (en) * 2011-03-25 2012-09-27 Reza Argenty Pagaila Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
CN102543970A (zh) * 2011-12-26 2012-07-04 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109980054A (zh) * 2019-03-29 2019-07-05 北京石墨烯研究院 一种GaN纳米柱的制备方法以及一种LED器件

Also Published As

Publication number Publication date
US20170181334A1 (en) 2017-06-22
US10765046B2 (en) 2020-09-01
CN108292649B (zh) 2022-03-29
US20190200490A1 (en) 2019-06-27
WO2017105645A1 (en) 2017-06-22
US20180014437A1 (en) 2018-01-11
US10264717B2 (en) 2019-04-16
US9918414B2 (en) 2018-03-13

Similar Documents

Publication Publication Date Title
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
CN106449556B (zh) 具有散热结构及电磁干扰屏蔽的半导体封装件
CN105702698B (zh) 非易失性磁存储元件的磁屏蔽封装体
JP5480923B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
KR101288284B1 (ko) 반도체 패키지 제조 방법
JP2011258920A (ja) 半導体パッケージ及びその製造方法
JP5517379B1 (ja) 回路モジュール
US9018741B2 (en) Semiconductor package and manufacturing method thereof
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
CN107564891A (zh) 具有集成天线的屏蔽封装
EP2849227A1 (en) Chip package and packaging method
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN105280624A (zh) 电子装置模块及其制造方法
KR101391089B1 (ko) 반도체 패키지 및 그 제조방법
CN108292649A (zh) 用于电子封装的电磁干扰屏蔽件及相关方法
KR20190080246A (ko) 반도체 패키지의 제조방법
CN105244327B (zh) 电子装置模块及其制造方法
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
KR101141443B1 (ko) 반도체 패키지의 제조 방법
CN111384031A (zh) 封装元件及其制备方法
JPWO2018207583A1 (ja) 半導体装置およびその製造方法
TWM409527U (en) Forming integrated circuit module
JP6901196B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
KR20140041643A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant