TWI677118B - 不揮發性磁性記憶元件之遮磁封裝 - Google Patents

不揮發性磁性記憶元件之遮磁封裝 Download PDF

Info

Publication number
TWI677118B
TWI677118B TW104141077A TW104141077A TWI677118B TW I677118 B TWI677118 B TW I677118B TW 104141077 A TW104141077 A TW 104141077A TW 104141077 A TW104141077 A TW 104141077A TW I677118 B TWI677118 B TW I677118B
Authority
TW
Taiwan
Prior art keywords
magnetic
memory element
layer
soft magnetic
magnetic memory
Prior art date
Application number
TW104141077A
Other languages
English (en)
Other versions
TW201637253A (zh
Inventor
松原寛明
Hiroaki Matsubara
岩崎俊寛
Toshihiro Iwasaki
近井智哉
Tomoshige Chikai
石堂仁則
Kiminori Ishido
渡邉真司
Shinji Watanabe
玉川道昭
Michiaki Tamakawa
Original Assignee
日商吉帝偉士股份有限公司
J-Devices Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商吉帝偉士股份有限公司, J-Devices Corporation filed Critical 日商吉帝偉士股份有限公司
Publication of TW201637253A publication Critical patent/TW201637253A/zh
Application granted granted Critical
Publication of TWI677118B publication Critical patent/TWI677118B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本發明之課題在於提供一種具有高的遮磁效果之不揮發性磁性記憶元件之遮磁封裝。上述課題之解決手段為一種不揮發性磁性記憶元件之遮磁封裝，其係包括：包含軟磁性材料之支撐板12、形成於支撐板上之第1絕緣材料層13、與元件電路面為相反側之面經固定於第1絕緣材料層上的不揮發性磁性記憶元件11、密封不揮發性磁性記憶元件及其周邊之第2絕緣材料層14、設於第2絕緣材料層內之配線層15、設於第2絕緣材料層內之包含軟磁性材料之軟磁性物質層15b或25、設於第2絕緣材料層內且將不揮發性磁性記憶元件之元件電路面的電極與配線層電性連接之通孔部16、與不揮發性磁性記憶元件的側面有間隔距離且以將不揮發性磁性記憶元件側面的一部分或全部圍起之方式配置為壁狀的含軟磁性材料之遮磁構件17；軟磁性物質層與前述遮磁構件磁性連接。

Description

不揮發性磁性記憶元件之遮磁封裝
本發明係關於一種不揮發性磁性記憶元件之遮磁封裝，尤其係關於一種用以抑制外部磁場對不揮發性磁性記憶元件之影響的不揮發性磁性記憶元件之遮磁封裝。
利用磁性物質之MRAM記憶體(磁性隨機存取記憶體，Magnetoresistive Random Access Memory)係不用從外部供給電力而可保持記憶之不揮發性記憶，故無需待機電力，具無限之耐改寫性和高速性，為可期待低消耗電力/大容量化之記憶體。
然而，由於MRAM的基本元件係由磁性物質自主磁化之方式記憶情報，故若經MRAM元件之相反磁場強度為10至50〔Oe〕左右的外部磁場照射，則所記憶的情報可能會被消除、被改寫。
一般而言，MRAM元件係被組裝在電子機器內部之基板上。而且，在基板上除了MRAM元件之外，係緊密組裝有半導體元件、通信用元件、超小型馬達等。 而且，於電子機器內部亦組裝有電源、天線元件等。因此，由於在MRAM元件的周圍存在100至300〔Oe〕左右之較低頻的磁場，在MRAM實用化方面需要磁場阻斷屏障。
過去，曾提案具備磁場阻斷屏障之磁性不揮發性記憶元件(或不揮發性磁性記憶元件)(專利文獻1至4)。
專利文獻1所記載之磁性不揮發性記憶元件之構造示於第13圖。第13圖中，在遮磁封裝10內，MRAM元件11係經導線12與引線框架13連接，MRAM元件11的周圍係由包含軟磁性材料之密封樹脂14所密封。此遮磁封裝10a係以從引線框架13延伸之引線連接於基板20。
專利文獻2所記載之磁性不揮發性記憶元件之構造示於第14圖。
磁性不揮發性記憶元件11係以導線12連接於引線框架13。而且，MRAM元件11，其周圍整體係被遮磁構件14所包圍，而配置為磁性密閉之狀態，該遮磁構件14係用包含軟磁性金屬或軟磁性合金之軟磁性材料而形成的成形體彼此接著而成之磁性為連續者。此種遮磁構造，係以透磁率低的材料(空氣)覆於MRAM晶片，並以透磁率高的軟磁性物質材料覆於其外部周圍之構造。此時，靜電場/低頻磁場通過透磁率高的軟磁性材料，MRAM晶片與軟磁性材料之間之透磁率低的材料會阻止磁束進入至MRAM側，故得到對MRAM晶片較高的屏障效果。
專利文獻3所揭示的磁性物質裝置，其係以容易製造、且提高遮磁性能為目的而提供者，該磁性物質裝置具備磁性物質元件與具有開口部之磁性遮罩，前述磁性遮罩具備：屏障區域互相重疊(overlap)之上部及下部，與物理連接於前述上部與前述下部之間的側部。前述磁性物質元件係不超出前述屏障區域而配置於前述上部與前述下部之間。
於專利文獻4，揭示一種具備用以抑制外部磁場的影響之遮磁構造之磁性不揮發性記憶元件(MRAM元件)。此種MRAM元件，係藉由於元件表面具有用軟磁性金屬形成之抑制磁束侵入至元件內部的遮磁層，以抑制磁束侵入至元件內部。而且，記載藉由使用軟磁性金屬形成遮磁層，會得到較使用鐵氧磁體(ferrite)等軟磁性金屬氧化物時相比透磁率為較高的遮磁層。
又，第13圖、第14圖中，參照編號係表示與專利文獻1、專利文獻2相同。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利第3879566號公報
[專利文獻2]日本專利第3879576號公報
[專利文獻3]國際公開第2011/111789號
[專利文獻4]日本特開2004-047656號公報
而且，咸認專利文獻1所記載之遮磁構造中，磁性物質係與MRAM晶片接觸，對於高頻磁場具有效果，惟對於靜電場/低頻磁場而言，係使磁束集中於磁性物質區域，故會有使到達MRAM之磁場增加之危險性。
專利文獻2所記載之遮磁構造，因係使用包含高導磁合金(permalloy)等透磁率高的金屬/合金之軟磁性材料作為屏障材料，故可期待得到較使用含有磁性物質填料之樹脂、鐵氧磁體等絕緣性軟磁性材料時大的遮磁效果。此種構造中，理想為藉由軟磁性金屬材料而全方位地屏障MRAM晶片，惟因係以金屬圍起，故需考慮引出配線之方法。
本發明係以提供一種製作容易且具有高的遮磁效果之不揮發性磁性記憶元件之遮磁封裝及其製造方法為目的。
本發明者等經進行精心檢討，結果發現，藉由使不揮發性磁性記憶元件之遮磁封裝成為：於包含軟磁性材料之支撐板上經由第1絕緣材料層配置不揮發性磁性記憶元件，且此種不揮發性磁性記憶元件及其周邊被第2絕緣材料層密封，於不揮發性磁性記憶元件之側面側的第2絕緣材料層形成圍住不揮發性磁性記憶元件側面的一部分或全部之渠狀開口，於該開口內形成含軟磁性材料之通 孔(via)部，於第2絕緣材料層上形成配線層之構造。藉此可解決上述課題，遂完成本發明。
亦即，本發明係關於以下所記載之不揮發性磁性記憶元件之遮磁封裝。
(1)一種不揮發性磁性記憶元件之遮磁封裝，其係抑制外部磁場對不揮發性磁性記憶元件之影響的不揮發性磁性記憶元件之遮磁封裝，且包括：包含軟磁性材料之支撐板、形成於前述支撐板上之第1絕緣材料層、與元件電路面為相反側之面經固定於前述第1絕緣材料層上的不揮發性磁性記憶元件、密封前述不揮發性磁性記憶元件及其周邊之第2絕緣材料層、設於前述第2絕緣材料層內之配線層、設於前述第2絕緣材料層內之包含軟磁性材料之軟磁性物質層、設於前述第2絕緣材料層內且電性連接前述不揮發性磁性記憶元件之元件電路面的電極與前述配線層之通孔部、與前述不揮發性磁性記憶元件的側面有間隔距離且以將前述不揮發性磁性記憶元件側面的一部分或全部圍起之方式配置為壁狀的含軟磁性材料之遮磁構件；其中，前述軟磁性物質層係與前述遮磁構件磁性連接者。
(2)如上述(1)所述之不揮發性磁性記憶元件之遮磁封 裝，其中，前述配線層係具有由包含導電性材料的導電體層與包含軟磁性材料的前述軟磁性物質層所成之二層積層構造。
(3)如上述(1)或(2)所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述遮磁構件形成由包含導電性材料之導電體層與包含軟磁性材料之軟磁性物質層所成之二層構造。
(4)如上述(1)所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述軟磁性物質層係形成於前述不揮發性磁性記憶元件與前述配線層之間的前述第2絕緣材料層內，在對應於前述不揮發性磁性記憶元件之元件電路面之電極的部分具有開口，於該開口配置前述通孔部。
(5)如上述(1)至(4)中任一項所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述配置為壁狀的軟磁性材料係與前述支撐板一體化設置。
(6)如上述(5)所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述支撐板係於平板設有凹槽(cavity)者，且形成前述凹槽之周圍的構件係形成前述配置為壁狀的軟磁性材料。
(7)如上述(1)所述之不揮發性磁性記憶元件之遮磁封裝，其中，設於前述第2絕緣材料層內之配線層的材料為導電性的軟磁性材料，且該配線層兼作前述軟磁性物質層。
本發明之遮磁封裝可發揮以下所記載之效果。
‧因為不揮發性磁性記憶元件係被兼用於配線的絕緣之較低透磁率的絕緣樹脂材料所覆蓋，又，外部周圍係被高透磁率材料所覆蓋，於不揮發性磁性記憶元件與高透磁率材料之間存在較低透磁率的材料，故能夠防止集中於高透磁率材料內之磁束到達不揮發性磁性記憶元件。因此，得到抑制靜電場/低頻磁場之進入至記憶元件之屏障效果。
‧因為圍住不揮發性磁性記憶元件之各軟磁性材料，係藉由絕緣材料而具有適宜的絕緣之構造，而可使用具有較絕緣性的軟磁性材料高的透磁率之軟磁性金屬材料，故可謀求提高屏障效果。
‧因為於保持半導體裝置的剛性所需之支撐板係使用軟磁性材料，並兼用作為下部屏障，而上部的屏障係與配線層同時形成、或形成於配線層內，故可不用增加更多的步驟而實現低成本。
10‧‧‧遮磁封裝
11‧‧‧不揮發性磁性記憶元件
12‧‧‧支撐板
13‧‧‧第1絕緣材料層
14、14a、14b‧‧‧第2絕緣材料層
15‧‧‧配線層
15a‧‧‧導電體層
15b‧‧‧軟磁性物質層
16‧‧‧通孔部
17‧‧‧遮磁構件
17a‧‧‧導電體層
17b‧‧‧軟磁性物質層
18‧‧‧電極
19‧‧‧配線保護層
21‧‧‧開口
22‧‧‧溝
25‧‧‧軟磁性物質層
25‧‧‧箔
26‧‧‧開口
27‧‧‧連續部分
28‧‧‧凹口
29‧‧‧凹槽
30‧‧‧連接部
31‧‧‧分配器
32‧‧‧軟磁性物質膏體
33‧‧‧切割線
第1圖係表示實施態樣1之遮磁封裝之構造例的圖。
第2A圖至第2C圖係表示實施態樣1之遮磁封裝之製造步驟的一部分的圖。
第3A圖至第3C圖係表示實施態樣1之遮磁封裝之製造步驟的一部分的圖。
第4圖係表示於大面積的支撐板12上排列固定有多 數個MRAM11之狀態的圖。
第5圖係第3B圖的狀態之遮磁封裝之俯視圖，其係表示配線鍍覆前的絕緣材料層之開口的位置之例的圖。
第6圖係第3B圖的狀態之遮磁封裝之俯視圖，其係表示配線鍍覆前的絕緣材料層之開口的位置之另一例的圖。
第7圖係表示實施態樣2之遮磁封裝之構造例的圖。
第8A圖至第8D圖係表示實施態樣2之遮磁封裝之製造步驟的圖。
第9圖係表示實施態樣3之遮磁封裝之構造例的圖。
第10A圖至第10D圖係表示實施態樣3之遮磁封裝之製造步驟的一部分的圖。
第11A圖至第11D圖係表示實施態樣3之遮磁封裝之製造步驟的一部分的圖。
第12圖係表示實施態樣4之遮磁封裝之構造例的圖。
第13圖係表示傳統的遮磁封裝的圖。
第14圖係表示傳統的遮磁封裝的圖。
以下說明用以本發明之態樣。又，以下之記載係依圖面說明實施態樣，惟該等圖面係供於以圖示解說者，本發明不限定於該等圖面。
(實施態樣1)
第1圖係表示實施態樣1之遮磁封裝之構造。
第1圖為本發明之不揮發性磁性記憶元件之遮磁封裝(以下亦簡稱為「遮磁封裝」)的縱剖面圖。
第1圖所示之遮磁封裝10，係具備：具備電極18的不揮發性磁性記憶元件11、包含軟磁性材料之支撐板12、第1絕緣材料層13、第2絕緣材料層14、配線層15、通孔部16及遮磁構件17。
不揮發性磁性記憶元件11係被固定於形成於支撐板12上之第1絕緣材料層13上。不揮發性磁性記憶元件11及其周邊係被第2絕緣材料層14密封。配線層15係具有由包含Cu等導電性高的材料之導電體層15a、與包含軟磁性材料之軟磁性物質層15b所成之積層構造。
遮磁構件17係具有包含導電性高的材料之導電體層17a與軟磁性物質層17b之積層構造。
軟磁性材料係以保磁力小而透磁率大為特徴之材料。具有導電性之軟磁性材料可列舉：Fe、Co、Ni等軟磁性金屬；FeNi、FeCo、FeAl、FeSi、FeSiAl、FeSiB、CoSiB等軟磁性合金。而且，絕緣性的軟磁性材料可列舉：NiZn鐵氧磁體、MnZn鐵氧磁體、MgMn鐵氧磁體、NiZnCu鐵氧磁體、NiZnCo鐵氧磁體等。
支撐板12所使用之軟磁性材料，可使用市售之高導磁合金板等。支撐板12的厚度，因為需具有用以防止於遮磁封裝10的製造步驟中之翹曲等的剛性，故理想為具有200μm左右以上的厚度。
第1絕緣材料層13可使用黏片膜(Die Attach Film，DAF)。
不揮發性磁性記憶元件(以下亦稱為「MRAM」)可藉由使用此種黏片膜而裝置於支撐板12上。
形成覆於MRAM11的側面及上面之第2絕緣材料層14的材料，為了防止翹曲，需具備低膨張率、對鍍覆液之耐藥品性及組裝時之回焊耐熱性等。
此種材料，可使用包含Fan-Out封裝晶片埋裝用之環氧-混成材、真空層合用之矽-混成材之塑膜材料等。
配線層15為導電體層15a與軟磁性物質層15b之二層構造的理由如以下所述。
由提高遮磁性能之觀點來看、配線層15較佳為以軟磁性材料構成。然而，由於高導磁合金等軟磁性材料電阻高，故為了減少配線層15之電阻值，而成為導電體層15a與軟磁性物質層15b之二層構造。
第1圖所示者，為了使配線層15成為二層構造，具體上係採用鍍覆法，故在如後所述之製造步驟中，遮磁構件17亦具有包含導電性高的材料之導電體層17a與於導電體層17a外側的軟磁性物質層17b之積層構造。
又，若配線層15為電阻值高者也無製品方面的問題，則配線層15可僅由軟磁性材料構成。僅由軟磁性材料構成配線層15之實施態樣係後述於實施態樣4。
<製造方法>
依第2A圖至第2C圖及第3A圖至第3C圖，依步驟順序說明第1圖所示之遮磁封裝之製造方法。
‧準備於元件電路面具有電極18之MRAM11與包含軟磁性材料之支撐板12。在MRAM11之與元件電路面為相反側之面，形成第1絕緣材料層13。使用黏片膜作為第1絕緣材料層(第2A圖)。
‧將MRAM11固定於支撐板12的表面(第2B圖)。
‧藉由第2絕緣材料層14密封MRAM11及其周邊(元件面及支撐板面)(第2C圖)。
‧對於密封樹脂14，於對著MRAM11之電極18的位置形成用以形成通孔部之開口21(第3A圖)。
而且，於與MRAM11的側面有一段距離處，以將MRAM的側面的一部分或全部圍起之方式形成溝22。
開口21及溝22可藉由雷射加工形成。此時，溝22的面積廣，故以針點加工則生產性差，可使用光罩成像(mask imaging)法等進行圖案轉印。光罩成像法係使集光前的雷射光通過光罩後進行集光而照射，藉此將光罩圖案縮小轉印至加工對象之手法。而且，由減低熱影響之觀點來看，雷射光的種類較佳為短波長雷射光，較佳為藉由短波長雷射光進行之消蝕加工。或者，亦可藉由裝設有切割刀、端銑刀(end mill)之銑切機等而以機械方式形成溝22。
‧視所需而於通孔底實施除渣(desmear)後，藉由無電解 鍍覆、濺鍍等形成Cu等之晶種層，阻抗圖案成形後，進行高導磁合金與Cu之二層鍍覆，進行磁性物質與導電體之埋入，形成配線層15(15a、15b)，同時於開口21(通孔)內形成通孔部16，於溝22內形成遮磁構件17(17a、17b)(第3B圖)。
又，阻抗去除後，係藉由蝕刻取除晶種層。
‧於配線層15上塗佈阻焊劑等形成配線保護層19之後，於配線保護層19設置開口，視所需，為了得到良好的焊料潤濕性而將Cu層表面進行OSP(Organic Solderability Preservative)處理等抗氧化處理，作為外部電極(第3C圖)。
於上述，係進行鍍覆以將磁性物質埋入至溝22內，惟軟磁性物質層17b薄且遮磁效果不充分時，亦可在鍍覆前藉由印刷將含有軟磁性物質粒子與熱硬化性樹脂之軟磁性物質膏體埋入溝22內。
實際的製造步驟中，係使用大面積的支撐板來製作多數之遮磁封裝。
第4圖係表示於大面積的支撐板12上排列固定有多數個MRAM11之狀態的圖。第2C圖係表示以第4圖的中央部之四角形虛線所示之部分以A-B所示之裁切線進行裁切後之剖面。
第5圖及第6圖係第3A圖所示者的俯視圖，係表示溝22的形狀及電極18與開口21的位置者。
又，第5圖、第6圖係表示透視MRAM11及電極18 之狀態者。
第5圖所示者係使用切割刀形成溝22之例，溝22係超出封裝外。
第6圖係以雷射加工形成溝22之例。雷射加工時，可如第6圖所示，以溝22不超出封裝外之方式形成。
(實施態樣2)
第7圖係表示實施態樣2之遮磁封裝之構造。
於實施態樣1，配線層係由導電體層15a與軟磁性物質層15b所成之積層構造，惟於本實施態樣，如第7圖所示，導電體層與軟磁性物質層係分離，將導電體層及軟磁性物質層作為個別的層，而於第2絕緣材料層14內設置配線層15及軟磁性物質層25者。此種軟磁性物質層25中，係於配置通孔部16之部分設有開口26。
藉由成為此種構造，MRAM的上面除了設通孔部16之開口26部分以外，可被軟磁性物質層完全包覆，故會提高靜電場/低頻磁場屏障效果。
作為配線層15之導電體層及軟磁性物質層25，係可以與實施態樣1相同而以鍍覆法製作。
而且，配線層15亦可為實施態樣1所採用之導電體層與軟磁性物質層之二層構造者。
本實施態樣中，軟磁性物質層25在開口26部分以外係無須進行圖案成形，故亦可藉由鍍覆法以外的方法形成，與實施態樣1相比，軟磁性物質層係容易厚膜 化。
例如，可藉由印刷等注入軟磁性物質膏體，一同形成遮磁構件17及軟磁性物質層25。
而且，亦可藉由高導磁合金等之箔形成軟磁性物質層25。
第8A圖至第8D圖係表示藉由高導磁合金等之箔25’形成軟磁性物質層25之遮磁封裝。
而且，以下表示第8A圖至第8D圖之使用箔25’的遮磁封裝之製造步驟。
又，第8A圖至第8D圖之剖面圖係表示沿著第8B圖右圖所示之虛線進行裁切的剖面。
‧準備預先形成有圖案之箔25’(參照第8A圖)。
箔25’如第8A圖所示，係蝕刻去除對應通孔部之區域而形成開口26，同時在對應通孔部之區域外亦以切割刀容易通過之方式而以使連續部分27殘留之方式進行蝕刻，設置凹口28。
‧以高精度貼附裝置將箔25層合於絕緣材料層14的上面，形成軟磁性物質層25(參照第8B圖)。
‧於不揮發性磁性記憶元件之外部周圍的絕緣材料層14形成遮磁構件17用之溝(參照第8C圖)。溝的形成係可使用裝設有端銑刀之銑切機。
‧使用分配器31，將軟磁性物質膏體32注入於前述溝內。
‧形成配線層15及配線保護層19之後，沿切割線33 進行封裝切割，以單片化(參照第8D圖)。
(實施態樣3)
第9圖係表示實施態樣3之遮磁封裝之構造。
本實施態樣係使用具有凹槽29之支撐板12構成遮磁封者。
於凹槽29係藉由第2絕緣材料層14a密封MRAM11。
於第2絕緣材料層14a的上面，層合包含與第8圖所示之遮磁封裝相同之箔25’的軟磁性物質層25，並藉由第2絕緣材料層14b密封。
藉由連接部30磁性連接軟磁性物質層25與支撐板12。
於本實施態樣中，具有凹槽29之支撐板12的側壁部分係使用作為遮磁層，故藉由使支撐板12的側壁變厚，會得到更高的靜電場/低頻磁場屏障效果。
<製造方法>
依第10A圖至第10D圖及第11A圖至第11D圖，依步驟順序說明實施態樣3之遮磁封裝之製造方法。
‧經由第1絕緣性材料層13，將MRAM11固定於具有凹槽之包含軟磁性材料之支撐板12的凹槽29的底面(第10A圖)。
‧以第2絕緣材料層14a密封MRAM11及其周圍(第 10B圖)。
‧於第2絕緣材料層14a的上面層合形成有圖案之箔25’(第10C圖)。
‧藉由刀具31去除支撐板12之上端外周部的絕緣材料(第10D圖)。
‧藉由分配器31將含有軟磁性物質粒子與熱硬化性樹脂之軟磁性物質膏體32塗佈於經刀具31去除絕緣材料之部分，形成連接部30(第11A圖)。
‧藉由絕緣性材料層14b密封軟磁性物質層及連接部30(第11B圖)。
‧於絕緣材料層14b的上面形成配線層15(第11C圖)。
‧於配線層15的上面形成配線保護層19(第11D圖)。
上述者係藉由箔25’於第2絕緣材料層14a的上面形成軟磁性物質層25，惟亦可藉由鍍覆法形成軟磁性物質層25。
而且，使用鍍覆法時，亦可與實施態樣1相同而為配線層15與軟磁性物質層25一體化之積層構造。
又，連接部30亦可露出封裝外。
(實施態樣4)
第12圖係表示實施態樣4之遮磁封裝之構造。
本實施態樣之遮磁封裝為實施態樣1之變形例。
前述實施態樣1中，配線層15為包含導電性高的材料之導電體層15a與包含軟磁性材料之軟磁性物質層15b之積層構造。
若配線層15為電阻值高者也無製品方面的問題，則配線層15可僅由軟磁性材料構成。
本實施態樣中，如第12圖所示，為第2絕緣性材料層14之上僅形成具有導電性之軟磁性物質層的單層之配線層15，並於其上形成配線保護層19。
此時，形成配線層15時，較佳為僅以銅等低電阻材料製作連接MRAM11的電極之配線部分，藉此保持良好的配線層之導電率。
而且，僅由軟磁性材料構成配線層15時，亦可僅由軟磁性材料構成遮磁構件17。

Claims (8)

  1. 一種不揮發性磁性記憶元件之遮磁封裝，其係抑制外部磁場對不揮發性磁性記憶元件之影響者，且包括：包含軟磁性材料之支撐板、形成於前述支撐板上之第1絕緣材料層、與元件電路面為相反側之面經固定於前述第1絕緣材料層上的不揮發性磁性記憶元件、密封前述不揮發性磁性記憶元件及其周邊之第2絕緣材料層、設於前述第2絕緣材料層內之配線層、設於前述第2絕緣材料層內之包含軟磁性材料之軟磁性物質層、設於前述第2絕緣材料層內且電性連接前述不揮發性磁性記憶元件之元件電路面的電極與前述配線層之通孔部、與前述不揮發性磁性記憶元件的側面有間隔距離且以將前述不揮發性磁性記憶元件側面的一部分或全部圍起之方式配置為壁狀的含軟磁性材料之遮磁構件；其中，前述軟磁性物質層與前述遮磁構件係磁性連接。
  2. 如申請專利範圍第1項所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述配線層具有由包含導電性材料之導電體層與包含軟磁性材料之前述軟磁性物質層所成之二層積層構造。
  3. 如申請專利範圍第1項所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述遮磁構件係形成由包含導電性材料之導電體層與包含軟磁性材料之軟磁性物質層所成之二層構造。
  4. 如申請專利範圍第2項所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述遮磁構件係形成由包含導電性材料之導電體層與包含軟磁性材料之軟磁性物質層所成之二層構造。
  5. 如申請專利範圍第1項所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述軟磁性物質層係形成於前述不揮發性磁性記憶元件與前述配線層之間的前述第2絕緣材料層內，在對應於前述不揮發性磁性記憶元件之元件電路面之電極的部分具有開口，而於該開口配置前述通孔部。
  6. 如申請專利範圍第1項至第5項中任一項所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述配置為壁狀的軟磁性材料係與前述支撐板一體化設置。
  7. 如申請專利範圍第6項所述之不揮發性磁性記憶元件之遮磁封裝，其中，前述支撐板係於平板設有凹槽者，且形成前述凹槽之周圍的構件係形成前述配置為壁狀的軟磁性材料。
  8. 如申請專利範圍第1項所述之不揮發性磁性記憶元件之遮磁封裝，其中，設於前述第2絕緣材料層內之配線層的材料為導電性的軟磁性材料，且該配線層兼作前述軟磁性物質層。
TW104141077A 2014-12-10 2015-12-08 不揮發性磁性記憶元件之遮磁封裝 TWI677118B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-249717 2014-12-10
JP2014249717A JP6401036B2 (ja) 2014-12-10 2014-12-10 磁気不揮発性メモリ素子の磁気シールドパッケージ

Publications (2)

Publication Number Publication Date
TW201637253A TW201637253A (zh) 2016-10-16
TWI677118B true TWI677118B (zh) 2019-11-11

Family

ID=56112007

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141077A TWI677118B (zh) 2014-12-10 2015-12-08 不揮發性磁性記憶元件之遮磁封裝

Country Status (5)

Country Link
US (1) US9553052B2 (zh)
JP (1) JP6401036B2 (zh)
KR (1) KR102509425B1 (zh)
CN (1) CN105702698B (zh)
TW (1) TWI677118B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475985B2 (en) 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
US10510946B2 (en) 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10096768B2 (en) 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
CN106856358B (zh) * 2015-12-08 2020-09-11 株式会社Wits 磁场屏蔽用结构物及电子设备
JP6634346B2 (ja) 2016-06-02 2020-01-22 Ykk株式会社 バックル
US10074622B2 (en) * 2017-02-06 2018-09-11 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US10431732B2 (en) * 2017-05-31 2019-10-01 Globalfoundries Singapore Pte. Ltd. Shielded magnetoresistive random access memory devices and methods for fabricating the same
KR102442623B1 (ko) 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
US10347826B1 (en) * 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
US10242964B1 (en) * 2018-01-16 2019-03-26 Bridge Semiconductor Corp. Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
US11495555B2 (en) * 2018-03-14 2022-11-08 Intel Corporation Magnetic bilayer structure for a cored or coreless semiconductor package
US11139341B2 (en) * 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US10559536B2 (en) * 2018-06-26 2020-02-11 Abb Schweiz Ag Multi-layer conductors for noise reduction in power electronics
US11088083B2 (en) 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164077A1 (en) * 2008-12-26 2010-07-01 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
JP3879566B2 (ja) 2002-04-03 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料
JP3879576B2 (ja) 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2004047656A (ja) 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP2005322760A (ja) * 2004-05-10 2005-11-17 Sony Corp 磁気記憶装置及びその製造方法
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
WO2011111789A1 (ja) 2010-03-10 2011-09-15 日本電気株式会社 磁性体装置及びその製造方法
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100164077A1 (en) * 2008-12-26 2010-07-01 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20160070695A (ko) 2016-06-20
TW201637253A (zh) 2016-10-16
CN105702698A (zh) 2016-06-22
JP6401036B2 (ja) 2018-10-03
US9553052B2 (en) 2017-01-24
JP2016111286A (ja) 2016-06-20
CN105702698B (zh) 2020-06-16
KR102509425B1 (ko) 2023-03-13
US20160172580A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
TWI677118B (zh) 不揮發性磁性記憶元件之遮磁封裝
US9070692B2 (en) Shields for magnetic memory chip packages
US9466784B2 (en) Semiconductor device having multiple magnetic shield members
US9443921B2 (en) Semiconductor package structure and semiconductor manufacturing process
JP6010005B2 (ja) 半導体装置及びその製造方法
US8405172B2 (en) Semiconductor device and semiconductor device assembly
JP6280014B2 (ja) 半導体装置及びその製造方法
US7294910B2 (en) Electronic component with multilayered rewiring plate and method for producing the same
JP2009141194A (ja) 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法
WO2011046091A1 (ja) 磁性体装置
TW201711170A (zh) 半導體裝置
US20220328423A1 (en) Package structure and method for fabricating the same
US9685412B2 (en) Semiconductor apparatus and manufacturing method for same
WO2011111789A1 (ja) 磁性体装置及びその製造方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP5626402B2 (ja) 半導体装置、半導体装置の製造方法、およびシールド板
JP6220282B2 (ja) 半導体装置
CN110323202A (zh) 用于将磁性材料作为第一层嵌入在无芯基底上的方法以及对应的结构
US10157857B2 (en) Methods for fabricating semiconductor shielding structures
JP2005340237A (ja) 磁気記憶装置
TWI575671B (zh) 半導體封裝及其方法
JP5858335B2 (ja) 半導体装置
JP2010153579A (ja) リードフレーム