JP2010153579A - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP2010153579A JP2010153579A JP2008329927A JP2008329927A JP2010153579A JP 2010153579 A JP2010153579 A JP 2010153579A JP 2008329927 A JP2008329927 A JP 2008329927A JP 2008329927 A JP2008329927 A JP 2008329927A JP 2010153579 A JP2010153579 A JP 2010153579A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- shield layer
- leads
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】本発明のリードフレーム3は、半導体チップ2をマウントするチップマウント部5と、前記チップマウント部の周囲に設けられた複数のリード6とを備えてなるものにおいて、リードフレーム3のリード6の表面にクロストーク防止用のシールド層7を設けたので、リード6間のカップリングによるクロストークの発生を防止することができると共に、リードフレーム3を小型化することができる。
【選択図】図1
Description
まず、所定のパターン形状(チップマウント部5、リード6、連結部)に加工したリードフレーム3を用意する。続いて、リードフレーム3のうちの絶縁膜8を設けない部分(外部リードやワイヤボンディングエリア等)をレジストで覆う。この後、例えばエポキシ系樹脂を塗布することにより絶縁膜8を形成する。そして、レジストを除去する。
Claims (8)
- 半導体チップをマウントするチップマウント部と、前記チップマウント部の周囲に設けられた複数のリードとを備えてなるリードフレームにおいて、
前記リードの表面にクロストーク防止用のシールド層を設けたことを特徴とするリードフレーム。 - 前記シールド層は、前記リードの外周面を覆うように設けられた絶縁膜と、前記絶縁膜の外周面を覆うように設けられた導電膜とを備えていることを特徴とする請求項1記載のリードフレーム。
- 前記シールド層は、前記リードの外周面のうちの隣接するリードと対向する側面を覆うように設けられた絶縁膜と、前記絶縁膜の外面を覆うように設けられた導電膜とを備えていることを特徴とする請求項1記載のリードフレーム。
- 前記シールド層は、前記複数のリードのうちのクロストーク防止が必要なリードに設けられていることを特徴とする請求項1ないし3のいずれかに記載のリードフレーム。
- 前記シールド層は、前記リードのうちのクロストーク防止が必要な部分に設けられていることを特徴とする請求項1ないし4のいずれかに記載のリードフレーム。
- 前記複数のリードの各シールド層の導電膜は、ワイヤボンディングによりグランドに接続されていることを特徴とする請求項2記載のリードフレーム。
- 前記複数のリードの各シールド層の導電膜は、短絡部により短絡されていることを特徴とする請求項6記載のリードフレーム。
- 前記複数のリードの中のグランドに接続されたリードのシールド層の絶縁膜には、スルーホールが設けられていることを特徴とする請求項1ないし7のいずれかに記載のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008329927A JP2010153579A (ja) | 2008-12-25 | 2008-12-25 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008329927A JP2010153579A (ja) | 2008-12-25 | 2008-12-25 | リードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010153579A true JP2010153579A (ja) | 2010-07-08 |
Family
ID=42572356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008329927A Pending JP2010153579A (ja) | 2008-12-25 | 2008-12-25 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010153579A (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0284340U (ja) * | 1988-12-19 | 1990-06-29 | ||
JPH02262356A (ja) * | 1989-04-03 | 1990-10-25 | Mitsubishi Electric Corp | 半導体装置 |
JPH03248455A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | リードフレーム |
JPH0456261A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | リードフレームおよびそれを用いた半導体装置 |
JPH054508U (ja) * | 1991-07-02 | 1993-01-22 | 日本電気株式会社 | 集積回路パツケージ |
JPH0697356A (ja) * | 1992-09-16 | 1994-04-08 | Toshiba Corp | 半導体装置 |
JPH06120286A (ja) * | 1992-10-02 | 1994-04-28 | Matsushita Electron Corp | 半導体装置 |
JPH0758270A (ja) * | 1993-08-11 | 1995-03-03 | Shinko Electric Ind Co Ltd | 多層リードフレーム |
JPH07183421A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体パッケージ |
JPH07249730A (ja) * | 1994-03-09 | 1995-09-26 | Toppan Printing Co Ltd | リードフレームおよびその製造方法 |
JPH10321790A (ja) * | 1997-05-22 | 1998-12-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001024140A (ja) * | 1999-07-09 | 2001-01-26 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
-
2008
- 2008-12-25 JP JP2008329927A patent/JP2010153579A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0284340U (ja) * | 1988-12-19 | 1990-06-29 | ||
JPH02262356A (ja) * | 1989-04-03 | 1990-10-25 | Mitsubishi Electric Corp | 半導体装置 |
JPH03248455A (ja) * | 1990-02-26 | 1991-11-06 | Nec Corp | リードフレーム |
JPH0456261A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | リードフレームおよびそれを用いた半導体装置 |
JPH054508U (ja) * | 1991-07-02 | 1993-01-22 | 日本電気株式会社 | 集積回路パツケージ |
JPH0697356A (ja) * | 1992-09-16 | 1994-04-08 | Toshiba Corp | 半導体装置 |
JPH06120286A (ja) * | 1992-10-02 | 1994-04-28 | Matsushita Electron Corp | 半導体装置 |
JPH0758270A (ja) * | 1993-08-11 | 1995-03-03 | Shinko Electric Ind Co Ltd | 多層リードフレーム |
JPH07183421A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体パッケージ |
JPH07249730A (ja) * | 1994-03-09 | 1995-09-26 | Toppan Printing Co Ltd | リードフレームおよびその製造方法 |
JPH10321790A (ja) * | 1997-05-22 | 1998-12-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2001024140A (ja) * | 1999-07-09 | 2001-01-26 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法並びに半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
US9780081B2 (en) | Chip package structure and manufacturing method therefor | |
US7473584B1 (en) | Method for fabricating a fan-in leadframe semiconductor package | |
US7529093B2 (en) | Circuit device | |
US8643189B1 (en) | Packaged semiconductor die with power rail pads | |
JP2006060128A (ja) | 半導体装置 | |
KR20150130660A (ko) | 반도체 패키지 및 그의 제조 방법 | |
US8624367B2 (en) | Semiconductor device including semiconductor chip mounted on lead frame | |
JP2006100759A (ja) | 回路装置およびその製造方法 | |
KR101070799B1 (ko) | 반도체패키지 및 그 제조방법 | |
US9281243B2 (en) | Chip scale package structure and manufacturing method thereof | |
JP2004363379A (ja) | 半導体装置 | |
US7732934B2 (en) | Semiconductor device having conductive adhesive layer and method of fabricating the same | |
US20080308913A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
JP2011003818A (ja) | モールドパッケージ | |
JP2004289017A (ja) | 樹脂封止型半導体装置 | |
JP2010153579A (ja) | リードフレーム | |
TWI423405B (zh) | 具載板之封裝結構 | |
JP4364181B2 (ja) | 半導体装置の製造方法 | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2007234683A (ja) | 半導体装置およびその製造方法 | |
US9293399B2 (en) | Semiconductor device and electronic unit provided with the same | |
JP2007150078A5 (ja) | ||
JP2008171962A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |