JP2010153579A - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP2010153579A
JP2010153579A JP2008329927A JP2008329927A JP2010153579A JP 2010153579 A JP2010153579 A JP 2010153579A JP 2008329927 A JP2008329927 A JP 2008329927A JP 2008329927 A JP2008329927 A JP 2008329927A JP 2010153579 A JP2010153579 A JP 2010153579A
Authority
JP
Japan
Prior art keywords
lead
lead frame
shield layer
leads
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008329927A
Other languages
English (en)
Inventor
Takeyuki Horikawa
丈之 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008329927A priority Critical patent/JP2010153579A/ja
Publication of JP2010153579A publication Critical patent/JP2010153579A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】リード間のカップリングによるクロストークの発生を防止すると共に、リードフレームを小型化する。
【解決手段】本発明のリードフレーム3は、半導体チップ2をマウントするチップマウント部5と、前記チップマウント部の周囲に設けられた複数のリード6とを備えてなるものにおいて、リードフレーム3のリード6の表面にクロストーク防止用のシールド層7を設けたので、リード6間のカップリングによるクロストークの発生を防止することができると共に、リードフレーム3を小型化することができる。
【選択図】図1

Description

本発明は、半導体チップをマウントするリードフレームに関する。
ICやLSI等の半導体装置は、半導体チップと、この半導体チップをマウントするリードフレームとを備え、これら半導体チップおよびリードフレームを樹脂でモールドして構成されている。このような半導体装置の一例が、特許文献1に記載されている。
特開2000−58740号公報
上記構成の半導体装置において、全体の構成を小型化することが要請されており、その要請に応じて、リードフレームを小型化すると、リードの間隔が狭くなることから、カップリングによりクロストークが発生するという問題点があった。
上記問題点を解消する対策としては、リードの間隔を広くする、あるいは、リード間にグランド電位のリードを設ける等の対策が考えられる。しかし、このような対策を実行すると、リードフレームが大きくなってしまうという不具合が生じる。
そこで、本発明の目的は、リード間のカップリングによるクロストークの発生を防止することができると共に、リードフレームを小型化することができるリードフレームを提供することにある。
請求項1の発明によれば、リードフレームのリードの表面にクロストーク防止用のシールド層を設けたので、リード間のカップリングによるクロストークの発生を防止することができると共に、リードフレームを小型化することができる。
この場合、請求項2の発明のように、前記シールド層は、前記リードの外周面を覆うように設けられた絶縁膜と、前記絶縁膜の外周面を覆うように設けられた導電膜とを備えるように構成することが好ましい。また、請求項3の発明のように、前記シールド層は、前記リードの外周面のうちの隣接するリードと対向する側面を覆うように設けられた絶縁膜と、前記絶縁膜の外面を覆うように設けられた導電膜とを備えていることが良い構成である。
請求項4の発明によれば、前記シールド層は、前記複数のリードのうちのクロストーク防止が必要なリードに設けられているので、シールド層を設ける部分を必要最小限とすることができる。この場合、請求項5の発明のように、前記シールド層は、前記リードのうちのクロストーク防止が必要な部分に設けられていることが好ましい。
また、請求項6の発明のように、前記複数のリードの各シールド層の導電膜は、ワイヤボンディングによりグランドに接続されていることが良い構成である。更に、請求項7の発明のように、前記複数のリードの各シールド層の導電膜は、短絡部により短絡されていることが好ましい。更にまた、前記複数のリードの中のグランドに接続されたリードのシールド層の絶縁膜には、スルーホールが設けられていることがより一層好ましい。
以下、本発明の第1の実施例について、図1ないし図3を参照して説明する。まず、図3は本実施例の半導体装置1の全体構成を概略的に示す上面図である。この図3に示すように、半導体装置1は、半導体チップ2と、この半導体チップ2をマウントするリードフレーム3と、装置全体をモールドする樹脂4とから構成されている。
リードフレーム3は、半導体チップ2が接着または半田付けによりマウントされた矩形状のチップマウント部5と、このチップマウント部5の周囲に多数配設されたリード6と、多数のリード6(並びにチップマウント部5)を連結する図示しない連結部とから構成されている。尚、連結部は、半導体装置1が製造完了されたときには除去される部分である。
多数のリード6の中の図3中の左部中間部に位置する1つのリード6aは、グランドに接続されたリードであり、チップマウント部5の左辺部に連続(連結)するように設けられている。
また、図2に示すように、各リード6の表面における電気的接続を必要としない部分、即ち、図2中の上下端部を除く部分には、クロストーク防止用のシールド層7が設けられている。尚、各リード6の表面における電気的接続を必要とする部分(図2中の上下端部)には、ワイヤボンディング(図1参照)や半田付け等が行われる。
さて、図1に示すように、シールド層7は、リード6の外周面を覆うように設けられた絶縁膜8と、この絶縁膜8の外周面を覆うように設けられた導電膜9とを備えて構成されている。絶縁膜8は、例えばエポキシ系樹脂やゴム等で形成されている。導電膜9は、例えばアルミや金や導電性接着剤等で形成されている。この導電膜9は、ワイヤボンディング(図示しない)によりグランド(例えばチップマウント部5やリード6a)に接続されている。
尚、リード6の一端部(図1中の上端部)には、ボンディングワイヤ10の一端部が接合(ボンディング)されている。ボンディングワイヤ10の他端部は、半導体チップ2の所定の電極(パッド)に接合されている。
ここで、上記構成のリードフレーム3を製造する製造工程の一例を説明する。
まず、所定のパターン形状(チップマウント部5、リード6、連結部)に加工したリードフレーム3を用意する。続いて、リードフレーム3のうちの絶縁膜8を設けない部分(外部リードやワイヤボンディングエリア等)をレジストで覆う。この後、例えばエポキシ系樹脂を塗布することにより絶縁膜8を形成する。そして、レジストを除去する。
次に、リードフレーム3のうちの導電膜9を設けない部分(外部リードやワイヤボンディングエリア等)をレジストで覆う。この後、例えばアルミを蒸着することにより導電膜9を形成する。そして、レジストを除去する。これにより、シールド層7を設けたリードフレーム3が完成する。このリードフレーム3に対して半導体チップ2のマウンティングやワイヤボンディングを適宜実行した後、装置全体を樹脂4でモールドすることにより、図1に示す構成の半導体装置1を製造することができる。
上記構成の半導体装置1によれば、リードフレーム3のリード6の表面にシールド層7を設けたので、リード6間が狭くても、リード6間のカップリングによるクロストークの発生を防止することができると共に、リードフレーム3を小型化することができる。
図4は、本発明の第2の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第2の実施例では、図4に示すように、リード6の外周面のうちの隣接するリード6と対向する側面6b、6cを覆うように設けられた絶縁膜11と、この絶縁膜11の外面を覆うように設けられた導電膜12とからシールド層7を構成した。上述した以外の第2の実施例の構成は、第1の実施例と同じ構成となっている。従って、第2の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
尚、上記各実施例においては、リードフレーム3のすべてのリード6にシールド層7を設けるように構成したが、これに代えて、図5に示す第3の実施例のように、複数のリード6のうちのクロストーク防止が必要なリード6dにだけシールド層7を設けるように構成しても良い。
更に、図6に示す第4の実施例のように、クロストーク防止が必要なリード6eにおいて、特にクロストーク防止が必要な部分6f(隣接するリード6に特に近接した部分)に、シールド層7を設けるように構成しても良い。
図7は、本発明の第5の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第5の実施例では、複数のリード6の各シールド層7の導電膜9を、短絡部としての導電性シート11により短絡するように構成した。この導電性シート11としては、アルミシートや銅シート等を用いることが好ましい。なお、導電膜9とリード6の外周面との間には、図示しない絶縁膜が設けられている。そして、導電性シート11または導電膜9をグランドにワイヤボンディングしている。上述した以外の第5の実施例の構成は、第1の実施例と同じ構成となっている。従って、第5の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
図8は、本発明の第6の実施例を示すものである。尚、第5の実施例と同一構成には、同一符号を付している。この第6の実施例では、複数のリード6の各シールド層7の導電膜9を、導電性材料(例えば導電性樹脂やアルミ材料や銅材料等)12によりモールドして短絡するように構成した。上述した以外の第6の実施例の構成は、第5の実施例と同じ構成となっている。従って、第6の実施例においても、第5の実施例とほぼ同じ作用効果を得ることができる。
図9は、本発明の第7の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第7の実施例では、導電性材料(例えば導電性樹脂やアルミ材料や銅材料等)12により複数のリード6(の絶縁膜8)をモールドして形成されたモールド部で、複数のリード6の各シールド層7の導電膜9を構成した。上述した以外の第7の実施例の構成は、第1の実施例と同じ構成となっている。従って、第7の実施例においても、第5の実施例とほぼ同じ作用効果を得ることができる。
図10は、本発明の第8の実施例を示すものである。尚、第1の実施例と同一構成には、同一符号を付している。この第8の実施例では、図10に示すように、複数のリード6の中のグランドに接続されたリード6のシールド層7の絶縁膜8に、スルーホール14を設けた。これにより、シールド層7の導電膜9がスルーホール14及びリード6を介してグランドに接続される。上述した以外の第8の実施例の構成は、第1の実施例と同じ構成となっている。従って、第8の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
尚、前記した第5ないし第7の実施例に、上記第8の実施例を適用することが好ましく、このように構成すると、導電性シート11または導電膜9をグランドにワイヤボンディングする構成を不要にすることが可能となる。
また、上記第8の実施例においては、グランドに接続されたリード6のシールド層7の絶縁膜8にスルーホール14を設けたが、これに代えて、グランドに接続されたリード6にシールド層7の絶縁膜8を設けることを止めて、グランドに接続されたリード6の表面に導電膜9を直接的に設ける構成としても良い。
本発明の第1の実施例を示すリードフレームのリードの破断斜視図 リードの平面図 半導体装置の平面図 本発明の第2の実施例を示すリードの縦断面図 本発明の第3の実施例を示す図2相当図 本発明の第4の実施例を示す図2相当図 本発明の第5の実施例を示すリードの斜視図 本発明の第6の実施例を示す図7相当図 本発明の第7の実施例を示す図7相当図 本発明の第8の実施例を示すリードの破断斜視図
符号の説明
図面中、1は半導体装置、2は半導体チップ、3はリードフレーム、4は樹脂、5はチップマウント部、6はリード、7はシールド層、8は絶縁膜、9は導電膜、10はボンディングワイヤ、11は導電性シート[短絡部]、12は導電性材料、14はスルーホールを示す。

Claims (8)

  1. 半導体チップをマウントするチップマウント部と、前記チップマウント部の周囲に設けられた複数のリードとを備えてなるリードフレームにおいて、
    前記リードの表面にクロストーク防止用のシールド層を設けたことを特徴とするリードフレーム。
  2. 前記シールド層は、前記リードの外周面を覆うように設けられた絶縁膜と、前記絶縁膜の外周面を覆うように設けられた導電膜とを備えていることを特徴とする請求項1記載のリードフレーム。
  3. 前記シールド層は、前記リードの外周面のうちの隣接するリードと対向する側面を覆うように設けられた絶縁膜と、前記絶縁膜の外面を覆うように設けられた導電膜とを備えていることを特徴とする請求項1記載のリードフレーム。
  4. 前記シールド層は、前記複数のリードのうちのクロストーク防止が必要なリードに設けられていることを特徴とする請求項1ないし3のいずれかに記載のリードフレーム。
  5. 前記シールド層は、前記リードのうちのクロストーク防止が必要な部分に設けられていることを特徴とする請求項1ないし4のいずれかに記載のリードフレーム。
  6. 前記複数のリードの各シールド層の導電膜は、ワイヤボンディングによりグランドに接続されていることを特徴とする請求項2記載のリードフレーム。
  7. 前記複数のリードの各シールド層の導電膜は、短絡部により短絡されていることを特徴とする請求項6記載のリードフレーム。
  8. 前記複数のリードの中のグランドに接続されたリードのシールド層の絶縁膜には、スルーホールが設けられていることを特徴とする請求項1ないし7のいずれかに記載のリードフレーム。
JP2008329927A 2008-12-25 2008-12-25 リードフレーム Pending JP2010153579A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008329927A JP2010153579A (ja) 2008-12-25 2008-12-25 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008329927A JP2010153579A (ja) 2008-12-25 2008-12-25 リードフレーム

Publications (1)

Publication Number Publication Date
JP2010153579A true JP2010153579A (ja) 2010-07-08

Family

ID=42572356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008329927A Pending JP2010153579A (ja) 2008-12-25 2008-12-25 リードフレーム

Country Status (1)

Country Link
JP (1) JP2010153579A (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284340U (ja) * 1988-12-19 1990-06-29
JPH02262356A (ja) * 1989-04-03 1990-10-25 Mitsubishi Electric Corp 半導体装置
JPH03248455A (ja) * 1990-02-26 1991-11-06 Nec Corp リードフレーム
JPH0456261A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp リードフレームおよびそれを用いた半導体装置
JPH054508U (ja) * 1991-07-02 1993-01-22 日本電気株式会社 集積回路パツケージ
JPH0697356A (ja) * 1992-09-16 1994-04-08 Toshiba Corp 半導体装置
JPH06120286A (ja) * 1992-10-02 1994-04-28 Matsushita Electron Corp 半導体装置
JPH0758270A (ja) * 1993-08-11 1995-03-03 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH07183421A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体パッケージ
JPH07249730A (ja) * 1994-03-09 1995-09-26 Toppan Printing Co Ltd リードフレームおよびその製造方法
JPH10321790A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 半導体装置およびその製造方法
JP2001024140A (ja) * 1999-07-09 2001-01-26 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに半導体装置及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284340U (ja) * 1988-12-19 1990-06-29
JPH02262356A (ja) * 1989-04-03 1990-10-25 Mitsubishi Electric Corp 半導体装置
JPH03248455A (ja) * 1990-02-26 1991-11-06 Nec Corp リードフレーム
JPH0456261A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp リードフレームおよびそれを用いた半導体装置
JPH054508U (ja) * 1991-07-02 1993-01-22 日本電気株式会社 集積回路パツケージ
JPH0697356A (ja) * 1992-09-16 1994-04-08 Toshiba Corp 半導体装置
JPH06120286A (ja) * 1992-10-02 1994-04-28 Matsushita Electron Corp 半導体装置
JPH0758270A (ja) * 1993-08-11 1995-03-03 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH07183421A (ja) * 1993-12-24 1995-07-21 Toshiba Corp 半導体パッケージ
JPH07249730A (ja) * 1994-03-09 1995-09-26 Toppan Printing Co Ltd リードフレームおよびその製造方法
JPH10321790A (ja) * 1997-05-22 1998-12-04 Hitachi Ltd 半導体装置およびその製造方法
JP2001024140A (ja) * 1999-07-09 2001-01-26 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US9780081B2 (en) Chip package structure and manufacturing method therefor
US7473584B1 (en) Method for fabricating a fan-in leadframe semiconductor package
US7529093B2 (en) Circuit device
US8643189B1 (en) Packaged semiconductor die with power rail pads
JP2006060128A (ja) 半導体装置
KR20150130660A (ko) 반도체 패키지 및 그의 제조 방법
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
JP2006100759A (ja) 回路装置およびその製造方法
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
US9281243B2 (en) Chip scale package structure and manufacturing method thereof
JP2004363379A (ja) 半導体装置
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
JP2011003818A (ja) モールドパッケージ
JP2004289017A (ja) 樹脂封止型半導体装置
JP2010153579A (ja) リードフレーム
TWI423405B (zh) 具載板之封裝結構
JP4364181B2 (ja) 半導体装置の製造方法
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP2007150078A5 (ja)
JP2008171962A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730