CN105702698A - 非易失性磁存储元件的磁屏蔽封装体 - Google Patents

非易失性磁存储元件的磁屏蔽封装体 Download PDF

Info

Publication number
CN105702698A
CN105702698A CN201510896754.4A CN201510896754A CN105702698A CN 105702698 A CN105702698 A CN 105702698A CN 201510896754 A CN201510896754 A CN 201510896754A CN 105702698 A CN105702698 A CN 105702698A
Authority
CN
China
Prior art keywords
magnetic
mentioned
layer
soft
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510896754.4A
Other languages
English (en)
Other versions
CN105702698B (zh
Inventor
松原宽明
岩崎俊宽
近井智哉
石堂仁则
渡边真司
玉川道昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rely On Technology Japan Co
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Publication of CN105702698A publication Critical patent/CN105702698A/zh
Application granted granted Critical
Publication of CN105702698B publication Critical patent/CN105702698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

非易失性磁存储元件的磁屏蔽封装体包括：支撑板(12)，其包含软磁性材料；第1绝缘材料层(13)，其形成在支撑板上；非易失性磁存储元件(11)，其与元件电路面相反侧的面附着固定在第1绝缘材料层上；第2绝缘材料层(14)，其密封非易失性磁存储元件及其周边；布线层(15)，其设置在第2绝缘材料层内；软磁性体层(15b或25)，其包含设置在第2绝缘材料层内的软磁性材料；导电部(16)，其设置在第2绝缘材料层内，将非易失性磁存储元件的元件电路面的电极与布线层连接；磁屏蔽部件(17)，其包含以与非易失性磁存储元件侧面隔着间隔包围非易失性磁存储元件侧面的一部分或全部的方式按壁状配置的软磁性材料，软磁性体层与上述磁屏蔽部件磁连接。

Description

非易失性磁存储元件的磁屏蔽封装体
技术领域
本发明涉及非易失性磁存储元件的磁屏蔽封装体，具体地涉及用于抑制外部磁场对非易失性磁存储元件的影响的非易失性磁存储元件的磁屏蔽封装体。
背景技术
作为利用了磁性体的存储器的MRAM(MagnetoresistiveRandomAccessMemory：磁阻式随机存取存储器)由于是没有来自外部的电力供给就能够保持存储的非易失性存储器，所以是无需待机电力、具有无限的改写耐性和/或高速性且期待低功耗、大容量化的存储器。
但是，由于MRAM的基本元件在磁性体的自发磁化的方向存储信息，所以若照射MRAM元件的反相磁场强度即10～50[Oe]左右的外部磁场，则存储信息有可能消失或者被改写。
通常，MRAM元件的安装是在电子设备内部的基板上。并且，在基板上，除了MRAM元件之外，还紧密地安装有半导体元件、通信用元件、超小型马达等。另外，在电子设备内部也安装有电源和/或天线元件等。因此，由于在MRAM元件的周围存在100～300[Oe]左右的比较低频的磁场，所以为了MRAM实用化，需要磁场遮断屏蔽。
以往，提出了具备磁场遮断屏蔽的磁非易失性存储元件(或非易失性磁存储元件)(专利文献1～4)。
将专利文献1中记载的磁非易失性存储元件的构造示于图13。在图13中，在磁屏蔽封装体10内，MRAM元件11通过线12与引线框13连接，MRAM元件11的周围由包含软磁性材料的密封树脂14密封。该磁屏蔽封装体10a通过从引线框13延伸的引线13a与基板20连接。
将专利文献2中记载的磁非易失性存储元件的构造示于图14。
磁非易失性存储元件11通过线12与引线框13连接。并且，MRAM元件11的周围全体被磁连续的磁屏蔽部件14包围，以磁密闭状态配置，所述磁屏蔽部件14通过将使用包含软磁性金属或软磁性合金的软磁性材料而形成的成形体彼此粘接而成。该磁屏蔽构造是以导磁率低的材料(空气)覆盖MRAM芯片、以导磁率高的软磁性体材料覆盖其外周的构造。在该情况下，由于静磁场、低频磁场通过导磁率高的软磁性材料，处于MRAM芯片与软磁性材料之间的导磁率低的材料阻碍磁通进入MRAM侧，所以对MRAM芯片可获得更高的屏蔽效果。
专利文献3中公开的磁性体装置其制造容易且目的在于提供磁屏蔽性能的提高，该磁性体装置具备磁性体元件和具有开口部的磁屏蔽件，所述磁屏蔽件具备在屏蔽区域相互重叠的上部及下部和将所述上部与所述下部之间物理地连接的侧部，所述磁性体元件不从所述屏蔽区域伸出而配置于所述上部与所述下部之间。
在专利文献4中，公开了具备用于抑制外部磁场的影响的磁屏蔽构造的磁非易失性存储元件(MRAM元件)。该MRAM元件通过在元件表面具有使用软磁性金属形成而抑制磁通向元件内部的侵入的磁屏蔽层，来抑制磁通向元件内部的侵入。此外，记载了：通过在磁屏蔽层的形成中使用软磁性金属，与使用了铁氧体等软磁性金属氧化物的情况相比可得到高导磁率的磁屏蔽层。
另外，在图13、14中，参考标号与专利文献1、专利文献2表示为相同。
【专利文献1】日本专利第3879566号公报
【专利文献2】日本专利第3879576号公报
【专利文献3】国际公开第2011/111789号
【专利文献4】日本特开2004-047656号公报
另外，在专利文献1记载的磁屏蔽构造中，磁性体与MRAM芯片接触，虽然认为对高频磁场有效果，但是由于对于静磁场、低频磁场使磁通集中在磁性体区域，所以存在增加到达MRAM的磁场的危险性。
专利文献2记载的磁屏蔽构造由于使用包含坡莫合金等导磁率高的金属、合金的软磁性材料作为屏蔽材料，所以与使用含有磁性体填料的树脂和/或铁氧体等绝缘性软磁性材料的情况相比，能够期待大的磁屏蔽效果。在该构造中，期望基于软磁性金属材料实现的MRAM芯片的全方位屏蔽，但是为了以金属包围，需要考虑布线的引出方法。
发明内容
本发明的目的在于提供制作容易且具有高磁屏蔽效果的非易失性磁存储元件的磁屏蔽封装体及其制造方法。
本发明人进行了深入研究，结果发现通过将非易失性磁存储元件的磁屏蔽封装体设为下述构造，能够解决上述的问题而完成本发明：在包含软磁性材料的支撑板之上隔着第1绝缘材料层配置非易失性磁存储元件，且该非易失性磁存储元件及其周边由第2绝缘材料层密封，在非易失性磁存储元件的侧面侧的第2绝缘材料层形成包围非易失性磁存储元件侧面的一部分或全部的壕沟形状的开口，在该开口内形成包含软磁性材料的导电部，在第2绝缘材料层上形成布线层。
即，本发明涉及以下记载的非易失性磁存储元件的磁屏蔽封装体。
(1)一种非易失性磁存储元件的磁屏蔽封装体，其抑制外部磁场对非易失性磁存储元件的影响，其特征在于，包括：
支撑板，其包含软磁性材料；
第1绝缘材料层，其形成在上述支撑板上；
非易失性磁存储元件，其与元件电路面相反侧的面附着固定在上述第1绝缘材料层上；
第2绝缘材料层，其密封上述非易失性磁存储元件及其周边；
布线层，其设置在上述第2绝缘材料层内；
软磁性体层，其包含设置在上述第2绝缘材料层内的软磁性材料；
导电部，其设置在上述第2绝缘材料层内，将上述非易失性磁存储元件的元件电路面的电极与上述布线层连接；以及
磁屏蔽部件，其包含以与上述非易失性磁存储元件侧面隔着间隔包围上述非易失性磁存储元件侧面的一部分或全部的方式按壁状配置的软磁性材料，
上述软磁性体层与上述磁屏蔽部件磁连接。
(2)上述(1)所述的非易失性磁存储元件的磁屏蔽封装体特征在于，上述布线层具有包含导电体层和上述软磁性体层的二层层叠构造，所述导电体层包含导电性材料，上述软磁性体层包含软磁性材料。
(3)上述(1)或(2)所述的非易失性磁存储元件的磁屏蔽封装体特征在于，上述磁屏蔽部件形成包含导电体层和软磁性体层的二层构造，所述导电体层包含导电性材料，所述软磁性体层包含软磁性材料。
(4)上述(1)所述的非易失性磁存储元件的磁屏蔽封装体特征在于，上述软磁性体层形成在上述非易失性磁存储元件与上述布线层之间的上述第2绝缘材料层内，在与上述非易失性磁存储元件的元件电路面的电极对应的部分具有开口，在该开口配置上述导电部。
(5)上述(1)～(4)的任一项所述的非易失性磁存储元件的磁屏蔽封装体特征在于，上述按壁状配置的软磁性材料与上述支撑板一体地设置。
(6)上述(5)所述的非易失性磁存储元件的磁屏蔽封装体特征在于，上述支撑板在平板设置了腔，形成上述腔的周围的部件形成上述按壁状配置的软磁性材料。
(7)上述(1)所述的非易失性磁存储元件的磁屏蔽封装体特征在于，设置在上述第2绝缘材料层内的布线层的材料是导电性的软磁性材料，该布线层兼作上述软磁性体层。
本发明的磁屏蔽封装体能够实现以下所述的效果。
·由于非易失性磁存储元件由兼作布线的绝缘的导磁率比较低的绝缘树脂材料覆盖，进而将外周由高导磁率材料覆盖，在非易失性磁存储元件与高导磁率材料之间存在导磁率比较低的材料，所以可极力防止集中于高导磁率材料内的磁通到达非易失性磁存储元件。因此，可获得抑制静磁场/低频磁场进入存储元件的屏蔽效果。
·由于包围非易失性磁存储元件的各软磁性材料具有通过绝缘材料而被适宜绝缘了的构造，可以使用可具有比绝缘性的软磁性材料高的导磁率的软磁性金属材料，所以可实现屏蔽效果的提高。
·由于对半导体装置的刚性保持所需的支撑板使用软磁性材料而兼作下部屏蔽，上部的屏蔽与布线层同时形成或在布线层内形成，所以不增加额外的工序就能够实现低成本。
附图说明
图1是表示实施方式1的磁屏蔽封装体的构造例的图。
图2A～图2C是表示实施方式1的磁屏蔽封装体的制造工序的一部分的图。
图3A～图3C是表示实施方式1的磁屏蔽封装体的制造工序的一部分的图。
图4是表示在大面积的支撑板12上排列附着固定有多个MRAM11的状态的图。
图5是图3B的状态的磁屏蔽封装体的俯视图，是表示布线涂镀前的绝缘材料层的开口的位置的例子的图。
图6是图3B的状态的磁屏蔽封装体的俯视图，是表示布线涂镀前的绝缘材料层的开口的位置的其他例子的图。
图7是表示实施方式2的磁屏蔽封装体的构造例的图。
图8A～图8D是表示实施方式2的磁屏蔽封装体的制造工序的图。
图9是表示实施方式3的磁屏蔽封装体的构造例的图。
图10A～图10D是表示实施方式3的磁屏蔽封装体的制造工序的一部分的图。
图11A～图11D是表示实施方式3的磁屏蔽封装体的制造工序的一部分的图。
图12是表示实施方式4的磁屏蔽封装体的构造例的图。
图13是表示以往的磁屏蔽封装体的图。
图14是表示以往的磁屏蔽封装体的图。
符号的说明
10磁屏蔽封装体，11非易失性磁存储元件，12支撑板，13第1绝缘材料层，14、14a、14b第2绝缘材料层，15布线层，15a导电体层，15b软磁性体层，16导电部，17磁屏蔽部件，17a导电体层，17b软磁性体层，18电极，19布线保护层，21开口，22沟，25软磁性体层，25'箔，26开口，27联结部分，28切口，29腔，30连接部，31分配器，32软磁性体膏，33切割线
具体实施方式
以下，说明用于实施本发明的方式。另外，在以下的记载中，基于附图说明实施方式，但是这些附图是为了图解而提供的，本发明并不限定于这些附图所示的内容。
(实施方式1)
在图1中表示实施方式1的磁屏蔽封装体的构造。
图1是本发明涉及的非易失性磁存储元件的磁屏蔽封装体(以下也简称为“磁屏蔽封装体”)的纵截面图。
图1中所示的磁屏蔽封装体10具备：具有电极18的非易失性磁存储元件11；包含软磁性材料的支撑板12；第1绝缘材料层13；第2绝缘材料层14；布线层15；导电部16；及磁屏蔽部件17。
非易失性磁存储元件11附着固定在形成于支撑板12上的第1绝缘材料层13上。非易失性磁存储元件11及其周边由第2绝缘材料层14密封。布线层15具有包含导电体层15a和软磁性体层15b的层叠构造，导电体层15a包含Cu等导电性高的材料，软磁性体层15b包含软磁性材料。
磁屏蔽部件17具有包含导电性高的材料的导电体层17a和软磁性体层17b的层叠构造。
软磁性材料是以顽磁力小、导磁率大为特征的材料。作为具有导电性的软磁性材料，可以例举Fe、Co、Ni等软磁性金属和/或FeNi、FeCo、FeAl、FeSi、FeSiAl、FeSiB、CoSiB等软磁性合金。另外，作为绝缘性的软磁性材料，可以例举NiZn铁氧体、MnZn铁氧体、MgMn铁氧体、NiZnCu铁氧体、NiZnCo铁氧体等。
作为用于支撑板12的软磁性材料，可以使用市售的坡莫合金板等。支撑板12的厚度由于需要具有用于防止磁屏蔽封装体10的制造工序中的翘曲等的刚性，所以期望具有200μm程度以上的厚度。
作为第1绝缘材料层13，可以使用贴装薄膜(DAF)。
非易失性磁存储元件(以下也称为“MRAM”)通过使用该贴装薄膜，可以安装在支撑板12上。
形成覆盖MRAM11的侧面及上表面的第2绝缘材料层14的材料为了防止翘曲，需要具备低膨胀率、对涂镀液的药品耐性及安装时的焊料回流耐热性等。
作为这样的材料，可以使用包含扇出型(Fan-Out)封装体芯片埋入用的环氧树脂混合材料和/或真空层压用的硅混合材料的薄膜模塑材料等。
将布线层15设为导电体层15a和软磁性体层15b的二层构造的理由如下。
若从提高磁屏蔽的性能的观点看，则布线层15优选由软磁性材料构成。但是，由于坡莫合金等软磁性材料是高电阻的，所以为了减小布线层15的电阻值，设为导电体层15a和软磁性体层15b的二层构造。
图1所示的构造由于为了将布线层15设为二层构造而具体采用涂镀法，所以如后所述，在制造工序上，磁屏蔽部件17也具有包含导电性高的材料的导电体层17a和其外侧的软磁性体层17b的层叠构造。
另外，即使布线层15是高电阻值的部件，但若产品上无问题，则也能够仅由软磁性材料构成布线层15。关于将布线层15仅由软磁性材料构成的实施方式，将作为实施方式4后面描述。
<制造方法>
基于图2A～图2C及图3A～图3C，按工序顺序说明图1所示的磁屏蔽封装体的制造方法。
·准备在元件电路面具有电极18的MRAM11和包含软磁性材料的支撑板12。在MRAM11的与元件电路面相反侧的面形成第1绝缘材料层13。作为第1绝缘材料层，使用贴装薄膜(图2A)。
·在支撑板12的表面附着固定MRAM11(图2B)。
·通过第2绝缘材料层14密封MRAM11及其周边(元件面及支撑板面)(图2C)。
·对于密封树脂14，与MRAM11的电极18的位置对齐，形成用于形成导电部(通孔部)的开口21(图3A)。
另外，与MRAM11的侧面隔着间隔，以包围MRAM的侧面的一部分或全部的方式形成沟22。
开口21及沟22也可以通过激光加工形成。在该情况下，由于沟22的面积宽阔，所以用针点的加工生产性差，也可以使用基于掩模成像法等的图形转印。所谓掩模成像法，是通过使会聚前的激光穿过掩模后会聚照射而向加工对象缩小转印掩模图形的方法。另外，激光的种类从降低热影响的观点看，优选短波长激光，优选基于其的烧蚀加工。或者，沟22也可以通过安装了切割刀片和/或端铣刀的铣床等机械地形成。
·在根据需要实施了通孔底的除胶渣后，通过化学镀和/或溅射等形成Cu等的种子层，在抗蚀剂图形化后，进行坡莫合金和Cu的二层涂镀而进行磁性体和导电体的埋入，形成布线层15(15a、15b)，并且在开口21(通孔)内形成导电部16，在沟22内形成磁屏蔽部件17(17a、17b)(图3B)。
另外，在抗蚀剂除去后，种子层通过蚀刻去除。
·在布线层15上涂敷阻焊剂等而形成布线保护层19后，在布线保护层19设置开口，根据需要，为了获得良好的可焊性，对Cu层表面实施OSP(OrganicSolderabilityPreservative：有机可焊性保护)处理等氧化防止处理而形成外部电极(图3C)。
虽然上述中通过涂镀进行磁性体向沟22内的埋入，但是在软磁性体层17b薄、磁屏蔽效果不充分的情况下，也可以在涂镀前通过印刷在沟22内埋入含有软磁性体微粒和热固化性树脂的软磁性体膏。
在实际的制造工序中，使用大面积的支撑板制作多个磁屏蔽封装体。
图4是表示在大面积的支撑板12上排列附着固定有多个MRAM11的状态的图。图2C表示将图4的中央部的由四边形虚线所示的部分以A-B所示的切割线切断了时的截面。
图5及图6是图3A所示的结构的俯视图，表示了沟22的形状及电极18和开口21的位置。
另外，图5、图6表示了对于MRAM11及电极18透视的状态的情形。
图5所示的结构是使用切割刀片形成沟22的例子，沟22向封装体外伸出。
图6是通过激光加工形成沟22的例子。在激光加工的情况下，可以如图6所示以不向封装体外伸出的方式形成沟22。
(实施方式2)
图7中表示实施方式2的磁屏蔽封装体的构造。
在实施方式1中，将布线层设为包含导电体层15a和软磁性体层15b的层叠构造，但是在本实施方式中，如图7所示将导电体层与软磁性体层分离，将导电体层及软磁性体层分别作为独立的层在第2绝缘材料层14内作为布线层15及软磁性体层25而设置。在该软磁性体层25，在配置有导电部16的部分设置有开口26。
通过设为这样的构造，由于MRAM的上表面除了配置有导电部16的开口26的部分以外，能够完全由软磁性体层覆盖，所以静磁场、低频磁场屏蔽效果提高。
作为布线层15的导电体层15及软磁性体层25与实施方式1同样，能够通过涂镀法制作。
另外，布线层15也可以设为实施方式1中采用的那样的导电体层与软磁性体层的二层构造。
本实施方式中的软磁性体层25，由于除了开口26的部分以外，不需要图形化，所以通过涂镀法以外的方法也可以形成，若与实施方式1相比，则软磁性体层的厚膜化容易。
例如，可以将磁屏蔽部件17及软磁性体层25一起以印刷等通过注入软磁性体膏而形成。
另外，也可以通过坡莫合金等的箔形成软磁性体层25。
图8A～图8D中表示通过坡莫合金等的箔25'形成了软磁性体层25的磁屏蔽封装体。
另外，在图8A～图8D如下表示使用了箔25'的磁屏蔽封装体的制造工序。
另外，图8A～图8D的截面图表示沿着图8B右图所示的虚线切断的截面。
·准备预先形成了图形的箔25'(参照图8A)。
箔25'如图8A所示，蚀刻除去与导电部对应的区域而形成开口26，并且在区域外也以切割刀片容易通过的方式残留联结部分27地进行蚀刻而设置切口28。
·在绝缘材料层14的上表面通过高精度粘贴装置层压箔25'而形成软磁性体层25(参照图8B)。
·在非易失性磁存储元件的外周的绝缘材料层14形成磁屏蔽部件17用的沟(参照图8C)。
在沟的形成中可以使用安装了端铣刀的铣床。
·在上述沟内使用分配器31注入软磁性体膏32。
·在形成了布线层15及布线保护层19之后，沿着切割线33进行封装体切割而单片化(参照图8D)。
(实施方式3)
图9中表示实施方式3的磁屏蔽封装体的构造。
本实施方式使用具有腔29的支撑板12构成磁屏蔽封装体。
在腔29，MRAM11由第2绝缘材料层14a密封。
在第2绝缘材料层14a的上表面，与图8所示的磁屏蔽封装体同样，层压包含箔25'的软磁性体层25，并由第2绝缘材料层14b密封。
软磁性体层25与支撑板12通过连接部30磁连接。
本实施方式中，由于使用具有腔29的支撑板12的侧壁部分作为磁屏蔽层，所以通过加厚支撑板12的侧壁，可获得更高的静磁场、低频磁场屏蔽效果。
<制造方法>
基于图10A～图10D及图11A～图11D，按工序顺序说明实施方式3的磁屏蔽封装体的制造方法。
·在包含具有腔的软磁性材料的支撑板12的腔29的底面，隔着第1绝缘性材料层13附着固定MRAM11(图10A)。
·用第2绝缘材料层14a密封MRAM11及其周围(图10B)。
·在第2绝缘材料层14a的上表面，层压形成了图形的箔25'(图10C)。
·通过刀片31除去支撑板12的上端外周部的绝缘材料(图10D)。
·在通过刀片31除去了绝缘材料的部分，通过分配器31涂敷含有软磁性体微粒和热固化性树脂的软磁性体膏32，形成连接部30(图11A)。
·由绝缘性材料层14b密封软磁性体层及连接部30(图11B)。
·在绝缘材料层14b的上表面形成布线层15(图11C)。
·在布线层15的上表面形成布线保护层19(图11D)。
虽然上述中在第2绝缘材料层14a的上表面通过箔25'形成软磁性体层25，但是也可以通过涂镀法形成软磁性体层25。
另外，在使用涂镀法的情况下，也可以与实施方式1同样，设为将布线层15与软磁性体层25一体化了的层叠构造。
进而，连接部30也可以露出于封装体外。
(实施方式4)
图12中表示实施方式4的磁屏蔽封装体的构造。
本实施方式的磁屏蔽封装体是实施方式1的变形例。
上述实施方式1中，将布线层15设为包含导电性高的材料的导电体层15a和包含软磁性材料的软磁性体层15b的层叠构造。
但是，即使布线层15是高电阻值的，若产品上没有特别的问题，则也可以仅由软磁性材料构成布线层15。
在本实施方式中，如图12所示，在第2绝缘性材料层14上仅形成具有导电性的软磁性体层而设为单层的布线层15，在其上形成布线保护层19。
在该情况下，在形成布线层15时，优选通过仅由铜等低电阻材料制作与MRAM11的电极连接的布线部分，来良好地保持布线层的导电率。
另外，在仅由软磁性材料构成布线层15的情况下，关于磁屏蔽部件17也可以仅由软磁性材料构成。

Claims (8)

1.一种非易失性磁存储元件的磁屏蔽封装体，其抑制外部磁场对非易失性磁存储元件的影响，其特征在于，包括：
支撑板，其包含软磁性材料；
第1绝缘材料层，其形成在上述支撑板上；
非易失性磁存储元件，其与元件电路面相反侧的面附着固定在上述第1绝缘材料层上；
第2绝缘材料层，其密封上述非易失性磁存储元件及其周边；
布线层，其设置在上述第2绝缘材料层内；
软磁性体层，其包含设置在上述第2绝缘材料层内的软磁性材料；
导电部，其设置在上述第2绝缘材料层内，将上述非易失性磁存储元件的元件电路面的电极与上述布线层连接；以及
磁屏蔽部件，其包含以与上述非易失性磁存储元件侧面隔着间隔包围上述非易失性磁存储元件侧面的一部分或全部的方式按壁状配置的软磁性材料，
上述软磁性体层与上述磁屏蔽部件磁连接。
2.权利要求1所述的非易失性磁存储元件的磁屏蔽封装体，其特征在于，
上述布线层具有包含导电体层和上述软磁性体层的二层层叠构造，所述导电体层包含导电性材料，上述软磁性体层包含软磁性材料。
3.权利要求1所述的非易失性磁存储元件的磁屏蔽封装体，其特征在于，
上述磁屏蔽部件形成包含导电体层和软磁性体层的二层构造，所述导电体层包含导电性材料，所述软磁性体层包含软磁性材料。
4.权利要求2所述的非易失性磁存储元件的磁屏蔽封装体，其特征在于，
上述磁屏蔽部件形成包含导电体层和软磁性体层的二层构造，所述导电体层包含导电性材料，所述软磁性体层包含软磁性材料。
5.权利要求1所述的非易失性磁存储元件的磁屏蔽封装体，其特征在于，
上述软磁性体层形成在上述非易失性磁存储元件与上述布线层之间的上述第2绝缘材料层内，在与上述非易失性磁存储元件的元件电路面的电极对应的部分具有开口，在该开口配置上述导电部。
6.权利要求1～5的任一项所述的非易失性磁存储元件的磁屏蔽封装体，其特征在于，
上述按壁状配置的软磁性材料与上述支撑板一体地设置。
7.权利要求6所述的非易失性磁存储元件的磁屏蔽封装体，其特征在于，
上述支撑板是在平板设置了腔的构件，形成上述腔的周围的部件形成上述按壁状配置的软磁性材料。
8.权利要求1所述的非易失性磁存储元件的磁屏蔽封装体，其特征在于，
设置在上述第2绝缘材料层内的布线层的材料是导电性的软磁性材料，该布线层兼作上述软磁性体层。
CN201510896754.4A 2014-12-10 2015-12-08 非易失性磁存储元件的磁屏蔽封装体 Active CN105702698B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014249717A JP6401036B2 (ja) 2014-12-10 2014-12-10 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2014-249717 2014-12-10

Publications (2)

Publication Number Publication Date
CN105702698A true CN105702698A (zh) 2016-06-22
CN105702698B CN105702698B (zh) 2020-06-16

Family

ID=56112007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510896754.4A Active CN105702698B (zh) 2014-12-10 2015-12-08 非易失性磁存储元件的磁屏蔽封装体

Country Status (5)

Country Link
US (1) US9553052B2 (zh)
JP (1) JP6401036B2 (zh)
KR (1) KR102509425B1 (zh)
CN (1) CN105702698B (zh)
TW (1) TWI677118B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856358A (zh) * 2015-12-08 2017-06-16 三星电机株式会社 磁场屏蔽用结构物及电子设备
CN110690201A (zh) * 2017-02-06 2020-01-14 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510946B2 (en) 2015-07-23 2019-12-17 Globalfoundries Singapore Pte. Ltd. MRAM chip magnetic shielding
US10475985B2 (en) 2015-03-26 2019-11-12 Globalfoundries Singapore Pte. Ltd. MRAM magnetic shielding with fan-out wafer level packaging
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US10096768B2 (en) 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US9786839B2 (en) * 2015-07-23 2017-10-10 Globalfoundries Singapore Pte. Ltd. 3D MRAM with through silicon vias or through silicon trenches magnetic shielding
JP6634346B2 (ja) 2016-06-02 2020-01-22 Ykk株式会社 バックル
US10431732B2 (en) * 2017-05-31 2019-10-01 Globalfoundries Singapore Pte. Ltd. Shielded magnetoresistive random access memory devices and methods for fabricating the same
KR102442623B1 (ko) 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
US10347826B1 (en) * 2018-01-08 2019-07-09 Globalfoundries Singapore Pte. Ltd. STT-MRAM flip-chip magnetic shielding and method for producing the same
US10242964B1 (en) * 2018-01-16 2019-03-26 Bridge Semiconductor Corp. Wiring substrate for stackable semiconductor assembly and stackable semiconductor assembly using the same
US11495555B2 (en) * 2018-03-14 2022-11-08 Intel Corporation Magnetic bilayer structure for a cored or coreless semiconductor package
US11139341B2 (en) * 2018-06-18 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Protection of MRAM from external magnetic field using magnetic-field-shielding structure
US10559536B2 (en) * 2018-06-26 2020-02-11 Abb Schweiz Ag Multi-layer conductors for noise reduction in power electronics
US11088083B2 (en) 2018-06-29 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US20100164077A1 (en) * 2008-12-26 2010-07-01 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
CN103443860A (zh) * 2011-02-14 2013-12-11 高通股份有限公司 将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879566B2 (ja) 2002-04-03 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料
JP3879576B2 (ja) 2002-04-16 2007-02-14 ソニー株式会社 磁気不揮発性メモリ素子の磁気シールドパッケージ
JP2004047656A (ja) 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP2005322760A (ja) * 2004-05-10 2005-11-17 Sony Corp 磁気記憶装置及びその製造方法
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JPWO2011111789A1 (ja) 2010-03-10 2013-06-27 日本電気株式会社 磁性体装置及びその製造方法
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
US20100164077A1 (en) * 2008-12-26 2010-07-01 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20110304015A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Semiconductor package
CN103443860A (zh) * 2011-02-14 2013-12-11 高通股份有限公司 将屏蔽集成到用于磁阻随机存取存储器的磁隧道结装置中的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106856358A (zh) * 2015-12-08 2017-06-16 三星电机株式会社 磁场屏蔽用结构物及电子设备
CN106856358B (zh) * 2015-12-08 2020-09-11 株式会社Wits 磁场屏蔽用结构物及电子设备
CN110690201A (zh) * 2017-02-06 2020-01-14 日月光半导体制造股份有限公司 半导体封装装置及其制造方法

Also Published As

Publication number Publication date
KR20160070695A (ko) 2016-06-20
KR102509425B1 (ko) 2023-03-13
TW201637253A (zh) 2016-10-16
TWI677118B (zh) 2019-11-11
JP6401036B2 (ja) 2018-10-03
US20160172580A1 (en) 2016-06-16
CN105702698B (zh) 2020-06-16
US9553052B2 (en) 2017-01-24
JP2016111286A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
CN105702698A (zh) 非易失性磁存储元件的磁屏蔽封装体
US11328858B2 (en) Inductor component and inductor-component incorporating substrate
JP6912976B2 (ja) インダクタ部品
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
CN105321933B (zh) 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US9466784B2 (en) Semiconductor device having multiple magnetic shield members
JP6010005B2 (ja) 半導体装置及びその製造方法
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
US9490221B2 (en) Semiconductor device having multiple magnetic shield members
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
KR20070001015A (ko) Ｍｒａｍ 칩의 자기 차폐
US20130234337A1 (en) Semiconductor package and fabrication method thereof
JP2007311396A (ja) 高周波素子モジュール
US11646273B2 (en) Module
TW202001894A (zh) 記憶體裝置以及製造記憶體裝置的方法
CN108735716A (zh) 封装结构
KR101573283B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
WO2011111789A1 (ja) 磁性体装置及びその製造方法
KR20160004106A (ko) 패키지 구조체 및 그 제조 방법
TWI440147B (zh) 半導體封裝件與其製造方法
JP2005340237A (ja) 磁気記憶装置
TW201322317A (zh) 系統級封裝模組件及其製造方法
US20150236245A1 (en) Semiconductor package and method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Oita Prefecture

Patentee after: Rely on Technology Japan company

Address before: Oita Prefecture

Patentee before: J-DEVICES Corp.

CP01 Change in the name or title of a patent holder