TWI440147B - 半導體封裝件與其製造方法 - Google Patents
半導體封裝件與其製造方法 Download PDFInfo
- Publication number
- TWI440147B TWI440147B TW99126160A TW99126160A TWI440147B TW I440147 B TWI440147 B TW I440147B TW 99126160 A TW99126160 A TW 99126160A TW 99126160 A TW99126160 A TW 99126160A TW I440147 B TWI440147 B TW I440147B
- Authority
- TW
- Taiwan
- Prior art keywords
- unit
- substrate
- package
- outer side
- electrical connection
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 150
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 239000000758 substrate Substances 0.000 claims description 152
- 238000005520 cutting process Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 30
- 230000001681 protective effect Effects 0.000 claims description 28
- 239000005022 packaging material Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000004806 packaging method and process Methods 0.000 claims 5
- 238000013461 design Methods 0.000 description 10
- 238000005538 encapsulation Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 150000002118 epoxides Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本發明是有關於一種半導體封裝件與其製造方法，且特別是有關於一種可避免與鄰近物干涉之半導體封裝件與其製造方法。
傳統電子裝置已漸趨向輕薄短小的設計趨勢，其內部的空間變得更狹隘，在設計上變得更困難。
例如是具有通訊功能的半導體封裝件，其大致上只能放置於電子裝置的特定位置，藉以獲得較佳的通訊品質。為配合此類半導體封裝件的配置，電子裝置內部的空間設計變得較複雜、設計難度提高。例如，需要大費周章移開電子裝置的螺柱並對應地重新調整螺柱周圍元件的位置等，以避免此類半導體封裝件與螺柱干涉。
本發明係有關於一種半導體封裝件與其製造方法，半導體封裝件可避開其週遭的干涉物，因此可降低電子裝置內半導體封裝件周圍的空間設計難度，縮短產品設計時程。
根據本發明之第一方面，提出一種半導體封裝件。半導體封裝件包括一基板單元、一接地部、一電性連接單元、一半導體元件、一封裝(package)單元及一電磁干擾(electromagnetic interference,EMI)防護膜。接地部設於基板單元。電性連接單元設於基板單元上並電性連接於接地部。半導體元件設於基板單元上。封裝單元包覆半導體元件並定義一凹口，封裝單元並具有對應於凹口之一凹口壁面。電磁干擾防護膜覆蓋封裝單元、凹口壁面及電性連接單元。
根據本發明之第二方面，提出一種半導體封裝件的製造方法。製造方法包括以下步驟。提供一基板，基板具有一接地部及一電性連接部，電性連接部形成於基板上並電性連接於接地部；提供一半導體元件；設置半導體元件於基板上；以一封裝材料包覆半導體元件及電性連接部；切割封裝材料、電性連接部及基板，其中封裝材料被切割成一封裝單元，而電性連接部被切割成一電性連接單元；形成一凹口於封裝單元上，其中封裝單元具有對應於凹口之一凹口壁面；以及，形成一EMI防護膜覆蓋封裝單元、凹口壁面及電性連接單元。
根據本發明之第三方面，提出一種半導體封裝件的製造方法。製造方法包括以下步驟。提供一基板，基板具有一接地部及一電性連接部，電性連接部形成於基板上並電性連接於接地部；提供一半導體元件；設置半導體元件於基板上；以一封裝材料包覆半導體元件及電性連接部；切割封裝材料及電性連接部，其中封裝材料被切割成一封裝單元，而電性連接部被切割成一電性連接單元；形成一凹口於封裝單元上，封裝單元具有對應於凹口之一凹口壁面；形成一EMI防護膜覆蓋封裝單元、凹口壁面及電性連接單元；以及，切割基板及該EMI防護膜。
根據本發明之第四方面，提出一種半導體封裝件的製造方法。製造方法包括以下步驟。提供一基板，基板具有一第一表面與一第二表面，第一表面係相對於第二表面；提供一半導體元件；設置半導體元件於基板上；以一封裝材料包覆半導體元件；切割封裝材料，其中封裝材料被切割成一封裝單元；形成凹口於封裝單元上，封裝單元具有對應於凹口之一凹口壁面；形成一EMI防護膜覆蓋封裝單元及凹口壁面；以及，切割基板及EMI防護膜，其中基板被切割成一基板單元；設置一可撓性板於基板單元上；以及，使可撓性板接觸EMI防護膜。
根據本發明之第五方面，提出一種半導體封裝件的製造方法。製造方法包括以下步驟。提供一基板，基板具有一第一表面與一第二表面，第一表面係相對於第二表面；提供一可撓性板，可撓性板由一第一子撓性板及一第二子撓性板組成；設置可撓性板於基板之第二表面上；提供一半導體元件；設置半導體元件於基板之第一表面上；以一封裝材料包覆半導體元件及基板之第一表面；對應第一子撓性板的範圍，切割封裝材料及基板，其中封裝材料被切割成一封裝單元，基板被切割成一基板單元；形成一凹口於封裝單元上，封裝單元具有對應於凹口之一凹口壁面；使第二子撓性板接觸基板單元之一第一外側面；以及，形成一EMI防護膜覆蓋封裝單元、凹口壁面及第二子撓性板。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參照第1圖，其繪示依照本發明第一實施例之半導體封裝件的剖視圖。半導體封裝件100例如是通訊模組，其可設於一電子裝置內。半導體封裝件100包括基板單元102、接地部104、電性連接單元106、半導體元件108、封裝單元110及EMI防護膜112。
封裝單元110可以是封膠(molding compound)，其包覆半導體元件108並定義一凹口114且具有對應於凹口114之凹口壁面114b。凹口壁面114b於凹口114形成後露出。
凹口114可避開半導體封裝件100周圍的鄰近物，例如是電子裝置內部的電子元件、螺柱、螺絲等部件，避免半導體封裝件100與該鄰近物干涉。由於凹口114的設計，所以不需大費周章地重新設計電子裝置內部元件的空間關係，可降低電子裝置內部空間的設計難度、節省設計成本及時間、縮短產品的研發時程。
接地部104係一接地走線(grounding trace)，其設於基板單元102的內部。電性連接單元106係具有導電性之突出部，其例如是導電柱或銲球。電性連接單元106包括第一部分106a及第二部分106b。第一部分106a埋入基板單元102內部並電性連接於接地部104，第二部分106b則突出於基板單元102之第一表面102a。
半導體元件108設於基板單元102之第一表面102a上並電性連接於基板單元102。
EMI防護膜112覆蓋封裝單元110中暴露出之外表面110b的至少一部分、凹口壁面114b的至少一部分及電性連接單元106之第二外側面106c的至少一部分。如此，EMI防護膜112圍繞半導體元件108，藉以降低EMI對半導體封裝件100的干擾程度。其中，上述第二外側面106c係第一部分106a及第二部分106b未被封裝單元110及基板單元102覆蓋而外露的表面。
基板單元102具有第一外側面102c，封裝單元110具有第三外側面110c。其中，第一外側面102c、電性連接單元106之第二外側面106c及封裝單元110之第三外側面110c大致上切齊，即第一外側面102c、第二外側面106c及第三外側面110c大致上共平面。
如第1圖所示，凹口壁面114b包括凹口側面114c及凹口底面114a。凹口側面114c大致上垂直於封裝單元110之上表面110a並連接於上表面110a。凹口側面114c與上表面110a之間的夾角約90度，然此非用以限制本發明。於另一實施例中，請參照第2圖，其繪示本發明另一實施例之凹口的剖視圖。封裝單元210之凹口側面214c與封裝單元210之上表面210a間夾一鈍角A1，其中鈍角A1超過180度。如此一來，可使EMI防護膜212更均勻地形成於凹口側面214c上，即EMI防護膜212在形成後其膜厚較一致。
請參照第3圖及第4圖，第3圖繪示本發明其它實施例之半導體封裝件的剖視圖，第4圖繪示第3圖之上視圖。半導體封裝件300與半導體封裝件100差異在於，電性連接單元306係具導電性的環氧化物(conductive epoxy)，其環繞半導體元件108設置。於另一實施態樣中，電性連接單元306包括至少一凸點或至少一長條物。
電性連接單元306形成於基板單元102之第一表面102a上。電性連接單元306之第二外側面306c、基板單元102之第一外側面102c及封裝單元310之第三外側面310c大致上切齊。
半導體封裝件300之封裝單元310定義一凹口314，凹口314相似於半導體封裝件100之凹口114，在此不重複贅述。如第3圖及第4圖所示，封裝單元310定義三個對應凹口314之開口314g1、314g2及314g3，開口314g1、314g2及314g3連接於封裝單元310之外表面310b。
以下係以第5圖之流程圖並搭配第6A至6D圖說明第1圖之半導體封裝件100之製造方法。第5圖繪示依照本發明第一實施例之半導體封裝件之製造方法流程圖，第6A至6D圖繪示第1圖之半導體封裝件之製造示意圖。
於步驟S102中，提供如第6A圖所示之基板116。基板116具有相對之第一表面116a及第二表面116e、數個接地部104及數個電性連接部124。電性連接部124設於基板116上並電性連接於對應之接地部104。基板116並定義數個封裝件單元區R，該些接地部104之一部分及該些電性連接部124之一部分位於對應之封裝件單元區R內。
然後，於步驟S104中，提供數個如第6A圖所示之半導體元件108。
然後，於步驟S106中，如第6A圖所示，以例如是貼附的方式，設置數個半導體元件108於基板116之第一表面116a上。每個半導體元件108位於對應之封裝件單元區R內。
然後，於步驟S108中，如第6B圖(僅繪示出單個封裝件單元區R)所示，以封裝材料118包覆半導體元件108、電性連接部124及基板116之第一表面116a。
然後，於步驟S110中，如第6C圖所示，沿該些半導體元件之間的部位(即沿著封裝件單元區R的範圍)，切割封裝材料118、電性連接部124及基板116，以形成數個封裝單元110、數個電性連接單元106及數個基板單元102。本實施例之切割步驟採用全穿切(full-cut)方式。此外，第6C圖及以下之第6D圖僅繪示出單個基板單元102、單個封裝單元110及單個電性連接單元106。
電性連接單元106係電性連接部124被切割後餘留(remain)在基板單元102及封裝單元110上的部分。切割步驟後，封裝單元110之第三外側面110c、電性連接單元106之第二外側面106c及基板單元102之第一外側面102c係外露出來。
由於切割路徑P1經過重疊之封裝材料118、電性連接部124及基板116，故第二外側面106c、第三外側面110c及第一外側面102c大致上切齊。
於本步驟S110中，可將基板116黏貼於載板120上，且切割路徑P可略為切割到載板120之黏貼層(未繪示)，以徹底分離該些基板單元102及徹底分離該些封裝單元110。
然後，於步驟S112中，如第6D圖所示，應用例如是雷射或刀具切割技術，形成凹口114於封裝單元110上。切割路徑P2可選擇性地經過電性連接單元106，即，可選擇性地切割電性連接單元106。
此外，封裝單元110之凹口底面114a的位置係由切割深度所決定，其可低於、高於或大致上齊平於半導體元件108之上表面108a。一實施態樣中，凹口底面114a甚至可齊平於基板單元102之第一表面102a。
第6D圖之凹口114的外形僅係本發明數個實施態樣的其中一個，並非用以限制本發明。亦即，可依據半導體封裝件100周圍的空間關係，於切割步驟S112中切割出對應的凹口外形。舉例而言，請參照第7圖，其繪示依照本發明一實施例之凹口的剖視圖。封裝單元410定義單個對應於凹口414之開口414d，開口414d連接於封裝單元410之上表面410a；或者，於另一實施例中，請參照第8圖，其繪示依照本發明另一實施例之凹口的剖視圖。封裝單元510之凹口514係階梯形凹口；或者，於其它實施態樣中，凹口係任意外形。
此外，於一實施態樣中，步驟S112亦可於步驟S110之前完成。
然後，於步驟S114中，形成如第1圖所示之EMI防護膜112覆蓋對應之封裝單元110、凹口114及電性連接單元106。
然後，於步驟S114之後，以例如是撕除的方式，分離基板單元102與載板120，以形成數個如第1圖所示之半導體封裝件100。
第3圖之半導體封裝件300之製造方法相似於第1圖之半導體封裝件100，在此不再重複贅述。
請參照第9圖，其繪示依照本發明第二實施例之半導體封裝件的剖視圖。第二實施例中與第一實施例相同之處沿用相同標號，在此不再贅述。第二實施例之半導體封裝件600與第一實施例之半導體封裝件100不同之處在於，半導體封裝件600之EMI防護膜612接觸到電性連接單元606之上表面606f。
半導體封裝件600包括基板單元602、接地部104、電性連接單元606、半導體元件108、封裝單元610及EMI防護膜612。
電性連接單元606係具導電性之突出部，其包括第一部分606a及第二部分606b。第一部分606a埋入基板單元602內部並電性連接於接地部104，第二部分606b突出於基板單元602之第一表面602a。
第二部分606b具有第二外側面606c，封裝單元610具有第三外側面610c。第三外側面610c與第二外側面606c大致上切齊，而基板單元602之第一表面602a與電性連接單元606之上表面606f大致上切齊。
此外，EMI防護膜612之底面612e與電性連接單元606之上表面606f大致上齊平。
請參照第10圖，其繪示依照本發明另一實施例之半導體封裝件的剖視圖。半導體封裝件700與半導體封裝件600差異在於：電性連接單元706係呈封閉環狀之具導電性的環氧化物，其環繞半導體元件108設置。電性連接單元706相似於第3圖之電性連接單元306，在此不再重複贅述。
以下係以第11圖並搭配第12A至12C圖說明第9圖之半導體封裝件600之製造方法。第11圖繪示依照本發明第二實施例之半導體封裝件之製造方法流程圖，第12A至12C圖繪示第9圖之半導體封裝件之製造示意圖。由於步驟S202至S208相似於步驟S102至S108，在此不再重複贅述，以下從步驟S210開始說明。
於步驟S210中，如第12A圖所示，往封裝材料618的方向且沿該些半導體元件108之間的部分(即沿封裝件單元區R的範圍)，先後切割封裝材料618及電性連接部624，以形成數個封裝單元610及數個電性連接單元606。本實施例之切割步驟採用半穿切(half-cut)方式。
切割動作完成後，封裝單元610之第三外側面610c、電性連接單元606之第二部分606b的第二外側面606c、基板616之第一表面616a及電性連接單元606之第一部分606a的上表面606f係外露。
由於切割路徑P3經過重疊之封裝材料618及電性連接部624，故第三外側面610c與第二外側面606c大致上切齊。
此外，切割路徑P3未切割到基板616，而是止於基板616之第一表面616a，其中，基板單元602之第一表面602a與電性連接單元606之上表面606f大致上切齊。
然後，於步驟S212中，如第12B圖所示，應用例如是雷射或刀具切割技術，於封裝單元610上形成凹口614。
然後，於步驟S214中，如第12C圖所示，形成EMI防護膜612覆蓋封裝單元610中暴露出的外表面610b的至少一部分、封裝單元610之凹口壁面614b的至少一部分及電性連接單元606之第二外側面606c的至少一部分及基板616之第一表面616a的至少一部分。
然後，於步驟S216中，往EMI防護膜612的方向且沿該些半導體元件108之間的部分(即沿封裝件單元區R的範圍)，先後切割EMI防護膜612及基板616，以形成數個如第9圖所示之半導體封裝件600。其中，基板616被切割成數個基板單元602。
於另一實施態樣中，亦可往基板616的方向，先後切割基板616及EMI防護膜612，同樣可形成數個如第9圖所示之半導體封裝件600。
請參照第13圖，其繪示依照本發明第三實施例之半導體封裝件的剖視圖。半導體封裝件800包括基板單元802、接地部、電性連接單元、半導體元件108、封裝單元810及EMI防護膜812。其中，接地部係第一子可撓性板(flexible plate)804且電性連接單元係第二子撓性板806。基板單元802具有相對之第一表面802a與第二表面802e。
封裝單元810可以是封膠，其包覆半導體元件108並定義一凹口814。凹口814相似於第一實施例之凹口114，在此不再重複說明。
第一子可撓性板804與第二子撓性板806係一體成形而成為一可撓性板824。其中，第一子可撓性板804及第二子撓性板806的材質具導電性，例如是金屬。
EMI防護膜812覆蓋封裝單元810之外表面810b的至少一部分、封裝單元810之凹口壁面814b的至少一部分及基板單元802之第一外側面802c之一部分。
半導體元件108設於基板單元802之第一表面802a，第一子可撓性板804設於基板單元802之第二表面802e，其可電性連接於一外部接地電路，例如是電路板的接地端。第二子撓性板806覆蓋基板單元802之第一外側面802c的一部分並電性接觸於EMI防護膜812，使EMI防護膜812可透過第二子撓性板806電性連接至接地端，降低EMI對半導體元件108的干擾程度。
EMI防護膜812、第一子可撓性板804及第二子撓性板806完全包圍半導體元件108，可發揮較完整的EMI防護作用。
此外，EMI防護膜812之底面812e與第一子可撓性板804之底面804e大致上切齊，然此非用以限制本發明。
以下係以第14圖並搭配第15A至15D圖說明第13圖之半導體封裝件800之製造方法。第14圖繪示依照本發明第三實施例之半導體封裝件之製造方法流程圖，第15A至15D圖繪示第13圖之半導體封裝件之製造示意圖。
於步驟S302中，提供如第15A圖所示之基板816。基板816具有相對之第一表面816a與第二表面816e。
於步驟S304中，提供數個如第15A圖所示之可撓性板824。可撓性板824由第一子撓性板804及第二子撓性板806所組成。
然後，於步驟S306中，設置如第15A圖所示之可撓性板824於基板816之第二表面816e上。
然後，於步驟S308中，提供數個如第15A圖所示之半導體元件108。
然後，於步驟S310中，如第15A圖所示，設置該些半導體元件108於基板816之第一表面816a上。其中，半導體元件108的位置對應於第一子撓性板804。
然後，於步驟S312中，如第15B圖所示，以封裝材料818包覆半導體元件108。
然後，於步驟S314中，如第15C圖所示，對應第一子撓性板804的範圍，切割封裝材料818(封裝材料818繪示於第15B圖)及基板816，以形成數個封裝單元810及數個基板單元802(第15C圖僅繪示出單個基板單元802及單個封裝單元810)。其中，於切割步驟後，基板單元802露出其第一外側面802c。此外，本實施例之切割步驟採用全穿切(full-cut)方式。
於本步驟S314中，可將基板816黏貼於載板820上。切割路徑P5可略為切割到載板120之黏貼層(未繪示)以完全分離該些封裝單元810及該些基板單元802。此外，切割路徑P5略微或不切割到第二子撓性板806，使切割步驟後，第二子撓性板806仍連接於第一子可撓性板804且外露出來，如第15C圖所示。之後，移除載板820，以分離可撓性板824與載板820。可撓性板824與載板820在分離後，基板單元802及封裝單元810仍緊貼於可撓性板824上。
然後，於步驟S316中，以相似於第一實施例之凹口114的形成方法，於封裝單元810上形成如第13圖所示之凹口814。
然後，於步驟S318中，如第15D圖所示，折彎第二子撓性板806，使第二子撓性板806接觸到基板單元802之第一外側面802c。
然後，於步驟S320中，形成如第13圖所示之EMI防護膜812覆蓋封裝單元810之外表面的至少一部分、凹口814之凹口壁面814b的至少一部分及第二子撓性板806之外表面的至少一部分。至此，形成如第13圖所示之半導體封裝件800。
請參照第16圖，其繪示依照本發明第四實施例之半導體封裝件的剖視圖。第四實施例中與第三實施例相同之處沿用相同標號，在此不再贅述。第四實施例之半導體封裝件900與第三實施例之半導體封裝件800不同之處在於，半導體封裝件900之EMI防護膜912未覆蓋第二子撓性板906。
半導體封裝件900包括基板單元902、第一子可撓性板904、第二子撓性板906、半導體元件108、封裝單元910及EMI防護膜912。封裝單元910定義一凹口914並具有對應於凹口914的凹口壁面914b。其中，基板單元902具有相對之第一表面902a與第二表面902e，半導體元件108設於第一表面902a上。
EMI防護膜912覆蓋封裝單元910之外表面910b的至少一部分及凹口壁面914b的至少一部分。
第一子可撓性板904與第二子撓性板906係一體成形而成為可撓性板924。第一子可撓性板904設於基板單元902之第二表面902e上，其可電性連接於一外部接地電路，例如是電路板的接地端。第二子撓性板906覆蓋基板單元902之第一外側面902c及EMI防護膜912之一部分。由於第二子撓性板906電性接觸於EMI防護膜912，使EMI防護膜912可透過第二子撓性板906電性連接於該外部接地電路。
請參照第17圖及第18圖，第17圖繪示依照本發明第四實施例之半導體封裝件之製造方法流程圖，第18圖繪示第16圖之半導體封裝件的製造示意圖。步驟S402至S416相較於步驟S202至S216不同之處在於，步驟S402所提供之基板不具接地部104及電性連接部124。以下從步驟S418開始說明。
於步驟S418中，如第18圖(僅繪示出單個基板單元)所示，設置可撓性板924於基板單元902之第二表面902e上。其中，可撓性板924由第一子撓性板904及第二子撓性板906所組成。
然後，於步驟S420中，折彎第18圖之第二子撓性板906，使第二子撓性板906覆蓋基板單元902之第一外側面902c並接觸到EMI防護膜912，以形成如第16圖所示之半導體封裝件900。
本發明上述實施例所揭露之半導體封裝件及其製造方法，半導體封裝件之凹口可避開半導體封裝件週遭的干涉物，藉以降低電子裝置內半導體封裝件週遭的空間設計難度，縮短產品設計時程。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、300、600、700、800、900．．．半導體封裝件
102、602、702、802、902．．．基板單元
102a、116a、602a、616a、802a、816a、902a．．．第一表面
102c、802c、902c．．．第一外側面
104．．．接地部
106、306、606、706．．．電性連接單元
106a、606a．．．第一部分
106b、606b．．．第二部分
106c、306c、606c．．．第二外側面
108．．．半導體元件
108a、110a、410a、606f．．．上表面
110、210、310、410、510、610、810、910．．．封裝單元
110b、310b、610b、810b、910b．．．外表面
110c、310c、610c．．．第三外側面
112、212、612、812、912．．．EMI防護膜
114、314、414、514、614、814、914．．．凹口
114a．．．凹口底面
114b、614b、814b、914b．．．凹口壁面
114c、214c．．．凹口側面
116、616、816．．．基板
116e、802e、816e、902e．．．第二表面
118、618、818．．．封裝材料
120、820．．．載板
124、624．．．電性連接部
414d、314g1、314g2、314g3．．．開口
612e、804e、812e．．．底面
804、904．．．第一子撓性板
806、906．．．第二子撓性板
824、924．．．可撓性板
A1．．．鈍角
R．．．封裝件單元區
P1、P2、P3、P4、P5．．．切割路徑
第1圖繪示依照本發明第一實施例之半導體封裝件的剖視圖。
第2圖繪示本發明另一實施例之凹口的剖視圖。
第3圖繪示本發明其它實施例之半導體封裝件的剖視圖。
第4圖繪示第3圖之上視圖。
第5圖繪示依照本發明第一實施例之半導體封裝件之製造方法流程圖。
第6A至6D圖繪示第1圖之半導體封裝件之製造示意圖。
第7圖繪示依照本發明一實施例之凹口的剖視圖。
第8圖繪示依照本發明另一實施例之凹口的剖視圖。
第9圖繪示依照本發明第二實施例之半導體封裝件的剖視圖。
第10圖繪示依照本發明另一實施例之半導體封裝件的剖視圖。
第11圖繪示依照本發明第二實施例之半導體封裝件之製造方法流程圖。
第12A至12C圖繪示第9圖之半導體封裝件之製造示意圖。
第13圖繪示依照本發明第三實施例之半導體封裝件的剖視圖。
第14圖繪示依照本發明第三實施例之半導體封裝件之製造方法流程圖。
第15A至15D圖繪示第13圖之半導體封裝件之製造示意圖。
第16圖繪示依照本發明第四實施例之半導體封裝件的剖視圖。
第17圖繪示依照本發明第四實施例之半導體封裝件之製造方法流程圖。
第18圖繪示第16圖之半導體封裝件的製造示意圖。
100．．．半導體封裝件
102．．．基板單元
102a、110a．．．上表面
102c．．．第一外側面
104．．．接地部
106．．．電性連接單元
106a．．．第一部分
106b．．．第二部分
106c．．．第二外側面
108．．．半導體元件
110．．．封裝單元
110b．．．外表面
110c．．．第三外側面
112．．．EMI防護膜
114．．．凹口
114a．．．凹口底面
114b．．．凹口壁面
114c．．．凹口側面
Claims (22)
- 一種半導體封裝件，包括：一基板單元；一接地部，設於該基板單元；一電性連接單元，設於該基板單元上並電性連接於該接地部；一半導體元件，設於該基板單元上；一封裝(package)單元，包覆該半導體元件並定義一凹口，該封裝單元並具有對應於該凹口之一凹口壁面，該凹口壁面包括一凹口側面及一凹口底面，該凹口側面延伸至該封裝單元之一上表面，該凹口底面延伸至該封裝單元之一第三外側面；以及一電磁干擾(electromagnetic interference,EMI)防護膜，覆蓋該封裝單元、該凹口壁面及該電性連接單元。
- 如申請專利範圍第1項所述之半導體封裝件，其中該凹口側面與該封裝單元之上表面間夾一鈍角。
- 如申請專利範圍第1項所述之半導體封裝件，其中該電性連接單元係一電性突出部。
- 如申請專利範圍第3項所述之半導體封裝件，其中該電性突出部包括一第一部分及一第二部分，該第一部分埋入該基板單元內部以電性連接於該接地部，該第二部分突出於該基板單元。
- 如申請專利範圍第3項所述之半導體封裝件，其中該基板單元具有一第一外側面，該電性突出部具有一第二外側面； 其中，該第一外側面、該第二外側面及該第三外側面實質上切齊。
- 如申請專利範圍第4項所述之半導體封裝件，其中該電性突出部之該第二部分具有一第二外側面；其中，該第三外側面及該第二外側面實質上切齊。
- 如申請專利範圍第1項所述之半導體封裝件，其中該電性連接單元位於該基板單元之第一表面上。
- 如申請專利範圍第7項所述之半導體封裝件，其中該電性連接單元具有一第二外側面；其中，該第三外側面及該第二外側面實質上切齊。
- 如申請專利範圍第8項所述之半導體封裝件，其中該基板單元更具有一第一外側面，該第一外側面、該第二外側面及該第三外側面實質上切齊。
- 如申請專利範圍第1項所述之半導體封裝件，其中該接地部係一第一子可撓性板(flexible plate)，該電性連接單元係一第二子撓性板，該第一子可撓性板與該第二子撓性板係一體成形，該第一子可撓性板設於該基板單元之底面，該第二子撓性板設於該基板單元之一第一外側面上並接觸於該EMI防護膜。
- 一種半導體封裝件之製造方法，包括：提供一基板，該基板具有一接地部及一電性連接部，該電性連接部形成於該基板上並電性連接於該接地部；提供一半導體元件；設置該半導體元件於該基板上；以一封裝材料包覆該半導體元件及該電性連接部； 切割該封裝材料、該電性連接部及該基板，其中該封裝材料被切割成一封裝單元、該電性連接部被切割成一電性連接單元；形成一凹口於該封裝單元上，其中該封裝單元具有對應該凹口之一凹口壁面，該凹口壁面包括一凹口側面及一凹口底面，該凹口側面延伸至該封裝單元之一上表面，該凹口底面延伸至該封裝單元之一第三外側面；以及形成一EMI防護膜覆蓋該封裝單元、該凹口壁面及該電性連接單元。
- 如申請專利範圍第11項所述之製造方法，其中於切割該封裝材料、該電性連接部及該基板之該步驟中，該基板被切割成一基板單元，該電性連接單元係一電性突出部，該電性突出部包括一第一部分及一第二部分，該第一部分埋入該基板單元內以電性連接於該接地部，該第二部分突出於該基板單元外。
- 如申請專利範圍第12項所述之製造方法，其中於切割該封裝材料、該電性連接部及該基板之該步驟中，該基板被切割成一基板單元，該基板單元露出一第一外側面，該電性突出部露出一第二外側面，該封裝單元露出該第三外側面；其中，該第一外側面、該第二外側面及該第三外側面實質上切齊。
- 如申請專利範圍第11項所述之製造方法，其中於切割該封裝材料、該電性連接部及該基板之該步驟中，該基板被切割成一基板單元，該電性連接單元位於該基板 單元之第一表面上。
- 如申請專利範圍第14項所述之製造方法，其中於切割該封裝材料、該電性連接部及該基板之該步驟中，該基板單元露出一第一外側面，該電性連接單元露出一第二外側面，該封裝單元露出該第三外側面；其中，該第一外側面、該第二外側面及該第三外側面實質上切齊。
- 一種半導體封裝件之製造方法，包括：提供一基板，該基板具有一接地部及一電性連接部，該電性連接部形成於該基板上並電性連接於該接地部；提供一半導體元件；設置該半導體元件於該基板上；以一封裝材料包覆該半導體元件及該電性連接部；切割該封裝材料及該電性連接部，其中該封裝材料被切割成一封裝單元，該電性連接部被切割成一電性連接單元；形成一凹口於該封裝單元上，該封裝單元具有一對應於該凹口之凹口壁面，該凹口壁面包括一凹口側面及一凹口底面，該凹口側面延伸至該封裝單元之一上表面，該凹口底面延伸至該封裝單元之一第三外側面；形成一EMI防護膜覆蓋該封裝單元、該凹口壁面及該電性連接單元；以及切割該基板及該EMI防護膜。
- 如申請專利範圍第16項所述之製造方法，其中於切割該基板及該EMI防護膜之該步驟中，該基板被切割 成一基板單元，該電性連接單元係一電性突出部，該電性突出部包括一第一部分及一第二部分，該第一部分係埋入該基板單元內部以電性連接於該接地部，該第二部分係突出於該基板單元之第一表面。
- 如申請專利範圍第17項所述之製造方法，其中於切割該封裝材料及該電性連接部之該步驟中，該第二部分露出一第二外側面，該封裝單元露出該第三外側面；其中，該第三外側面及該第二外側面實質上切齊。
- 如申請專利範圍第16項所述之製造方法，其中於切割該基板及該EMI防護膜之該步驟中，該基板被切割成一基板單元，該電性連接單元位於該基板單元之第一表面上。
- 如申請專利範圍第19項所述之製造方法，其中於切割該封裝材料及該電性連接部之該步驟中，該電性連接單元露出一第二外側面，該封裝單元露出該第三外側面；其中，該第三外側面及該第二外側面實質上切齊。
- 一種半導體封裝件之製造方法，包括：提供一基板，該基板具有一第一表面與一第二表面，該第一表面係相對於該第二表面；提供一半導體元件；設置該半導體元件於該基板之該第一表面上；以一封裝材料包覆該半導體元件；切割該封裝材料，其中該封裝材料被切割成一封裝單元；形成一凹口於該封裝單元上，該封裝單元具有對應於 該凹口之一凹口壁面；形成一EMI防護膜覆蓋該封裝單元及該凹口壁面；以及切割該基板及該EMI防護膜，其中該基板被切割成一基板單元；設置一可撓性板於該基板單元上；以及使該可撓性板接觸該EMI防護膜。
- 一種半導體封裝件之製造方法，包括：提供一基板，該基板具有一第一表面與一第二表面，該第一表面係相對於該第二表面，提供一可撓性板，該可撓性板由一第一子撓性板及一第二子撓性板組成；設置該可撓性板於該基板的該第二表面上；提供一半導體元件；設置該半導體元件於該基板的該第一表面上；以一封裝材料包覆該半導體元件與該基板之該第一表面；對應該第一子撓性板的範圍，切割該封裝材料及該基板，其中該封裝材料被切割成一封裝單元，該基板被切割成一基板單元；形成一凹口於該封裝單元上，該封裝單元具有對應於該凹口之一凹口壁面；使該第二子撓性板接觸該基板單元之一第一外側面；以及形成一EMI防護膜覆蓋該封裝單元、該凹口壁面及該 第二子撓性板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99126160A TWI440147B (zh) | 2010-08-05 | 2010-08-05 | 半導體封裝件與其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW99126160A TWI440147B (zh) | 2010-08-05 | 2010-08-05 | 半導體封裝件與其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201208014A TW201208014A (en) | 2012-02-16 |
| TWI440147B true TWI440147B (zh) | 2014-06-01 |
Family
ID=46762375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW99126160A TWI440147B (zh) | 2010-08-05 | 2010-08-05 | 半導體封裝件與其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI440147B (zh) |
-
2010
- 2010-08-05 TW TW99126160A patent/TWI440147B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201208014A (en) | 2012-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10490512B2 (en) | Method of making plural electronic component modules | |
| TWI540698B (zh) | 半導體封裝件與其製造方法 | |
| US8368185B2 (en) | Semiconductor device packages with electromagnetic interference shielding | |
| US8030750B2 (en) | Semiconductor device packages with electromagnetic interference shielding | |
| US8772088B2 (en) | Method of manufacturing high frequency module and high frequency module | |
| US8766416B2 (en) | Semiconductor package and fabrication method thereof | |
| US7635918B2 (en) | High frequency device module and manufacturing method thereof | |
| TWI468086B (zh) | 電子裝置、系統級封裝模組及系統級封裝模組的製造方法 | |
| TWI546869B (zh) | Manufacturing method of semiconductor device | |
| CN105702698A (zh) | 非易失性磁存储元件的磁屏蔽封装体 | |
| JP2010225620A (ja) | 回路モジュール | |
| US20120235259A1 (en) | Semiconductor package and method of fabricating the same | |
| JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
| CN111415913B (zh) | 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法 | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| TWI720839B (zh) | 晶片封裝結構及其製造方法 | |
| TW201322316A (zh) | 系統級封裝模組件及其製造方法 | |
| CN211929484U (zh) | 封装结构和电子设备 | |
| EP2613349B1 (en) | Semiconductor package with improved thermal properties | |
| TWI440147B (zh) | 半導體封裝件與其製造方法 | |
| US20220344175A1 (en) | Flip chip package unit and associated packaging method | |
| US20220278056A1 (en) | Chip package, electronic device, and chip package preparation method | |
| TW201832298A (zh) | 電子封裝構件及其製作方法 | |
| CN112864047A (zh) | 具有封装级划区屏蔽的半导体装置及相关联的系统和方法 | |
| KR20160004106A (ko) | 패키지 구조체 및 그 제조 방법 |