CN112864047A - 具有封装级划区屏蔽的半导体装置及相关联的系统和方法 - Google Patents
具有封装级划区屏蔽的半导体装置及相关联的系统和方法 Download PDFInfo
- Publication number
- CN112864047A CN112864047A CN202011238518.0A CN202011238518A CN112864047A CN 112864047 A CN112864047 A CN 112864047A CN 202011238518 A CN202011238518 A CN 202011238518A CN 112864047 A CN112864047 A CN 112864047A
- Authority
- CN
- China
- Prior art keywords
- cavity
- molding material
- plate
- shield
- encapsulation mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000013316 zoning Methods 0.000 title abstract description 4
- 239000012778 molding material Substances 0.000 claims abstract description 49
- 238000005538 encapsulation Methods 0.000 claims abstract description 44
- 238000000465 moulding Methods 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 21
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 125000003700 epoxy group Chemical group 0.000 claims 3
- 229920000647 polyepoxide Polymers 0.000 claims 3
- 239000000463 material Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 238000001723 curing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本申请涉及具有封装级划区屏蔽的半导体装置及相关联的系统和方法。提供了一种用于封装划区屏蔽的多功能半导体的包封模具。所述包封模具通常包含由沟槽板分离的第一腔体和第二腔体，所述沟槽板位于所述多功能半导体的第一部件与第二部件之间，在所述第一部件与所述第二部件之间需要划区屏蔽罩。所述包封模具降低到所述多功能半导体上方的模制位置，并且模制材料通过入口浇道注入到所述第一腔体和所述第二腔体中以分别围绕所述第一部件和所述第二部件。在所述模制材料固化之后，移除所述包封模具并且通过所述沟槽板在固化的模制材料上形成开放沟槽。所述开放沟槽填充有导电材料以形成所述划区屏蔽罩。可添加共形屏蔽罩来覆盖封装。
Description
技术领域
本公开总体上涉及半导体装置、系统和方法，并且在若干实施例中涉及具有封装级划区屏蔽的多功能半导体封装。
背景技术
微电子装置(诸如存储器装置、微处理器和发光二极管)通常包含一或多个半导体管芯，所述一个或多个半导体管芯安装到衬底并且包装在保护盖中。半导体管芯被封装以将接合焊盘耦接到更大的电气端子阵列，所述电气端子阵列可更容易地耦接到各种电源线、信号线和接地线。用于封装管芯的常规工艺包含将管芯上的接合焊盘电耦接到引线、球形焊盘或其它类型的电气端子阵列，并且囊封管芯以保护它们免受环境因素(例如，水分、微粒、静电和物理碰撞)的影响。半导体管芯包含可能需要与其它部件屏蔽的功能特征，诸如存储器单元、处理器电路、互连电路等。
在一些示例中，多个半导体部件一起封装在多功能封装或系统级封装(SiP)中，所述系统级封装通常是指包含不同类型的半导体装置(诸如具有不同功能性的不同类型的管芯，或用半导体管芯封装的其它部件)的半导体封装。在SiP装置中，某些部件可能需要与同一封装内的其它部件屏蔽。在这种封装级屏蔽中，一或多个导电屏蔽罩集成在保护盖内，以隔离部件并划分SiP。在常规的SiP屏蔽装置中，需要多个制造工艺步骤来集成屏蔽罩。
发明内容
在一个方面，本申请提供一种用于封装划区屏蔽的多功能半导体的包封模具，所述包封模具包括：顶板，所述顶板具有入口浇道，模制材料可流过所述入口浇道；侧壁，所述侧壁从所述顶板的周边悬垂并且被配置为当所述包封模具处于模制位置时与所述多功能半导体的衬底接触；以及沟槽板，所述沟槽板在侧板向内的位置处从所述顶板突出，所述沟槽板被配置为当所述包封模具处于模制位置时在所述多功能半导体的第一部件与第二部件之间至少部分地朝向所述衬底延伸，其中所述顶板、所述侧板和所述沟槽板一起形成被配置为容纳所述模制材料的第一腔体和第二腔体。
在另一方面，本申请进一步提供一种屏蔽多功能半导体的区域的方法，所述方法包括：将包封模具相对于所述多功能半导体定位在模制位置，所述包封模具具有：顶板，所述顶板具有浇道；侧壁，所述侧壁从所述顶板的周边延伸；以及沟槽板，所述沟槽板在所述多功能半导体的第一部件与第二部件之间的位置处从所述顶板突出，以限定第一腔体和第二腔体，其中所述侧板在所述模制位置与所述多功能半导体的衬底接触；将模制材料通过所述浇道注入到所述第一腔体和所述第二腔体中；移除所述包封模具以形成包围所述第一部件的第一模制的结构、包围所述第二部件的第二模制的结构以及在所述第一模制的结构与所述第二模制的结构之间的开放沟槽；以及用导电材料填充所述开放沟槽，以在所述第一部件与所述第二部件之间形成划区屏蔽罩。
在又另一方面，本申请进一步提供一种屏蔽多功能半导体的区域和封装的方法，所述方法包括：将包封模具定位在所述多功能半导体上方的模制位置，所述包封模具具有围绕所述多功能半导体的第一部件的第一腔体、围绕所述多功能半导体的第二部件的第二腔体以及在所述第一腔体与所述第二腔体之间的沟槽板；将模制材料通过入口浇道注入到所述第一腔体中以围绕所述第一部件并注入到所述第二腔体中以围绕所述第二部件；移除所述包封模具，以通过所述沟槽板在所述固化的模制材料上形成开放沟槽；用导电材料填充所述开放沟槽以形成划区屏蔽罩；以及用共形屏蔽罩覆盖所述模制材料和所述划区屏蔽罩。
附图说明
图1是示出在封装前根据现有技术配置的半导体装置的放大横截面视图。
图2A和2B是示出在图1的半导体装置上模制材料的工艺的放大横截面侧视图。
图3是示出在于图1的半导体装置上模制材料后图1的半导体装置的放大横截面视图。
图4A和4B是示出在图1的装置上的封装材料中形成划区屏蔽罩的阶段的放大横截面侧视图。
图5是示出具有划区屏蔽罩和共形屏蔽罩的图1的半导体装置的放大横截面视图。
图6是包含根据本技术的实施例配置的半导体装置的系统的示意图。
具体实施方式
本文公开的技术涉及半导体装置、具有半导体装置的系统以及用于制造半导体装置的相关方法。术语“半导体装置”通常是指包含一或多种半导体材料的固态装置。半导体装置的示例包含逻辑装置、存储器装置、二极管和具有半导体材料的其它装置。此外，术语“半导体装置”可以指代成品装置或组件或处于成为成品装置之前的各个加工阶段的其它结构。在一些实施例中，各个半导体装置可以被“封装”并且包含模制材料，所述模制材料包围装置中的部件和电气连接件。在一些实施例中，多个半导体部件一起封装在多功能封装(诸如系统级封装(SiP))中。SiP通常含多个半导体装置，诸如具有相同或不同功能性的多个管芯。SiP还可包含用半导体管芯封装的其它部件，或部件的任何组合。
取决于使用它的上下文，术语“衬底”可指代支撑电子部件(例如，管芯)的结构，诸如晶片级衬底或单片晶片级衬底或用于管芯堆叠应用的另一种管芯。相关领域的普通技术人员将认识到，可以晶片级或管芯级执行本文描述的方法的合适步骤。此外，除非上下文另外指出，否则可使用常规的半导体制造技术来形成本文公开的结构。可例如使用化学气相沉积、物理气相沉积、原子层沉积、旋涂、电镀和/或其它合适的技术来沉积材料。类似地，可例如使用等离子蚀刻、湿式蚀刻、化学机械平面化或其它合适的技术来移除材料。
在SiP装置中，某些部件可能需要与同一多功能封装内的其它部件屏蔽。在这种封装级屏蔽配置中，一或多个屏蔽罩集成在部件之间的保护盖内，以将SiP划分为屏蔽区域。在常规的SiP屏蔽工艺中，通常需要多个制造步骤以将屏蔽罩集成到SiP。例如，常规的SiP屏蔽集成涉及：(a)使用表面安装技术(SMT)将半导体管芯封装和其它部件安装到衬底；(b)用包封模具将模制材料模制在已安装部件上方，所述包封模具被配置为形成封装的形状；(c)(例如，用激光)在固体模制材料上切割出沟槽，以形成用于屏蔽罩的空隙；以及(d)在沟槽中形成由导电材料制成的屏蔽罩制，以形成封装级屏蔽区域。
多功能封装可包含划区屏蔽罩以防止多功能封装内的半导体部件之间的干扰。划区屏蔽罩可在封装模制件中布置在凹槽或沟槽中的SiP的半导体部件之间。在本技术的实施例中，可使用具有被配置为在模制工艺期间形成沟槽的突起的包封模具来形成封装模制件。突起可为从包封模具的在需要屏蔽的SiP的部件之间的表面延伸的沟槽板或面板。随着模制材料填充包封模具中的腔体并覆盖SiP的部件，沟槽板将在模制材料中保持用于屏蔽罩的间隙。当从多功能封装中移除包封模具时，封装模制件在模制的结构之间包含由沟槽板形成的沟槽。屏蔽材料(例如，导电胶)沉积在沟槽中以形成划区屏蔽罩。在一些实施例中，在封装模制件和划区屏蔽罩上方添加共形屏蔽罩以进一步防止干扰SiP的部件。使用适当的工艺(诸如溅射沉积、电镀等)形成共形屏蔽罩。
图1是根据本技术的实施例的在封装前的封装100(“SiP 100”)中的多功能半导体封装级系统的横截面侧视图。在所示实施例中，SiP 100包含通过互连件126电耦接到衬底130的第一管芯122、通过互连件128电耦接到衬底130的第二管芯124，以及与衬底130电耦接的第一天线132和第二天线134。SiP 100可以包含安装到衬底130的部件的若干组合，因此，图1中的SiP 100的配置是示例性的，并且不应解释为将本技术限于所示配置。在本示例中，SiP 100的部件被布置为使得在第一管芯122与第二管芯124、第一天线132和第二天线134的组合之间期望屏蔽。在其它实施例中，可根据设计需要将屏蔽设置在SiP的任何部件之间，或者可将多个划区屏蔽罩设置在SiP的部件之间。
图1还示出了成形为形成模制的结构的包封模具110，所述模制的结构包围SiP100的部件，使得划区屏蔽罩可形成在模制的结构之间的沟槽中。包封模具110的尺寸通常设计为使得封装材料充分覆盖SiP 100的部件，且厚度在满足保护所需的同时在SiP 100的尺寸规格内。包封模具110可包含：顶板112；侧板113，所述侧板具有第一侧板114a和第二侧板114b，所述第一侧板和第二侧板从顶板112悬垂；以及沟槽板116，所述沟槽板在第一侧板114a与第二侧板114b之间的位置处从顶板112悬垂。包封模具110具有由第一侧板114a、沟槽板116和顶板112的一部分限定的第一腔体117a。包封模具110还具有由第二侧板114b、沟槽板116和顶板112的另一部分限定的第二腔体117b。包封模具110可进一步包含一或多个浇道118(单独地标识为118a和118b)，可将模制材料通过所述浇道注入到第一腔体117a和/或第二腔体117b中或者空气可通过所述浇道从第一腔体和/或第二腔体中流出。另外，包封模具110可在沟槽板116中具有一或多个通路119，模制材料可通过所述通路在第一腔体117a与第二腔体117b之间流动。
包封模具110被配置为在模制材料固化并且从SiP 100移除包封模具110之后在第一腔体117a中形成第一模制的结构，在第二腔体117b中形成第二模制的结构以及在模制的结构之间形成沟槽。当包封模具110处于模制位置时，沟槽板116可从包封模具110的表面延伸以与衬底130接触(例如，参见图2A)。当沟槽板116在模制期间与衬底130接触时，模制材料可经由通路119在第一腔体117a与第二腔体117b之间流动。在其中沟槽板116仅部分地朝向衬底130延伸的实施例中，可省略通路119，因为模制材料可在沟槽板116下方流动。
图2A示出了经由浇道118b将模制材料140注入到第二腔体117b中以覆盖第二管芯124、互连件128以及第一天线132和第二天线134的中间阶段。一旦模制材料140到达沟槽板116中的通路119的高度，模制材料140就流入第一腔体117a以覆盖第一管芯122和互连件126。包封模具110中的空气可通过浇道118b流出。通常将模制材料140注入包封模具110中，直到第一腔体117a和第二腔体11b充满或至少接近充满为止。图2B示出了SiP 100，其具有充满模制材料140的第一腔体102和第二腔体104，从而在半导体部件上方形成模制的结构。
模制材料140可为树脂、环氧树脂、硅基材料、聚酰亚胺和/或任何其它合适的树脂。一旦沉积，模制材料140就可通过UV光、化学硬化剂、热量或其它合适的固化方法来固化。模制材料140可成形为暴露一或多个导电焊盘，或者可用工具(例如，研磨机)移除模制材料的一部分以暴露SiP 100的某些特征。通常，模制材料140可囊封SiP 100的部件，使得在固化之后将部件密封在模制材料140内。一或多个浇道118可在固化之后在模制材料140中产生制品。因此，可标识本技术的各方面(例如，具有沟槽板116的包封模具110)是否用于制造SiP 100，其中在固化之后，浇道118中的制品将在沟槽板116的任一侧上存在于模制材料140中。
图3示出了在至少部分地固化模制材料140(图2B)并且已经从SiP 100移除包封模具110以形成第一模制的结构141a、第二模制的结构141b以及第一模制的结构141a与第二模制的结构141b之间由沟槽板116形成的开放沟槽142之后的工艺。开放沟槽142在SiP 100的需要划区屏蔽的部件之间。与常规技术的划区屏蔽工艺相比，沟槽板116形成开放沟槽142以及第一模制的结构141a和第二模制的结构141b，而没有使用激光、切割轮或其它切割工具切割模制材料的附加步骤。
在一些实施例中，划区屏蔽罩是布置在半导体管芯与SiP中的另一部件(诸如天线结构)之间的电磁干扰(EMI)屏蔽罩。EMI屏蔽罩可防止由天线结构产生的电磁辐射的干扰和/或至少屏蔽天线结构以使其免受由半导体管芯产生的界面的影响。在一些实施例中，半导体装置包含在天线、管芯等的至少一部分上方的封装模制件。共形屏蔽罩可设置在封装模制件和划区屏蔽罩上方以将封装与其它封装隔离。
图4A和4B示出了在开放沟槽142中形成划区屏蔽罩154(图4B)的工艺。如图4A所示，分配头150将导电材料152分配到开放沟槽142中。导电材料152可为导电胶、熔融金属或任何其它合适的材料，以屏蔽SiP 100的部件之间的干扰。如图4B所示，可以分配导电材料152，直到开放沟槽142充满并且形成划区屏蔽罩154为止。开放沟槽142不需要完全用导电材料152填充。通常，划区屏蔽罩154的高度应足以将由第一模制的结构141a包围的部件与由第二模制的结构141b包围的部件屏蔽。尽管在附图中未示出SiP 100的深度(即，垂直于页面的尺寸)，但是划区屏蔽罩154可沿着封装的整个深度延伸，或者沿着封装的深度部分地延伸。在其它实施例中，划区屏蔽罩154沿着SiP 100的深度具有任何几何形状或弓形形状。
图5示出了其中Sip 100除了划区屏蔽罩154之外还包含任选的外部共形屏蔽罩136的实施例。共形屏蔽罩136可设置在模制材料140上以覆盖第一模制的结构141a和第二模制的结构141b，以进一步屏蔽封装的部件。共形屏蔽罩136可使用任何合适的方法(诸如溅射沉积、化学气相沉积、电镀等)形成。共形屏蔽罩136可覆盖整个封装或仅封装的一部分。
图6是示出结合有根据本技术的实施例的半导体装置的系统的框图。具有上文图1至5所述的特征的半导体装置中的任一者都可结合到无数的更大和/或更复杂的系统中的任一者中，所述系统的代表性示例是在图6中示意性示出的系统600。系统600可包含处理器602、存储器604(例如，SRAM、DRAM、闪存和/或其它存储器装置)、输入/输出装置606和/或其它子系统或部件608。上文参考图1至5所述的半导体组件、装置和装置封装可包含在图6所示的元件中的任一者中。所得系统600可被配置为执行多种合适的计算、处理、存储、感测、成像和/或其它功能中的任一者。因此，系统600的代表性示例包含但不限于计算机和/或其它数据处理器，诸如台式计算机、膝上型计算机、互联网设备、手持式装置(例如，掌上型计算机、可穿戴计算机、蜂窝或移动式电话、个人数字助理、音乐播放器等)、平板计算机、多处理器系统、基于处理器的或可编程的消费类电子产品、网络计算机和小型计算机。系统600的附加的代表性示例包含灯、摄像头、交通工具等。在这些和其它示例中，系统600可被容纳在单个单元中或例如通过通信网络分布在多个互连单元上方。因此，系统600的部件可包含本地和/或远程存储器存储装置以及多种合适的计算机可读介质中的任一者。
尽管关于具有划区屏蔽的半导体装置、系统和方法描述了许多前述实施例，但是除本文所述之外，其它应用和其它实施例也在本技术的范围内。进一步地，本技术的实施例可具有与本文示出或描述的配置、部件和/或程序不同的配置、部件和/或程序，并且可在不脱离本技术的情况下在没有本文示出或描述的若干配置、部件和/或程序时使用这些和其它实施例。
如在前述描述中所使用的，鉴于图中所示的取向，术语“竖直”、“横向”、“上面”和“下面”可指代半导体装置中的特征的相对方向或位置。例如，“上面”或“最上面”可指代比另一特征更靠近页面顶部定位的特征。然而，这些术语应被广义地解释为包含具有其它取向的半导体装置，诸如倒置或倾斜取向，其中顶部/底部、上方/下方、上面/下方、上/下、左/右和远侧/近侧可根据取向互换。而且，为了便于参考，在整个本公开中，相同的附图标记用于标识类似或相似的部件或特征，但是使用相同的附图标记并不意味着特征应被解释为相同的。实际上，在本文描述的许多示例中，编号相同的特征具有结构和/或功能彼此不同的多个实施例。此外，相同的阴影可用于指示横截面中可在成分上类似的材料，但是除非本文特别指出，否则使用相同的阴影并不意味着所述材料应被解释为相同的。
前述公开内容还可提及量和数量。除非特别说明，否则不应将这些量和数量视为限制性的，而应作为与新技术相关的可能量或数量的示例。同样，在这一方面，本公开可使用术语“多个”来指代量或数量。在这一方面，术语“多个”表示多于一个的任何数量，例如，两个、三个、四个、五个等。为了本公开的目的，短语“A、B和C中的至少一者”例如表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)，包含列出多于三个元件时的所有进一步的可能排列。
根据前文将明白，虽然本文出于说明目的而描述了新技术的特定实施例，但是在不脱离本公开的情况下可作出各种修改。因此，除受所附权利要求限制之外，本发明不受其它限制。此外，在特定实施例的上下文中描述的新技术的某些方面也可在其它实施例中被组合或被消除。而且，虽然已经在那些实施例的上下文下描述了与新技术的某些实施例相关联的优点，但是其它实施例也可表现出此类优点并且并非所有的实施例都必需表现出此类优点才落入本公开的范围内。因此，本公开和相关联的技术可涵盖本文未明确示出或描述的其它实施例。
Claims (17)
1.一种用于封装划区屏蔽的多功能半导体的包封模具，所述包封模具包括：
顶板，所述顶板具有入口浇道，模制材料可流过所述入口浇道；
侧壁，所述侧壁从所述顶板的周边悬垂并且被配置为当所述包封模具处于模制位置时与所述多功能半导体的衬底接触；以及
沟槽板，所述沟槽板在侧板向内的位置处从所述顶板突出，所述沟槽板被配置为当所述包封模具处于模制位置时在所述多功能半导体的第一部件与第二部件之间至少部分地朝向所述衬底延伸，
其中所述顶板、所述侧板和所述沟槽板一起形成被配置为容纳所述模制材料的第一腔体和第二腔体。
2.根据权利要求1所述的包封模具，其中当所述包封模具处于模制位置时，所述沟槽板从所述顶板突出以与所述衬底接触，所述沟槽板将所述第一腔体与所述第二腔体分离。
3.根据权利要求2所述的包封模具，其中所述沟槽板具有通路以将所述第一腔体和所述第二腔体流体地耦接，以使所述模制材料在其间流动。
4.根据权利要求1所述的包封模具，其中当从固化的模制材料中移除所述包封模具时，所述沟槽板形成开放沟槽。
5.根据权利要求4所述的包封模具，其中所述开放沟槽在所述多功能半导体的所述第一部件与所述第二部件之间，并且被配置为在其中容纳划区屏蔽罩。
6.根据权利要求1所述的包封模具，其中所述模制材料选自由以下组成的群组：树脂、环氧树脂、硅基材料、聚酰亚胺以及其组合。
7.一种屏蔽多功能半导体的区域的方法，所述方法包括：
将包封模具相对于所述多功能半导体定位在模制位置，所述包封模具具有：顶板，所述顶板具有浇道；侧壁，所述侧壁从所述顶板的周边延伸；以及沟槽板，所述沟槽板在所述多功能半导体的第一部件与第二部件之间的位置处从所述顶板突出，以限定第一腔体和第二腔体，其中所述侧板在所述模制位置与所述多功能半导体的衬底接触；
将模制材料通过所述浇道注入到所述第一腔体和所述第二腔体中；
移除所述包封模具以形成包围所述第一部件的第一模制的结构、包围所述第二部件的第二模制的结构以及在所述第一模制的结构与所述第二模制的结构之间的开放沟槽；以及
用导电材料填充所述开放沟槽，以在所述第一部件与所述第二部件之间形成划区屏蔽罩。
8.根据权利要求7所述的方法，其中所述沟槽板延伸以在所述模制位置与所述衬底接触，并且将所述第一腔体与所述第二腔体完全分离。
9.根据权利要求8所述的方法，其中所述沟槽板具有通路以将所述第一腔体和所述第二腔体流体地耦接，以使所述模制材料在其间流动。
10.根据权利要求7所述的方法，其进一步包括在所述第一模制的结构和所述第二模制的结构上形成外部共形屏蔽罩。
11.根据权利要求10所述的方法，其中使用溅射沉积将所述共形屏蔽罩施加到所述第一模制的结构、所述第二模制的结构和所述划区屏蔽罩的暴露表面。
12.根据权利要求7所述的方法，其中所述模制材料选自由以下组成的群组：树脂、环氧树脂、硅基材料、聚酰亚胺以及其组合。
13.一种屏蔽多功能半导体的区域和封装的方法，所述方法包括：
将包封模具定位在所述多功能半导体上方的模制位置，所述包封模具具有围绕所述多功能半导体的第一部件的第一腔体、围绕所述多功能半导体的第二部件的第二腔体以及在所述第一腔体与所述第二腔体之间的沟槽板；
将模制材料通过入口浇道注入到所述第一腔体中以围绕所述第一部件并注入到所述第二腔体中以围绕所述第二部件；
移除所述包封模具，以通过所述沟槽板在所述固化的模制材料上形成开放沟槽；
用导电材料填充所述开放沟槽以形成划区屏蔽罩；以及
用共形屏蔽罩覆盖所述模制材料和所述划区屏蔽罩。
14.根据权利要求13所述的方法，其中所述沟槽板延伸以在所述模制位置与所述衬底接触，并且将所述第一腔体与所述第二腔体分离。
15.根据权利要求14所述的方法，其中所述沟槽板具有通路以将所述第一腔体和所述第二腔体流体地耦接，以使所述模制材料在其间流动。
16.根据权利要求13所述的方法，其中使用溅射沉积将所述共形屏蔽罩施加到所述模制材料和所述划区屏蔽罩的暴露表面。
17.根据权利要求13所述的方法，其中所述模制材料选自由以下组成的群组：树脂、环氧树脂、硅基材料、聚酰亚胺以及其组合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/681,214 | 2019-11-12 | ||
| US16/681,214 US11515174B2 (en) | 2019-11-12 | 2019-11-12 | Semiconductor devices with package-level compartmental shielding and associated systems and methods |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112864047A true CN112864047A (zh) | 2021-05-28 |
Family
ID=75847872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011238518.0A Pending CN112864047A (zh) | 2019-11-12 | 2020-11-09 | 具有封装级划区屏蔽的半导体装置及相关联的系统和方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11515174B2 (zh) |
| CN (1) | CN112864047A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113823605A (zh) * | 2021-08-11 | 2021-12-21 | 紫光宏茂微电子(上海)有限公司 | 芯片封装结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101038882A (zh) * | 2006-03-03 | 2007-09-19 | 松下电器产业株式会社 | 布线部件、带树脂的金属部件及树脂密封半导体装置、以及它们的制造方法 |
| CN101093808A (zh) * | 2006-06-20 | 2007-12-26 | 松下电器产业株式会社 | 树脂密封型半导体装置及其制造装置和制造方法 |
| US20160268214A1 (en) * | 2015-03-11 | 2016-09-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| US20170118877A1 (en) * | 2015-10-22 | 2017-04-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Circuit package with bond wires to provide internal shielding between electronic components |
| CN108307661A (zh) * | 2015-11-20 | 2018-07-20 | 德卡科技公司 | 全模制的微型化半导体模块 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4946633A (en) * | 1987-04-27 | 1990-08-07 | Hitachi, Ltd. | Method of producing semiconductor devices |
| KR920005448B1 (ko) * | 1988-03-14 | 1992-07-04 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 소자의 수지봉지장치 및 그것을 사용한 반도체 소자의 수지봉지방법 |
| US5672550A (en) * | 1995-01-10 | 1997-09-30 | Rohm Co., Ltd. | Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame |
| JP2701766B2 (ja) * | 1995-01-27 | 1998-01-21 | 日本電気株式会社 | 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置 |
| US6173490B1 (en) * | 1997-08-20 | 2001-01-16 | National Semiconductor Corporation | Method for forming a panel of packaged integrated circuits |
| DE69942479D1 (de) * | 1998-07-10 | 2010-07-22 | Apic Yamada Corp | Verfahren zur Herstellung einer Halbleitervorrichtung und Harzformmaschine zu diesem Zweck |
| JP3486557B2 (ja) * | 1998-07-30 | 2004-01-13 | 宮崎沖電気株式会社 | トランスファ成形装置及び半導体装置の製造方法 |
| US6316821B1 (en) * | 1998-09-28 | 2001-11-13 | Cypress Semiconductor Corporation | High density lead frames and methods for plastic injection molding |
| US6856006B2 (en) * | 2002-03-28 | 2005-02-15 | Siliconix Taiwan Ltd | Encapsulation method and leadframe for leadless semiconductor packages |
| US6969918B1 (en) * | 2001-08-30 | 2005-11-29 | Micron Technology, Inc. | System for fabricating semiconductor components using mold cavities having runners configured to minimize venting |
| TW200830573A (en) * | 2007-01-03 | 2008-07-16 | Harvatek Corp | Mold structure for packaging light-emitting diode chip and method for packaging light-emitting diode chip |
| JP5215605B2 (ja) * | 2007-07-17 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| TW200939452A (en) * | 2008-03-05 | 2009-09-16 | Harvatek Corp | LED chip package structure applied to a backlight module manufacturing method thereof |
| JP5341556B2 (ja) * | 2008-09-30 | 2013-11-13 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置の製造方法 |
| US20100081237A1 (en) * | 2008-09-30 | 2010-04-01 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Integrated Circuit Assemblies and Methods for Encapsulating a Semiconductor Device |
| US10091918B2 (en) * | 2012-12-11 | 2018-10-02 | Qualcomm Incorporated | Methods and apparatus for conformal shielding |
| TWI611533B (zh) * | 2014-09-30 | 2018-01-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| US20170179041A1 (en) * | 2015-12-22 | 2017-06-22 | Intel Corporation | Semiconductor package with trenched molding-based electromagnetic interference shielding |
-
2019
- 2019-11-12 US US16/681,214 patent/US11515174B2/en active Active
-
2020
- 2020-11-09 CN CN202011238518.0A patent/CN112864047A/zh active Pending
-
2022
- 2022-10-19 US US17/969,620 patent/US20230041760A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101038882A (zh) * | 2006-03-03 | 2007-09-19 | 松下电器产业株式会社 | 布线部件、带树脂的金属部件及树脂密封半导体装置、以及它们的制造方法 |
| CN101093808A (zh) * | 2006-06-20 | 2007-12-26 | 松下电器产业株式会社 | 树脂密封型半导体装置及其制造装置和制造方法 |
| US20160268214A1 (en) * | 2015-03-11 | 2016-09-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| US20170118877A1 (en) * | 2015-10-22 | 2017-04-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Circuit package with bond wires to provide internal shielding between electronic components |
| CN108307661A (zh) * | 2015-11-20 | 2018-07-20 | 德卡科技公司 | 全模制的微型化半导体模块 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230041760A1 (en) | 2023-02-09 |
| US20210143073A1 (en) | 2021-05-13 |
| US11515174B2 (en) | 2022-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11742252B2 (en) | Shielded fan-out packaged semiconductor device and method of manufacturing | |
| US8749029B2 (en) | Method of manufacturing a semiconductor device | |
| US20080014678A1 (en) | System and method of attenuating electromagnetic interference with a grounded top film | |
| EP3428965A1 (en) | Semiconductor package including emi shielding structure and method for forming the same | |
| CN111415913B (zh) | 一种具有电磁屏蔽结构的选择性封装sip模组及其制备方法 | |
| US9837378B2 (en) | Fan-out 3D IC integration structure without substrate and method of making the same | |
| US10825782B2 (en) | Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact | |
| KR101032546B1 (ko) | 집적 회로 장치용 무캐리어 칩 패키지 및 그 제조 방법 | |
| US8629567B2 (en) | Integrated circuit packaging system with contacts and method of manufacture thereof | |
| CN104995754B (zh) | 光电子部件及其制造方法 | |
| CN111613541A (zh) | 半导体装置和制造半导体装置的方法 | |
| CN113380768B (zh) | 芯片封装结构及其制造方法 | |
| CN109378276B (zh) | 电子封装模块的制造方法以及电子封装模块 | |
| US20230041760A1 (en) | Semiconductor devices with package-level compartmental shielding and associated systems and methods | |
| CN112018055B (zh) | 电磁屏蔽散热封装结构及其制备方法 | |
| CN112397498A (zh) | 半导体封装 | |
| JP2023550701A (ja) | マイクロ電子デバイスのパッケージ内の領域遮蔽 | |
| CN110957285A (zh) | 集成电路封装体及其制造方法 | |
| CN106653734B (zh) | 具有电磁干扰屏蔽的半导体装置及其制造方法 | |
| CN112930589B (zh) | 衬底结构及其制造和封装方法 | |
| CN210866153U (zh) | 集成电路封装体 | |
| US20130134565A1 (en) | System-in-package module and method of fabricating the same | |
| CN114597133A (zh) | 一种扇出型封装方法及扇出型封装器件 | |
| KR20140137535A (ko) | 집적회로 패키지 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |