KR20070001015A - Ｍｒａｍ 칩의 자기 차폐 - Google Patents
Ｍｒａｍ 칩의 자기 차폐 Download PDFInfo
- Publication number
- KR20070001015A KR20070001015A KR1020060058524A KR20060058524A KR20070001015A KR 20070001015 A KR20070001015 A KR 20070001015A KR 1020060058524 A KR1020060058524 A KR 1020060058524A KR 20060058524 A KR20060058524 A KR 20060058524A KR 20070001015 A KR20070001015 A KR 20070001015A
- Authority
- KR
- South Korea
- Prior art keywords
- protective cover
- memory
- circuit board
- mram
- magnetic
- Prior art date
Links
- 230000001681 protective effect Effects 0.000 claims abstract description 99
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910000595 mu-metal Inorganic materials 0.000 claims description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000002788 crimping Methods 0.000 claims description 2
- 238000007493 shaping process Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 claims 1
- 238000010292 electrical insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 51
- 230000000694 effects Effects 0.000 description 7
- 230000035699 permeability Effects 0.000 description 7
- 239000000696 magnetic material Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000005060 rubber Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001335 Galvanized steel Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000008397 galvanized steel Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
본 발명에 따르면, 자기적으로 차폐된 MRAM 칩을 포함하는 장치 및 상기 칩을 제조하는 방법이 제공된다. 상기 장치는 MRAM 모듈 및 보호 커버를 포함한다. 상기 MRAM 모듈은 회로 보드 및 상기 회로 보드에 부착된 메모리 칩을 포함하고, 상기 메모리 칩은 MRAM 셀들을 포함한다. 상기 보호 커버는 자기 차폐 물질을 포함하고, 상기 메모리 칩을 전체적으로 부분적으로 둘러싼다. 또 다른 실시예에서, 상기 보호 커버는 상기 회로 보드의 전체 또는 일부분을 차폐하지 않으면서 상기 메모리 칩을 차폐한다.
Description
이하, 본 발명의 더 완전한 이해와 그 장점을 위해 첨부한 도면들과 연계된 다음의 도면설명을 참조한다.
도 1은 메모리 셀에 액세스(access)하는 각각의 메모리 셀 위 아래에 배치된 워드라인 및 비트라인을 구비한 일 어레이 내에 배치된 자기 스택 메모리 셀(magnetic stack memory cell)을 갖는 종래 기술의 MRAM 디바이스의 사시도;
도 2a 내지 도 2c는 단일 MRAM 셀 및 상기 셀을 프로그래밍하는데 사용되는 전류를 예시하는 도면;
도 3은 자기 차폐 물질로 형성된 보호 커버(protective cover)에 의해 부분적으로 둘러싸인 MRAM 모듈의 사시도;
도 4는 도 3에 도시된 실시예의 단면도;
도 5는 소켓용 보호 커버 내에 개구부가 형성된, 보호 커버에 의해 부분적으로 둘러싸인 MRAM 모듈의 단면도;
도 6은 최상측으로부터 보호 커버에 의해 덮여 있는 MRAM 칩의 사시도;
도 7a는 메모리 칩에 사전-어셈블링된(pre-assembled) 보호 커버를 예시하는 도면;
도 7b는 도 6에 도시된 실시예의 단면도;
도 8a 및 도 8b는 MRAM 칩의 측면들 상에 핀들이 형성된 MRAM 칩이 패키징된 이후에 보호 커버에 의해 자기적으로 차폐된 MRAM 칩을 예시하는 도면; 및
도 9a, 도 9b 및 도 9c는 MRAM 칩의 저부 코너에 따라 핀들이 형성된 MRAM 칩이 패키징된 이후에 보호 커버에 의해 자기적으로 차폐된 MRAM 칩을 예시하는 도면이다.
본 발명은, 일반적으로 MRAM(magnetoresistive random access memory) 디바이스에 관한 것으로, 보다 상세하게는 MRAM 칩의 자기 차폐에 관한 것이다.
반도체는, 예컨대 라디오, 텔레비전, 휴대 전화(cell phone) 및 PC(personal computing) 디바이스를 포함하는 전자 어플리케이션용 집적 회로에 사용된다. 한가지 형태의 반도체 디바이스는 DRAM(dynamic random access memory) 또는 플래시 메모리와 같은 반도체 저장 디바이스로, 둘 다 정보를 저장하기 위해 전하를 이용한다.
반도체 메모리 디바이스에 있어서의 보다 최근의 개발은 반도체 기술과 자기 물질 및 디바이스를 조합한 스핀 일렉트로닉스(spin electronics)를 수반한다. 전자의 충전이 아닌 그 자기 모멘트(magnetic moment)를 통한 전자의 스핀은 "1" 또는 "0"의 존재를 나타내는데 사용된다. 이러한 일 형태의 스핀 전자 디바이스는 도 1에 도시된 바와 같이 상이한 방향으로 위치된, 예를 들어 상이한 금속 층 내에서 서로에 대해 수직한 도전성 라인(conductive line: 워드라인(WL) 및 비트라인(BL))을 포함하고, 상기 도전성 라인은 자기 메모리 셀로서 기능하는 자기 스택(magnetic stack) 또는 자기 터널 접합(magnetic tunnel junction(MTJ): 102) 사이에 개재되어 있는 MRAM 디바이스(흔히, 자기 RAM(magnetic RAM)이라고도 함)이다. 도 1은 종래 기술의 교차점(cross-point) MRAM 어레이(100)의 일부분의 사시도를 도시한다. MRAM 디바이스(100)는 작업 대상물(work piece)(도시되지 않음)을 포함하는 반도체 웨이퍼를 포함한다. 상기 작업 대상물은 그 위에 증착된 제 1 절연 층(또한 도시되지 않음)을 가지며, 복수의 제 1 도전성 라인 또는 워드 라인(WL)이 상기 제 1 절연 층 내에, 예를 들어 제 1 와이어링 레벨(wiring level) 내에 형성된다.
교차점 자기 메모리 디바이스(100)에서, 각각의 메모리 셀 또는 자기 터널링 접합(MTJ: 102)은 도시된 바와 같이 하나의 워드라인(WL) 상에 배치되고 인접해 있다. 자기저항성 메모리의 MTJ(102)는 3개의 층: ML1, TL, 및 ML2를 포함한다. MTJ(102)는 워드라인(WL) 상에 배치되고 인접해 있는 제 1 자기 층(ML1)을 포함한다. 상기 제 1 자기 층(ML1)은 그 자기 방위가 고정되어 있기 때문에 흔히 고정 층이라고 칭한다. 얇은 유전 층으로 구성된 터널 층 또는 터널 배리어 층(tunnel barrier layer: TL)은 고정 층(ML1) 위에 형성된다. 상기 터널 배리어 층(TL) 위에 제 2 자기 층(ML2)이 형성된다. 상기 제 2 자기 층(ML2)은 그 자기 방위가 2개의 방향 중 하나에 따라 스위칭될 수 있기 때문에 자유 층이라고 칭한다. 제 1 및 제 2 자기 층(ML1 및 ML2)은 예를 들어 1이상의 물질 층을 포함할 수 있다.
도 1에 도시된 바와 같이, 각각의 MTJ(102)는 제 2 자기 층(ML2) 상에 배치되고 인접해 있는 제 2 도전성 라인 또는 비트라인(BL)을 가지며, 상기 비트라인(BL)은 워드라인(WL)의 방향과 상이한 방향으로 위치되고, 예를 들어 비트라인(BL)은 워드라인(W)에 대해 직교(orthogonal)일 수 있다. 자기 메모리 셀(102)의 어레이(100)는 제 1 방향으로 서로에 대해 평행하게 이어진 복수의 워드라인(WL), 상기 제 1 방향과 상이한 제 2 방향으로 서로에 대해 평행하게 이어진 복수의 비트라인(BL), 및 각각의 워드라인(WL)과 비트라인(BL) 사이에 배치된 복수의 MTJ(102)를 포함한다. 비트라인(BL)이 최상부 상에 배치되고 워드라인(WL)이 어레이(100)의 저부 상에 배치된 것으로 도시되어 있지만, 대안적으로, 예를 들어 워드라인(WL)이 어레이의 최상부 상에 배치되고 비트라인(BL)이 어레이의 저부 상에 배치될 수도 있다.
본 명세서의 설명에서는 제 1 자기 층(ML1)이 강성(hard) 자기 물질을 포함하고 제 2 자기 층(ML2)이 연성(soft) 자기 물질을 포함하지만, 제 1 또는 제 2 자기 층(ML1 및 ML2) 중 어느 하나가 강성 자기 물질을 포함할 수 있으며(또한, 이는 고정 층임), 다른 하나는 연성 자기 물질(또한, 이는 자유 층임)을 포함한다. 셀 또는 MTJ(102)의 저항 값은 연성 자기 층(ML2)의 자기 모멘트가 강성 자기 층(ML1)의 자기 모멘트에 대해 방위가 잡히는 방식에 따라 달라진다. 자기 메모리 셀(102)의 저항은 모멘트의 상대 정렬에 따라 달라진다. 자기 층들이 병렬 자기 방위를 갖는 경우, 저항(Rc)은 통상적으로 더 낮다. 예를 들어, 도 2b에 도시된 바와 같이 제 1 및 제 2 자기 층(ML1 및 ML2)이 동일한 방향으로 방위가 잡히는 경우, 셀 저 항(Rc)은 낮다. 도 2c에 도시된 바와 같이 제 1 및 제 2 자기 층(ML1 및 ML2)이 반대 방향으로 방위가 잡히는 경우, 셀 저항(Rc)은 높다. 이러한 셀의 두가지 상태는 디지털 정보(로직 "1" 또는 "0", 높은 또는 낮은 저항, 또는 그 역으로도 가능함)를 저장하는데 사용된다.
강성 자기 층(ML1)은 통상적으로 제조 중에 딱 한번 방위가 잡힌다. 셀(102)의 정보는 연성 자기 층(ML2) 내에 저장된다. 도 2a에 도시된 바와 같이, 각각 워드라인(WL) 및 비트라인(BL)을 통하는 전류(IWL 및 IBL)는 연성 자기 층(ML2) 내에 정보를 저장하는데 필요한 자기장을 제공한다. 비트라인(BL) 및 워드라인(WL) 전류의 겹쳐진(superimposed) 자기장은 연성 자기 층(ML2)의 자기 모멘트를 스위칭하고 셀(102)의 메모리 상태를 변화시킬 수 있는 능력을 갖는다.
DRAM 디바이스와 같은 전통적인 반도체 메모리 디바이스에 비해 MRAM 디바이스의 장점은 MRAM 디바이스가 비휘발성이라는 것이다. 예를 들어, MRAM 디바이스를 이용하는 퍼스널 컴퓨터(PC)는 DRAM 디바이스를 이용하는 종래의 PC에서와 같이 긴 "부트-업(boot-up)" 시간을 갖지 않을 것이다. 또한, MRAM 디바이스는 파워 업(power up)될 필요가 없으며 저장된 데이터를 "기억하는(remembering)" 능력(또한, 비휘발성 메모리라고도 함)을 갖는다. MRAM 디바이스는 비휘발성 이외에도, DRAM 디바이스의 밀도와 SRAM(static random access memory) 디바이스의 속도를 제공할 수 있는 능력을 갖는다. 그러므로, MRAM 디바이스는 향후에 메모리 디바이스가 요구되는 전자 어플리케이션에서 플래시 메모리, DRAM 및 SRAM 디바이스들을 대 체할 수 있는 잠재력을 갖는다.
하지만, MRAM 메모리 디바이스의 자기장의 방위는 외부 자기장에 의해 영향을 받을 수 있다. 바람직하지 않은 외부 자기장은 MRAM 메모리의 방위를 변화시킬 수 있으며, 따라서 상기 메모리는 잘못된 상태(wrong state)들을 기록할 수 있다. 외부 자기장의 소스(source)는 와이어 또는 케이블을 통한 전도성 방해(conducted interference)를 포함한다. 넓은 동적 범위의 전자기장 펄스를 포함하는 다른 원치않는 자기장들은 국부적인 심한 뇌우(thunderstorm)와, 저-주파수 전력 전류에 대한 또는 전력선 상의 과도현상(transient)을 스위칭하는 안테나로서 기능하는 부적절하게 그라운딩된(improperly grounded) 전력 케이블에 의해 유도될 수 있다. 예상되지 않고 예측될 수 없는 소스들 및 조합들은 완전히 식별되고 회피되지 않을 수도 있다. 종래에는 자기 차폐가 MRAM 칩의 칩 패키지 상에서/내에서 제작되었다. 하지만, 종래의 패키징 물질들과 상이한 물질들이 사용되기 때문에 더 고가의 패키징을 유발하게 된다. 또한, 차폐 효과가 제한된다.
그러므로, 외부 자기장으로부터 MRAM 칩을 보호하는 구조체 및/또는 방법이 요구된다.
본 발명의 일 실시형태에 따르면, 일 장치는 MRAM 모듈 및 보호 커버(protective cover)를 포함한다. 상기 MRAM 모듈은 회로 보드 및 상기 회로 보드에 부착된 1 이상의 메모리 칩을 포함하고, 상기 메모리 칩은 MRAM 셀을 포함한다. 상기 보호 커버는 자기 차폐 물질을 포함하여 이루어지며 상기 메모리 칩의 전체 또는 일부분을 둘러싼다. 상기 MRAM 모듈의 모든 에지 및 측면은 콘택 패드(contact pad)를 갖는 에지를 제외하고는 바람직하게 둘러싸여 있다. 몇몇 실시예에서는 개구부들이 보호층 내에 형성될 수 있다. 상기 회로 보드 상의 상기 보호 커버와 도전성 구성요소들 사이에는 절연 층이 바람직하게 형성된다.
본 발명의 또 다른 실시형태에 따르면, 전체 MRAM 모듈을 실질적으로 둘러싸는 대신에, 보호 커버가 최상측으로부터 1 이상의 MRAM 칩을 덮으며 MRAM 칩이 부착된 회로 보드의 표면으로 연장된다. 하지만, 보호 커버는 회로 보드의 에지들로는 연장되지 않는다. 또한, MRAM 칩이 부착된 회로 보드의 반대쪽에 추가 보호 커버가 부착될 수 있다.
본 발명의 또 다른 실시형태에 따르면, MRAM 칩은 보호 커버로 자기적으로 차폐된다. MRAM 칩은 표준 패키징 공정(standard packaging process)을 통해 패키징된다. 보호 커버는 사전-형성(pre-form)되며 MRAM 칩에 어셈블링된다.
본 발명의 또 다른 실시형태에 따르면, 메모리 디바이스를 제조하는 방법은 회로 보드에 보호 커버를 부착하는 단계를 포함하고, 상기 회로 보드는 MRAM 셀을 포함하는 메모리 칩을 포함한다. 상기 보호 커버는 상기 부착하는 단계 이후에 상기 메모리 칩을 전체적으로 또는 부분적으로 덮는다. 상기 보호 커버는 사전-형성될 수 있고 상기 회로에 어셈블링될 수 있으며, 또는 상기 보호 커버가 자기 차폐 입자들을 포함하는 경우 상기 회로 보드에 몰딩(mold)될 수 있다.
본 발명의 유익한 특징은 주문형(customized) MRAM 칩 패키징이 요구되지 않으며 따라서 비용이 감소된다는 것이다. 본 발명의 또 다른 유익한 특징은 MRAM 칩 이 종속된 작업 환경에 따라 차폐 효율성(shielding effectiveness)이 조정될 수 있다는 것이다.
이하, 바람직한 실시예들을 시행하고 이용하는 방법이 설명된다. 하지만, 본 발명은 광범위하고 다양한 특정 서술내용(context) 내에서 구현될 수 있는 다수의 적용가능한 새로운 개념들을 제공한다는 것을 이해하여야 할 것이다. 서술된 특정한 실시예들은 본 발명을 시행하고 이용하는 특정한 방식들을 예시일 뿐, 본 발명의 범위를 제한하려는 것이 아니다.
도 3은 본 발명의 바람직한 실시예를 예시한다. 메모리는 흔히 메모리 모듈의 형태로 사용된다. 본 설명의 전반에 걸쳐, "메모리 모듈"이라는 용어는 메모리 칩이 주(main) 구성요소가 아닌 경우에도 1 이상의 메모리 칩을 갖는 여하한의 회로 보드를 지칭하는데 사용된다. 따라서, 메모리 칩(204) 이외에도, 메모리 모듈이 다른 회로 구성요소들을 포함할 수 있다. 메모리 모듈(201)은 통상적으로 4개의 단부(203, 205, 207 및 209)를 갖는 회로 보드(200)의 최상측에 부착된 MRAM 칩(204)을 포함한다. MRAM 칩(204)은 제한된 자기 차폐를 갖지 않거나 매우 제한된 자기 차폐를 갖는 표준 패키징 공정을 이용하여 패키징될 수 있다. 메모리 모듈(201)의 콘택 패드(contact pad: 202)는 통상적으로 외부로만 노출되어야 하는 구성요소이다. 통상적으로, 메모리 모듈의 모든 콘택 패드들은 하나의 단부에 형성되나, 다른 단부들도 콘택 패드들을 가질 수 있다.
표준 메모리 칩 및 메모리 모듈은 통상적으로 자기적으로 차폐되지 않는다. 이는 MRAM 칩의 문제를 야기하며, MRAM 셀의 상태가 잘못 변화되게 유도할 수 있다. 간헐적으로 보호막(protective casing)이라고도 칭해지는 보호 커버(206)가 메모리 모듈(201)에 부착된다. 바람직한 실시예에서, 보호 커버(206)는 뮤-금속(Mu-metal)과 같이 높은 투과성(permeability)을 갖는 물질로 만들어진다. 해당 기술 분야에 공지되어 있는 바와 같이, 뮤-금속은 자기 차폐를 위해 널리 사용되는 니켈-철 합금이다. 일 형태의 전형적인 뮤-금속은 약 5 퍼센트의 구리, 2 퍼센트의 크롬, 77 퍼센트의 니켈, 및 16 퍼센트의 철을 포함한다. 잘 알려진 또 다른 뮤-금속 합금은 약 77 퍼센트의 니켈, 15 퍼센트의 철, 및 구리 및 몰리브덴과 같은 다른 물질들로 구성된다.
본 발명의 또 다른 실시예에서, 보호 커버(206)는 2 이상의 층을 포함하는 복합 구조(composite structure)를 가질 수 있다. 상기 층들의 각각은 소정의 목적을 위해 제공된다. 상기 층들이 조합된다면, 복합 구조는 개선된 자기 차폐 효과를 갖는다. 예를 들어, 높은 주파수 차폐와 낮은 주파수 차폐에 모두 적합한 보호 커버(206)는 뮤-금속으로 형성된 제 1 층과, 구리, 아연도금강(galvanized steel), 알루미늄, 및 특수 처리된 고무 및 플라스틱과 같은 물질로 형성된 제 2 층을 갖는다. 제 2 층은 그 높은 도전성 특성을 통해 높은 주파수들로부터 메모리 모듈을 차폐한다.
다른 실시예들에서, 복합 보호 층(206)은 더 높은 투과성을 갖는 제 1 층 및 더 높은 포화 값을 갖는 제 2 층을 포함하고, 상기 제 2 층은 매우 강한 자기장이 차폐될 수 있도록 한계점을 연장하는데 사용된다. 보호 커버는 MRAM 칩에서의 자기 차폐의 크기를 약 20 퍼센트만큼, 더 바람직하게는 약 50 퍼센트만큼, 보다 더 바람직하게는 약 80 퍼센트만큼 감소시키는 것이 바람직하다. 자기 차폐 효율성은 일반적으로 보호 커버(206)의 두께에 비례하기 때문에 더 두꺼운 커버가 바람직하다. 적절한 물질 및 두께는 메모리 모듈이 종속되어 있는 자기장의 크기 및 특성에 의존하며 측정을 통해 밝혀질 수 있다.
바람직한 실시예에서, 보호 커버(206)는 사전-형성될 수 있으며 메모리 모듈에 부착될 수 있다. 바람직하게는, Mu-금속 시트(sheet)와 같이 높은 투과성을 갖는 자기 차폐는 원하는 형상으로 구부려지고 형상화되며, 크림핑(crimping), 솔더링(soldering), 스크루잉(screwing) 등과 같이 상용되는 방법들에 의해 메모리 모듈에 부착된다. 이러한 실시예의 장점은 차폐되는 자기장의 비율(ratio)을 측정하는 감쇠(attenuation)가 MRAM 칩의 작업 환경에 따라 용이하게 조정될 수 있다는 것이다. 일 보호 커버가 자기장을 허용가능한 레벨까지 감소시킴으로써 적절한 차폐를 제공하지 않는 경우, 이는 더 양호한 차폐 효과를 갖는 또 다른 것으로 대체될 수 있다. 자기 차폐 물질이 MRAM 칩 패키지 내에 통합(integrate)되어 있는 경우, 패키징 공정을 변화시키게 되면 훨씬 더 많은 비용이 소요된다.
대안적으로, 보호 커버(206)는 상기 보호 커버(206) 및 메모리 모듈이 통합된 유닛이 되도록 메모리 모듈에 몰딩될 수 있다. 몰딩 물질은 바람직하게는 자기 차폐 물질, 예컨대 자기 차폐 입자들을 함유한 물질이다. 또한, 몰딩 물질은 에폭시, 플라스틱, 고무, 접착제(glue)와 같은 물질들을 함유할 수 있으며, 그 결과적인 혼합물은 양호한 투과성을 가질 것이다.
통상적으로 자기 차폐 물질은 전기적으로 도전성이기 때문에, 보호 커버(206) 및 메모리 모듈(201) 상의 다른 도전성 구성요소들을 절연시키기 위해 비-도전성 층이 형성되는 것이 바람직하다. 도 4는 도 3의 라인 A-A'을 따른 바람직한 실시예의 단면도를 예시한다. 절연 층(208)은 칩(204), 보호 커버(206), 및 밑에 있는(underlying) 물질을 전기적으로 절연시킨다. 상기 절연 층(208)은 열을 소실(dissipate)시키도록 MRAM 칩(204)에 대해 바람직하게 양호한 열 전도성을 갖는다. 상기 절연 층(208)은 유전 물질, 또는 보호 층이 그 형상을 유지하기에 충분한 강도를 갖는 경우에는 단순히 공기로 형성될 수 있다.
보호 커버(206)가 단부(205, 207, 209) 및 최상부와 저부 측면들 내부에 감싸여 있는 경우에 더 양호한 자기 차폐를 제공하지만, 때로는 개구부들이 형성되어야 한다. 예를 들어, 신호들을 들어오게 하거나 내보내기 위해, 소켓들은 보편적으로 단부(205) 및/또는 최상면에 형성된다. 또한, 콘택 패드들은 1 이상의 에지를 따라 분포될 수 있으며, 이러한 에지들은 보호 커버를 통해 노출되어야 한다. 도 5는 소켓(210)이 회로 보드(200)에 부착된 이러한 일 예시를 나타낸다. 그러므로, 개구부(212)는 보호 커버(206) 내에 형성된다. 개구부로 인해, 차폐 효과가 감소되지만 보호 커버(206)는 여전히 자기 차폐를 제공하게 된다.
전체 보드를 둘러싸는 것이 항상 편리한 것은 아니다. 회로 보드는 제한된 수의 메모리 칩을 가질 수도 있으며, 다른 구성요소들이 자기적으로 차폐될 수 없다. 그러므로, 도 3에 예시된 바와 같이 보드의 대부분을 둘러싸는 대신에, 메모리 부분만을 자기장으로부터 보호한다. 도 6은 회로 보드(220) 상에서 국부적으로 차 폐된 MRAM 칩(들)(224)을 갖는 실시예를 나타낸다. 메모리 칩(224)은 회로 보드(220)에 부착되며, 절연 층(228)(도 6의 단면도인 도 7b를 참조)은 MRAM 칩(224)의 핀들 및 다른 도전성 구성요소들을 바람직하게 절연시킨다. 그 후, 보호 커버(226)는 MRAM 칩(224)의 최상부를 덮으며 회로 보드(220) 아래쪽으로 연장되어 형성되므로, 메모리 칩(224)의 측벽들도 차폐된다.
바람직한 실시예에서, 보호 커버(226)는 메모리 칩(224) 상에 자기 물질을 몰딩시키거나 아니면 부착시킴으로써 형성된다. 이전에 서술된 실시예에 나타낸 바와 같은 메모리 모듈의 몰딩과 유사하게, 몰딩 물질은 자기 차폐 입자들을 함유한 물질, 및 에폭시, 플라스틱, 고무, 접착제 등과 같은 다른 물질과 같이, 자기 차폐 물질을 포함한다. 절연 층(228)과 보호 커버(226)는 모두 바람직하게 양호한 열 전도성을 갖는다. 대안적인 실시예에서, 상기 보호 커버(226)는 미리 만들어질 수 있고 회로 보드(220)에 어셈블링될 수 있으며, 또한 높은 투과성을 갖는 합금과 같이 시트 금속으로 형성될 수도 있다. 다른 실시예에서, 1 이상의 MRAM 칩이 근접하게 이격되는 경우, 하나의 보호 커버는 근접하게 이격된 모든 MRAM 칩을 차폐하는데 바람직하게 사용된다.
도 7a는 메모리 칩(224)에 사전-어셈블링된 보호 커버(226)를 예시한다. 콘택(227)들은 상기 칩(224)의 저부에 형성된 콘택 핀들일 수 있다. 하지만, 메모리 칩이 회로 보드에 직접 플립-패키지(flip-package)되어야 하는 실시예에서는 콘택(227)들이 솔더 볼(solder ball)들일 수 있다. 보호 커버(226)는 메모리 칩(224)의 최상부를 덮으며, 바람직하게는 저부 코너(229)에 대해 가능한 한 근접하도록 측면(225) 주위를 감싼다. 그 후, 도 7a에 도시된 구조체가 회로 보드에 부착될 수 있으며, 그 결과적인 구조체가 도 6에 도시되어 있다.
도 7b는 도 6에 도시된 실시예의 단면도를 예시한다. 저부 보호 커버(236)는 보드(220)의 저부측 상에 바람직하게 형성된다. 2개의 보호 층(226 및 236)이 근접하게 위치되며, 보호 커버(226)와 저부 커버(236) 중 하나 안으로 진행되는 자기 플럭스(magnetic flux)는 다른 부분으로 이동될 것이며, 화살표로 나타낸 자기 플럭스 채널(240)들은 2개의 보호 커버 사이에 존재하게 될 것이다. 상기 보드(220)를 통해 낮은 저항 경로가 제공되지 않는다면, 차폐 효과가 감소된다. 그러므로, 낮은 투과성을 갖는 플럭스 채널(240)들은 자기장을 한정(confine)하는 것이 바람직하다. 이는 회로 보드(220)를 통해 보호 커버(226)와 저부 커버(236)를 물리적으로 연결하는 낮은 투과성 플러그(permeability plug)를 형성함으로써 달성될 수 있다. 회로 보드(220)의 저부 측면은 통상적으로 솔더(solder)를 포함하며, 절연 층(238)이 바람직하게 형성된다.
상술된 각각의 실시예에서는, MRAM 칩이 회로 보드에 부착된 이후에 자기 차폐가 MRAM 칩을 에워싸는 것으로 서술되었다. 이 구성은 자기 방사선의 여하한의 효과를 최소화하지만, 제조 목적으로는 불편할 수 있다. 그러므로, 본 발명의 또 다른 실시예는 도 8a 및 도 8b에 예시된 바와 같이 MRAM 칩을 덮는 자기 차폐를 고려한다.
도 8a에서, MRAM 칩(244)은 표준 패킹 공정들을 통해 패키징되며, 따라서 자기적으로 차폐되지 않는다. 바람직한 실시예들에서, 핀(250)들이 MRAM 칩(244)의 측면들 상에 형성된다. 최상부 보호 커버(2461) 및 저부 보호 커버(2462)는 사전-형성되며, 각각 MRAM 칩(244)의 최상부 및 저부 표면을 덮도록 MRAM 칩에 어셈블링된다. 최상부 및 저부 보호 커버(2461 및 2462)는 MRAM 칩(244)의 코너 주위를 바람직하게 감싸고 있다. 보호 커버(2461 및 2462)가 통상적으로 도전성이기 때문에, 각각의 최상부 및 저부 보호 커버들의 에지(251 및 252)가 이격되므로, 핀(250)들이 보호 커버들에 닿지 않고 연장되도록 허용한다. 에지(251 및 252) 간의 거리는 차폐 효과가 개선될 만큼 바람직하게 작다.
MRAM 칩의 4개의 에지 중에서 1 이상의 측면이 핀을 갖지 않는 경우, 최상부 및 저부 보호 커버(2461, 2462)는 이 측면들 상에 물리적으로 접촉하지 않을 수 있다. 도 8b는 상기 칩의 2개의 측면이 핀을 갖지 않는, 라인 도 8a의 B-B'를 따른 단면도를 예시한다. 어셈블링 후, 최상부 및 저부 보호 커버(2461 및 2462)는 라인(253)을 따라 통합된다. 그러므로, 상기 보호 커버들 중 하나 안으로 진행되는 자기 선들은 다른 하나로 또한 보호 커버로부터 보내지며(route), 따라서 MRAM 칩(244)이 차폐된다. 도 9a, 도 9b 및 도 9c에 도시된 바와 같은 대안적인 실시예들에서, 핀(250)들은 상기 칩(244)의 저부 코너들을 따라 형성되며, 따라서 저부 보호 커버(2462)는 MRAM 칩(244)의 코너 주위를 감쌀 수 없다. 도 9b는 도 9a의 라인 C-C'를 따른 단면도를 예시한다. 도 9a의 라인 D-D'를 따른 단면도인 도 9c에 도시된 바와 같이, 최상부 및 저부 보호 커버(2461 및 2462)는 핀이 존재하지 않는 측면들 상에 여전히 접해질 수 있다.
다른 실시예들에서, 보호 커버(246)는 2개의 부분으로 형성되는 대신에 통합된 유닛이며, 더 양호한 자기 차폐가 달성될 수 있다. 하지만, 보호 커버가 MRAM 칩(244)에 부착된 이후에는 소정의 형상화(shaping)가 요구될 수도 있다.
도 8a 및 도 8b에 도시된 실시예는 통상적으로 최상부 및 저부 표면 상에 도전성 구성요소가 존재하지 않기 때문에 절연 층을 필요로 하지 않는다. 열적 고려사항(thermal issue)에 관한, 또한 절연 층의 부재에 의한 적은 우려가 존재한다.
본 발명의 바람직한 실시예들은 몇가지 유익한 특징을 갖는다. 첫째, 자기 차폐는 MRAM 칩 패키지와 함께 제작되지 않으며, 표준 패키징 공정들이 수행될 수 있다. 이로 인해 고가의 주문형 패키징이 회피된다. 둘째, MRAM 칩이 MRAM 모듈에 부착된 이후에 자기 차폐가 어셈블링되기 때문에, 외부 자기장의 강도에 따라 적절한 자기 차폐가 인가될 수 있다. 예를 들어, 높은 자기장이 존재하는 위치들에서는 복합 구조들 및 높은 투과성을 갖는 더 두꺼운 보호 커버들이 사용될 수 있다. 자기장이 약한 위치들에서는 얇고 더 낮은 비용의 보호 커버들이 사용될 수 있다. 셋째, 본 발명의 바람직한 실시예들은 용이하게 형성되고 어셈블링될 수 있다.
본 발명과 그 장점들이 상세히 설명되었지만, 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서 첨부된 청구항들에 의해 한정되는 바와 같이 다양한 변경, 대체, 및 변형이 행해질 수 있다는 것을 이해하여야 한다. 더욱이, 본 적용예의 범위는 본 명세서에서 서술된 공정, 기계, 제조, 물질의 조성, 수단, 방법 및 단계의 특정 실시예로 제한되지 아니한다. 해당 기술 분야의 보통의 당업자라면, 본 발명 의 서술내용으로부터, 현재에 존재하거나 이후에 개발될, 본 명세서에 서술된 대응하는 실시예들과 실질적으로 동일한 결과를 달성하거나 실질적으로 동일한 기능을 수행하는 공정, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계가 본 발명에 따라 이용될 수 있다는 것을 쉽게 이해할 수 있을 것이다. 따라서, 첨부된 청구항들은 그 범위 내에 이러한 공정, 기계, 제조, 물질의 조성, 수단, 방법 또는 단계를 포함하도록 의도된다.
본 발명에 따르면, 자기 차폐 물질로 형성된 보호 커버를 이용하여 MRAM 칩을 자기적으로 차폐하는 방법 및 장치가 제공된다.
Claims (24)
- 메모리 모듈 및 보호 커버(protective cover)를 포함하여 이루어지는 장치에 있어서,상기 메모리 모듈은,회로 보드; 및상기 회로 보드에 부착된 메모리 칩을 포함하여 이루어지고, 상기 메모리 칩은 MRAM(magnetoresistive random access memory) 셀들을 포함하여 이루어지며; 및상기 보호 커버는 상기 메모리 칩을 전체적으로 또는 부분적으로 둘러싸고, 자기 차폐 물질(magnetic shielding material)을 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 보호 커버는 상기 메모리 칩에서의 자기장의 크기를 상기 보호 커버에 의해 차폐되지 않은 상기 메모리 칩에 대해 약 20 퍼센트만큼 감소시키는 것을 특징으로 하는 장치.
- 제 2 항에 있어서,상기 보호 커버는 상기 메모리 칩에서의 자기장의 크기를 상기 보호 커버에 의해 차폐되지 않은 상기 메모리 칩에 대해 약 50 퍼센트만큼 감소시키는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 보호 커버는 뮤-금속(Mu-metal)을 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 보호 커버는 약 77 퍼센트의 니켈 및 약 15 내지 16 퍼센트의 철을 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 보호 커버는 자기 차폐 입자들을 함유한 물질을 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 보호 커버는 1 이상의 층을 포함하여 이루어지는 복합 구조(composite structure)를 갖는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 보호 커버와 상기 메모리 칩, 및 상기 보호 커버와 상기 회로 보드 중 1 이상의 사이에 전기 절연 층을 더 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 8 항에 있어서,상기 전기 절연 층은 공기를 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 1 항에 있어서,상기 MRAM 모듈의 상기 회로 보드는 콘택 패드들을 갖는 제 1 단부, 제 2 단부, 제 3 단부, 제 4 단부, 제 1 측면 및 상기 제 1 측면의 반대쪽에 있는 제 2 측면을 가지며, 상기 보호 커버는 상기 제 2 단부에서 개방되는 것을 특징으로 하는 장치.
- 제 10 항에 있어서,상기 보호 커버는 상기 제 1 단부 및 상기 제 2 단부를 전체적으로 또는 부분적으로 덮고, 상기 제 2 단부, 상기 제 3 단부, 및 상기 제 4 단부 주위를 감싸는 것을 특징으로 하는 장치.
- 제 11 항에 있어서,상기 보호 커버는 상기 제 2 단부, 상기 제 3 단부, 상기 제 4 단부, 상기 제 1 측면, 및 상기 제 2 측면 중 1 이상에 개구부들을 갖는 것을 특징으로 하는 장치.
- 제 10 항에 있어서,상기 보호 커버는 상기 제 1 단부, 상기 제 2 단부, 상기 제 3 단부 및 상기 제 4 단부 중 1 이상으로 연장되지 않는 것을 특징으로 하는 장치.
- 제 13 항에 있어서,상기 회로 보드의 상기 제 2 측면 상에 추가 보호 커버를 더 포함하여 이루어지고, 상기 추가 보호 커버는 자기 차폐 물질로 구성되는 것을 특징으로 하는 장치.
- 제 14 항에 있어서,상기 추가 보호 커버는 상기 자기 차폐 물질을 통해 상기 보호 커버에 커플링(couple)되는 것을 특징으로 하는 장치.
- 제 14 항에 있어서,상기 회로 보드의 상기 제 2 측면과 상기 추가 보호 커버 사이에 추가 절연 층을 더 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 13 항에 있어서, 추가 메모리 칩을 전체적으로 또는 부분적으로 둘러싸는 여분의 보호 커버를 더 포함하여 이루어지고, 상기 여분의 보호 커버는 자기 차폐 물질을 포함하여 이루어지는 것을 특징으로 하는 장치.
- 반도체 칩 및 보호 커버를 포함하는 장치에 있어서,상기 반도체 칩은 그 위에 형성된 MRAM 셀들을 갖고; 및상기 보호 커버는 상기 반도체 칩의 2 이상의 표면 위에 형성되며, 자기 차폐 물질을 포함하여 이루어지는 것을 특징으로 하는 장치.
- 제 18 항에 있어서,상기 보호 커버의 1 이상의 에지는 상기 반도체 칩의 코너 주위를 감싸는 것을 특징으로 하는 장치.
- 제 18 항에 있어서,상기 보호 커버는 최상부 및 저부를 포함하여 이루어지는 것을 특징으로 하는 장치.
- 메모리 디바이스 제조 방법에 있어서,회로 보드에 보호 커버를 부착하는 단계를 포함하여 이루어지고, 상기 회로 보드는 MRAM 셀들을 포함하여 이루어지는 메모리 칩을 가지며, 상기 보호 커버는 상기 부착하는 단계 이후에 상기 메모리 칩을 전체적으로 또는 부분적으로 둘러싸는 것을 특징으로 하는 메모리 디바이스 제조 방법.
- 제 21 항에 있어서,상기 부착하는 단계는 상기 보호 커버의 일부분을 크림핑(crimping)하는 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 디바이스 제조 방법.
- 제 21 항에 있어서,상기 부착하는 단계는 상기 회로 보드 상으로 상기 보호 커버를 몰딩(molding)하는 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 디바이스 제조 방법.
- 제 21 항에 있어서,상기 부착하는 단계는 상기 보호 커버를 구부리고(bending) 형상화하는(shaping) 단계를 포함하여 이루어지는 것을 특징으로 하는 메모리 디바이스 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/168,203 | 2005-06-28 | ||
| US11/168,203 US20060289970A1 (en) | 2005-06-28 | 2005-06-28 | Magnetic shielding of MRAM chips |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070001015A true KR20070001015A (ko) | 2007-01-03 |
Family
ID=37101590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060058524A KR20070001015A (ko) | 2005-06-28 | 2006-06-28 | Ｍｒａｍ 칩의 자기 차폐 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060289970A1 (ko) |
| EP (1) | EP1739748A2 (ko) |
| KR (1) | KR20070001015A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9893020B2 (en) | 2015-09-09 | 2018-02-13 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN110620174A (zh) * | 2018-06-18 | 2019-12-27 | 台湾积体电路制造股份有限公司 | 存储器器件 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059839A (ja) * | 2004-08-17 | 2006-03-02 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7667333B2 (en) * | 2006-01-27 | 2010-02-23 | Infineon Technologies Ag | Stack of semiconductor chips |
| US8269319B2 (en) * | 2006-10-13 | 2012-09-18 | Tessera, Inc. | Collective and synergistic MRAM shields |
| KR100832583B1 (ko) * | 2007-01-04 | 2008-05-27 | 한국과학기술연구원 | 누설자장을 이용한 스핀 트랜지스터 |
| TWI339432B (en) * | 2007-08-13 | 2011-03-21 | Ind Tech Res Inst | Magnetic shielding package structure of a magnetic memory device |
| US20090273044A1 (en) * | 2008-05-05 | 2009-11-05 | Rainer Leuschner | Semiconductor Device, Memory Module, and Method of Manufacturing a Semiconductor Device |
| JP2012109307A (ja) * | 2010-11-15 | 2012-06-07 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| TWM409527U (en) * | 2011-02-23 | 2011-08-11 | Azurewave Technologies Inc | Forming integrated circuit module |
| CN103456356A (zh) | 2012-05-31 | 2013-12-18 | 三星电子株式会社 | 半导体存储器装置和相关的操作方法 |
| US9378793B2 (en) | 2012-12-20 | 2016-06-28 | Qualcomm Incorporated | Integrated MRAM module |
| US8952504B2 (en) * | 2013-02-08 | 2015-02-10 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (MRAM) |
| JP6010005B2 (ja) * | 2013-09-09 | 2016-10-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9041130B2 (en) * | 2013-09-09 | 2015-05-26 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| JP6074345B2 (ja) * | 2013-09-24 | 2017-02-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP6233285B2 (ja) * | 2014-11-28 | 2017-11-22 | 三菱電機株式会社 | 半導体モジュール、電力変換装置 |
| US10475985B2 (en) * | 2015-03-26 | 2019-11-12 | Globalfoundries Singapore Pte. Ltd. | MRAM magnetic shielding with fan-out wafer level packaging |
| US10510946B2 (en) | 2015-07-23 | 2019-12-17 | Globalfoundries Singapore Pte. Ltd. | MRAM chip magnetic shielding |
| KR102354370B1 (ko) | 2015-04-29 | 2022-01-21 | 삼성전자주식회사 | 쉴딩 구조물을 포함하는 자기 저항 칩 패키지 |
| US10096768B2 (en) | 2015-05-26 | 2018-10-09 | Globalfoundries Singapore Pte. Ltd. | Magnetic shielding for MTJ device or bit |
| CN107978531A (zh) * | 2016-10-25 | 2018-05-01 | 上海磁宇信息科技有限公司 | 磁存储芯片封装的磁屏蔽方法 |
| US11177318B2 (en) | 2018-01-29 | 2021-11-16 | Agency For Science, Technology And Research | Semiconductor package and method of forming the same |
| US11088083B2 (en) | 2018-06-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | DC and AC magnetic field protection for MRAM device using magnetic-field-shielding structure |
| US10998489B2 (en) | 2019-01-14 | 2021-05-04 | Nxp B.V. | Magnetic shielding structure for MRAM array |
| CN113014401A (zh) * | 2021-02-19 | 2021-06-22 | 深圳市众芯诺科技有限公司 | 一种抗干扰的3c融合数字信息通信芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6625040B1 (en) * | 2000-08-31 | 2003-09-23 | Micron Technology, Inc. | Shielded PC board for magnetically sensitive integrated circuits |
| US6906396B2 (en) * | 2002-01-15 | 2005-06-14 | Micron Technology, Inc. | Magnetic shield for integrated circuit packaging |
| US6940153B2 (en) * | 2003-02-05 | 2005-09-06 | Hewlett-Packard Development Company, L.P. | Magnetic shielding for magnetic random access memory card |
-
2005
- 2005-06-28 US US11/168,203 patent/US20060289970A1/en not_active Abandoned
-
2006
- 2006-06-28 KR KR1020060058524A patent/KR20070001015A/ko not_active Application Discontinuation
- 2006-06-28 EP EP06116230A patent/EP1739748A2/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9893020B2 (en) | 2015-09-09 | 2018-02-13 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN110620174A (zh) * | 2018-06-18 | 2019-12-27 | 台湾积体电路制造股份有限公司 | 存储器器件 |
| KR20190142727A (ko) * | 2018-06-18 | 2019-12-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 자기장 차폐 구조물을 사용한 외부 자기장으로부터의 mram의 보호 |
| CN110620174B (zh) * | 2018-06-18 | 2022-11-18 | 台湾积体电路制造股份有限公司 | 存储器器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060289970A1 (en) | 2006-12-28 |
| EP1739748A2 (en) | 2007-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070001015A (ko) | Ｍｒａｍ 칩의 자기 차폐 | |
| JP6010005B2 (ja) | 半導体装置及びその製造方法 | |
| US6962833B2 (en) | Magnetic shield for integrated circuit packaging | |
| US7829980B2 (en) | Magnetoresistive device and method of packaging same | |
| US6567299B2 (en) | Magnetic memory device and magnetic substrate | |
| KR101656330B1 (ko) | 자기저항 랜덤 액세스 메모리(mram)를 위한 작은 폼 팩터 자기 실드 | |
| US8269319B2 (en) | Collective and synergistic MRAM shields | |
| US9893020B2 (en) | Semiconductor device | |
| TWI700693B (zh) | 記憶體裝置以及製造記憶體裝置的方法 | |
| WO2011046091A1 (ja) | 磁性体装置 | |
| US9607950B2 (en) | Package substrate and semiconductor package including the same | |
| US6967390B2 (en) | Electronic component and method of manufacturing same | |
| US11749617B2 (en) | Package structure and method for fabricating the same | |
| WO2011111789A1 (ja) | 磁性体装置及びその製造方法 | |
| KR102624903B1 (ko) | 자기 차폐층을 구비한 mram 패키지 및 이의 제조방법 | |
| US20200350363A1 (en) | Semiconductor package and method of forming the same | |
| JP2005340237A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |