TW201508961A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201508961A
TW201508961A TW103106294A TW103106294A TW201508961A TW 201508961 A TW201508961 A TW 201508961A TW 103106294 A TW103106294 A TW 103106294A TW 103106294 A TW103106294 A TW 103106294A TW 201508961 A TW201508961 A TW 201508961A
Authority
TW
Taiwan
Prior art keywords
soft magnetic
semiconductor device
magnetoresistive memory
sealing resin
magnetic material
Prior art date
Application number
TW103106294A
Other languages
English (en)
Inventor
Yusuke Akada
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201508961A publication Critical patent/TW201508961A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本發明提供一種可有效地降低外部磁場之影響之半導體裝置。 半導體裝置100包括:基板101;磁阻記憶體晶片102,其安裝於基板101;第1軟磁性體103,其配置於基板101與磁阻記憶體晶片102之間,且覆蓋磁阻記憶體晶片102之背面;第2軟磁性體104,其覆蓋磁阻記憶體晶片102之正面;及第3軟磁性體105,其覆蓋磁阻記憶體晶片102之側面。

Description

半導體裝置 [關聯申請]
本申請案享有以日本專利申請案2013-174391號(申請日:2013年8月26日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種具備磁阻記憶體之半導體裝置。
現在,各種半導體記憶體不斷被開發並實用化。於半導體記憶體中,利用磁力之磁阻記憶體(magnetoresistive random memory:MRAM)不斷被實用化。磁阻記憶體係利用磁力之記憶元件,有所保持之資訊因外部磁場之影響而丟失之虞。
因此,於先前之磁阻記憶體,為了抑制外部磁場之影響,而提出有在磁阻記憶體之正面(第1主面)與背面(第2主面)配置軟磁性材料。藉由配置軟磁性材料,而使外部磁場選擇性地透過軟磁性材料,因此可抑制外部磁場對磁阻記憶體造成之影響。
然而,於上述提案之情形時,與對相對於磁阻記憶體之主面沿平行方向入射之磁場之屏蔽效果相比,對相對於磁阻記憶體之主面沿垂直方向入射之磁場之屏蔽效果較弱。
本發明所欲解決之問題在於提供一種可更有效地降低外部磁場之影響之半導體裝置。
實施形態之半導體裝置包括:基板;磁阻記憶體晶片,其安裝於基板;第1軟磁性體,其配置於基板與磁阻記憶體晶片之間,且覆蓋磁阻記憶體晶片之背面;第2軟磁性體,其覆蓋磁阻記憶體晶片之正面;及第3軟磁性體,其覆蓋磁阻記憶體晶片之側面。
BH、BV‧‧‧磁場
F‧‧‧接著劑
P‧‧‧焊墊
T1‧‧‧外部連接端子
T2‧‧‧連接端子
W‧‧‧接合線
S‧‧‧正面
10、100、100A、200、200A、300、300A、400、500、600、700‧‧‧半導體裝置
101‧‧‧配線基板
101H‧‧‧正面
101R‧‧‧背面
102‧‧‧磁阻記憶體晶片
102A、102B、102C、102D‧‧‧側面
102H‧‧‧正面
102R‧‧‧背面
103‧‧‧第1軟磁性體
103a‧‧‧端部
103b‧‧‧平坦部
103c‧‧‧立起部
103d‧‧‧水平延伸部
104‧‧‧第2軟磁性體
105‧‧‧第3軟磁性體
106‧‧‧密封樹脂
107‧‧‧填充材料
圖1(a)-(c)係第1實施形態之半導體裝置之構成圖。
圖2係表示藉由第1實施形態之半導體裝置而產生之磁屏蔽效果之圖。
圖3係表示藉由比較例之半導體裝置而產生之磁屏蔽效果之圖。
圖4(a)-(c)係第2實施形態之半導體裝置之構成圖。
圖5(a)-(c)係第3實施形態之半導體裝置之構成圖。
圖6(a)-(c)係第1至第3實施形態之變化例之半導體裝置之構成圖。
圖7(a)-(c)係第4實施形態之半導體裝置之構成圖。
圖8(a)-(c)係第5實施形態之半導體裝置之構成圖。
圖9(a)-(c)係第6實施形態之半導體裝置之構成圖。
圖10(a)-(c)係第7實施形態之半導體裝置之構成圖。
以下,參照圖1至圖10對實施形態之半導體裝置及半導體裝置之製造方法進行說明。於各實施形態之圖式中,對實質上相同之構成部位標註相同之符號,並省略一部分說明。但是,圖式係模式性者,厚度與平面尺寸之關係、各層之厚度之比率等與現實者不同。存在如下情形:說明中之表示上下等方向之用語指示將下述半導體基板之電路形成面側設為上之情形時之相對方向,與以重力加速度方向作為基準之現實方向不同。
(第1實施形態)
圖1係第1實施形態之半導體裝置100之構成圖。圖1(a)係半導體裝置100之俯視圖。圖1(b)係半導體裝置100之前視圖。圖1(c)係半導體裝置100之側視圖。
半導體裝置100包括:配線基板101、磁阻記憶體晶片(magnetoresistive random memory:MRAM)102、第1軟磁性體103、第2軟磁性體104、第3軟磁性體105、及密封樹脂106。於圖1中,以鏈線表示密封樹脂106而圖示出密封樹脂106內。
配線基板101係用以安裝磁阻記憶體晶片102之基板。於配線基板101之背面101R設置有外部連接端子T1。於配線基板101之正面101H設置有與磁阻記憶體晶片102之連接端子T2。
磁阻記憶體晶片102於俯視時具有矩形形狀。於磁阻記憶體晶片102設置有用以與配線基板101連接之焊墊P。磁阻記憶體晶片102之焊墊P與配線基板101之連接端子T2係藉由接合線W而電性連接。
第1軟磁性體103係配置於配線基板101與磁阻記憶體晶片102之間,且覆蓋磁阻記憶體晶片102之背面102R。第2軟磁性體104係配置於磁阻記憶體晶片102上,且覆蓋磁阻記憶體晶片102之正面102H。第3軟磁性體105覆蓋磁阻記憶體晶片102之對向之側面102A、102B。再者,磁阻記憶體晶片102之側面102C、102D為了避免與接合線W相妨而未被第3軟磁性體105覆蓋。
第3軟磁性體105係與第1軟磁性體103一體成形。作為將第1及第3軟磁性體103、105加工成如圖1所示之形狀之方法,例如,可列舉加壓加工或蝕刻加工。再者,藉由在加工後使第1及第3軟磁性體退火(熱處理),可提高第1及第3軟磁性體之磁導率,從而可更有效地屏蔽外部磁場。
作為第1至第3軟磁性體103~105之材料,只要為磁導率較高之材料,則可使用各種材料。例如,可使用鐵(Fe)、鎳(Ni)、鈷(Co)等 軟磁性金屬或矽鋼(Fe-Si)、碳鋼(Fe-C)、鎳鐵合金(Fe-Ni)、肥粒鐵不鏽鋼等軟磁性合金。
第1至第3軟磁性體103~105具有作為磁阻記憶體晶片102之磁屏之功能。第1至第3軟磁性體103~105之厚度分別較佳為大於等於50μm且小於等於500μm。若第1至第3軟磁性體103~105之厚度分別未達50μm,則有無法獲得充分之磁屏蔽效果之虞。若第1至第3軟磁性體103~105之厚度分別超過500μm,則會妨礙半導體裝置100之小型化或薄型化。
第1及第3軟磁性體103、105係藉由接著劑F而接著於配線基板101之正面101H。磁阻記憶體晶片102係藉由接著劑F而接著於第1軟磁性體103上。第2軟磁性體102係藉由接著劑F而接著於磁阻記憶體晶片102上。
密封樹脂106係密封磁阻記憶體晶片102、第1至第3軟磁性體103~105、及接合線W者。對於密封樹脂106,例如使用如環氧樹脂之熱固性樹脂。
圖2係表示半導體裝置100之磁屏蔽效果之圖。圖2表示半導體裝置100之剖面。如圖2所示,半導體裝置100藉由覆蓋磁阻記憶體晶片102之正面102H及背面102R之第1及第2軟磁性體103、104而屏蔽自橫向之磁場BH。藉由覆蓋磁阻記憶體晶片102之對向之側面102A、102B之第3軟磁性體105而屏蔽自縱向之磁場BV
圖3係表示比較例之半導體裝置10之磁屏蔽效果之圖。圖3表示半導體裝置10之剖面。圖3所示之半導體裝置10除了不具有覆蓋磁阻記憶體晶片102之對向之側面102A、102B之第3軟磁性體105以外,具有與圖1所示之半導體裝置100相同之構成。再者,對與參照圖1所說明之半導體裝置100相同之構成標註相同之符號且省略重複之說明。
如圖3所示,比較例之半導體裝置10藉由覆蓋磁阻記憶體晶片 102之正面102H及背面102R之第1及第2軟磁性體103、104而屏蔽自橫向之磁場BH。然而,由於不存在覆蓋磁阻記憶體晶片102之對向之側面102A、102B之第3軟磁性體105,故而對自縱向之磁場BV之屏蔽效果較對自橫向之磁場BH之屏蔽效果弱。
如上所述,由於第1實施形態之半導體裝置100具備覆蓋磁阻記憶體晶片102之對向之側面102A、102B之第3軟磁性體105,故而可對磁阻記憶體晶片102之主面(正面102H、背面102R)更有效地屏蔽縱向之磁場BV
(第2實施形態)
圖4係第2實施形態之半導體裝置200之構成圖。圖4(a)係半導體裝置200之俯視圖。圖4(b)係半導體裝置200之前視圖。圖4(c)係半導體裝置200之側視圖。於圖4中,以鏈線表示密封樹脂106而圖示出密封樹脂106內。
於第1實施形態之半導體裝置100中,第2軟磁性體104係以被覆在第3軟磁性體105之上表面之方式配置。另一方面,於第2實施形態之半導體裝置200中,第2軟磁性體104係以收容於覆蓋磁阻記憶體晶片102之側面102A、102B之第3軟磁性體105內之方式配置。第2實施形態之半導體裝置200之該方面與第1實施形態之半導體裝置100不同。其他構成與半導體裝置100相同,故而省略重複之說明。第2實施形態之半導體裝置200顯示與第1實施形態之半導體裝置100相同之效果。
(第3實施形態)
圖5係第3實施形態之半導體裝置300之構成圖。圖5(a)係半導體裝置300之俯視圖。圖5(b)係半導體裝置300之前視圖。圖5(c)係半導體裝置300之側視圖。於圖5中,以鏈線表示密封樹脂106而圖示出密封樹脂106內。
如圖5所示,於第3實施形態之半導體裝置300中,第3軟磁性體105係與第2軟磁性體104一體成形之方面與參照圖1所說明之第1實施形態之半導體裝置100不同。由於其他構成與第1實施形態之半導體裝置100相同,故而省略重複之說明。又,關於效果,與第1實施形態之半導體裝置100相同。
(第1至第3實施形態之變化例)
圖6係第1至第3實施形態之變化例之半導體裝置100A~300A之構成圖。圖6(a)係第1實施形態之變化例之半導體裝置100A之前視圖。圖6(b)係第2實施形態之變化例之半導體裝置200A之前視圖。圖6(c)係第3實施形態之變化例之半導體裝置300A之前視圖。
如圖6(a)~圖6(c)所示,第1至第3實施形態之變化例之半導體裝置100A~300A在第1軟磁性體103與第3軟磁性體105之間隙、或第2軟磁性體104與第3軟磁性體105之間隙填充有含有軟磁性體之粒子(填料)之填充材料107。
圖6(a)~圖6(c)所示之半導體裝置100A~300A由於在第1軟磁性體103與第3軟磁性體105之間隙、或第2軟磁性體104與第3軟磁性體105之間隙填充有填充材料107,故而可更有效地屏蔽外部磁場。其他效果與分別參照圖1、圖4、圖5所說明之第1至第3實施形態之半導體裝置100~300相同。
(第4實施形態)
圖7係第4實施形態之半導體裝置400之構成圖。圖7(a)係半導體裝置400之俯視圖。圖7(b)係圖7(a)之線段X-X處之剖面圖。圖7(c)係圖7(a)之線段Y-Y處之剖面圖。於圖7(a)中,省略了密封樹脂106及第2、第3軟磁性體104、105之圖示。
於第4實施形態之半導體裝置400中,將覆蓋磁阻記憶體晶片102之上表面及側面之第2及第3軟磁性體104、105形成於密封樹脂106之 表面。軟磁性體104、105可藉由例如鍍敷法或濺鍍法而形成於密封樹脂106之表面。
於第4實施形態之半導體裝置400中,由於在密封樹脂106之表面形成有軟磁性體104、105,故而軟磁性體不會妨礙接合線。因此,能以軟磁性體覆蓋磁阻記憶體晶片102之四側面。
於配線基板101之背面設置有外部連接端子T1。因此,無法藉由鍍敷法或濺鍍法於配線基板101之背面形成第1軟磁性體103。因此,於半導體裝置400中,在配線基板101與磁阻記憶體晶片102之間配置覆蓋磁阻記憶體晶片102之背面之第1軟磁性體103,且使第1軟磁性體103之側面自密封樹脂106露出。
藉由使第1軟磁性體103之側面自密封樹脂106露出,從而第1軟磁性體103與形成於密封樹脂106之表面之第2及第3軟磁性體104、105電性連接。
如上所述,於第4實施形態之半導體裝置400中,能以軟磁性體覆蓋磁阻記憶體晶片102之四側面。因此,對外部磁場之屏蔽效果大幅度提高。其他效果與參照圖1所說明之第1實施形態之半導體裝置100之效果相同。
(第5實施形態)
圖8係第5實施形態之半導體裝置500之構成圖。圖8(a)係半導體裝置500之俯視圖。圖8(b)係圖8(a)之線段X-X處之剖面圖。圖8(c)係圖8(a)之線段Y-Y處之剖面圖。於圖8(a)中,省略第2軟磁性體104之圖示,又,以局部剖面表示密封樹脂106及第3軟磁性體105。
第5實施形態之半導體裝置500與第4實施形態之半導體裝置400同樣地,將覆蓋磁阻記憶體晶片102之上表面及側面之第2及第3軟磁性體104、105形成於密封樹脂106之表面。軟磁性體104、105可藉由例如鍍敷法或濺鍍法而形成於密封樹脂106之表面。
於半導體裝置500中,覆蓋磁阻記憶體晶片102之背面之第1軟磁性體103係配置於配線基板101與磁阻記憶體晶片102之間。第1軟磁性體103之側面自密封樹脂106露出。自密封樹脂106露出之第1軟磁性體103之側面與形成於密封樹脂106之表面之第2及第3軟磁性體104、105電性連接。
成為與第2及第3軟磁性體104、105之電性連接部之第1軟磁性體103之側面呈梳齒狀自密封樹脂106露出。即,第1軟磁性體103具有以呈梳齒狀自密封樹脂106露出之方式而分割之端部103a,該等梳齒狀端部103a與第3軟磁性體105電性連接。於鄰接之梳齒狀端部103a之間填充有密封樹脂106。
如此,藉由將成為與第2及第3軟磁性體104、105之電性連接部之第1軟磁性體103之端部103a分割成梳齒狀,而可提高半導體裝置500之製造步驟中之單片化步驟之效率或精度等。
即,半導體裝置500例如以如下方式製作。首先,於多數片式之集合基板之各配線基板區域(101)上配置成為第1軟磁性體103之軟磁性體。軟磁性體具有與複數個配線基板區域(101)對應之形狀。於集合基板之各配線基板區域(101)內之軟磁性體上分別搭載磁阻記憶體晶片102。藉由接合線W將各配線基板區域(101)之連接端子T2與磁阻記憶體晶片102之焊墊P電性連接。將搭載於多數片式之集合基板上之複數個磁阻記憶體晶片102總括地進行樹脂密封。
將包含複數個磁阻記憶體晶片102之樹脂密封體根據各配線基板區域(101)而切斷。即,將包含集合基板、軟磁性體、及密封樹脂層之樹脂密封體整體切斷,並將形成第2及第3軟磁性體104、105之前階段之封裝體單片化。對於配置於集合基板上之軟磁性體使用作為延展性材料之金屬材料,相對於此,對於密封樹脂層使用脆性材料。雖然密封樹脂層含有熱固性樹脂等樹脂成分,但由於密封樹脂層之大部分 包含氧化矽粉末等無機填料,故而可將密封樹脂層整體看作脆性材料。
於利用金剛石刀片等將樹脂密封體切斷之情形時,將包含延展性材料之軟磁性體與包含脆性材料之密封樹脂層同時切斷。此時,若使用對應於切斷密封樹脂層之刀片,則軟磁性體之切斷效率較低,又,根據情形會因金屬材料之纏繞等而導致刀片之鋒銳度下降。於此種樹脂密封體之切斷步驟中,藉由將第1軟磁性體103之端部103a分割成梳齒狀,可抑制軟磁性體之切斷效率之下降或刀片之鋒銳度之下降等。
即,第1軟磁性體103之被分割為梳齒狀之端部103a於切斷前之階段中構成局部地連結鄰接之軟磁性體103間之連結部。根據此種具有連結部之軟磁性體,可較平板狀之軟磁性體減少利用刀片切斷之體積。因此,於樹脂密封體之切斷步驟中,可抑制軟磁性體之切斷效率之下降或刀片之鋒銳度之下降等。因此,可謀求半導體裝置500之製造效率之提高或製造成本之降低等。其他效果與參照圖7所說明之第4實施形態之半導體裝置400相同。
(第6實施形態)
圖9係第6實施形態之半導體裝置600之構成圖。圖9(a)係半導體裝置600之俯視圖。圖9(b)係圖9(a)之線段X-X處之剖面圖。圖9(c)係圖9(a)之線段Y-Y處之剖面圖。於圖9(a)中,省略第2軟磁性體104之圖示,又,以局部剖面表示密封樹脂106及第3軟磁性體105。
第6實施形態之半導體裝置600與第5實施形態之半導體裝置500同樣地,將覆蓋磁阻記憶體晶片102之上表面及側面之軟磁性體104、105形成於密封樹脂106之表面。軟磁性體104、105可藉由例如鍍敷法或濺鍍法而形成於密封樹脂106表面。
於半導體裝置600中,覆蓋磁阻記憶體晶片102之背面之第1軟磁 性體103係配置於配線基板101與磁阻記憶體晶片102之間。第1軟磁性體103包含:平坦部103b,其具有供搭載磁阻記憶體晶片102之正面S;立起部103c,其自平坦部103b朝向正面S所面對之方向、例如相對於正面S垂直之方向彎曲;及水平延伸部103d,其自立起部103c朝向正面S之面方向、即與正面S平行之方向彎曲。
第1軟磁性體103之水平延伸部103d之側面自密封樹脂106露出,以與形成於密封樹脂106之表面之第2及第3軟磁性體104、105電性連接。成為與軟磁性體104、105之電性連接部之水平延伸部103d之側面呈梳齒狀自密封樹脂106露出。即,第1軟磁性體103之水平延伸部103d具有以呈梳齒狀自密封樹脂106露出之方式而分割之端部103a,該等梳齒狀端部103a與第3軟磁性體105電性連接。於鄰接之梳齒狀端部103a之間填充有密封樹脂106。
如此,藉由將成為與第2及第3軟磁性體104、105之電性連接部之第1軟磁性體103之端部103a(水平延伸部103d之端部103a)分割成梳齒狀,而與第5實施形態之半導體裝置500同樣地,可提高半導體裝置600之製造步驟中之單片化步驟之效率或精度等。因此,可謀求半導體裝置600之製造效率之提高或製造成本之降低等。
進而,於未將水平延伸部103d之端部103a分割成梳齒狀之情形時,有於水平延伸部103d之上部與下部密封樹脂106被分割而產生密封樹脂106之局部剝離等之虞。相對於此,藉由將水平延伸部103d之端部103a分割為梳齒狀,從而位於密封樹脂106之端部103a間之部分連接水平延伸部103d之上部與下部,故而抑制密封樹脂106之剝離等。因此,可使半導體裝置600之製造性或可靠性等提高。其他效果與參照圖7所說明之第4實施形態之半導體裝置400相同。
(第7實施形態)
圖10係第7實施形態之半導體裝置700之構成圖。圖10(a)係第7實 施形態之半導體裝置700之前視圖。圖10(b)係圖10(a)之線段X-X處之剖面圖。圖10(c)係圖10(a)之線段Y-Y處之剖面圖。於圖10(a)中,省略了密封樹脂106及第2軟磁性體104之圖示。
第7實施形態之半導體裝置700與第1實施形態同樣地,具有將第1軟磁性體103與第3軟磁性體105一體成形而成之軟磁性體。於密封樹脂106之表面形成有覆蓋磁阻記憶體晶片102之正面102H之第2軟磁性體104。與第1軟磁性體103一體成形之第3軟磁性體105之上表面較佳為自密封樹脂106露出。藉由使第3軟磁性體105之上表面自密封樹脂106露出,從而第3軟磁性體105與形成於密封樹脂106表面之第2軟磁性體104電性連接。
於第7實施形態之半導體裝置700中,第2軟磁性體104亦可以覆蓋密封樹脂106之整個表面之方式形成,但由於磁阻記憶體晶片102之對向之側面102A、102B由第3軟磁性體105覆蓋,故而第2軟磁性體104亦可除該部分以外而形成。進而,第3軟磁性體105之上表面亦可以呈梳齒狀自密封樹脂106露出之方式分割。根據第7實施形態之半導體裝置700,與第4實施形態之半導體裝置400同樣地,可使對外部磁場之屏蔽效果提高。關於其他效果,與參照圖1所說明之第1實施形態之半導體裝置100之效果相同。
已對本發明之若干個實施形態進行了說明,但並不限定於各實施形態所示之構成、各種條件,該等實施形態係作為示例而提出者,並非意欲限定發明之範圍。該等新穎之實施形態能以其他各種形態實施,且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨,並且包含於申請專利範圍所記載之發明及其均等之範圍內。
關於上述實施形態之半導體裝置,附記以下之構成。
(附記1)
一種半導體裝置,其包括:基板;磁阻記憶體晶片,其安裝於上述基板;密封樹脂,其密封上述磁阻記憶體晶片;第1軟磁性體,其配置於上述基板與上述磁阻記憶體晶片之間,且覆蓋上述磁阻記憶體晶片之背面;第2軟磁性體,其覆蓋上述磁阻記憶體晶片之正面;及第3軟磁性體,其覆蓋上述磁阻記憶體晶片之側面;且上述第2及第3軟磁性體係設置於上述密封樹脂之表面,上述第1軟磁性體自上述密封樹脂露出,以與上述第2軟磁性體或上述第3軟磁性體電性連接。
(附記2)
如附記1之半導體裝置,其中上述第1軟磁性體具有以呈梳齒狀自上述密封樹脂露出之方式被分割之端部,且上述梳齒狀之端部與上述第3軟磁性體電性連接。
(附記3)
如附記1之半導體裝置,其中上述第1軟磁性體包括:平坦部,其具有供搭載上述磁阻記憶體晶片之正面;立起部,其自上述平坦部朝向上述正面所面對之方向彎曲;及水平延伸部,其自上述立起部朝向上述正面之面方向彎曲;且上述水平延伸部具有以呈梳齒狀自上述密封樹脂露出之方式被分割之端部,且上述梳齒狀之端部與上述第3軟磁性體電性連接。
F‧‧‧接著劑
P‧‧‧焊墊
T1‧‧‧外部連接端子
T2‧‧‧連接端子
W‧‧‧接合線
100‧‧‧半導體裝置
101‧‧‧配線基板
101H‧‧‧正面
101R‧‧‧背面
102‧‧‧磁阻記憶體晶片
102A、102B、102C、102D‧‧‧側面
102H‧‧‧正面
102R‧‧‧背面
103‧‧‧第1軟磁性體
104‧‧‧第2軟磁性體
105‧‧‧第3軟磁性體
106‧‧‧密封樹脂

Claims (5)

  1. 一種半導體裝置,其包括:基板;磁阻記憶體晶片,其安裝於上述基板;第1軟磁性體,其配置於上述基板與上述磁阻記憶體晶片之間,且覆蓋上述磁阻記憶體晶片之背面;第2軟磁性體,其覆蓋上述磁阻記憶體晶片之正面;及第3軟磁性體,其覆蓋上述磁阻記憶體晶片之側面。
  2. 如請求項1之半導體裝置,其中上述第1至第3軟磁性體之厚度大於等於50μm且小於等於500μm。
  3. 如請求項1或2之半導體裝置,其進而包括密封上述磁阻記憶體晶片之密封樹脂,且上述第2軟磁性體係設置於上述密封樹脂之表面。
  4. 如請求項1或2之半導體裝置,其中上述第3軟磁性體係與上述第1軟磁性體或上述第2軟磁性體一體地成形。
  5. 如請求項1或2之半導體裝置,其進而包括填充材料,該填充材料將上述第1軟磁性體與上述第3軟磁性體之間隙、及上述第2軟磁性體與上述第3軟磁性體之間隙之至少一者填充,且包含軟磁性體。
TW103106294A 2013-08-26 2014-02-25 半導體裝置 TW201508961A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013174391 2013-08-26

Publications (1)

Publication Number Publication Date
TW201508961A true TW201508961A (zh) 2015-03-01

Family

ID=52833016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106294A TW201508961A (zh) 2013-08-26 2014-02-25 半導體裝置

Country Status (3)

Country Link
JP (1) JP6220282B2 (zh)
CN (1) CN104425541A (zh)
TW (1) TW201508961A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962837B (zh) * 2017-05-17 2020-02-18 上海磁宇信息科技有限公司 SoC芯片局域磁屏蔽封装方法以及SoC芯片局域磁屏蔽封装件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
JP5354376B2 (ja) * 2009-11-27 2013-11-27 大日本印刷株式会社 半導体装置および半導体装置の製造方法
JP5127861B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 磁気メモリ
JP5483281B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置アセンブリ
JP5829562B2 (ja) * 2012-03-28 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP6220282B2 (ja) 2017-10-25
JP2015065397A (ja) 2015-04-09
CN104425541A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
US10333055B2 (en) Methods for magnetic sensor having non-conductive die paddle
TWI677118B (zh) 不揮發性磁性記憶元件之遮磁封裝
CN107887344B (zh) 电子封装结构及其制法
US9768154B2 (en) Semiconductor package and manufacturing method therefor
US9673151B2 (en) Semiconductor package having metal layer
US8963298B2 (en) EMI shielding package structure and method for fabricating the same
US20120133032A1 (en) Package having esd and emi preventing functions and fabrication method thereof
US10600743B2 (en) Ultra-thin thermally enhanced electro-magnetic interference shield package
US20140227830A1 (en) Method for fabricating quad flat non-leaded package structure with electromagnetic interference shielding function
US10109596B2 (en) Semiconductor device and method of manufacturing the same
JP2018170416A (ja) 電子部品モジュールの製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
JP2015115552A (ja) 半導体装置およびその製造方法
US20130093067A1 (en) Wafer level applied rf shields
JPWO2011046091A1 (ja) 磁性体装置
US9978690B2 (en) Semiconductor apparatus and manufacturing method for same
TW201508961A (zh) 半導體裝置
US20040159916A1 (en) Electronic component and method of manufacturing same
US9685412B2 (en) Semiconductor apparatus and manufacturing method for same
WO2011111789A1 (ja) 磁性体装置及びその製造方法
WO2011046090A1 (ja) 磁性体装置
TWI575671B (zh) 半導體封裝及其方法
JP5858335B2 (ja) 半導体装置
KR102176570B1 (ko) 전자 장치 및 그 제조 방법
JP2023088277A (ja) 半導体パッケージとその製造方法