JP2015192555A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015192555A
JP2015192555A JP2014069173A JP2014069173A JP2015192555A JP 2015192555 A JP2015192555 A JP 2015192555A JP 2014069173 A JP2014069173 A JP 2014069173A JP 2014069173 A JP2014069173 A JP 2014069173A JP 2015192555 A JP2015192555 A JP 2015192555A
Authority
JP
Japan
Prior art keywords
semiconductor device
soft magnetic
magnetic
interposer substrate
coated wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014069173A
Other languages
English (en)
Inventor
啓壽 山田
Keiji Yamada
啓壽 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014069173A priority Critical patent/JP2015192555A/ja
Priority to US14/618,328 priority patent/US20150279791A1/en
Publication of JP2015192555A publication Critical patent/JP2015192555A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract


【課題】 小型アンテナ及び放射妨害電波測定システムを提供すること。
【解決手段】 スイッチング電源回路の一部又は全てを搭載し、かつ半導体素子を搭載した半導体装置において、中心導体を軟磁性体により被覆して成る線路を備えた半導体装置である。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、携帯電話やタブレット端末、ノート型パーソナルコンピュータ（ノートＰＣ）のようなモバイル通信機器等には、半導体素子をオン・オフ制御するスイッチング電源が用いられる。このスイッチング電源は、例えば半導体パッケージに内蔵できるような小型化が要求されている。このようなスイッチング電源としては、例えばスイッチング周波数がＭＨｚ帯となる高速スイッチング電源の実現が望まれている。
このようなスイッチング電源としては、例えばインダクタを用いたブーストコンバータが用いられる。このブーストコンバータは、高い電力効率で、大きな電流を出力でき、かつ応答速度が速く、小型化を実現して半導体パッケージに内蔵できるものである。
特開２００８−２１９９６号公報
スイッチング電源に用いられるインダクタとしては、磁性体を用いない空心のものがある。この空心のインダクタを用いたスイッチング電源では、インダクタの占有面積が大きく、かつインダクタからの不要な放射ノイズが大きい、同じインダクタの設計でもパッケージ基板等の配線のパターンによりインダクタンスが大きく変化するなどの課題がある。
そこで、線路の全長が短く、占有面積が小さく、不要放射ノイズが小さく、パッケージ基板等の配線のパターンによりインダクタンスが大きく変化しないインダクタを搭載した半導体装置を提供することを目的とする。
実施形態によれば、スイッチング電源回路の一部又は全てを搭載し、かつ半導体素子を搭載した半導体装置において、中心導体を軟磁性体により被覆して成る線路を備えた半導体装置である。
第１の実施の形態に関わる半導体装置としての半導体パッケージを示す断面図である。 同半導体パッケージの外部接続端子となる半田ボール、線路等の部品実装、及びインターポーザ基板下面（底面）のパターンを示す底面図である。 同半導体パッケージに実装される軟磁性体に被覆された線路を示す構造図である。 同半導体パッケージにおける磁性被覆線の中心導体の断面形状を示す図である。 同半導体パッケージにおける磁性被覆線の製造方法の一例を示す図である。 同半導体パッケージの製造方法の一例を示す図である。 同半導体パッケージにおける磁性被覆線に用いるＣｏＮｂＺｒの比透磁率の周波数特性を表す図である。 空心のインダクタと磁性被覆線によるインダクタとの各インダクタンスの周波数特性の解析結果を示す図である。 空心のインダクタと磁性被覆線によるインダクタとのノイズ抑制量の指標となるＰloss／Ｐinの周波数特性を示す図である。 インターポーザ基板のパターンによる周波数２０ＭＨｚのインダクタンスの変化率に関する電磁界解析結果を示す図である。
［第１の実施の形態］
以下、第１の実施の形態について図面を参照して説明する。
図１は半導体装置としての半導体パッケージ１の断面図を示す。この半導体パッケージ１には、複数の配線が形成されたインターポーザ基板２が設けられている。このインターポーザ基板２は、絶縁基材３と、この絶縁基材３の上面側に形成された第１配線層４と、同インターポーザ基板２の下面（底面）側に形成された第２配線層５とから成る。第１配線層４と第２配線層５とには、それぞれ複数の配線が形成されている。尚、本実施の形態ではインターポーザ基板２の配線層が２層の場合について示すが、配線層の層数は２層に限るものではなく、３層以上の配線層がある場合にも適用できる。
インターポーザ基板２に形成された第１配線層４の上面には、半導体素子６が実装されている。半導体素子６は、単一である場合と、複数である場合とがある。図１では半導体素子６が複数ある場合を示す。半導体素子６の最上層の半導体素子６の上面には、スイッチング電源のスイッチング素子７及び半導体素子８が実装されている。半導体素子６と半導体素子８は機能が異なる。また、半導体素子８が無い場合もある。またスイッチング素子７は、半導体素子６の上面にあるとは限らず、インターポーザ基板２の上面、または下面に実装される場合もある。これらスイッチング素子７や半導体素子８、第１配線層４の各間は、導電部としての複数のワイヤ９が接続され、互いに電気的に接続されている。なお、インターポーザ基板２には、上面と下面との間を貫く複数の貫通孔が設けられ、当該貫通孔を介して第１配線層４と第２配線層５とを電気的に接続可能にしている。
インターポーザ基板２の上面に形成された第１配線層４や、複数の半導体素子６、スイッチング素子７、半導体素子８、複数のワイヤ９は、樹脂により封止（以下、封止樹脂１０と称する）され、パッケージ化された半導体装置（半導体パッケージ１）となる。
図２はインターポーザ基板２の下面に実装される半田ボール１１及び線路１２の部品実装を示す。インターポーザ基板２の下面側に形成された第２配線層５の上面には、当該インターポーザ基板２の外部接続端子となる複数の半田ボール１１が実装されている。これら半田ボール１１は、第２配線層５の上面からの高さｈが例えば０．２５ｍｍで形成されている。なお、インターポーザ基板２は、長方形の平面形状に形成されている。
線路１２は、スイッチング電源を構成するためのブーストコンバータのインダクタとなる。この線路１２は、後述するように中心導体２０を軟磁性体により被覆するので、以下、磁性被覆線１２と称する。この磁性被覆線１２は、半導体素子６が搭載されるインターポーザ基板２の上面とは反対の下面に実装される。この磁性被覆線１２の厚さは、半田ボール１１の直径よりも薄く形成される。
この磁性被覆線１２は、図２に示すようにインターポーザ基板２の下面における長方形状の直線状の各辺縁部に沿って例えば４本の磁性被覆線１２−１〜１２−４として実装されている。なお、磁性被覆線１２は、インターポーザ基板２の下面に実装するに限らず、インターポーザ基板２の上面に実装してもよい。
インターポーザ基板２の各コーナ部には、それぞれ対となる２つの電極Ｐ１１、Ｐ１２、・・・Ｐ４１、Ｐ４２が設けられている。Ｐ１１、Ｐ１２、・・・、Ｐ４１、Ｐ４２間は、それぞれインターポーザ基板２上の配線Ｌ１、Ｌ２、Ｌ３により接続されている。
４本の磁性被覆線１２−１〜１２−４は、それぞれ対の電極Ｐ１１、Ｐ１２、・・・、Ｐ４１、Ｐ４２に接続され、これら対の電極Ｐ１１、Ｐ１２、・・・、Ｐ４１、Ｐ４２を介して電気的に直列接続されている。例えば、磁性被覆線１２−１は、一端が電極Ｐ１１に接続されると共に他端が電極Ｐ１２に接続され、磁性被覆線１２−２は、一端が電極Ｐ２１に接続されると共に他端が電極Ｐ２２に接続され、これら磁性被覆線１２−１、１２−２が電気的に直列接続されている。
これら磁性被覆線１２−１〜１２−４は、インターポーザ基板２の各辺縁部に沿って１周実装されることにより、１巻のコイルとして形成される。すなわち、当該磁性被覆線１２−１〜１２−４の１巻のコイルは、スイッチング電源を構成するためのブーストコンバータのインダクタとなる。なお、磁性被覆線１２は、１巻のコイルに限らず、各磁性被覆線１２−１〜１２−４を含む複数の磁性被覆線をインターポーザ基板２の各辺縁部に沿って実装することにより、２巻以上のコイルを形成してもよい。
これら磁性被覆線１２−１〜１２−４を１巻以上のコイルを形成するためにインターポーザ基板２の各辺縁部に沿って実装する場合、これら磁性被覆線１２−１〜１２−４の一軸磁気異方性の容易軸方向Ｋは、図２に示すように１巻のコイルを巻く方向と同一方向に一致させている。
図３は磁性被覆線１２の構造図を示す。この磁性被覆線１２は、軟磁性体に被覆されたもので、中心導体２０と、軟磁性体層２１と、絶縁体２２とから成る。具体的に磁性被覆線１２は、中心導体２０を軟磁性体により被覆して軟磁性体層２１を形成し、この軟磁性体層２１の周りを絶縁体２２により被覆して成る。
中心導体２０は、電気抵抗を小さくする目的で導電率の高い材質が好ましく、例えばＣｕ、Ａｇ、Ａｕ、又はＡｌなどが用いられる。
軟磁性体層２１を形成する軟磁性体は、導電性の軟磁性体が用いられ、材質として例えばアモルファス構造のＣｏＮｂＺｒ、ＣｏＦｂＢ、グラニュラ構造のＣｏＺｒＯ、ＣｏＡｌＯ、多結晶構造のＮｉＦｅ等が用いられる。具体的に軟磁性体層２１は、磁性被覆線１２の長手方向に一軸磁気異方性が誘導されて成るものである。この軟磁性体層２１は、例えば、一軸磁気異方性の困難軸方向の比透磁率が１０００を有するＣｏ85Ｎｂ12Ｚｒ3により形成され、中心導体２０を被覆する。
この磁性被覆線１２は、当該線路１２間の短絡を防ぐ目的で、導電性の軟磁性体層２１の周囲を絶縁体２２により被覆する場合が多い。この絶縁体２２の材質は、例えばポリイミド等が用いられる。
ここで、軟磁性体層２１の厚さをｔｍ、半導体パッケージ１のスイッチング電源の基本周波数をｆ１、高い周波数の電流が磁性被覆線１２の表皮部分に対応する軟磁性体層２１に流れたときの電流の表皮深さをδ、軟磁性体層２１の厚さｔｍが軟磁性体層２１の表皮深さδと等しくなる周波数（以下、等厚の周波数と称する）をｆ２、軟磁性体層２１を形成する軟磁性体の強磁性共鳴周波数をｆ３とする。
しかるに、軟磁性体層２１の厚さｔｍは、半導体パッケージ１のスイッチング電源の基本周波数ｆ１において当該軟磁性体層２１に流れる電流の表皮厚さδよりも薄く形成される。
又、当該軟磁性体層２１の厚さｔｍは、当該軟磁性体層２１を形成する軟磁性体の強磁性共鳴周波数ｆ３において当該軟磁性体層２１に流れる電流の表皮厚さδよりも厚く形成される。
このような軟磁性体層２１の厚さｔｍに形成する理由は、磁性被覆線１２を流れる電流の経路となる軟磁性体層２１における表皮深さδが当該軟磁性体層２１の厚さｔｍよりも厚い低周波帯と、軟磁性体層２１における表皮深さδが当該軟磁性体層２１の厚さｔｍよりも薄い高周波帯とで異なるためである。
ここでの軟磁性体層２１における表皮深さδは、
により表される。
但し、ｆは周波数、σは軟磁性体の導電率、μ0は真空の透磁率、μrは軟磁性体の複素比透磁率、μr’は軟磁性体の複素比透磁率の実部の値、μr”は軟磁性体の複素比透磁率の虚部の値である。μr、μr’、μr”は周波数特性を持つ。
軟磁性体層２１に流れる電流の表皮深さδと軟磁性体の厚さｔｍとが等しくなる等厚の周波数ｆ２よりも十分に低い周波数では、電流は導電率が高い中心導体２０に流れる。このため、磁性被覆線１２の抵抗値は低く、伝送損失も低い。
又、当該周波数帯では、軟磁性体層２１により磁性被覆線１２の単位長さ当たりのインダクタンス値は、当該軟磁性体層２１を配置しない場合と比較して大きくなる。
従って、スイッチング電源の基本周波数ｆ１は、軟磁性体層２１に流れる電流の表皮深さδと軟磁性体の厚さｔｍとが等しくなる等厚の周波数ｆ２よりも低い周波数で信号伝送や電力伝送の周波数を設定する。
一方、軟磁性体層２１に流れる電流の表皮深さδと軟磁性体の厚さｔｍとが等しくなる等厚の周波数ｆ２よりも高い周波数帯では、電流は、主に導電率の比較的低い軟磁性体層２１に流れる。このため、磁性被覆線１２の抵抗値は大きくなり、伝送損失も大きくなる。
さらに、軟磁性体層２１の強磁性共鳴周波数ｆ３において軟磁性体層２１の複素比透磁率の虚部の値μr”は極大化するので、軟磁性体層２１の複素比透磁率μrの絶対値も極大化する。
この結果、軟磁性体層２１に流れる電流の表皮深さδと軟磁性体の厚さｔｍとが等しくなる等厚の周波数ｆ３において軟磁性体層２１は、表皮深さδが極小化し、非常に高抵抗、高損失な特性となる。
ここで、例えば、スイッチング電源の基本周波数ｆ１が２０ＭＨｚで、３００ＭＨｚ以上のノイズを抑制することを前提に、上記一軸磁気異方性の困難軸方向の比透磁率が１０００を有するＣｏ85Ｎｂ12Ｚｒ3により中心導体２０を被覆した磁性被覆線１２を用いる場合を考える。なお、ＣｏＮｂＺｒの導電率は、８．３×１０Ｓ／ｍ、強磁性共鳴周波数ｆ３は、８９０ＭＨｚである。
ＣｏＮｂＺｒの表皮深さδとＣｏＮｂＺｒの厚さｔｍとが等しくなる等厚の周波数ｆ２を３００ＭＨｚと設定すると、当該等厚の周波数ｆ２（＝３００ＭＨｚ）におけるＣｏＮｂＺｒの表皮深さδは１．０μｍになるので、ＣｏＮｂＺｒの厚さｔｍも１．０μｍとすればよい。
軟磁性体層２１を形成する軟磁性体は、一軸磁気異方性を有する。この軟磁性体は、高周波磁界が印加する方向を困難軸方向とすると、高透磁率な特性が得られる。図３に示す磁性被覆線１２は、当該磁性被覆線１２の長手方向に容易軸方向を誘導すると、スイッチング電源の基本周波数ｆ１よりも低い周波数帯で、高インダクタンス、低損失な線路となる。軟磁性体の一軸磁気異方性は、磁界中で熱処理を行うことで磁界中冷却効果により誘導される。
この磁性被覆線１２は、図２に示すようにインターポーザ基板２に表面実装される。この磁性被覆線１２は、軟磁性体の一軸磁気異方性が誘導されてから表面実装される。これにより、磁性被覆線１２の全ての線路で、当該磁性被覆線１２の長手方向に一軸磁気異方性の容易軸が誘導される。
この結果、磁性被覆線１２では、当該軟磁性体の比透磁率を高めることができ、高いインダクタンスを得ることができる。なお、磁性被覆線１２をインターポーザ基板２に表面実装してから磁界中で熱処理で異方性を誘導すると、全ての方向で比透磁率を高めることができない。
この磁性被覆線１２の断面形状、すなわち中心導体２０の断面形状は、例えば図４（ａ）（ｂ）に示すように多角形、又は角丸の多角形に形成されている。このような磁性被覆線１２の断面形状であれば、当該磁性被覆線１２は、インターポーザ基板２に表面実装するときに、置かれている箇所で転がることがない。又、当該断面形状に形成された磁性被覆線１２であれば、冷却しながら軟磁性体を中心導体２０に成膜できものとなる。これにより、磁性被覆線１２は、抵抗率の高いアルモファスの軟磁性体を成膜することができる。
図５は磁性被覆線１２の製造方法の一例を示す。
先ず、線材加工Ｗ１において、Ｃｕ等の線材に対して加工が行われ、この加工により中心導体２０が作製される。
次に、磁性体成膜工程Ｗ２において、中心導体２０の周囲に軟磁性体の薄膜が成膜される。これにより軟磁性体層２１が成膜される。この軟磁性体の成膜方法は、例えば、スパッタ法、電解めっき法、無電解メッキ法、又は蒸着法などにより行われる。
次に、磁界中熱処理工程Ｗ３において、軟磁性体の薄膜が成膜された中心導体２０に対して外部磁界を印加しながら熱処理が行われる。これにより、中心導体２０には、一軸磁気異方性が誘導される。尚、軟磁性体の成膜時に磁界中で成膜し一軸磁気異方性を誘導する、または磁界中熱処理を行わなくても一軸磁気異方性がつけられる軟磁性体を用いる場合は、熱処理を行わなくてもよい。
次に、絶縁体被覆工程Ｗ４において、他の導体と絶縁をとるための中心導体２０に対して絶縁層２２が被覆される。
次に、電極成膜工程Ｗ５において、中心導体２０に対して表面実装を行うための電極の表面処理としてＳｎのめっき３０が施される。
以上により磁性被覆線１２が製造される。
図６は半導体パッケージ（半導体装置）１の製造方法の一例を示す。
先ず、通常のＦＢＧＡ（Ｆine pitch Ｂall Ｇrid Ａrray）パッケージの製造方法と同様に、ダイボンディング・ワイヤボンディング・樹脂封止の工程Ｗ１０が行われる。なお、インターポーザ基板２の上面には、第１配線層４や、複数の半導体素子６、スイッチング素子７、コントローラ８、複数のワイヤ９が形成され、これらが封止樹脂１０により封止されている。
次に、スクリーン印刷の工程Ｗ１１において、磁性被覆線１２を表面実装する電極に、半田ペースト４１がスクリーン印刷される。
次に、被覆線マウントの工程Ｗ１２において、磁性被覆線１２がインターポーザ基板２の下面にマウントされる。なお、磁性被覆線１２は、インターポーザ基板２の上面にマウントしてもよい。
次に、ボール搭載の工程Ｗ１３において、半田ボール１１がインターポーザ基板２の下面に搭載される。
この後、リフロー工程で、磁性被覆線１２と半田ボール１１が表面実装される。
なお、上記図１、図２及び図６は、インターポーザ基板２の半田ボール１１を搭載する面、すなわちインターポーザ基板２の下面に磁性被覆線１２を表面実装する場合について示しているが、これに限らず、磁性被覆線１２は、半導体素子６を搭載し、樹脂封止を行う面すなわちインターポーザ基板２の上面に表面実装してもよい。
次に、半導体パッケージ１に搭載する磁性被覆線１２の性能を確認するための電磁界解析について説明する。
この電磁界解析の解析モデルでは、半導体パッケージ１は、例えばｘ方向の長さが１１．５ｍｍ、ｙ方向の長さが１３．０ｍｍで、インターポーザ基板２の厚さ（ｚ方向）が０．１５ｍｍ、封止樹脂１０の厚さ（ｚ方向）が０．６０ｍｍであるとした。
磁性被覆線１２は、ｘ方向が長手方向になる線路長が１０．５ｍｍ、ｙ方向が長手方向になる線路長が１２．０ｍｍであるとした。当該磁性被覆線１２の中心導体２０の幅は０．１０ｍｍで、厚さが０．１０ｍｍであるとした。
電磁界解析では、磁性被覆線１２が軟磁性体層２１を被覆しない空心のインダクタの場合と、軟磁性体層２１を被覆するインダクタの場合との２種類をモデル化して解析した。
磁性被覆線１２によるインダクタは、軟磁性体層２１の厚さを１．０μｍとし、軟磁性体層２１の材料をＣｏＮｂＺｒとしている。ＣｏＮｂＺｒの比透磁率μｒは、図７に示す周波数特性を入力した。
軟磁性体層２１の透磁率は、磁性被覆線１２の長手方向に一軸磁気異方性を誘導したと仮定し、ｘ方向が長手方向となる磁性被覆線１２−２，１２−４では比透磁率を、
（μｘ，μｙ，μｚ）＝（１，μｒ，μｒ）
と設定し、ｙ方向が長手方向となる磁性被覆線１２−１，１２−３では比透磁率を、
（μｘ，μｙ，μｚ）＝（μｒ，１，μｒ）
と設定した。ただし、μｘはｘ方向の比透磁率、μｙはｙ方向の比透磁率、μｚはｚ方向の比透磁率である。
図８は空心のインダクタと磁性被覆線１２によるインダクタとの各インダクタンス値に対する周波数特性の解析結果を示す。周波数２０ＭＨｚにおけるインダクタンス値は、空心のインダクタが１７．７ｎＨであるのに比べ、磁性被覆線１２によるインダクタは、１５５ｎＨであり、磁性被覆線１２によるインダクタの方が８．７倍高い。
図９は空心のインダクタと磁性被覆線１２によるインダクタとのノイズ抑制量の指標となるＰloss／Ｐinの周波数特性を示す。周波数１．０ＧＨｚにおけるＰloss／Ｐinの値は、空心のインダクタの場合は１．２％であるのに対し、磁性被覆線１２のインダクタは５５．１％である。磁性被覆線１２のインダクタの場合は、周波数０．３０ＧＨｚ以上、８．０ＧＨｚ以下において、３０％以上の高いＰloss／Ｐinが得られる。
従って、磁性被覆線１２の方が例えば携帯電話のシステムで使われる無線の周波数の帯域において高いノイズ抑制量がある。
次に、インターポーザ基板２の配線パターンの影響の解析について説明する。
この解析では、空心のインダクタ及び磁性被覆線１２によるインダクタの２種類のインダクタについて、インターポーザ基板２にＧＮＤプレーンが有る場合と無い場合とにおける周波数２０ＭＨｚのインダクタンスの変化率を比較した。
図１０はインターポーザ基板２のパターンによる周波数２０ＭＨｚのインダクタンス値の変化率に関する電磁界解析結果を示す。空心の場合、インダクタンス値の変化率が４０．０％と高いのに対し、磁性被覆線１２の場合には、４．３％と低く、磁性被覆線１２によるインダクタの方がインターポーザ基板２のパターンに寄りインダクタンスが変化しない結果を得た。
なお、半導体パッケージ１は、ブーストコンバータのようなスイッチング電源を搭載する場合を想定しているが、それに限るものではない。例えば、信号のインピーダンスマッチングに用いるインダクタや、ｋＨｚ帯の周波数の電源等にも適用できる。
このように上記一実施の形態によれば、スイッチング電源を搭載する半導体パッケージ１の回路基板２に、中心導体２０を軟磁性体層２１により被覆して成る磁性被覆線１２を実装したので、当該磁性被覆線１２を実装して形成されるスイッチング電源のインダクタの線路長を短くでき、かつインターポーザ基板２に実装するときの占有面積を小さくできる。
半導体パッケージ１の回路基板２に磁性被覆線１２を実装するので、インターポーザ基板２には、インダクタのパターンを形成する必要が無く、インターポーザ基板２の層数を少なくすることができる。
磁性被覆線１２によるインダクタは、図８に示すようにインダクタンス値が１５５ｎＨであり、空心のインダクタのインダクタンス値１７．７ｎＨに比べて、例えば８．７倍高くできる。
この磁性被覆線１２は、当該磁性被覆線１２の線方向に容易軸方向を誘導するので、スイッチング電源の基本周波数ｆ１よりも低い周波数帯で、高インダクタンス値、低損失にできる。この磁性被覆線１２では、当該軟磁性体の比透磁率を高めることができ、高いインダクタンス値を得ることができる。
又、磁性被覆線１２によるインダクタは、軟磁性体層２１を被覆することにより、図９に示すように空心のインダクタと比較してノイズを抑制することができ、例えば携帯電話のシステムで使われる無線の周波数の帯域において高いノイズ抑制量を得ることができる。
すなわち、周波数ｆが低周波数であれば、電流は導電率の高い中心導体２０に流れるので、軟磁性体層２１による高インダクタンス化が図れ、かつ損失を中心導体２０のみの線路と同等にできる。
周波数ｆが高周波数であれば、表皮効果によって電流は導電率の低い軟磁性体層２１に流れ、表皮効果と強磁性共鳴とによって高損失となり、これによって高いノイズ抑圧効果を得ることができる。
さらに、磁性被覆線１２によるインダクタは、空心のインダクタと比較すると、図１０に示すインターポーザ基板２の配線パターンの影響の解析結果からインターポーザ基板２のパターンに寄るインダクタンスが変化が小さいものとなる。
磁性被覆線１２は、１巻のコイルに限らず、２巻以上のコイルに形成してもよいので、半導体パッケージ１によってスイッチング電源を構成するためのブーストコンバータのインダクタの値を変更することができる。
磁性被覆線１２の断面形状は、例えば図４（ａ）（ｂ）に示すように多角形、又は角丸の多角形に形成されているので、インターポーザ基板２に表面実装するときに、置かれている箇所で転がることがなく、又、冷却しながら軟磁性体を中心導体２０に成膜でき、磁性被覆線１２を抵抗率の高いアルモファスの軟磁性体にすることができる。
また、上記の内容では、ＦＢＧＡパッケージの場合について述べたが、パッケージの形態はＦＢＧＡに限るものではなく、ＬＧＡやリード付のパッケージ等の場合でも適用できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１：半導体装置（半導体パッケージ）、２：回路基板、３：インターポーザ基板、４：配線層、５：第２配線層、６：半導体素子、７：スイッチング素子、８：コントローラ、９：ワイヤ、１０：封止樹脂、１１：半田ボール、１２：線路（磁性被覆線）、１２−１〜１２−４：磁性被覆線、２０：中心導体、ｐ１１，Ｐ１２，・・・，Ｐ４１，Ｐ４２：電極（ポート）、Ｌ１，・・・Ｌ３：配線、２１：軟磁性体層、２２：絶縁体、３０：めっき、４１：半田ペースト。

Claims (10)

  1. スイッチング電源回路の一部又は全てを搭載し、かつ半導体素子を搭載した半導体装置において、
    中心導体を軟磁性体により被覆して成る線路を備えたことを特徴とする半導体装置。
  2. 前記軟磁性体により被覆された軟磁性体層の厚さは、前記スイッチング電源の基本周波数において前記軟磁性体に流れる電流の表皮厚さよりも薄く形成されることを特徴とする請求項１記載した半導体装置。
  3. 前記軟磁性体層の厚さは、当該軟磁性体の強磁性共鳴周波数における前記軟磁性体に流れる電流の表皮厚さよりも厚く形成されることを特徴とする請求項１記載の半導体装置。
  4. 前記半導体素装置は、複数の配線が形成されたインターポーザ基板を含み、
    前記インターポーザ基板には、前記半導体素子が搭載され、
    前記半導体素子は封止樹脂により封止され、
    前記インターポーザ基板には、半田ボールが実装され、
    前記線路の厚さは、前記半田ボールの直径よりも薄く、
    前記線路は、前記半導体素子が搭載される前記インターポーザ基板の面とは反対の面に実装される、
    ことを特徴とする請求項１乃至３のうちいずれか１項記載の半導体装置。
  5. 前記軟磁性体は、前記線路の長手方向に一軸磁気異方性が誘導されて成ることを特徴とする請求項１乃至４のうちいずれか１項記載の半導体装置。
  6. 前記線路は、２本以上前記回路基板に表面実装され、
    これら線路は、前記インターポーザ基板に形成された前記配線を介して電気的に接続される、
    ことを特徴とする請求項５記載した半導体装置。
  7. 前記２本以上の線路の前記一軸磁気異方性の容易軸方向は、それぞれ線路の長手方向になるように誘導されることを特徴とする請求項６記載した半導体装置。
  8. 前記２本以上の線路を配列して少なくとも１巻のコイルを形成することを特徴とする請求項７記載した半導体装置。
  9. 前記中心導体の断面形状は、多角形、又は角丸の多角形に形成されていることを特徴とする請求項１乃至８のうちいずれか１項記載の半導体装置。
  10. 前記インターポーザ基板は、絶縁基材と、前記絶縁基材の上面側に形成された複数の配線から成る第１配線層と、前記絶縁基材の下面側に形成された複数の配線から成る第２配線層とを含み、
    前記絶縁基材の前記上面と前記下面との間には、複数の貫通孔が設けられ、
    前記線路は、スイッチング電源を構成するブーストコンバータのインダクタを形成する、
    ことを特徴とする請求項１乃至８のうちいずれか１項記載の半導体装置。
JP2014069173A 2014-03-28 2014-03-28 半導体装置 Pending JP2015192555A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014069173A JP2015192555A (ja) 2014-03-28 2014-03-28 半導体装置
US14/618,328 US20150279791A1 (en) 2014-03-28 2015-02-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014069173A JP2015192555A (ja) 2014-03-28 2014-03-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2015192555A true JP2015192555A (ja) 2015-11-02

Family

ID=54191457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014069173A Pending JP2015192555A (ja) 2014-03-28 2014-03-28 半導体装置

Country Status (2)

Country Link
US (1) US20150279791A1 (ja)
JP (1) JP2015192555A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350513B2 (ja) * 2013-02-27 2018-07-04 日本電気株式会社 配線基板、半導体装置、プリント基板及び配線基板の製造方法
CN112151545B (zh) * 2019-06-28 2024-05-14 西部数据技术公司 包括磁性压持层的半导体设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000180520A (ja) * 1998-12-14 2000-06-30 Toshiba Corp 磁界センサ
JP2004022610A (ja) * 2002-06-12 2004-01-22 Matsushita Electric Ind Co Ltd インターポーザ、半導体実装体、インターポーザの製造方法および半導体実装体の製造方法
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
JP2006134912A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2007043096A (ja) * 2005-07-04 2007-02-15 Omron Corp 配線基板、電子機器および電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000180520A (ja) * 1998-12-14 2000-06-30 Toshiba Corp 磁界センサ
JP2004022610A (ja) * 2002-06-12 2004-01-22 Matsushita Electric Ind Co Ltd インターポーザ、半導体実装体、インターポーザの製造方法および半導体実装体の製造方法
JP2005158985A (ja) * 2003-11-26 2005-06-16 Sony Corp 磁気メモリ装置の実装構造及び実装基板
JP2006134912A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2007043096A (ja) * 2005-07-04 2007-02-15 Omron Corp 配線基板、電子機器および電源装置

Also Published As

Publication number Publication date
US20150279791A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
JP6639626B2 (ja) コイル部品及びその製造方法
KR102025708B1 (ko) 칩 전자부품 및 그 실장기판
CN104733154B (zh) 片式电子组件及其制造方法
US9673268B2 (en) Integrated inductor for integrated circuit devices
CN106373709B (zh) 模块基板
TWI611437B (zh) 無基板個別耦合電感器結構、電感器結構設備及用於提供電感器結構之方法
US10741320B2 (en) Coil component
CN105225793B (zh) 电感器及其制造方法
JP2013251541A (ja) チップインダクタ
US9875837B2 (en) Coil electronic component
CN109545503A (zh) 电子组件
KR20210021097A (ko) 향상된 전자기 차폐부를 포함하는 집적 회로 패키지
CN110323031A (zh) 电子组件及其制造方法
JP2013105756A (ja) 基板内蔵用電子部品および部品内蔵型基板
US10912188B2 (en) High-frequency component
KR101892689B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
JP6551256B2 (ja) コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路
US20150173197A1 (en) Printed circuit board having inductor embedded therein and manufacturing method thereof
US20140253279A1 (en) Coupled discrete inductor with flux concentration using high permeable material
KR20150134858A (ko) 칩 전자부품 및 그 실장기판
JP2015192555A (ja) 半導体装置
US20160155559A1 (en) Electronic package
CN108231337A (zh) 电子模块
JP2015204428A (ja) プリント配線板及びプリント配線板の製造方法
TWI544668B (zh) 電子裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823